JPH0782755B2 - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH0782755B2 JPH0782755B2 JP14192886A JP14192886A JPH0782755B2 JP H0782755 B2 JPH0782755 B2 JP H0782755B2 JP 14192886 A JP14192886 A JP 14192886A JP 14192886 A JP14192886 A JP 14192886A JP H0782755 B2 JPH0782755 B2 JP H0782755B2
- Authority
- JP
- Japan
- Prior art keywords
- storage element
- floating gate
- threshold voltage
- memory device
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、閾値電圧の変動により情報を記録する半導体
記憶装置に関するものである。
記憶装置に関するものである。
従来の技術 従来、閾値電圧の変動を利用した半導体記憶装置として
は、EPROM（Erasable and Programable Read Only Memo
ry）等に用いられる第４図に示した様な制御ゲート１と
基板２との間に浮遊ゲート３を有したいわゆる浮遊ゲー
ト型MOSFETがある。これらの素子は、ホット・エレクト
ロン注入やトンネル注入によりこの電荷蓄積層に電荷を
注入・捕獲することにより、閾値電圧を変動させ情報を
記録する。したがって書き込まれた情報は、閾値電圧の
大小あるいは、閾値電圧変動の有無に置き換えて記憶さ
れる。
は、EPROM（Erasable and Programable Read Only Memo
ry）等に用いられる第４図に示した様な制御ゲート１と
基板２との間に浮遊ゲート３を有したいわゆる浮遊ゲー
ト型MOSFETがある。これらの素子は、ホット・エレクト
ロン注入やトンネル注入によりこの電荷蓄積層に電荷を
注入・捕獲することにより、閾値電圧を変動させ情報を
記録する。したがって書き込まれた情報は、閾値電圧の
大小あるいは、閾値電圧変動の有無に置き換えて記憶さ
れる。
発明が解決しようとする問題点 以上述べたように、従来の閾値電圧の変動を利用した半
導体記憶装置では、情報の記録を閾値電圧変動の有無等
に置き換えて記憶させるため１素子当たり１ビットの情
報量した記憶させることができないといった問題があっ
た。
導体記憶装置では、情報の記録を閾値電圧変動の有無等
に置き換えて記憶させるため１素子当たり１ビットの情
報量した記憶させることができないといった問題があっ
た。
本発明は、かかる点を解決するためになされたもので１
素子当たりの情報の記録量を複数ビット以上とする大容
量高密度記憶装置を実現することを目的としている。
素子当たりの情報の記録量を複数ビット以上とする大容
量高密度記憶装置を実現することを目的としている。
問題点を解決するための手段 本発明は、上記問題点を解決する為、電荷注入素子と記
録素子とを分けることにより電荷蓄積層への電荷の注入
量を制御よくコントロールし記憶素子の閾値電圧または
ドレイン電流を任意の値に設定する回路と、この閾値電
圧またはドレイン電流の変動量を読み取る回路とを備え
従来の単に閾値電圧の変動の有無による記憶法に替えて
閾値電圧またはドレイン電流の変動量として情報を記録
することにより、１素子当たりの情報の記録量を複数ビ
ット以上とする大容量高密度記憶装置を可能とするもの
である。
録素子とを分けることにより電荷蓄積層への電荷の注入
量を制御よくコントロールし記憶素子の閾値電圧または
ドレイン電流を任意の値に設定する回路と、この閾値電
圧またはドレイン電流の変動量を読み取る回路とを備え
従来の単に閾値電圧の変動の有無による記憶法に替えて
閾値電圧またはドレイン電流の変動量として情報を記録
することにより、１素子当たりの情報の記録量を複数ビ
ット以上とする大容量高密度記憶装置を可能とするもの
である。
作用 本発明は、上記した構成により、電荷蓄積層への電荷注
入量を制御しMOSFETの閾値電圧またはドレイン電流を任
意の値に変化させその値および変動量により情報を記録
する。このため、従来行なわれていた閾値電圧変動の有
無による記録に比べ１素子当たりに記録できる情報の量
が格段に増大する。例えば、閾値電圧変動を100mVおき
に認識できる様に注入量制御回路および読み取り回路を
設計すれば変動幅1.6Vで１素子4bitの記憶が可能とな
る。
入量を制御しMOSFETの閾値電圧またはドレイン電流を任
意の値に変化させその値および変動量により情報を記録
する。このため、従来行なわれていた閾値電圧変動の有
無による記録に比べ１素子当たりに記録できる情報の量
が格段に増大する。例えば、閾値電圧変動を100mVおき
に認識できる様に注入量制御回路および読み取り回路を
設計すれば変動幅1.6Vで１素子4bitの記憶が可能とな
る。
実施例 本発明に係る実施例を第１図を用いて説明する。
７は記憶素子すなわち記憶用浮遊ゲート型MOSFETで、電
荷注入素子すなわちホット・キャリア注入用浮遊ゲート
MOSFET10とソース及び浮遊ゲート20で接続されている。
11は電流電圧変換器、12は演算増幅器、13は比較器であ
る。
荷注入素子すなわちホット・キャリア注入用浮遊ゲート
MOSFET10とソース及び浮遊ゲート20で接続されている。
11は電流電圧変換器、12は演算増幅器、13は比較器であ
る。
ホットキャリア注入用素子10にはトランスファーゲート
スウィチ９を通しホットエレクトロン注入可能なドレイ
ン電圧（たとえば21V）が加わっている。この状態で浮
遊ゲート型MOSFET10の浮遊ゲートには、チャンネルを流
れるドレイン電流が、ドレイン接合近傍の高電界領域で
加速されホットエレクトロンとなりゲート酸化膜を通し
注入される。これにより浮遊ゲートどうしが電気的につ
ながった記憶用浮遊ゲート型MOSFETのＩ−Ｖ特性は、第
２図に示す様にその特性がゲート電圧軸方向に平行移動
する（つまり、閾値電圧が変化する）。ゲート端子15に
は、常にMOSFET7に一定のドレイン電流が流れる様に演
算増幅器12により制御された電圧がかけられる為、この
電圧も浮遊ゲート注入された電荷量にみあっただけ変化
する。このゲート電圧を記憶したい情報に相当する電圧
（端子18に加えられた電圧）になるまで比較器13によ
り、モニターしつつホットエレクトロン注入を続け所定
の電圧にゲート端子15の電圧がなかったことを比較器13
で検知しトランスファーゲート９をoffし浮遊ゲート型M
OSFET10のゲート，ドレイン端子への印加を終了すれば
記憶したい情報に相当する閾値電圧を有するMOSFETが得
られる。
スウィチ９を通しホットエレクトロン注入可能なドレイ
ン電圧（たとえば21V）が加わっている。この状態で浮
遊ゲート型MOSFET10の浮遊ゲートには、チャンネルを流
れるドレイン電流が、ドレイン接合近傍の高電界領域で
加速されホットエレクトロンとなりゲート酸化膜を通し
注入される。これにより浮遊ゲートどうしが電気的につ
ながった記憶用浮遊ゲート型MOSFETのＩ−Ｖ特性は、第
２図に示す様にその特性がゲート電圧軸方向に平行移動
する（つまり、閾値電圧が変化する）。ゲート端子15に
は、常にMOSFET7に一定のドレイン電流が流れる様に演
算増幅器12により制御された電圧がかけられる為、この
電圧も浮遊ゲート注入された電荷量にみあっただけ変化
する。このゲート電圧を記憶したい情報に相当する電圧
（端子18に加えられた電圧）になるまで比較器13によ
り、モニターしつつホットエレクトロン注入を続け所定
の電圧にゲート端子15の電圧がなかったことを比較器13
で検知しトランスファーゲート９をoffし浮遊ゲート型M
OSFET10のゲート，ドレイン端子への印加を終了すれば
記憶したい情報に相当する閾値電圧を有するMOSFETが得
られる。
また、読み出しするときは、ゲートにドレイン電流が所
定の値になるように電圧を印加し、その時のゲート電圧
を読み取り時の閾値電圧とする。
定の値になるように電圧を印加し、その時のゲート電圧
を読み取り時の閾値電圧とする。
以上、特許請求の範囲第１項に係わる実施例について述
べた。
べた。
次に特許請求の範囲第２項に係わる実施例を第３図に従
って説明す。前述の実施例は、閾値電圧の値を変化させ
る事により情報の記録を行なったものであったが、本実
施例では、ゲート電極15にある電圧を印加した時に流れ
るドレイン電流量により情報の記録を行なおうとするも
のである。書き込み，読み出しは、前述の実施例が一定
ドレイン電流で行なわれるのに対し、本実施例では、一
定ゲート電圧下のドレイン電流量で行なう点が異なり、
前述の実施例に比べ回路構成が簡単になる。
って説明す。前述の実施例は、閾値電圧の値を変化させ
る事により情報の記録を行なったものであったが、本実
施例では、ゲート電極15にある電圧を印加した時に流れ
るドレイン電流量により情報の記録を行なおうとするも
のである。書き込み，読み出しは、前述の実施例が一定
ドレイン電流で行なわれるのに対し、本実施例では、一
定ゲート電圧下のドレイン電流量で行なう点が異なり、
前述の実施例に比べ回路構成が簡単になる。
また、読み出しにおいて、閾値電圧やドレイン電流の変
動量を求める際に記憶素子として用いた素子で同形状の
素子を比較用素子とし、この素子の特性との差によりそ
れぞれの変動量を求めることにより温度変化等の影響を
受けにくい記憶装置とする事ができる。
動量を求める際に記憶素子として用いた素子で同形状の
素子を比較用素子とし、この素子の特性との差によりそ
れぞれの変動量を求めることにより温度変化等の影響を
受けにくい記憶装置とする事ができる。
発明の効果 以上述べた様に、本発明によれば、情報をMOSFETの閾値
電圧の変動量あるいはドレイン電流の変動量におきかえ
て記録する為、アナログ情報をそのまま記録または、デ
ジタル情報であれば１素子当たり複数のビット記録がで
きる。電荷注入素子と記憶素子を分けたことにより書き
込み時及び読み出し時に同じドレイン電圧を用いる事が
できる。また電荷注入素子と記憶素子が異なるため注入
による記録素子特性の劣化（たとえば界面準位発生によ
るgmの劣化等）が無視できる。したがって同一素子で注
入・記録する場合に比べより正確な閾値電圧及びドレイ
ン電流の制御が可能となる。
電圧の変動量あるいはドレイン電流の変動量におきかえ
て記録する為、アナログ情報をそのまま記録または、デ
ジタル情報であれば１素子当たり複数のビット記録がで
きる。電荷注入素子と記憶素子を分けたことにより書き
込み時及び読み出し時に同じドレイン電圧を用いる事が
できる。また電荷注入素子と記憶素子が異なるため注入
による記録素子特性の劣化（たとえば界面準位発生によ
るgmの劣化等）が無視できる。したがって同一素子で注
入・記録する場合に比べより正確な閾値電圧及びドレイ
ン電流の制御が可能となる。
第１図は本発明の一実施例の半導体記憶装置の構成図、
第２図は浮遊ゲート型MOSFETのホットエレクトロン注入
による特性変動を示す図、第３図は別の実施例を示す為
の半導体記憶装置の構成図、第４図は従来例を説明する
為の半導体記憶装置の一部概略断面図である。 7,10……浮遊ゲート型MOSFET、９……トランスファーゲ
ート、11……電流電圧変換器、12……演算増幅器、13…
…比較器。
第２図は浮遊ゲート型MOSFETのホットエレクトロン注入
による特性変動を示す図、第３図は別の実施例を示す為
の半導体記憶装置の構成図、第４図は従来例を説明する
為の半導体記憶装置の一部概略断面図である。 7,10……浮遊ゲート型MOSFET、９……トランスファーゲ
ート、11……電流電圧変換器、12……演算増幅器、13…
…比較器。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/792
Claims (2)
- 【請求項１】浮遊ゲート型MOSFETの浮遊ゲートへ電荷を
注入・蓄積することによって閾値電圧を変化させ情報を
記憶する半導体記憶装置であって、浮遊ゲートを有し各
々の浮遊ゲート同士が電気的に接続されている記憶素子
及び電荷注入素子と、前記記憶素子の閾値電圧を読み取
って予め与えられた所定の電圧との比較を行う比較手段
とを有し、前記記憶素子の閾値電圧が予め与えられた所
定の電圧に到達するまでは前記記憶素子に電荷を注入
し、前記記憶素子の閾値電圧が所定の電圧に到達した時
点で電荷の注入を完了することを特徴とする半導体記憶
装置。 - 【請求項２】浮遊ゲート型MOSFETの浮遊ゲートへ電荷を
注入・蓄積することによって閾値電圧を変化させ情報を
記憶する半導体記憶装置であって、浮遊ゲートを有し各
々の浮遊ゲート同士が電気的に接続されている記憶素子
及び電荷注入素子と、前記記憶素子のドレイン電流を読
み取って予め与えられた所定の電流との比較を行う比較
手段とを有し、前記記憶素子のドレイン電流が予め与え
られた所定の電流に到達するまでは前記記憶素子に電荷
を注入し、前記記憶素子のドレイン電流が所定の電流に
到達した時点で電荷の注入を完了することを特徴とする
半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14192886A JPH0782755B2 (ja) | 1986-06-18 | 1986-06-18 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14192886A JPH0782755B2 (ja) | 1986-06-18 | 1986-06-18 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62298999A JPS62298999A (ja) | 1987-12-26 |
| JPH0782755B2 true JPH0782755B2 (ja) | 1995-09-06 |
Family
ID=15303411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14192886A Expired - Lifetime JPH0782755B2 (ja) | 1986-06-18 | 1986-06-18 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0782755B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100470575B1 (ko) * | 1995-01-31 | 2005-06-27 | 가부시끼가이샤 히다치 세이사꾸쇼 | 불휘발성메모리 |
| JP3740212B2 (ja) | 1996-05-01 | 2006-02-01 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6126999A (ja) * | 1984-07-14 | 1986-02-06 | Ricoh Co Ltd | リ−ドオンリ−メモリ |
| JPS61113194A (ja) * | 1984-11-06 | 1986-05-31 | Nec Corp | 半導体集積回路装置 |
-
1986
- 1986-06-18 JP JP14192886A patent/JPH0782755B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62298999A (ja) | 1987-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5043940A (en) | Flash EEPROM memory systems having multistate storage cells | |
| US5583812A (en) | Flash EEPROM system cell array with more than two storage states per memory cell | |
| KR100264223B1 (ko) | 플로팅게이트 낸드구조를 이용한 아날로그 기억방법 및 장치 | |
| CN100524831C (zh) | 半导体存储单元、存储器阵列及其操作方法 | |
| US6768165B1 (en) | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping | |
| US5347490A (en) | Nonvolatile semiconductor memory device | |
| US4627027A (en) | Analog storing and reproducing apparatus utilizing non-volatile memory elements | |
| EP0349775B1 (en) | Flash eeprom memory systems and methods of using them | |
| US5293560A (en) | Multi-state flash EEPROM system using incremental programing and erasing methods | |
| CN100524776C (zh) | 用以解决电荷陷获非易失性存储器中难以擦除状态的方法 | |
| JP3061924B2 (ja) | 不揮発性記憶装置の消去方法 | |
| KR100205309B1 (ko) | 비휘발성 메모리셀 및 이 비휘발성 메모리셀을 프로그래밍하는 방법 | |
| JP3284358B2 (ja) | 不揮発性メモリ装置 | |
| JP3562043B2 (ja) | 不揮発性記憶装置 | |
| JPH0782755B2 (ja) | 半導体記憶装置 | |
| JP2953196B2 (ja) | 不揮発性半導体記憶装置 | |
| US3641512A (en) | Integrated mnos memory organization | |
| JP2608881B2 (ja) | 半導体記憶装置 | |
| KR20000016640A (ko) | 멀티-레벨 전하저장 장치 및 방법과 이 장치의 독출 장치 및방법 | |
| JPS63306598A (ja) | 不揮発性メモリセルの消去方式 | |
| JP2959066B2 (ja) | 不揮発性半導体記憶装置およびその駆動方法 | |
| JPH06334195A (ja) | 不揮発性半導体記憶装置 | |
| CN112037838B (zh) | 一种用于存储器阵列的新编程方法及监控电路 | |
| Montanari et al. | Multi-level charge storage in source-side injection flash EEPROM | |
| CN112652352B (zh) | 闪存的数据保持力测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |