JPH0780319B2 - ラスタ−スキヤン方式の印字装置 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は印字装置に係り、詳しくはラスタースキャン
方式の印字装置におけるドットデータ出力装置に関する
ものである。

（従来技術） 従来、レーザプリンタ等のラスタースキャン方式の印字
装置は印字のために印字文字情報を構成する多数のドッ
トデータを一旦ビットイメージ転送用バンクに記憶した
後、このデータを順次連続して読出しシフトレジスタに
てラスターデータに変換し、このラスターデータに基づ
いて印字部、例えばスキャナーを駆動させるようになっ
ていた。

ところが、この多数のドットデータを記憶するビットイ
メージ転送用バンクはダイナミック・ランダム・アクセ
ス・メモリ（DRAM）又はスタティック・ランダム・アク
セス・メモリ（SRAM）が使用され高速でドットデータを
読出し及び書込みする動作に適していない。従って、ド
ットデータの読出し及び書込みに高速動作が要求されて
いる印字装置においては問題があった。

そこで、DRAM又はSRAMを使用したシステムでは複数個
（例えば２個）のビットイメージ転送用バンクを設け、
一方のビットイメージ転送用バンクにドットデータを転
送している間に、他方のビットイメージ転送用バンクか
ら先に書込まれたドットデータを読出してシフトレジス
タにてラスタデータに変換するように交互に読出しと書
込みを行なわせるようにして高速化を図っていた。

（発明が解決しようとする問題点） しかしながら、前記したように従来技術において、ビッ
トイメージ転送用バンクが複数個必要となることから、
メモリ素子のコストの低減を図る上で問題があった。

又、ドットデータの転送を制御する中央処理装置（CP
U）は各ビットイメージ転送用バンクを各動作に切り換
えるために用意されたセレクタからビットイメージ転送
用バンクの切換え動作のたび毎に割込み信号を入力する
が、その回数が多いことからCPUの効率が低下する問題
があった。さらに、前記CPUはシフトレジスタに転送中
のビットイメージ転送用バンクについてはアクセスでき
ないことから、シフトレジスタに対してドットデータ転
送中にデータ変更、削除等が生じてもそれに対処するこ
とができなかった。

（発明の目的） この発明は上記問題点を解消し、メモリコストの低減を
図ることができるとともに、シフトレジスタへのデータ
転送開始直前までデータの変更、削除、追加等が行なえ
るラスタースキャン方式の印字装置を提供することにあ
る。

（問題点を解決するための手段） 本発明は上記目的を達成すべく、記憶手段に記憶された
印字用紙に印字される文字・記号等の印字情報を多数の
ドット点の集合としてなる各ドットデータをスキャンす
る順に１スキャン分のドットデータを印字部に順次出力
してそのドットデータに基づいて印字用紙に１スキャン
分の印字動作を行なわせるようにしたラスタースキャン
方式の印字装置において、前記記憶手段は、前記多数の
ドットデータを記憶する印字データ記憶部と、前記１ス
キャン分のドットデータを記憶する１スキャン分データ
記憶部とを有し、印字データ記憶部は前記ドットデータ
を適宜読出し及び書込み可能であり、かつ印字データ記
憶部に記憶された多数のドットデータのうち任意の１ス
キャン分のドットデータを１スキャン分データ記憶部に
転送する機能を有するとともに、１スキャン分データ記
憶部に記憶された１スキャン分のドットデータを前記印
字部に出力する機能を有した記憶手段としたラスタース
キャン方式の印字装置をその要旨とするものである。

（作用） 印字装置は記憶手段に内部で印字データ記憶部に記憶さ
れた多数のドットデータのうち任意の１スキャン分のド
ットデータを１スキャン分データ記憶部に転送したり、
その１スキャン分データ記憶部に転送された１スキャン
分のドットデータを前記印字部に出力することができ
る。その結果、ドットデータの読出しと書込み動作を交
互に繰り返すことなく、順次記憶手段に転送されてくる
１スキャン分のドットデータを記憶し、他方で１スキャ
ン分のドットデータを印字部に出力することが可能とな
り効率よく印字動作が行なえる。

（実施例） 以下、この発明を具体化した一実施例を図面に従って説
明する。

第１図において、中央処理装置（以下、CPUという）11
は制御プログラムを記憶したプログラムメモリ12と同CP
U11の演算結果等を一時記憶する作業用メモリ13を備
え、制御プログラムに従って演算処理動作を行なう。CP
U11はフォントメモリ14に記憶した印字用紙に印字する
ための文字・記号等の印字情報を多数のドット点の集合
としてなる各ドットデータを任意に読出して後記する１
スキャンデータ17を作成しデータ・アドレスバス15を介
してデュアル・ポート・メモリ16に出力する。

記憶手段としてのデュアル・ポート・メモリ16は第２図
に示すように印字データ記憶部としてのランダム・アク
セス・メモリ（以下、RAMという）16aと１スキャンデー
タ分データ記憶部としてのシリアル・アクセス・メモリ
（以下、SAMという）16bとから構成されている。

RAM16aは256×4096ビットのメモリ・セル・アレイから
なり、「０」〜「255」個のロウ・アドレス及び「０」
〜「511」個のカラム・アドレスに区分され、１つのロ
ウ・アドレスに対して全カラム・アドレスに印字部とし
てのスキャナーの１スキャン分の印字動作のためのデー
タ（以下、１スキャンデータという）17が記憶されるよ
うになっている。従って、ロウ・アドレスを指定するだ
けで１つの１スキャンデータを指定することができる。

この１スキャンデータ17は予め定めたビット数で構成さ
れた第１の非画像部17a、画像部17b、連続点灯部17c、
転送アドレス部17d及び第２の非画像部17eとに区分さ
れ、その画像部17bには印字用紙の所定のドット点にド
ット印字するためのドットデータが記憶され、又、連続
点灯部17cにはスキャン動作している印字部の動作位置
を光学的に検出するために光源を点灯し続ける旨を指示
するデータが記憶される。

尚、第１及び第２の非画像部17a,17e及び転送アドレス
部17dはドット印字のためのデータとは関係しないデー
タの記憶領域であって、この１つの１スキャン分のデー
タとして後記する同期信号にて順次読出される時、前記
画像部17bに記憶されたドットデータが印字用紙の所定
のドット点にドット印字されるためのタイミングを決め
るために設けている。

従って、CPU11はフォントメモリ14からフォントデータ
を読み出し１スキャンデータ17を作成してRAM16aの所定
のロウ・アドレスに記憶させることになる。

SAM16bは１×512×４ビットからなり、RAM16aの所定の
ロウ・アドレスに対する全カラムアドレスに記憶された
１スキャンデータ17が転送され記憶されるようになって
いる。

又、CPU11はデータ・アドレスバス15を介してデュアル
・ポート・メモリ16のロウ・アドレスを指定するロウ・
アドレスデータ及び後記する転送のための先頭アドレス
をアドレスデコーダ18、転送アドレスデコーダ19に出力
する。アドレスデコーダ18はCPU11からのロウ・アドレ
スデータに基づいて次段のメモリコントローラ21にその
設定したアドレスを転送する。又、転送アドレスデコー
ダ19は転送のための先頭アドレスデータを検出した場
合、その検出した旨を次段メモリコントローラ21に出力
する。

メモリコントローラ21はこれらアドレスデータに基づい
てRAM16a及びSAM16bへの１スキャンデータ17の読出し、
書込み及び次段のシフトレジスタ22への１スキャンデー
タ17の転送タイミングを制御するものであって、その転
送は後記する出力クロック信号CL1に基づいて行なう。

シフトレジスタ22はデュアル・ポート・メモリ16のシリ
アルポートを介してSAM16bから転送されてくる１スキャ
ンデータが記憶され、ロード信号SG1が出力されている
状態で画像クロック信号CL2が出力されることに１スキ
ャンデータが１ビットづつラスタデータとして印字部と
してのスキャナーに出力される。

同期信号発生器23はスキャン動作する印字部としての図
示しないスキャナーが１スキャン動作する毎に通過する
予め定めた位置（ホームポジション）を検出し、同期信
号SYNを前記割込みコントローラ20、フリップ・フロッ
プ回路24及び分周器25に出力する。フリップ・フロップ
回路24は前記同期信号SYNに応答してゲート回路26を閉
じ、分周器25からの反転信号に応答してゲート回路26を
開く信号を出力する。

分周器25は同期信号SYNに基づいてプリセットし、クロ
ック発振器27からのクロック信号CL3をカウントし、予
め定めたカウント値、即ち所定時間が経過した時、フリ
ップ・フロップ回路24に反転信号を出力する。又、分周
器25は前記クロック発振器27のクロック信号CL3を分周
し、予め定めた分周比で分周したクロック信号を前記出
力クロック信号CL1、画像クロック信号CL2、及びロード
信号SG1としてゲート回路26を介してデュアル・ポート
・メモリ16及びシフトレジスタ22に出力する。

次に、上記のように構成した印字装置の作用について説
明する。

まず、CPU11はフォントメモリ14に記憶された文字・記
号等の印字情報を多数のドット点の集合としてなる各ド
ットデータをスキャナーのスキャン動作に対応して１ス
キャン分のドットデータを読み出し、デュアル・ポート
・メモリ16のRAM16aに記憶するための１スキャンデータ
17に作成し、即ち画像部17bに当該１スキャン分のドッ
トデータが位置するように作成する。そして、CPU11は
１スキャンデータ17を順次作成し、その各１スキャンデ
ータ17をRAM16aの所定ロウ・アドレスに転送する。尚、
この１スキャンデータに対するロウ・アドレスの指定は
CPU11がアドレスデコーダ18にアドレスデータを出力す
ることによって行なわれる。

今、RAM16aの全てのロウ・アドレスに対して１スキャン
データ17の書込みが終了した状態において、スキャナー
がホームポジションに復帰した新たなスキャン動作に移
る時、即ち同期信号発生器23から同期信号SYNが出力さ
れると、フリップ・フロップ回路24はゲート回路26を閉
じるとともに、分周期25はクロック信号CL3のカウント
値をリセットし新たなカント動作を開始する。

一方、割込みコントローラ20はこの同期信号SYNに応答
してCPU11に割込み信号を出力する。この割込み信号に
応答してCPU11が転送先頭アドレスをバス15に出力する
と、転送アドレスデコーダ19とアドレスデコーダ18はそ
の転送先頭アドレスを検出してメモリコントローラ21へ
転送を始める信号を出力する。メモリコントローラ21は
転送信号をデュアル・ポート・メモリ16に出力してRAM1
6aの転送アドレスデコーダ19にて指定されたアドレスの
１フレームデータ17をSAM16bに転送する。

SAM16bへの１スキャンデータの転送が完了すると、CPU1
1はフォントメモリ14に記憶された新たな文字・記号等
の印字情報を多数のドット点の集合としてなる各ドット
データから新たな１スキャン分のドットデータを読み出
し１スキャンデータ17に作成するとともに、アドレスデ
コーダ18にSAM16bに転送された１スキャンデータが記憶
されていたRAM16aのロウアドレスを指定する。そして、
その指定されたロウアドレスに新たな１スキャンデータ
17が転送されることになる。

所定時間が経過し、前記分周器25からの反転信号に基づ
いてフリップ・フロップ回路24がゲート回路26を開く
と、分周器25の出力クロックCL1はデュアル・ポート・
メモリ16に、又ロード信号SG1及び画像クロックCL2はシ
フトレジスタ22に出力される。そして、この出力クロッ
クCL1に基づいてSAM16bの１スキャンデータがシフトレ
ジスタ22に出力されるとともに、画像クロックCL2に基
づいてシフトレジスタ22に転送された１スキャンデータ
17が印字部にシリアル出力される。

そして、画像クロックCL2に基づいて最初は１スキャン
データの非画像部のデータが順次シリアル出力され、非
画像部17aの最後の１ビットのデータが出力された時、
即ちスキャナーが印字用紙の印字位置に到達した時、画
像部17bsのドットデータが順次シリアル出力されること
になる。その結果、スキャナーは順次シリアル出力され
てくる画像部17bのドットデータに基づいて印字用紙上
にドット印字を行なう。

画像部17bのドットデータに続いて連続点灯部17cのデー
タが出力されると、このデータに基づいて次のスキャン
の同期をとるためにスキャン動作している印字部の動作
位置を光学的に検出する光源が点灯する。

以後、スキャナーが１スキャン動作する毎に出力される
同期信号SYNに応答して、RAM16aの所定のロウ・アドレ
スからSAM16bへ、SAM16bからシフトレジスタ22へそれぞ
れ１スキャンデータを転送するとともに、シフトレジス
タ22に転送された１スキャンデータをシリアル出力、即
ち画像部17bのドットデータをラスタデータとしてスキ
ャナーに出力することになる。

このように本実施例においては、印字部に順次ドットデ
ータをラスタデータとして順次出力すると同時に新たな
１スキャンデータを転送、即ちCPU11はシフトレジスタ2
2に転送中においてデュアル・ポート・メモリ16に対し
てアクセスすることができる。従って、従来のように高
速化を図るために、ビットイメージ転送用バンクを複数
個のメモリで構成することなく高速化を図ることができ
る。しかも、CPU11はその変更又は削除したい１スキャ
ンデータ17が記憶されているロウアドレスを指定して新
たな１スキャンデータに書き変えることがソフトウェア
によって可能なことからドットデータ転送中にデータ変
更、削除等が生じてもそれに対処することができる。

更に、本実施例ではRAM16aの各ロウ・アドレスに記憶さ
れる１スキャンデータ17はそれぞれ１スキャン分のドッ
トデータに対応させたので、即ち１つのロウ・アドレス
に対して全カラム・アドレスに１スキャン分のドットデ
ータを記憶したことから、ロウ・アドレスを指定するだ
けで１スキャン分のドットデータを読み出すことがで
き、１スキャンデータ17を転送するためのCPU11のソフ
トウェアは簡単なソフトウェアで済むことになる。又、
１スキャンデータ17を本実施例では非画像部17a,17e、
画像部17b、連続点灯部17c等に区分したことから、１ス
キャン分のドットデータが記憶される画像部17bの位置
を１スキャンデータ17中で適宜変更でき、シフトレジス
タ22からドットデータを印字部へ最初に出力するタイミ
ングを任意に変更することができる。

尚、この発明は前記実施例に変更されるものではなく、
例えば前記実施例では１スキャンデータ17に非画像部17
a,17e、画像部17b等を設けて実施したが、１スキャンデ
ータ17を印字のためのドットデータのみで構成し、RAM1
6aのロウ・アドレスに対するカラム・アドレスに複数の
１スキャンデータ17を圧縮させて記憶させるようにして
もよい。

（発明の効果） 以上詳述したように、この発明によればメモリコストの
低減を図ることができるとともに、シフトレジスタへの
データ転送開始直前までデータの変更、削除、追加等が
行なえる効果を有する。

【図面の簡単な説明】

第１図はこの発明を具体化した印字装置におけるドット
データ出力部の電気的構成を説明するための電気ブロッ
ク回路図、第２図はデュアル・ポート・メモリの内容を
説明するための説明図である。 図中、11は中央処理装置（CPU）、14はフォントメモ
リ、16はデュアル・ポート・メモリ、16aはRAM、16bはS
AM、17は１スキャンデータ、17a,17eは第１及び第２の
非画像部、17bは画像部、17cは連続点灯部、18はアドレ
スデコーダ、19は転送アドレスデコーダ、20は割込みコ
ントローラ、21はメモリコントローラ、22はシフトレジ
スタ、23は同期信号発生器、24はフリップ・フロップ回
路、25は分周器、26はゲート回路、27はクロック発振器
である。

Claims (2)

【特許請求の範囲】
1. 【請求項１】記憶手段に記憶された印字用紙に印字され
   る文字・記号等の印字情報を多数のドット点の集合とし
   てなる各ドットデータをスキャンする順に１スキャン分
   のドットデータを印字部に順次出力してそのドットデー
   タに基づいて印字用紙に１スキャン分の印字動作を行な
   わせるようにしたラスタースキャン方式の印字装置にお
   いて、 前記記憶手段は、前記多数のドットデータを記憶する印
   字データ記憶部（16a）と、前記１スキャン分のドット
   データを記憶する１スキャン分データ記憶部（16b）と
   を有し、印字データ記憶部（16a）は前記ドットデータ
   を適宜読出し及び書込み可能であり、かつ印字データ記
   憶部（16a）に記憶された多数のドットデータのうち任
   意の１スキャン分のドットデータを１スキャン分データ
   記憶部（16b）に転送する機能を有するとともに、１ス
   キャン分データ記憶部（16b）に記憶された１スキャン
   分のドットデータを前記印字部に出力する機能を有した
   記憶手段としたものであるラスタースキャン方式の印字
   装置。
2. 【請求項２】前記印字データ記憶部（16a）は１スキャ
   ン分における多数のドットデータ及びその前後に位置す
   る非印字領域データを記憶し、１スキャン分データ記憶
   部（16b）は１スキャン分のドットデータ及び非印字領
   域データを記憶するものである特許請求の範囲第１項記
   載のラスタースキャン方式の印字装置。