JPH0779116B2 - ベアチップ型半導体装置の実装方法 - Google Patents
ベアチップ型半導体装置の実装方法Info
- Publication number
- JPH0779116B2 JPH0779116B2 JP5450293A JP5450293A JPH0779116B2 JP H0779116 B2 JPH0779116 B2 JP H0779116B2 JP 5450293 A JP5450293 A JP 5450293A JP 5450293 A JP5450293 A JP 5450293A JP H0779116 B2 JPH0779116 B2 JP H0779116B2
- Authority
- JP
- Japan
- Prior art keywords
- melting point
- semiconductor device
- type semiconductor
- bare chip
- point solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明はベアチップ型半導体装置
の実装方法、特に、はんだバンプを用いて半導体装置を
基板に接続するベアチップ型半導体装置の実装方法に関
する。
の実装方法、特に、はんだバンプを用いて半導体装置を
基板に接続するベアチップ型半導体装置の実装方法に関
する。
【０００２】
【従来の技術】図４（ａ）〜（ｆ）は従来の一例を説明
する工程断面図である。図４（ａ）〜（ｆ）に示すベア
チップ型半導体装置の実装方法は、ベアチップ型半導体
装置１の電極パッド２上にメッキ法を用いてはんだバン
プ６ａを形成し、その後フロー工程ではんだバンプ６ａ
を半球状にし図４（ｅ）に示すように配線基板１０上の
搭載パッド９上に位置合わせして搭載する。搭載後図４
（ｆ）に示すようにはんだの溶融温度に加熱することに
より搭載パッド９とはんだバンプ６ａとを接合する。ま
た、特開昭６２−２５０６４７号公報に示されているよ
うに、はんだバンプ６ａを半溶融状態になるまで加熱し
つつベアチップ型半導体装置１の動作検査を行う技術が
ある。
する工程断面図である。図４（ａ）〜（ｆ）に示すベア
チップ型半導体装置の実装方法は、ベアチップ型半導体
装置１の電極パッド２上にメッキ法を用いてはんだバン
プ６ａを形成し、その後フロー工程ではんだバンプ６ａ
を半球状にし図４（ｅ）に示すように配線基板１０上の
搭載パッド９上に位置合わせして搭載する。搭載後図４
（ｆ）に示すようにはんだの溶融温度に加熱することに
より搭載パッド９とはんだバンプ６ａとを接合する。ま
た、特開昭６２−２５０６４７号公報に示されているよ
うに、はんだバンプ６ａを半溶融状態になるまで加熱し
つつベアチップ型半導体装置１の動作検査を行う技術が
ある。
【０００３】
【発明が解決しようとする課題】この従来のベアチップ
型半導体装置の実装方法は、搭載パッド５とはんだバン
プ７との位置ずれが発生した場合、または電気的検査に
より不良品と判定した場合には、はんだバンプ７を加熱
溶融してベアチップ型半導体装置１を基板から取り外し
再搭載しなければならない。従来のベアチップ型半導体
装置の実装方法では、ベアチップ型半導体装置１を配線
基板６から取り外す際に、搭載パッド５上にはんだが残
るとともにバンプ７の形状が破壊される。従って位置ず
れ修正の際には、はんだバンプの形状不良によるオープ
ン不良が発生する。また、良品ベアチップを再搭載する
際には搭載パッド５上のはんだ残りによる隣接間パッド
のショート不良が発生したり、他パッドと比較してはん
だ残りの少ないパッドでオープン不良が発生するという
問題があった。また、はんだバンプを半溶融温度に加熱
しつつベアチップ型半導体装置の動作検査を行う方法で
は高精度の温度コントロールが必要となり、製造工程を
安定に維持することが困難であるという問題があった。
型半導体装置の実装方法は、搭載パッド５とはんだバン
プ７との位置ずれが発生した場合、または電気的検査に
より不良品と判定した場合には、はんだバンプ７を加熱
溶融してベアチップ型半導体装置１を基板から取り外し
再搭載しなければならない。従来のベアチップ型半導体
装置の実装方法では、ベアチップ型半導体装置１を配線
基板６から取り外す際に、搭載パッド５上にはんだが残
るとともにバンプ７の形状が破壊される。従って位置ず
れ修正の際には、はんだバンプの形状不良によるオープ
ン不良が発生する。また、良品ベアチップを再搭載する
際には搭載パッド５上のはんだ残りによる隣接間パッド
のショート不良が発生したり、他パッドと比較してはん
だ残りの少ないパッドでオープン不良が発生するという
問題があった。また、はんだバンプを半溶融温度に加熱
しつつベアチップ型半導体装置の動作検査を行う方法で
は高精度の温度コントロールが必要となり、製造工程を
安定に維持することが困難であるという問題があった。
【０００４】
【課題を解決するための手段】本発明のベアチップ型半
導体装置の実装方法は、ベアチップ型半導体装置の電極
パッド上に高融点はんだとコア層と低融点はんだとを有
する３層バンプを形成し、あるいはベアチップ型半導体
装置の電極パッド上に高融点はんだとコア層とを有する
２層バンプを形成し低融点はんだを配線基板または電気
的選別治具の搭載パッド上に形成する。次いで低融点は
んだの溶融温度に加熱しベアチップ型半導体装置を仮実
装した状態で電気的検査および搭載位置検査を実施す
る。このとき電気的検査不合格または搭載位置不良の場
合は、再度低融点はんだの溶融温度に加熱して不良品ま
たは搭載不良のベアチップ型半導体装置を取り外し、良
品のベアチップ型半導体装置を搭載する。または搭載位
置を修正する。電気的検査と搭載位置が正常の場合に
は、高融点はんだの溶融温度に加熱するとともに加圧
し、コア層を高融点はんだで包み込み高融点はんだと配
線基板の搭載パッドとを接続する。
導体装置の実装方法は、ベアチップ型半導体装置の電極
パッド上に高融点はんだとコア層と低融点はんだとを有
する３層バンプを形成し、あるいはベアチップ型半導体
装置の電極パッド上に高融点はんだとコア層とを有する
２層バンプを形成し低融点はんだを配線基板または電気
的選別治具の搭載パッド上に形成する。次いで低融点は
んだの溶融温度に加熱しベアチップ型半導体装置を仮実
装した状態で電気的検査および搭載位置検査を実施す
る。このとき電気的検査不合格または搭載位置不良の場
合は、再度低融点はんだの溶融温度に加熱して不良品ま
たは搭載不良のベアチップ型半導体装置を取り外し、良
品のベアチップ型半導体装置を搭載する。または搭載位
置を修正する。電気的検査と搭載位置が正常の場合に
は、高融点はんだの溶融温度に加熱するとともに加圧
し、コア層を高融点はんだで包み込み高融点はんだと配
線基板の搭載パッドとを接続する。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００６】図１（ａ）〜（ｇ）は、本発明の第１の実
施例を示す工程断面図である。図１（ａ）〜（ｄ）はバ
ンプを形成する工程を示す。このバンプの製造に当たっ
ては、まず、ベアチップ型半導体装置１の電極パッド２
以外のところへ図１（ｂ）のようにレジスト３を形成
し、次いで電極パッド２上に電解メッキ法を用いて図１
（ｃ）のように高融点はんだ４（Ｐｂ−Ｓｎ５ｗｔ％Ｓ
ｎ）、コア層５（Ｃｕ）、低融点はんだ６（Ｓｎ−Ｐｂ
３７ｗｔ％Ｐｂ）を順次メッキする。その後図１（ｄ）
のようにレジスト３を剥離する。
施例を示す工程断面図である。図１（ａ）〜（ｄ）はバ
ンプを形成する工程を示す。このバンプの製造に当たっ
ては、まず、ベアチップ型半導体装置１の電極パッド２
以外のところへ図１（ｂ）のようにレジスト３を形成
し、次いで電極パッド２上に電解メッキ法を用いて図１
（ｃ）のように高融点はんだ４（Ｐｂ−Ｓｎ５ｗｔ％Ｓ
ｎ）、コア層５（Ｃｕ）、低融点はんだ６（Ｓｎ−Ｐｂ
３７ｗｔ％Ｐｂ）を順次メッキする。その後図１（ｄ）
のようにレジスト３を剥離する。
【０００７】図１（ｅ）〜（ｇ）はベアチップ型半導体
装置を配線基板に実装する工程を示す。図１（ｅ）のよ
うにベアチップ型半導体装置１上に形成した高融点はん
だ４とコア層５と低融点はんだ６とからなる３層バンプ
を配線基板１０上の搭載パッド９へ位置を合わせ搭載す
る。図１（ｆ）は低融点はんだの溶融温度に加熱し（本
実施例では高融点はんだの溶融温度以下の２２０℃とし
た）、低融点はんだ６と搭載パッド９とを接合した状態
の断面図である。この状態で搭載位置の検査および電気
的検査を実施する。搭載位置がずれている場合もしくは
電気的検査不合格の場合には低融点はんだ６の溶融温度
に再加熱しベアチップ型半導体装置１を取り外す。ベア
チップ型半導体装置１を取り外す際にコア層５がバリア
の役目をするので高融点はんだ４の一部が低融点はんだ
６へ溶け込むことがなく安定した温度で低融点はんだ６
を溶融することができる。また、ベアチップ型半導体装
置１を取り外した際に高融点はんだ４が破壊されないこ
とと、搭載パッド９上の残留はんだが微量であることに
より、搭載位置ずれを修正する際のバンプ形状不良によ
るオープン不良および良品のベアチップ型半導体装置を
再搭載する際に搭載パッド上のはんだ残留による隣接パ
ッド間のショート不良をなくすることができる。図１
（ｇ）は搭載位置検査および電気的検査完了後、高融点
はんだの溶融温度（本実施例では３２４℃とした）に加
熱するとともにベアチップ型半導体装置１を加圧し、コ
ア層５を高融点はんだ４で包み込み、高融点はんだ４と
搭載パッド９とを接合した状態の断面図である。このよ
うにコア層５を包み込んで接合することにより、バンプ
の機械的強度が向上し、冷却モジュール等を装着した際
の荷重によるバンプ潰れを低減することができる。
装置を配線基板に実装する工程を示す。図１（ｅ）のよ
うにベアチップ型半導体装置１上に形成した高融点はん
だ４とコア層５と低融点はんだ６とからなる３層バンプ
を配線基板１０上の搭載パッド９へ位置を合わせ搭載す
る。図１（ｆ）は低融点はんだの溶融温度に加熱し（本
実施例では高融点はんだの溶融温度以下の２２０℃とし
た）、低融点はんだ６と搭載パッド９とを接合した状態
の断面図である。この状態で搭載位置の検査および電気
的検査を実施する。搭載位置がずれている場合もしくは
電気的検査不合格の場合には低融点はんだ６の溶融温度
に再加熱しベアチップ型半導体装置１を取り外す。ベア
チップ型半導体装置１を取り外す際にコア層５がバリア
の役目をするので高融点はんだ４の一部が低融点はんだ
６へ溶け込むことがなく安定した温度で低融点はんだ６
を溶融することができる。また、ベアチップ型半導体装
置１を取り外した際に高融点はんだ４が破壊されないこ
とと、搭載パッド９上の残留はんだが微量であることに
より、搭載位置ずれを修正する際のバンプ形状不良によ
るオープン不良および良品のベアチップ型半導体装置を
再搭載する際に搭載パッド上のはんだ残留による隣接パ
ッド間のショート不良をなくすることができる。図１
（ｇ）は搭載位置検査および電気的検査完了後、高融点
はんだの溶融温度（本実施例では３２４℃とした）に加
熱するとともにベアチップ型半導体装置１を加圧し、コ
ア層５を高融点はんだ４で包み込み、高融点はんだ４と
搭載パッド９とを接合した状態の断面図である。このよ
うにコア層５を包み込んで接合することにより、バンプ
の機械的強度が向上し、冷却モジュール等を装着した際
の荷重によるバンプ潰れを低減することができる。
【０００８】図２（ａ）〜（ｂ）は本発明の第２の実施
例を示す工程断面図である。ポンチ７とダイス８とを用
いて高融点はんだ４（Ｐｂ−Ｓｎ５ｗｔ％Ｓｎ）とコア
層５（Ｃｕ）と低融点はんだ６（Ｓｎ−Ｐｂ３７ｗｔ％
Ｐｂ）とからなる三層箔材１１を打ち抜いて、この際の
ポンチ７のストロークで打ち抜き片を加熱（本実施例で
は１２０℃とした）したベアチップ型半導体装置１の電
極パッド２上に熱圧着する。
例を示す工程断面図である。ポンチ７とダイス８とを用
いて高融点はんだ４（Ｐｂ−Ｓｎ５ｗｔ％Ｓｎ）とコア
層５（Ｃｕ）と低融点はんだ６（Ｓｎ−Ｐｂ３７ｗｔ％
Ｐｂ）とからなる三層箔材１１を打ち抜いて、この際の
ポンチ７のストロークで打ち抜き片を加熱（本実施例で
は１２０℃とした）したベアチップ型半導体装置１の電
極パッド２上に熱圧着する。
【０００９】図３（ａ）〜（ｃ）は、本発明の第３の実
施例を示す工程断面図である。本実施例ではバンプ形成
は、図１（ａ）〜（ｄ）で説明したようなメッキ法を用
いて、ベアチップ型半導体装置１の電極パッド２上に高
融点はんだ４とコア層５とを形成し、あるいは図２
（ａ）〜（ｂ）で説明したような打ち抜き法を用いて、
ベアチップ型半導体装置１の電極パッド２上に高融点は
んだ４とコア層５とからなる二層材の打ち抜き片を熱圧
着する。これらの場合、配線基板１０の搭載パッド９上
に低融点はんだ６をメッキ法を用いて形成する。搭載位
置検査および電気的検査は第１の実施例と同様に行うこ
とができる。また、ベアチップ型半導体装置を配線基板
上に本接続する際も第１の実施例と同様に行うことがで
きる。
施例を示す工程断面図である。本実施例ではバンプ形成
は、図１（ａ）〜（ｄ）で説明したようなメッキ法を用
いて、ベアチップ型半導体装置１の電極パッド２上に高
融点はんだ４とコア層５とを形成し、あるいは図２
（ａ）〜（ｂ）で説明したような打ち抜き法を用いて、
ベアチップ型半導体装置１の電極パッド２上に高融点は
んだ４とコア層５とからなる二層材の打ち抜き片を熱圧
着する。これらの場合、配線基板１０の搭載パッド９上
に低融点はんだ６をメッキ法を用いて形成する。搭載位
置検査および電気的検査は第１の実施例と同様に行うこ
とができる。また、ベアチップ型半導体装置を配線基板
上に本接続する際も第１の実施例と同様に行うことがで
きる。
【００１０】電気的選別治具でベアチップ型半導体装置
を検査する場合は、ベアチップ型半導体装置を電気的選
別治具に搭載し、低融点はんだの溶融温度に加熱して仮
接続し、その状態で電気的検査を行い、その後低融点は
んだの溶融温度に再加熱してベアチップ型半導体装置を
電気的選別治具から取り外して配線基板に移載し、高融
点はんだの溶融温度に加熱しベアチップ型半導体装置を
配線基板に本接続する。
を検査する場合は、ベアチップ型半導体装置を電気的選
別治具に搭載し、低融点はんだの溶融温度に加熱して仮
接続し、その状態で電気的検査を行い、その後低融点は
んだの溶融温度に再加熱してベアチップ型半導体装置を
電気的選別治具から取り外して配線基板に移載し、高融
点はんだの溶融温度に加熱しベアチップ型半導体装置を
配線基板に本接続する。
【００１１】
【発明の効果】以上説明したように本発明は、ベアチッ
プ型半導体装置に形成するバンプを高融点はんだとコア
層と低融点はんだとを有する三層構造とすることによ
り、またはベアチップ型半導体装置に形成するバンプを
高融点はんだとコア層とを有する二層構造とし配線基板
の搭載パッドもしくは電気的治具の搭載パッドに低融点
はんだ設けて等価的な三層構造とすることにより、基板
への実装を２段階の加熱溶融によって行うことができる
ので、低融点はんだ溶融接合段階で搭載位置の検査およ
び電気的検査が実施できる。すなわち、検査不良時に低
融点はんだの溶融温度にしてベアチップ型半導体装置を
取り外す際に高融点はんだバンプの形状が破壊されない
こと、また搭載パッド上の残留はんだが微量であること
により、搭載位置ずれを修正する際のバンプの形状不良
によるオープン不良および良品のベアチップ型半導体装
置を再搭載する際の搭載パッド上の残留はんだによる隣
接パッド間のショート不良や他のパッドに比べて残留は
んだが少ないパッドのオープン不良をなくすることがで
きる。また、不良のベアチップ型半導体装置を取り外す
際に、コア層がバリアの役目をするので高融点はんだの
一部が低融点はんだへ溶け込むことがなくなり安定した
温度で低融点はんだを溶融することができる。良品のベ
アチップ型半導体装置を配線基板上に実装する際に、加
熱するとともに加圧し、コア層を高融点はんだで包み込
んだ形状にすることにより、バンプの機械的強度が向上
し、冷却モジュール等を装着した際の荷重によるバンプ
潰れを低減することができるというような効果がある。
プ型半導体装置に形成するバンプを高融点はんだとコア
層と低融点はんだとを有する三層構造とすることによ
り、またはベアチップ型半導体装置に形成するバンプを
高融点はんだとコア層とを有する二層構造とし配線基板
の搭載パッドもしくは電気的治具の搭載パッドに低融点
はんだ設けて等価的な三層構造とすることにより、基板
への実装を２段階の加熱溶融によって行うことができる
ので、低融点はんだ溶融接合段階で搭載位置の検査およ
び電気的検査が実施できる。すなわち、検査不良時に低
融点はんだの溶融温度にしてベアチップ型半導体装置を
取り外す際に高融点はんだバンプの形状が破壊されない
こと、また搭載パッド上の残留はんだが微量であること
により、搭載位置ずれを修正する際のバンプの形状不良
によるオープン不良および良品のベアチップ型半導体装
置を再搭載する際の搭載パッド上の残留はんだによる隣
接パッド間のショート不良や他のパッドに比べて残留は
んだが少ないパッドのオープン不良をなくすることがで
きる。また、不良のベアチップ型半導体装置を取り外す
際に、コア層がバリアの役目をするので高融点はんだの
一部が低融点はんだへ溶け込むことがなくなり安定した
温度で低融点はんだを溶融することができる。良品のベ
アチップ型半導体装置を配線基板上に実装する際に、加
熱するとともに加圧し、コア層を高融点はんだで包み込
んだ形状にすることにより、バンプの機械的強度が向上
し、冷却モジュール等を装着した際の荷重によるバンプ
潰れを低減することができるというような効果がある。
【図１】（ａ）〜（ｇ）は本発明の第１の実施例を示す
工程断面図である。
工程断面図である。
【図２】（ａ）〜（ｂ）は本発明の第２の実施例を示す
工程断面図である。
工程断面図である。
【図３】（ａ）〜（ｃ）は本発明の第３の実施例を示す
工程断面図である。
工程断面図である。
【図４】（ａ）〜（ｆ）は従来の一例を示す工程断面図
である。
である。
【符号の説明】 １ ベアチップ型半導体装置 ２ 電極パッド ３ レジスト ４ 高融点はんだ ５ コア層 ６ 低融点はんだ ６ａ はんだバンプ ７ ポンチ ８ ダイス ９ 搭載パッド １０ 配線基板 １１ 三層箔材
Claims (8)
- 【請求項１】 ベアチップ型の半導体装置の電極部に高
融点はんだ層とコア層と低融点はんだ層とを有する三層
バンプを形成した後、前記ベアチップ型半導体装置を配
線基板上に搭載し、次いで前記低融点はんだの溶融温度
で前記低融点はんだを加熱溶融して前記配線基板上の搭
載パッド上に仮接続し、この状態で前記ベアチップ型半
導体装置の検査を行い不良品があった場合は良品と交換
し、その後前記高融点はんだの溶融温度で前記高融点は
んだを加熱溶融するとともに前記ベアチップ型半導体装
置を加圧して前記ベアチップ型半導体装置を前記配線基
板上の搭載パッドに本接続することを特徴とするベアチ
ップ型半導体装置の実装方法。 - 【請求項２】 ベアチップ型の半導体装置の電極部に高
融点はんだ層とコア層と低融点はんだ層とを有する三層
バンプを形成した後、前記ベアチップ型半導体装置を電
気的選別治具上に搭載し、次いで前記低融点はんだの溶
融温度で前記低融点はんだを加熱溶融して前記電気的選
別治具の搭載パッドに仮接続し、この状態で前記ベアチ
ップ型半導体装置の検査を行い、その後前記低融点はん
だの溶融温度で前記低融点はんだを再加熱溶融して前記
ベアチップ型半導体装置を前記電気的選別治具から取り
外し、良品として選別された前記ベアチップ型半導体装
置のみを配線基板の搭載パッドに搭載して前記高融点は
んだの溶融温度で前記高融点はんだを加熱溶融するとと
もに前記ベアチップ型半導体装置を加圧して前記ベアチ
ップ型半導体装置を前記配線基板の搭載パッドに本接続
することを特徴とするベアチップ型半導体装置の実装方
法。 - 【請求項３】 ベアチップ型半導体装置の電極部に高融
点はんだ層とコア層とを有する二層バンプを形成すると
ともに配線基板の搭載パッド上に低融点はんだ層を形成
した後、前記ベアチップ型半導体装置を配線基板上に搭
載し、次いで前記低融点はんだの溶融温度で前記低融点
はんだを加熱溶融して前記配線基板上の搭載パッド上の
前記低融点はんだ層に仮接続し、この状態で検査を行い
不良品があった場合は良品と交換し、その後前記高融点
はんだの溶融温度で加熱溶融するとともに前記ベアチッ
プ型半導体装置を加圧し、前記ベアチップ型半導体装置
を前記配線基板上の搭載パッドに本接続することを特徴
とするベアチップ型半導体装置の実装方法。 - 【請求項４】 ベアチップ型半導体装置の電極部に高融
点はんだ層とコア層とを有する二層バンプを形成すると
ともに電気的選別治具の搭載パッドと配線基板の搭載パ
ッド上に低融点はんだ層を形成した後、前記ベアチップ
型半導体装置を前記電気的選別治具上に搭載し、次いで
前記低融点はんだの溶融温度で低融点はんだを加熱溶融
して前記電気的選別治具の搭載パッドに仮接続し、この
状態で検査を行い、その後前記低融点はんだの溶融温度
で加熱溶融して前記ベアチップ型半導体装置を前記電気
的選別治具から取り外し、良品として選別された前記ベ
アチップ型半導体装置のみを前記配線基板に搭載して前
記高融点はんだの溶融温度で前記高融点はんだを加熱溶
融するとともに前記ベアチップ型半導体装置を加圧して
前記ベアチップ型半導体装置を前記配線基板の搭載パッ
ドに本接続することを特徴とするベアチップ型半導体装
置の実装方法。 - 【請求項５】 前記三層バンプが、高融点はんだ層，コ
ア層，低融点はんだ層の順にメッキ法により形成される
請求項１，２記載のベアチップ型半導体装置の実装方
法。 - 【請求項６】 前記三層バンプが、高融点はんだ層，コ
ア層，低融点はんだ層を有する３層箔材料を打ち抜いて
形成される請求項１，２記載のベアチップ型半導体装置
の実装方法。 - 【請求項７】 前記二層バンプが、高融点はんだ層とコ
ア層の順にメッキ法により形成され、前記低融点はんだ
層がメッキ法により前記配線基板の搭載パッドに形成さ
れる請求項３，４記載のベアチップ型半導体装置の実装
方法。 - 【請求項８】 前記二層バンプが、高融点はんだ層，コ
ア層を有する２層箔材料を打ち抜いて形成され、前記低
融点はんだ層がメッキ法により前記配線基板の搭載パッ
ドに形成される請求項３，４記載のベアチップ型半導体
装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5450293A JPH0779116B2 (ja) | 1993-03-16 | 1993-03-16 | ベアチップ型半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5450293A JPH0779116B2 (ja) | 1993-03-16 | 1993-03-16 | ベアチップ型半導体装置の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06268017A JPH06268017A (ja) | 1994-09-22 |
| JPH0779116B2 true JPH0779116B2 (ja) | 1995-08-23 |
Family
ID=12972412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5450293A Expired - Fee Related JPH0779116B2 (ja) | 1993-03-16 | 1993-03-16 | ベアチップ型半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0779116B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3385872B2 (ja) * | 1995-12-25 | 2003-03-10 | 三菱電機株式会社 | はんだ供給法およびはんだ供給装置 |
| JP6136411B2 (ja) * | 2013-03-18 | 2017-05-31 | 富士通株式会社 | 電子部品の接合方法および電子機器 |
-
1993
- 1993-03-16 JP JP5450293A patent/JPH0779116B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06268017A (ja) | 1994-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3262497B2 (ja) | チップ実装回路カード構造 | |
| US5729440A (en) | Solder hierarchy for chip attachment to substrates | |
| KR910002454B1 (ko) | 필름 캐리어 및 이 필름 캐리어를 이용한 본딩방법 | |
| CN100431142C (zh) | 半导体装置及其制造方法 | |
| KR0161365B1 (ko) | 전자 부품 및 전자 부품 접속 구조체 | |
| KR20070070146A (ko) | 반도체 집적 회로 장치 | |
| JP2756184B2 (ja) | 電子部品の表面実装構造 | |
| US5973406A (en) | Electronic device bonding method and electronic circuit apparatus | |
| US6429453B1 (en) | Substrate assembly for burn in test of integrated circuit chip | |
| US6211571B1 (en) | Method and apparatus for testing chips | |
| EP0078480A2 (en) | Method for fusing and connecting solder of IC chip | |
| KR100648039B1 (ko) | 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조 | |
| JPH0779116B2 (ja) | ベアチップ型半導体装置の実装方法 | |
| JPH0258793B2 (ja) | ||
| JP2699726B2 (ja) | 半導体装置の実装方法 | |
| JP2002170853A (ja) | フリップチップ実装方法 | |
| JP3014020B2 (ja) | 半導体装置の製造方法 | |
| JPH0888297A (ja) | 電子部品および電子部品接続構造体 | |
| JP3456576B2 (ja) | 半導体装置およびその製造方法 | |
| JP3193100B2 (ja) | 半導体装置 | |
| JPH01256141A (ja) | 半田付け方法 | |
| JPH10335805A (ja) | 電子部品の実装方法 | |
| JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
| JP3034126B2 (ja) | 端子の接合方法 | |
| JP2894172B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960206 |
|
| LAPS | Cancellation because of no payment of annual fees |