JPH0778991A - Semiconductor device and fabrication thereof - Google Patents
Semiconductor device and fabrication thereofInfo
- Publication number
- JPH0778991A JPH0778991A JP16124393A JP16124393A JPH0778991A JP H0778991 A JPH0778991 A JP H0778991A JP 16124393 A JP16124393 A JP 16124393A JP 16124393 A JP16124393 A JP 16124393A JP H0778991 A JPH0778991 A JP H0778991A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- tungsten
- tungsten silicide
- silicon composition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、多結晶シリコン膜上に
タングステンシリサイド膜を積層してなる半導体装置
（タングステンポリサイド膜）およびその製造方法、な
らびにこのタングステンポリサイド膜を利用したポリサ
イドゲートＭＯＳ構造の半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device (tungsten polycide film) in which a tungsten silicide film is laminated on a polycrystalline silicon film, a method for manufacturing the same, and a polycide gate using the tungsten polycide film. The present invention relates to a semiconductor device having a MOS structure.
【０００２】[0002]
【従来の技術】タングステンとシリコンとを有するタン
グステンシリサイド膜を多結晶シリコン上に成膜してな
るタングステンポリサイド膜が、ＭＯＳ型トランジスタ
等のゲート電極として利用されている。このタングステ
ンポリサイド膜は低抵抗であり、これをゲート電極とし
て利用することによって、素子の処理速度の高速化を図
ることができる。2. Description of the Related Art A tungsten polycide film formed by depositing a tungsten silicide film containing tungsten and silicon on polycrystalline silicon is used as a gate electrode of a MOS transistor or the like. This tungsten polycide film has a low resistance, and by using this as a gate electrode, the processing speed of the device can be increased.
【０００３】このようなタングステンポリサイド膜を有
する半導体装置を形成する際には、一例として、図４に
示されるように、シリコン基板５０上に熱酸化によって
ゲート酸化膜５２を成膜し、次いで、減圧ＣＶＤ法によ
ってゲート酸化膜上に多結晶シリコンを成長させ、さら
に、Ｎ型不純物をイオン注入法等によって導入して多結
晶シリコン膜５４を成膜する。Ｎ型多結晶シリコン膜５
４表面の自然酸化膜をＨＦ溶液等で除去した後、ＣＶＤ
法によってタングステンシリサイド膜５６をＮ型多結晶
シリコン膜５４上に気相成長させ、半導体装置６０が製
造される。When forming a semiconductor device having such a tungsten polycide film, as an example, as shown in FIG. 4, a gate oxide film 52 is formed on a silicon substrate 50 by thermal oxidation, and then a gate oxide film 52 is formed. Polycrystalline silicon is grown on the gate oxide film by a low pressure CVD method, and N-type impurities are introduced by an ion implantation method or the like to form a polycrystalline silicon film 54. N-type polycrystalline silicon film 5
4 After removing the native oxide film on the surface with HF solution etc., CVD
The tungsten silicide film 56 is vapor-deposited on the N-type polycrystalline silicon film 54 by the method to manufacture the semiconductor device 60.
【０００４】タングステンシリサイド膜の成膜方法とし
ては、６フッ化タングステン(WF6)と、モノシラン(Si
H4)あるいはジクロルシラン(SiH2Cl2) とを原料ガスと
したＣＶＤ法（Chemical Vapor Depsition）が一般的に
用いられている。また、タングステンシリサイド膜の気
相成長においては、通常は成膜直後のタングステンシリ
サイド膜中のＳｉ／Ｗ比が２．６〜２．８となるよう
に、原料ガスの流量比等を調整する。As a method for forming a tungsten silicide film, tungsten hexafluoride (WF 6 ) and monosilane (Si) are used.
A CVD method (Chemical Vapor Depthition) using H 4 ) or dichlorosilane (SiH 2 Cl 2 ) as a source gas is generally used. In vapor phase growth of the tungsten silicide film, the flow rate ratio of the source gas is usually adjusted so that the Si / W ratio in the tungsten silicide film immediately after film formation is 2.6 to 2.8.
【０００５】前述のように、タングステンポリサイド膜
は低抵抗で、処理速度の早い素子が実現可能な反面、下
記のような問題点も有する。まず、タングステンシリサ
イド膜と多結晶シリコン膜との密着性が低く、両者が比
較的容易に剥離してしまうため、信頼性があまり高くな
い。また、タングステンシリサイド膜は酸化されやす
く、酸化雰囲気に入った際に容易に異常酸化を起こして
しまうため、タングステンシリサイド膜成膜の後の工程
によっては、素子の歩留りが非常に低くなってしまう。
さらに、ＣＶＤの原料ガスとしてWF6 を用いるため、タ
ングステンシリサイド膜中にフッ素が混入し、このフッ
素がその後の熱処理工程等でゲート酸化膜中に拡散して
しまうため、ゲート酸化膜の膜厚増加、ゲート酸化膜の
絶縁性の低下等が生じて信頼性が低下してしまう。As described above, the tungsten polycide film has a low resistance and can realize an element having a high processing speed, but it also has the following problems. First, the adhesion between the tungsten silicide film and the polycrystalline silicon film is low, and the tungsten silicide film and the polycrystalline silicon film peel off relatively easily, so the reliability is not very high. In addition, the tungsten silicide film is easily oxidized, and abnormal oxidation easily occurs when entering the oxidizing atmosphere, so that the yield of the device becomes extremely low depending on the steps after the formation of the tungsten silicide film.
Further, since WF 6 is used as a raw material gas for CVD, fluorine is mixed in the tungsten silicide film, and this fluorine diffuses into the gate oxide film in the subsequent heat treatment step, etc., which increases the thickness of the gate oxide film. In addition, the insulation property of the gate oxide film is deteriorated and the reliability is deteriorated.
【０００６】これらの問題点は、タングステンシリサイ
ド膜中のシリコン量を増加することによって解決するこ
とができる。しかしながら、タングステンシリサイド膜
中のシリコン量を増加すると抵抗値が増大してしまうた
め、ゲート電極等の抵抗を小さくして素子の高速化を図
るという、タングステンポリサイド膜の本来の目的を果
たすことができなくなってしまう。These problems can be solved by increasing the amount of silicon in the tungsten silicide film. However, since the resistance value increases as the amount of silicon in the tungsten silicide film increases, the original purpose of the tungsten polycide film, which is to reduce the resistance of the gate electrode or the like to speed up the device, can be achieved. I can not do it.
【０００７】このような問題点を解決するため、タング
ステンシリサイド膜と多結晶シリコン膜との間に、シリ
コン組成が過剰な第２のタングステンシリサイド膜を成
膜する方法が、特開昭６１−１２５０４３号公報に開示
されている。しかしながら、この方法ではタングステン
シリサイド膜の成膜直後は各膜の密着性は良好である
が、熱処理後には第２のタングステンシリサイド膜の過
剰なシリコンが多結晶シリコン膜に拡散してしまうた
め、熱処理後は両者の密着性が低下してしまうという問
題点がある。しかも、酸化雰囲気中におけるタングステ
ンシリサイド膜の異常酸化については何ら解決されてい
ないため、通常のタングステンポリサイド膜と同様に、
その後は酸化雰囲気にさらされないような工程しか選択
することができず、製造プロセスの自由度が低いという
問題点がある。In order to solve such a problem, a method of forming a second tungsten silicide film having an excessive silicon composition between the tungsten silicide film and the polycrystalline silicon film is disclosed in JP-A-61-125043. It is disclosed in the publication. However, in this method, although the adhesion of each film is good immediately after the formation of the tungsten silicide film, the excess silicon of the second tungsten silicide film diffuses into the polycrystalline silicon film after the heat treatment. After that, there is a problem that the adhesiveness between the two is reduced. Moreover, since the abnormal oxidation of the tungsten silicide film in the oxidizing atmosphere is not solved at all, like the normal tungsten polycide film,
After that, only steps that are not exposed to the oxidizing atmosphere can be selected, and there is a problem that the degree of freedom in the manufacturing process is low.
【０００８】そのため、上記特開昭６１−１２５０４３
号公報に開示されるタングステンポリサイド膜も含め、
タングステンポリサイド膜を利用する半導体装置の製造
においては、タングステンシリサイド膜表面の異常酸化
を防止するために、タングステンシリサイド膜を成膜し
た後、ＣＤＶ法等によってシリコン酸化膜（いわゆるキ
ャップ）を成膜しており、半導体装置製造の工程増およ
びコストアップの要因となっている。Therefore, the above-mentioned JP-A-61-125043 is used.
Including the tungsten polycide film disclosed in Japanese Patent Publication No.
In manufacturing a semiconductor device using a tungsten polycide film, a silicon oxide film (so-called cap) is formed by a CDV method or the like after forming a tungsten silicide film in order to prevent abnormal oxidation of the surface of the tungsten silicide film. This is a factor of increasing the number of manufacturing steps of semiconductor devices and increasing costs.
【０００９】[0009]
【発明が解決しようとする課題】本発明の目的は、前記
従来技術の問題点を解決することにあり、多結晶シリコ
ン膜上にタングステンシリサイド膜を成膜したタングス
テンポリサイド膜を有する半導体装置であって、良好な
低抵抗を確保しながらも、多結晶シリコン膜とタングス
テンシリサイド膜との密着性に優れ、かつゲート酸化膜
へのフッ素の拡散を低減することができ、しかも、キャ
ップを成膜しなくても、その後の熱処理工程における異
常酸化も好適に防止することができる半導体装置および
その製造方法、ならびに前記ポリサイド構造の半導体装
置より製造されるポリサイドゲートＭＯＳ構造を有する
半導体装置を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems of the prior art, and to provide a semiconductor device having a tungsten polycide film in which a tungsten silicide film is formed on a polycrystalline silicon film. Therefore, while securing a good low resistance, the adhesion between the polycrystalline silicon film and the tungsten silicide film is excellent, the diffusion of fluorine into the gate oxide film can be reduced, and the cap is formed. There is provided a semiconductor device capable of suitably preventing abnormal oxidation in the subsequent heat treatment step and a method of manufacturing the semiconductor device, and a semiconductor device having a polycide gate MOS structure manufactured from the semiconductor device having the polycide structure without performing the above. Especially.
【００１０】[0010]
【課題を解決するための手段】前記目的を達成するため
に、本発明の半導体装置の第１の態様は、多結晶シリコ
ン膜上にタングステンシリサイド膜を積層してなるタン
グステンポリサイド膜を有する半導体装置であって、前
記タングステンシリサイド膜が、多結晶シリコン膜との
界面近傍の高シリコン組成部、中央の低シリコン組成部
および表面近傍の高シリコン組成部より構成されること
を特徴とする半導体装置を提供する。In order to achieve the above object, the first aspect of the semiconductor device of the present invention is a semiconductor having a tungsten polycide film formed by stacking a tungsten silicide film on a polycrystalline silicon film. A semiconductor device, wherein the tungsten silicide film is composed of a high silicon composition portion near an interface with the polycrystalline silicon film, a low silicon composition portion in the center, and a high silicon composition portion near the surface. I will provide a.
【００１１】また、前記高シリコン組成部のＳｉ／Ｗ原
子比が２．８超３．５未満、前記低シリコン組成部のＳ
ｉ／Ｗ原子比が２．６以下であるのが好ましい。Further, the Si / W atomic ratio of the high silicon composition portion is more than 2.8 and less than 3.5, and the S of the low silicon composition portion is S / W.
The i / W atomic ratio is preferably 2.6 or less.
【００１２】また、本発明の半導体装置の第２の態様
は、前記半導体装置をリソグラフィによって所定形状に
整形した後、ｎ- イオン注入、サイドウォールの形成、
マスク酸化膜の形成、ｎ+ イオン注入、およびアニール
の工程を経て形成されたポリサイドゲートＭＯＳ構造を
有することを特徴とする半導体装置を提供する。According to a second aspect of the semiconductor device of the present invention, after the semiconductor device is shaped into a predetermined shape by lithography, n − ion implantation, sidewall formation,
Provided is a semiconductor device having a polycide gate MOS structure formed through the steps of forming a mask oxide film, n + ion implantation, and annealing.
【００１３】さらに、本発明の半導体装置の製造方法
は、多結晶シリコン膜上にタングステンシリサイド膜を
積層してなるタングステンポリサイド膜を有する半導体
装置を製造するに際し、タングステンシリサイド膜の成
膜をＣＶＤ法によって行い、かつタングステンおよびシ
リコンのそれぞれの原料ガスの混合比および／またはＣ
ＶＤ温度を調節することにより、タングステンシリサイ
ド膜の成膜初期は高シリコン組成、成膜中期は低シリコ
ン組成、成膜後期は高シリコン組成とすることを特徴と
する半導体装置の製造方法を提供する。Further, according to the method of manufacturing a semiconductor device of the present invention, when a semiconductor device having a tungsten polycide film formed by stacking a tungsten silicide film on a polycrystalline silicon film is manufactured, the tungsten silicide film is formed by CVD. And the mixing ratio of the source gases of tungsten and silicon and / or C
Provided is a method for manufacturing a semiconductor device, which is characterized by adjusting a VD temperature so that a tungsten silicide film has a high silicon composition in an initial stage of film formation, a low silicon composition in a middle stage of film formation, and a high silicon composition in a second stage of film formation. .
【００１４】また、前記本発明の半導体装置の製造方法
において、前記ＣＶＤ法における成膜温度が３００〜５
００℃で、かつ原料ガスとして６フッ化タングステンと
モノシランとを用い、タングステンシリサイド膜の成膜
初期および後期は６フッ化タングステン／モノシランの
流量比が１／５００〜１／１２００、同成膜中期は６フ
ッ化タングステン／モノシランの流量比が１／５０〜１
／１００であるのが好ましい。In the method for manufacturing a semiconductor device of the present invention, the film forming temperature in the CVD method is 300 to 5
Tungsten hexafluoride and monosilane are used as source gases at 00 ° C., and a tungsten silicide film has a flow rate ratio of 1/500 to 1/1200 in the early and latter stages of film formation, and in the middle stage of film formation. Has a tungsten hexafluoride / monosilane flow ratio of 1/50 to 1
It is preferably / 100.
【００１５】あるいは、前記本発明の半導体装置の製造
方法において、前記ＣＶＤ法における成膜温度が４５０
〜６５０℃で、かつ原料として６フッ化タングステンと
ジクロルシランとを用い、タングステンシリサイド膜の
成膜初期および後期は６フッ化タングステン／ジクロル
シランの流量比が１／５００〜１／１２００、同成膜中
期は６フッ化タングステン／ジクロルシランの流量比が
１／５０〜１／１００であるのが好ましい。Alternatively, in the method of manufacturing a semiconductor device of the present invention, the film forming temperature in the CVD method is 450.
At about 650 ° C., using tungsten hexafluoride and dichlorosilane as raw materials, the flow rate ratio of tungsten hexafluoride / dichlorosilane is 1/500 to 1/1200 in the early and latter stages of the formation of the tungsten silicide film, and the middle stage of the same film formation. The flow rate ratio of tungsten hexafluoride / dichlorosilane is preferably 1/50 to 1/100.
【００１６】以下、本発明の半導体装置および半導体装
置の製造方法について詳細に説明する。The semiconductor device and the method of manufacturing the semiconductor device of the present invention will be described in detail below.
【００１７】図１に、本発明の半導体装置の第１の態様
の一例を概念的に示す。本発明の半導体装置は、多結晶
シリコン膜上にタングステンシリサイド膜を成膜してな
るタングステンポリサイド膜を有するもので、図１に示
される半導体装置１０は、シリコン基板１２上にゲート
酸化膜１４が成膜され、その上に多結晶シリコン膜１６
が成膜され、さらにその上にタングステンシリサイド膜
１８が成膜されて構成される。すなわち、図示例におい
ては、多結晶シリコン膜１６とタングステンシリサイド
膜１８とによってタングステンポリサイド膜（タングス
テンポリサイド構造）が構成される。FIG. 1 conceptually shows an example of the first aspect of the semiconductor device of the present invention. The semiconductor device of the present invention has a tungsten polycide film formed by forming a tungsten silicide film on a polycrystalline silicon film. The semiconductor device 10 shown in FIG. 1 has a gate oxide film 14 on a silicon substrate 12. Is formed, and a polycrystalline silicon film 16 is formed thereon.
Is formed, and a tungsten silicide film 18 is further formed thereon. That is, in the illustrated example, the polycrystalline silicon film 16 and the tungsten silicide film 18 form a tungsten polycide film (tungsten polycide structure).
【００１８】半導体装置１０において、ゲート酸化膜１
４の成膜方法には特に限定はなく、熱酸化等の公知の方
法がいずれも利用可能である。In the semiconductor device 10, the gate oxide film 1
The film forming method of No. 4 is not particularly limited, and any known method such as thermal oxidation can be used.
【００１９】また、多結晶シリコン膜１６の成膜方法に
も特に限定はなく、減圧ＣＶＤ等の公知の方法で多結晶
シリコンを成膜した後、イオン注入法、POCl3 等からの
熱拡散等の方法によってＮ型不純物、リン等を、成膜し
た多結晶シリコンに導入して成膜すればよい。なお、多
結晶シリコン膜１６の厚さには特に限定はないが、好ま
しくは１００ｎｍ〜２００ｎｍ程度である。The method for forming the polycrystalline silicon film 16 is not particularly limited, and after the polycrystalline silicon is formed by a known method such as low pressure CVD, an ion implantation method, thermal diffusion from POCl 3 or the like is performed. The method described above may be used to introduce N-type impurities, phosphorus, or the like into the deposited polycrystalline silicon to form a film. The thickness of the polycrystalline silicon film 16 is not particularly limited, but is preferably about 100 nm to 200 nm.
【００２０】多結晶シリコン膜１６の上にはタングステ
ンシリサイド膜１８が成膜され、タングステンポリサイ
ド膜が構成される。このタングステンシリサイド膜１８
は、本発明の最も特徴的な部分で、多結晶シリコン膜１
６との界面近傍のシリコン量の多い高シリコン組成部２
０、各膜の積層方向中央部分のシリコン量の少ない低シ
リコン組成部２２、およびタングステンシリサイド膜１
８（タングステンポリサイド膜）表面近傍のシリコン量
の多い高シリコン組成部２４とより構成される。A tungsten silicide film 18 is formed on the polycrystalline silicon film 16 to form a tungsten polycide film. This tungsten silicide film 18
Is the most characteristic part of the present invention.
High silicon composition part 2 with a large amount of silicon near the interface with 6
0, the low silicon composition portion 22 having a small amount of silicon in the central portion in the stacking direction of each film, and the tungsten silicide film 1.
8 (tungsten polycide film) and a high silicon composition portion 24 having a large amount of silicon near the surface.
【００２１】すなわち、本発明の半導体装置のタングス
テンシリサイド膜１８は、各膜の積層方向に、図２のグ
ラフに模式的に示されるようなＳｉ／Ｗ原子比（以下、
Ｓｉ／Ｗ比とする）分布、すなわちシリコン量の分布を
有する。なお、図３は特開昭６１−１２５０４３号公報
に開示されるタングステンシリサイド膜のシリコン組成
分布である。図２および図３においては、縦軸はＳｉ／
Ｗ比を示しており、数値が大きい程シリコン組成比が高
い。他方、横軸は膜の深さ方向を示し、左方向が膜表面
方向である。さらに、点線は９００℃で３０分（窒素ガ
ス等の不活性雰囲気で）アニールした後のシリコン組成
分布を示す。That is, the tungsten silicide film 18 of the semiconductor device of the present invention has a Si / W atomic ratio (hereinafter, referred to as "the Si / W atomic ratio" as schematically shown in the graph of FIG.
Si / W ratio) distribution, that is, the distribution of the amount of silicon. Incidentally, FIG. 3 shows the silicon composition distribution of the tungsten silicide film disclosed in JP-A-61-125043. 2 and 3, the vertical axis represents Si /
The W ratio is shown, and the larger the value, the higher the silicon composition ratio. On the other hand, the horizontal axis represents the depth direction of the film, and the left direction is the film surface direction. Furthermore, the dotted line shows the silicon composition distribution after annealing at 900 ° C. for 30 minutes (in an inert atmosphere such as nitrogen gas).
【００２２】図３に示されるように、特開昭６１−１２
５０４３号公報に開示されるタングステンシリサイド膜
は、タングステンシリサイド膜の成膜直後は第２のタン
グステンシリサイド膜（ＷＳｉ−２）が高シリコン組成
であるので、多結晶シリコン膜とタングステンシリサイ
ド膜との密着性は良好であるが、アニール後は第２のタ
ングステンシリサイド膜のシリコンが多結晶シリコン膜
に拡散して含有量が低下するため、密着性が低下してし
まい、しかも、膜表面に関しては、成膜直後も低シリコ
ン組成でアニール後にはさらにシリコン組成が低下する
ため、酸化雰囲気下において異常酸化を起こしやすいの
は前述のとおりである。As shown in FIG. 3, Japanese Patent Application Laid-Open No. 61-12.
In the tungsten silicide film disclosed in Japanese Patent No. 5043, since the second tungsten silicide film (WSi-2) has a high silicon composition immediately after the formation of the tungsten silicide film, the polycrystalline silicon film and the tungsten silicide film are adhered to each other. However, after annealing, the silicon of the second tungsten silicide film diffuses into the polycrystalline silicon film and its content decreases, resulting in a decrease in adhesion. As described above, abnormal oxidation is likely to occur in the oxidizing atmosphere because the silicon composition is reduced immediately after the film and the silicon composition is further reduced after annealing.
【００２３】これに対し、本発明の半導体装置１０はタ
ングステンシリサイド膜１８が、図１および図２に示さ
れるように表面近傍の高シリコン組成部２４および多結
晶シリコン膜１６との界面近傍の高シリコン組成部２０
を有するため、アニールした後であっても、高シリコン
組成部２０および高シリコン組成部２４は、共に図３に
示される従来例よりも高シリコン組成を保っている。On the other hand, in the semiconductor device 10 of the present invention, the tungsten silicide film 18 has a high height near the interface with the high silicon composition portion 24 near the surface and the polycrystalline silicon film 16 as shown in FIGS. Silicon composition part 20
Therefore, even after annealing, both the high silicon composition portion 20 and the high silicon composition portion 24 maintain a higher silicon composition than the conventional example shown in FIG.
【００２４】本発明においては、上記構成を有すること
によって、加熱処理等による膜表面の異常酸化を好適に
防止することができるので、本発明を利用する半導体装
置の歩留りを大幅に向上することができ、その後の製造
プロセスの自由度も向上することができる。また、加熱
処理後も多結晶シリコン膜１６とタングステンシリサイ
ド膜１８との密着性を良好に保つことができ、さらにゲ
ート酸化膜１４へのフッ素の拡散を防止することができ
る。しかも、表面近傍および界面近傍以外の中央部分は
低シリコン組成部２２となっているので、タングステン
シリサイド膜１８（タングステンポリサイド膜）の低抵
抗も確保することができる。According to the present invention, by having the above-mentioned constitution, abnormal oxidation of the film surface due to heat treatment or the like can be suitably prevented, so that the yield of the semiconductor device using the present invention can be greatly improved. Therefore, the degree of freedom of the subsequent manufacturing process can be improved. Further, even after the heat treatment, the adhesion between the polycrystalline silicon film 16 and the tungsten silicide film 18 can be kept good, and the diffusion of fluorine into the gate oxide film 14 can be prevented. Moreover, since the low silicon composition portion 22 is formed in the central portion other than near the surface and near the interface, the low resistance of the tungsten silicide film 18 (tungsten polycide film) can be secured.
【００２５】なお、多結晶シリコン膜１６との界面近傍
の高シリコン組成部２０のシリコン量は、好ましくはＳ
ｉ／Ｗ比で２．８超３．５未満、より好ましくは２．９
〜３．１である。また、中央部分の低シリコン組成部２
２のシリコン量は、好ましくはＳｉ／Ｗ比で２．６以
下、より好ましくは２．２〜２．５である。さらに、表
面近傍の高シリコン組成部２４のシリコン量は、好まし
くはＳｉ／Ｗ比で２．８超３．５未満、より好ましくは
３．０〜３．３である。The amount of silicon in the high silicon composition portion 20 near the interface with the polycrystalline silicon film 16 is preferably S.
The i / W ratio is more than 2.8 and less than 3.5, more preferably 2.9.
Is about 3.1. In addition, the low silicon composition portion 2 in the central portion
The silicon amount of 2 is preferably 2.6 or less in Si / W ratio, more preferably 2.2 to 2.5. Further, the amount of silicon in the high silicon composition portion 24 near the surface is preferably more than 2.8 and less than 3.5 in Si / W ratio, and more preferably 3.0 to 3.3.
【００２６】各組成部におけるＳｉ／Ｗ比を上記範囲と
することにより、耐異常酸化性、多結晶シリコン膜１６
との密着性、低抵抗、ゲート酸化膜１４へのフッ素侵入
の低減、良好な生産性等の優れた特性をバランスよく発
揮する半導体装置を実現可能である。By setting the Si / W ratio in each composition part within the above range, abnormal oxidation resistance and polycrystalline silicon film 16
It is possible to realize a semiconductor device which exhibits excellent characteristics such as adhesion with the substrate, low resistance, reduced penetration of fluorine into the gate oxide film 14, and good productivity in a well-balanced manner.
【００２７】なお、これらの高シリコン組成部２０、低
シリコン組成部２２および高シリコン組成部２４は、互
いに明確な界面を有さず連続的に成膜されたものであっ
てもよく、あるいは各層が積層されたようにして成膜さ
れたものであってもよい。The high-silicon composition portion 20, the low-silicon composition portion 22 and the high-silicon composition portion 24 may be continuously formed without any clear interface with each other, or each layer may be formed. May be formed so as to be laminated.
【００２８】このような本発明の半導体装置１０のタン
グステンシリサイド膜１８は、各種の公知の薄膜成膜技
術によって製造することができるが、好ましくは、ＣＶ
Ｄ法によって行い、かつタングステンおよびシリコンの
それぞれの原料ガスの流量比および／またはＣＶＤ温度
を調節する本発明の製造方法によって製造される。The tungsten silicide film 18 of the semiconductor device 10 of the present invention as described above can be manufactured by various known thin film forming techniques, but is preferably CV.
It is manufactured by the manufacturing method of the present invention which is performed by the method D and which controls the flow rate ratios of the source gases of tungsten and silicon and / or the CVD temperature.
【００２９】すなわち、ＣＶＤ法によるタングステンシ
リサイド膜の成膜は、３００〜６５０℃程度の温度で、
原料ガスとして６フッ化タングステン(WF6) と、モノシ
ラン(SiH4)あるいはジクロルシラン(SiH2Cl2) とを用い
て行われるが、高シリコン組成部２０および２４を成膜
する際には、モノシランあるいはジクロルシランの流量
を増加あるいは６フッ化タングステンの流量を減少して
高シリコン組成とし、逆に、低シリコン組成部２２を成
膜する際には、モノシランあるいはジクロルシランの流
量を減少あるいは６フッ化タングステンの流量を増加し
て低シリコン組成とする。また、原料ガス流量ではなく
反応温度を調整してもよく、高シリコン組成部２０およ
び２４を成膜する際には反応温度を高くし、逆に、低シ
リコン組成部２２を成膜する際には反応温度を低くす
る。あるいは原料ガス流量の調整と反応温度の調整とを
併用してもよい。That is, the tungsten silicide film is formed by the CVD method at a temperature of about 300 to 650 ° C.
Tungsten hexafluoride (WF 6 ) and monosilane (SiH 4 ) or dichlorosilane (SiH 2 Cl 2 ) are used as a source gas, but when the high silicon composition parts 20 and 24 are formed, monosilane is used. Alternatively, the flow rate of dichlorosilane is increased or the flow rate of tungsten hexafluoride is decreased to obtain a high silicon composition. Conversely, when forming the low silicon composition portion 22, the flow rate of monosilane or dichlorosilane is decreased or tungsten hexafluoride is added. To increase the flow rate to obtain a low silicon composition. The reaction temperature may be adjusted instead of the raw material gas flow rate. The reaction temperature may be increased when the high silicon composition parts 20 and 24 are formed, and conversely, when the low silicon composition part 22 is formed. Lowers the reaction temperature. Alternatively, the adjustment of the raw material gas flow rate and the adjustment of the reaction temperature may be used together.
【００３０】好ましくは、原料ガスとして６フッ化タン
グステンとモノシランとを用いる場合には、ＣＶＤ法に
おける成膜温度を３００〜５００℃、好ましくは３５０
〜４５０℃とし、原料ガスの流量比（単位ＳＣＣＭ 以
下同様）を、タングステンシリサイド膜の成膜初期およ
び後期は６フッ化タングステン／モノシラン＝１／５０
０〜１／１２００、好ましくは１／８００〜１／１００
０とし、同成膜中期は６フッ化タングステン／モノシラ
ン＝１／５０〜１／１００、好ましくは１／６０〜１／
８０に調整する。Preferably, when tungsten hexafluoride and monosilane are used as source gases, the film formation temperature in the CVD method is 300 to 500 ° C., preferably 350.
To 450 ° C., and the flow rate ratio of the source gas (the same applies to the following SCCM) is set to tungsten hexafluoride / monosilane = 1/50 in the initial and later stages of forming the tungsten silicide film.
0 to 1/1200, preferably 1/800 to 1/100
0, tungsten hexafluoride / monosilane = 1/50 to 1/100, preferably 1/60 to 1 /
Adjust to 80.
【００３１】また、原料ガスとして６フッ化タングステ
ンとジクロルシランとを用いる場合には、ＣＶＤ法にお
ける成膜温度を４５０〜６５０℃、好ましくは５００〜
６００℃とし、原料ガスの流量比を、タングステンシリ
サイド膜の成膜初期および後期は６フッ化タングステン
／ジクロルシラン＝１／５００〜１／１２００、好まし
くは１／８００〜１／１０００とし、同成膜中期は６フ
ッ化タングステン／ジクロルシラン＝１／５０〜１／１
００、好ましくは１／６０〜１／８０に調整する。When tungsten hexafluoride and dichlorosilane are used as the source gas, the film forming temperature in the CVD method is 450 to 650 ° C., preferably 500 to 650 ° C.
The temperature is set to 600 ° C., and the flow rate ratio of the raw material gas is set to tungsten hexafluoride / dichlorosilane = 1/500 to 1/1200, preferably 1/800 to 1/1000 in the early and late stages of forming the tungsten silicide film, and the same film formation is performed. Mid-term tungsten hexafluoride / dichlorosilane = 1/50 to 1/1
00, preferably 1/60 to 1/80.
【００３２】ＣＶＤ法によるタングステンシリサイド膜
１８の成膜条件を上記範囲に調整することにより、高シ
リコン組成部２０、低シリコン組成部２２および高シリ
コン組成部２４の組成を好適に前述の好ましい範囲に制
御することが可能であり、優れた特性を有する半導体装
置を容易かつ安定して製造することができる。By adjusting the film forming conditions of the tungsten silicide film 18 by the CVD method within the above range, the composition of the high silicon composition part 20, the low silicon composition part 22 and the high silicon composition part 24 is preferably within the above-mentioned preferred range. It is possible to control, and it is possible to easily and stably manufacture a semiconductor device having excellent characteristics.
【００３３】本発明の第２の態様は、このような本発明
の第１の態様の半導体装置を用いて形成したポリサイド
ゲートＭＯＳ構造を有する半導体装置、すなわちポリサ
イドゲート構造を持つＭＯＳ型トランジスタである。図
４（ａ），（ｂ）および（ｃ）に、本発明の第２の態様
の半導体装置（ポリサイドゲートＭＯＳ型トランジス
タ）およびその製造例の一例を概念的に示す。なお、図
４（ａ′），（ｂ′）および（ｃ′）には、比較のた
め、前述の図５に示される従来の半導体装置６０に特開
昭６１−１２５０４３号公報を応用した例を示す。な
お、図４において、本発明例は図中左側の（ａ）〜
（ｃ）、従来例は図中右側の（ａ′）〜（ｃ′）でそれ
ぞれ示し、従来例における第２タングステンシリサイド
膜は符号５６ａで示す。A second aspect of the present invention is a semiconductor device having a polycide gate MOS structure formed by using the semiconductor device of the first aspect of the present invention, that is, a MOS type transistor having a polycide gate structure. Is. 4A, 4B and 4C conceptually show an example of the semiconductor device (polycide gate MOS transistor) according to the second aspect of the present invention and its manufacturing example. 4 (a '), (b') and (c '), for comparison, an example in which Japanese Patent Laid-Open No. 61-125043 is applied to the conventional semiconductor device 60 shown in FIG. Indicates. In addition, in FIG. 4, the example of the present invention is shown on the left side of FIG.
(C), the conventional example is shown by (a ') to (c') on the right side of the drawing, and the second tungsten silicide film in the conventional example is shown by the reference numeral 56a.
【００３４】図４（ａ）〜（ｃ）に示される本発明の半
導体装置（以下、従来例も同様）は、前述の図１に示さ
れる半導体装置１０を利用したもので、まず、半導体装
置１０上に、形成するゲート電極の形状に応じたレジス
トパターンを有するレジスト層３０を形成する。なお利
用するレジストおよびレジスト層の形成方法には特に限
定はなく、公知のレジストおよび形成方法がいずれも利
用可能である。The semiconductor device of the present invention shown in FIGS. 4A to 4C (hereinafter, the same applies to the conventional example) uses the semiconductor device 10 shown in FIG. 1 described above. A resist layer 30 having a resist pattern corresponding to the shape of the gate electrode to be formed is formed on 10. The method of forming the resist and the resist layer to be used is not particularly limited, and any known resist and forming method can be used.
【００３５】次いで、反応性イオンエッチング等によっ
てタングステンシリサイド膜１８をエッチングしてゲー
トを形成し、レジスト層３０を除去する。レジスト層３
０を除去した後、ｎ- イオンを注入してｎ- 層３２を形
成し、さらにＣＶＤシリコン酸化膜等を体積後、異方性
エッチングによる全面エッチバック法等によってサイド
ウォール３４を形成する。Next, the tungsten silicide film 18 is etched by reactive ion etching or the like to form a gate, and the resist layer 30 is removed. Resist layer 3
After 0 is removed, n − ions are implanted to form an n − layer 32, a CVD silicon oxide film or the like is further deposited, and then sidewalls 34 are formed by an anisotropic etch back method or the like.
【００３６】サイドウォール３４を形成した後、熱酸化
あるいは減圧ＣＶＤ法によってゲート上および活性領域
上にマスク酸化膜（ＳｉＯ2 膜）３６を形成する。ここ
で、タングステンシリサイド膜１８が高シリコン組成部
２０、低シリコン組成部２２および高シリコン組成部２
４より構成される本発明においては、図４（ｃ）に示さ
れるように良好なマスク酸化膜３６が形成されるが、第
２タングステンシリサイド膜５６ａしか有さない従来の
半導体装置６０では、図４（ｃ′）に示されるように、
タングステンシリサイド膜５６の表面が異常酸化を起こ
してしまい、製品として使用できない場合が多い（歩留
まりが低い）。なお、従来例においては、減圧ＣＶＤ法
によるマスク酸化膜３６形成の場合でも、入炉時の巻き
込み大気によって異常酸化を起こしてしまう。After forming the sidewall 34, a mask oxide film (SiO 2 film) 36 is formed on the gate and the active region by thermal oxidation or low pressure CVD. Here, the tungsten silicide film 18 includes the high silicon composition portion 20, the low silicon composition portion 22, and the high silicon composition portion 2.
In the present invention composed of four, a good mask oxide film 36 is formed as shown in FIG. 4C, but in the conventional semiconductor device 60 having only the second tungsten silicide film 56a, As shown in 4 (c '),
In many cases, the surface of the tungsten silicide film 56 is abnormally oxidized and cannot be used as a product (the yield is low). Incidentally, in the conventional example, even when the mask oxide film 36 is formed by the low pressure CVD method, abnormal air oxidation is caused by the entrained atmosphere at the time of entering the furnace.
【００３７】マスク酸化膜３６を形成したら、ｎ+ イオ
ンを注入して、さらにアニールを行いソース電極、ドレ
イン電極およびゲート電極が形成され、ポリサイドゲー
ト構造を持つＭＯＳ型トランジスタが得られる。このよ
うにしてＭＯＳ型トランジスタを製造した後、層間膜形
成、コンタクト形成、配線形成等の各種の工程が行わ
れ、本発明の半導体装置とされる。なお、ＭＯＳ型トラ
ンジスタ作製後の各種の工程には全く限定はなく、半導
体装置の用途等に応じて公知の方法がすべて利用可能で
ある。After forming the mask oxide film 36, n + ions are implanted and further annealed to form a source electrode, a drain electrode and a gate electrode, and a MOS type transistor having a polycide gate structure is obtained. After the MOS transistor is manufactured in this manner, various steps such as interlayer film formation, contact formation, wiring formation, etc. are performed to obtain the semiconductor device of the present invention. It should be noted that there is no limitation on various steps after the fabrication of the MOS transistor, and any known method can be used depending on the application of the semiconductor device.
【００３８】以上、本発明の半導体装置および半導体装
置の製造方法について説明したが、本発明は以上の例に
限定はされず、本発明の要旨を逸脱しない範囲におい
て、各種の変更および改良を行ってもよいのはもちろん
である。Although the semiconductor device and the method of manufacturing the semiconductor device of the present invention have been described above, the present invention is not limited to the above examples, and various modifications and improvements are made without departing from the scope of the present invention. Of course it is okay.
【００３９】[0039]
【実施例】以下、本発明の具体的実施例を挙げ、本発明
をより詳細に説明する。EXAMPLES The present invention will be described in more detail with reference to specific examples of the present invention.
【００４０】図１に示されるように、シリコン基板１２
上に熱酸化によってゲート酸化膜１４を成膜し、さら
に、モノシラン(SiH4)を原料ガスとする減圧ＣＶＤ法に
よって、厚さ１５００Åの多結晶シリコン膜１６を成膜
した。As shown in FIG. 1, the silicon substrate 12
A gate oxide film 14 was formed thereon by thermal oxidation, and a polycrystalline silicon film 16 having a thickness of 1500Å was formed by a low pressure CVD method using monosilane (SiH 4 ) as a source gas.
【００４１】次いで、ＣＶＤ法によってタングステンシ
リサイド膜１８を成膜し、図１に示される本発明の半導
体装置１０を作製した。原料ガスは６フッ化タングステ
ン(WF6) とモノシラン(SiH4)を用い、温度を４５０℃均
一として、成膜初期、中期および後期で原料ガスの流量
（ＳＣＣＭ）比を変更して、高シリコン組成部２０、低
シリコン組成部２２および高シリコン組成部２４とし
た。すなわち、初期はＷＦ6 ／ＳｉＨ4 ＝１／９００で
２０秒間成膜を行って高シリコン組成部２０とし；中期
はＷＦ6 ／ＳｉＨ4 ＝１／１００で１２０秒間成膜を行
って低シリコン組成部２２とし；さらに、後期はＷＦ6
／ＳｉＨ4 ＝１／９００で２０秒間成膜を行って高シリ
コン組成部２４とした。Then, a tungsten silicide film 18 was formed by the CVD method to manufacture the semiconductor device 10 of the present invention shown in FIG. The raw material gas is tungsten hexafluoride (WF 6 ) and monosilane (SiH 4 ), the temperature is kept at 450 ° C., and the flow rate (SCCM) ratio of the raw material gas is changed in the early, middle, and late stages of film formation to obtain high silicon. The composition part 20, the low silicon composition part 22, and the high silicon composition part 24 were used. That is, initially the WF 6 / SiH 4 = 1/ 900 in performing 20 seconds deposition high silicon composition unit 20; mid WF 6 / SiH 4 = 1/ 100 at low silicon composition performed for 120 seconds deposition Part 22; in addition, WF 6 in the second half
A film was formed with / SiH 4 = 1/900 for 20 seconds to form a high silicon composition portion 24.
【００４２】その結果、高シリコン組成部２０のＳｉ／
Ｗ比が２．９、低シリコン組成部２２のＳｉ／Ｗ比が
２．６、高シリコン組成部２４のＳｉ／Ｗ比が２．９の
タングステンシリサイド膜１８を成膜することができ
た。また、タングステンシリサイド膜１８の膜厚は２０
００Åであった。As a result, Si / of the high silicon composition portion 20
A tungsten silicide film 18 having a W ratio of 2.9, a Si / W ratio of the low silicon composition portion 22 of 2.6, and a Si / W ratio of the high silicon composition portion 24 of 2.9 could be formed. The thickness of the tungsten silicide film 18 is 20
It was 00Å.
【００４３】このようにして得られた多結晶シリコン膜
１６とタングステンシリサイド膜１８とより構成される
タングステンポリサイド膜を有する本発明の半導体装置
１０と、通常のタングステンシリサイド膜を有する以外
は全く同様の、図５に示される従来の半導体装置６０に
ついて、不活性雰囲気下で９００℃で３０分アニールし
た後、各種の特性を検討した。The semiconductor device 10 of the present invention having the tungsten polycide film composed of the polycrystalline silicon film 16 and the tungsten silicide film 18 thus obtained is exactly the same as the semiconductor device 10 of the present invention except that it has a normal tungsten silicide film. The conventional semiconductor device 60 shown in FIG. 5 was annealed at 900 ° C. for 30 minutes in an inert atmosphere, and various characteristics were examined.
【００４４】まず、ゲート酸化膜１４へのフッ素の突き
抜け量をＳＩＭＳ分析によって測定したところ、従来の
半導体装置では５×１０20cm-3であったのに対し、本発
明の半導体装置１０においては１×１０20cm-3と大幅に
減少していた。また、９００℃で３０分のアニールによ
って膜表面に生成した酸化膜をＨＦ溶液によって除去し
た後に加熱したところ、従来品は１０％Ｏ2 環境下で７
００℃で１０分間加熱したところ異常酸化を起こした
が、本発明の半導体装置１０は、同様の条件下で７５０
℃の温度までは異常酸化を起こすことはなかった。さら
に、抵抗は本発明の半導体装置１０および従来の半導体
装置共に５Ω／□で、本発明の半導体装置１０に抵抗値
の上昇は見られなかった。First, when the penetration amount of fluorine into the gate oxide film 14 was measured by SIMS analysis, it was 5 × 10 20 cm −3 in the conventional semiconductor device, whereas in the semiconductor device 10 of the present invention. It was significantly reduced to 1 × 10 20 cm -3 . Further, 7 an oxide film formed on the film surface by annealing for 30 minutes at 900 ° C. was heated after removal by HF solution, the conventional product under 10% O 2 environment
When it was heated at 00 ° C. for 10 minutes, abnormal oxidation occurred, but the semiconductor device 10 of the present invention showed 750 under the same conditions.
Abnormal oxidation did not occur up to a temperature of ° C. Furthermore, the resistance was 5Ω / □ in both the semiconductor device 10 of the present invention and the conventional semiconductor device, and no increase in resistance value was observed in the semiconductor device 10 of the present invention.
【００４５】このような特性を示す本発明の半導体装置
１０に、図４（ａ）に示される様にレジスト層３０を形
成し、反応性イオンエッチングによってタングステンシ
リサイド膜１８をエッチングしてゲートを形成し、レジ
スト層３０を除去した。次いで、ｎ- イオンを注入して
ｎ- 層３２を形成し、さらにＣＶＤシリコン酸化膜によ
ってサイドウォール３４を形成した。この時点でのタン
グステンシリサイド１８の組成は、高シリコン組成部２
４のＳｉ／Ｗ比が２．６５、低シリコン組成部２２のＳ
ｉ／Ｗ比が２．５５、高シリコン組成部２０のＳｉ／Ｗ
比が２．４５であった。A resist layer 30 is formed on the semiconductor device 10 of the present invention having such characteristics as shown in FIG. 4A, and the tungsten silicide film 18 is etched by reactive ion etching to form a gate. Then, the resist layer 30 was removed. Next, n − ions were implanted to form the n − layer 32, and the sidewalls 34 were further formed from the CVD silicon oxide film. The composition of the tungsten silicide 18 at this point is the high silicon composition portion 2
4 has a Si / W ratio of 2.65 and S of the low silicon composition portion 22.
i / W ratio of 2.55, Si / W of high silicon composition part 20
The ratio was 2.45.
【００４６】サイドウォール３４を形成した後、８００
℃の温度下で減圧ＣＶＤ装置に入炉し、マスク酸化膜
（ＳｉＯ2 膜）３６を成膜した。その結果、本発明の半
導体装置１０においては、タングステンシリサイド膜１
８が異常酸化されることなく、図４（ｃ）に示されるよ
うに良好なマスク酸化膜３６を形成することができた。
なお、前述の従来の半導体装置６０についても、同様の
工程を経てマスク酸化膜を成膜したが、図４（ｃ′）に
示されるように、タングステンシリサイド膜５６の表面
が異常酸化を起こしてしまい、製品として使用できなか
った。これは、入炉時の巻き込み大気により入炉温度下
で異常酸化したものである。After forming the sidewall 34, 800
The mask oxide film (SiO 2 film) 36 was formed by placing the furnace in a low pressure CVD apparatus at a temperature of ° C. As a result, in the semiconductor device 10 of the present invention, the tungsten silicide film 1
8 was not abnormally oxidized, and a good mask oxide film 36 could be formed as shown in FIG.
Although the mask oxide film was formed through the same steps in the above-described conventional semiconductor device 60, the surface of the tungsten silicide film 56 was abnormally oxidized as shown in FIG. 4C '. It could not be used as a product. This is an abnormal oxidation at the temperature of the furnace due to the entrained atmosphere during the furnace.
【００４７】マスク酸化膜３６を形成した後、ｎ+ イオ
ンを注入して、さらに不活性雰囲気下で９００℃で３０
分アニールを行い、ソース電極、ドレイン電極およびゲ
ート電極を持つポリサイドゲート構造を持つＭＯＳ型ト
ランジスタが得られた。このＭＯＳ型トランジスタを用
いて、層間膜形成、コンタクト形成、配線形成等の各種
の工程を施してスタティックランダムアクセスメモリ
（ＳＲＡＭ）を作製したところ、高速処理が可能で信頼
性の高い、優れた特性を有する半導体装置を製造するこ
とができた。After forming the mask oxide film 36, n.sup. + Ions are implanted, and further, at 900.degree. C. for 30 minutes in an inert atmosphere.
Annealing was performed to obtain a MOS transistor having a polycide gate structure having a source electrode, a drain electrode and a gate electrode. When a static random access memory (SRAM) is manufactured by performing various processes such as interlayer film formation, contact formation, and wiring formation using this MOS type transistor, high-speed processing is possible and high reliability is obtained. It was possible to manufacture a semiconductor device having
【００４８】[0048]
【発明の効果】以上説明したように、本発明によれば、
多結晶シリコン膜上にタングステンシリサイド膜を成膜
したタングステンポリサイド膜を有する半導体装置、お
よびこのタングステンポリサイド膜をゲートとするＭＯ
Ｓ型構造のトランジスタなどの半導体装置において、良
好な低抵抗を確保しながらも、高い多結晶シリコン膜と
タングステンシリサイド膜との密着性、ゲート酸化膜へ
のフッ素の拡散低減、キャップを成膜しなくてもその後
の熱処理工程におけるタングステンシリサイド膜の異常
酸化の防止、等を行うことができ、高速処理、ゲート酸
化膜の高信頼性等の優れた特性を有する半導体装置を、
高い歩留まりで、安定して、しかも簡易な工程で製造す
ることができる。As described above, according to the present invention,
Semiconductor device having a tungsten polycide film in which a tungsten silicide film is formed on a polycrystalline silicon film, and MO using this tungsten polycide film as a gate
In a semiconductor device such as an S-type transistor, while maintaining a good low resistance, a high adhesion between a polycrystalline silicon film and a tungsten silicide film, a reduction in fluorine diffusion into a gate oxide film, and a cap film are formed. A semiconductor device which can prevent abnormal oxidation of the tungsten silicide film in the subsequent heat treatment step without any need, has excellent characteristics such as high-speed processing and high reliability of the gate oxide film.
It can be manufactured with high yield, stability, and simple steps.
【図１】本発明の第１の態様の半導体装置の一例を模式
的に示す図である。FIG. 1 is a diagram schematically showing an example of a semiconductor device according to a first aspect of the present invention.
【図２】本発明の半導体装置のタングステンシリサイド
膜におけるシリコン組成を模式的に示すグラフである。FIG. 2 is a graph schematically showing the silicon composition in the tungsten silicide film of the semiconductor device of the present invention.
【図３】従来の半導体装置のタングステンシリサイド膜
におけるシリコン組成を模式的に示すグラフである。FIG. 3 is a graph schematically showing a silicon composition in a tungsten silicide film of a conventional semiconductor device.
【図４】（ａ）〜（ｃ）は図１に示される本発明の半導
体装置を用いた本発明の第２の態様の半導体装置の製造
工程を、（ａ′）〜（ｃ′）は従来の半導体装置の製造
工程を、それぞれ模式的に示す図である。4A to 4C are manufacturing steps of a semiconductor device according to a second embodiment of the present invention using the semiconductor device of the present invention shown in FIG. 1, and FIGS. It is a figure which shows each manufacturing process of the conventional semiconductor device typically.
【図５】従来の半導体装置の一例を模式的に示す図であ
る。FIG. 5 is a diagram schematically showing an example of a conventional semiconductor device.
１０，６０ 半導体装置 １２，５０ シリコン基板 １４，５２ ゲート酸化膜 １６，５４ 多結晶シリコン膜 １８，５６ タングステンシリサイド膜 ２０，２２ 高シリコン組成部 ２４ 低シリコン組成部 ３０ レジスト層 ３２ ｎ- 層 ３４ サイドウォール ３６ マスク酸化膜10,60 Semiconductor device 12,50 Silicon substrate 14,52 Gate oxide film 16,54 Polycrystalline silicon film 18,56 Tungsten silicide film 20,22 High silicon composition part 24 Low silicon composition part 30 Resist layer 32 n - layer 34 Side Wall 36 Mask oxide film
Claims (6)
イド膜を積層してなるタングステンポリサイド膜を有す
る半導体装置であって、前記タングステンシリサイド膜
が、多結晶シリコン膜との界面近傍の高シリコン組成
部、中央の低シリコン組成部および表面近傍の高シリコ
ン組成部より構成されることを特徴とする半導体装置。1. A semiconductor device having a tungsten polycide film formed by laminating a tungsten silicide film on a polycrystalline silicon film, wherein the tungsten silicide film has a high silicon composition portion near an interface with the polycrystalline silicon film. A semiconductor device comprising a low silicon composition portion in the center and a high silicon composition portion near the surface.
２．８超３．５未満、前記低シリコン組成部のＳｉ／Ｗ
原子比が２．６以下である請求項１に記載の半導体装
置。2. The Si / W atomic ratio of the high silicon composition portion is more than 2.8 and less than 3.5, and the Si / W of the low silicon composition portion is
The semiconductor device according to claim 1, wherein the atomic ratio is 2.6 or less.
ソグラフィによって所定形状に整形した後、ｎ- イオン
注入、サイドウォールの形成、マスク酸化膜の形成、ｎ
+ イオン注入、およびアニールの工程を経て形成された
ポリサイドゲートＭＯＳ構造を有することを特徴とする
半導体装置。3. After shaping into a predetermined shape by lithography semiconductor device according to claim 1 or 2, n - ion implantation, formation of the sidewalls, the formation of the mask oxide film, n
A semiconductor device having a polycide gate MOS structure formed through the steps of + ion implantation and annealing.
イド膜を積層してなるタングステンポリサイド膜を有す
る半導体装置を製造するに際し、タングステンシリサイ
ド膜の成膜をＣＶＤ法によって行い、かつタングステン
およびシリコンのそれぞれの原料ガスの混合比および／
またはＣＶＤ温度を調節することにより、タングステン
シリサイド膜の成膜初期は高シリコン組成、成膜中期は
低シリコン組成、成膜後期は高シリコン組成とすること
を特徴とする半導体装置の製造方法。4. When manufacturing a semiconductor device having a tungsten polycide film in which a tungsten silicide film is laminated on a polycrystalline silicon film, the tungsten silicide film is formed by a CVD method, and each of tungsten and silicon is formed. Mixing ratio of raw material gas and /
Alternatively, a method for manufacturing a semiconductor device is characterized in that by adjusting the CVD temperature, the tungsten silicide film has a high silicon composition in the initial stage of film formation, a low silicon composition in the middle stage of film formation, and a high silicon composition in the latter stage of film formation.
５００℃で、かつ原料ガスとして６フッ化タングステン
とモノシランとを用い、タングステンシリサイド膜の成
膜初期および後期は６フッ化タングステン／モノシラン
の流量比が１／５００〜１／１２００、同成膜中期は６
フッ化タングステン／モノシランの流量比が１／５０〜
１／１００である請求項４に記載の半導体装置の製造方
法。5. The film forming temperature in the CVD method is 300 to
At 500 ° C., using tungsten hexafluoride and monosilane as source gases, the tungsten silicide film has a flow rate ratio of 1/500 to 1/1200 in the early and latter stages of film formation, and the middle stage of film formation. Is 6
Flow rate ratio of tungsten fluoride / monosilane is 1/50 ~
The method of manufacturing a semiconductor device according to claim 4, wherein the ratio is 1/100.
６５０℃で、かつ原料として６フッ化タングステンとジ
クロルシランとを用い、タングステンシリサイド膜の成
膜初期および後期は６フッ化タングステン／ジクロルシ
ランの流量比が１／５００〜１／１２００、同成膜中期
は６フッ化タングステン／ジクロルシランの流量比が１
／５０〜１／１００である請求項４に記載の半導体装置
の製造方法。6. The film formation temperature in the CVD method is 450 to 450.
At 650 ° C., using tungsten hexafluoride and dichlorosilane as raw materials, the tungsten silicide film has a flow rate ratio of 1/500 to 1/1200 of tungsten hexafluoride / dichlorosilane in the early and latter stages of film formation, Flow rate ratio of tungsten hexafluoride / dichlorosilane is 1
The method for manufacturing a semiconductor device according to claim 4, wherein the ratio is / 50 to 1/100.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16124393A JPH0778991A (en) | 1993-06-30 | 1993-06-30 | Semiconductor device and fabrication thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16124393A JPH0778991A (en) | 1993-06-30 | 1993-06-30 | Semiconductor device and fabrication thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0778991A true JPH0778991A (en) | 1995-03-20 |
Family
ID=15731373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16124393A Withdrawn JPH0778991A (en) | 1993-06-30 | 1993-06-30 | Semiconductor device and fabrication thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0778991A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6221771B1 (en) | 1998-01-14 | 2001-04-24 | Mitsubishi Denki Kabushiki Kaisha | Method of forming tungsten silicide film, method of fabricating semiconductor devices and semiconductor manufactured thereby |
| JP2007173762A (en) * | 2005-12-23 | 2007-07-05 | Hynix Semiconductor Inc | Method for manufacturing flash memory device |
| US7256125B2 (en) | 2003-08-25 | 2007-08-14 | Renesas Technology Corp. | Method of manufacturing a semiconductor device |
-
1993
- 1993-06-30 JP JP16124393A patent/JPH0778991A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6221771B1 (en) | 1998-01-14 | 2001-04-24 | Mitsubishi Denki Kabushiki Kaisha | Method of forming tungsten silicide film, method of fabricating semiconductor devices and semiconductor manufactured thereby |
| US7256125B2 (en) | 2003-08-25 | 2007-08-14 | Renesas Technology Corp. | Method of manufacturing a semiconductor device |
| US7601635B2 (en) | 2003-08-25 | 2009-10-13 | Renesas Technology Corp. | Method of manufacturing a semiconductor device |
| JP2007173762A (en) * | 2005-12-23 | 2007-07-05 | Hynix Semiconductor Inc | Method for manufacturing flash memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5196360A (en) | Methods for inhibiting outgrowth of silicide in self-aligned silicide process | |
| JP3168421B2 (en) | Method for manufacturing semiconductor device | |
| US5877074A (en) | Method for improving the electrical property of gate in polycide structure | |
| US6091152A (en) | Semiconductor device and method for fabricating the same | |
| JP3355236B2 (en) | Method for manufacturing capacitor of semiconductor memory device | |
| JPH0969496A (en) | Polysilicon/tungsten silicide multilayer composite formed onintegrated circuit structure and manufacture thereof | |
| WO2001041544A2 (en) | Deposition of gate stacks including silicon germanium layers | |
| JPH0794731A (en) | Semiconductor device and its manufacturing method | |
| US7781337B2 (en) | Forming method of silicide film | |
| JP2830705B2 (en) | Method for manufacturing semiconductor device | |
| JPH0778991A (en) | Semiconductor device and fabrication thereof | |
| JPH03205830A (en) | Manufacture of semiconductor device and polycrystalline germanium | |
| KR100282436B1 (en) | Method for manufacturing of semiconductor device | |
| JPH0562967A (en) | Manufacture of semiconductor device | |
| JPH0621390A (en) | Manufacture of semiconductor device | |
| JP2000311861A (en) | Selective growth method of semiconductor film and method of manufacturing semiconductor device | |
| US6531394B1 (en) | Method for forming gate electrode of semiconductor device | |
| JP2000040675A (en) | Manufacture of semiconductor device and semiconductor device manufactured thereby | |
| JPH09320985A (en) | Semiconductor device and manufacturing method thereof | |
| JP2000269500A (en) | Manufacture of semiconductor device | |
| JPH07161976A (en) | Semiconductor device and its manufacture | |
| JP2993665B2 (en) | Wiring formation method | |
| JPH02181918A (en) | Manufacture of semiconductor device | |
| JP2003022984A (en) | Production method for semiconductor device | |
| JPS63283064A (en) | Formation of polycide pattern |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000905 |