JPH0775329A - Active filter - Google Patents
Active filterInfo
- Publication number
- JPH0775329A JPH0775329A JP5238816A JP23881693A JPH0775329A JP H0775329 A JPH0775329 A JP H0775329A JP 5238816 A JP5238816 A JP 5238816A JP 23881693 A JP23881693 A JP 23881693A JP H0775329 A JPH0775329 A JP H0775329A
- Authority
- JP
- Japan
- Prior art keywords
- limit value
- inverter
- current
- upper limit
- lower limit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Rectifiers (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
Description
【０００１】[0001]
【０００２】この発明は商用交流電源に接続され、多く
の高調波電流を流す電子機器などの非線形負荷や、力率
の悪い誘導負荷性の交流入力端子に接続し、高調波電流
や無効電流を打ち消し力率を改善するアクティブフィル
タに関する。The present invention is connected to a commercial AC power source and is connected to a non-linear load such as an electronic device that flows a large amount of harmonic current or an AC input terminal having an inductive load having a poor power factor, and is capable of generating a harmonic current and a reactive current. The present invention relates to an active filter that improves a canceling power factor.
【０００３】[0003]
【従来技術】従来のアクティブフィルタとしては、例え
ば雑誌『ＯＨＭ』1991年７月号の２７頁〜３４頁に示さ
れており、その中で図10に示すようなものがある。以
下、この図をもとに説明する。負荷電流の基本波電流を
ｐｑ理論などを利用した高調波演算回路51により求め、
これを負荷電流から差し引き、補償電流指令値を求め
る。この補償電流指令値にアクティブフィルタの内部で
消費される電力量を直流電圧制御回路52より加え、三相
インバータ54の電流指令値とする。そしてこの電流指令
値に入力電流を一致させる信号を点弧パルス発生回路53
で発生させ、３相のインバータ54のスイッチング素子で
あるＩＧＢＴを駆動する。このパルス発生回路53の信号
に従ってＩＧＢＴが動作し、負荷の高調波電流や無効電
流を打ち消し力率をほぼ１にするものである。2. Description of the Related Art As a conventional active filter, for example, it is shown on pages 27 to 34 of the magazine "OHM", July 1991, pages 27 to 34, among which the one shown in FIG. Hereinafter, description will be given based on this figure. The fundamental wave current of the load current is obtained by the harmonic operation circuit 51 using the pq theory,
This is subtracted from the load current to obtain the compensation current command value. The amount of electric power consumed inside the active filter is added to this compensation current command value from the DC voltage control circuit 52 to obtain a current command value for the three-phase inverter 54. Then, a signal for matching the input current with this current command value is sent to the ignition pulse generating circuit 53.
And the IGBT which is the switching element of the three-phase inverter 54 is driven. The IGBT operates in accordance with the signal of the pulse generation circuit 53 to cancel the harmonic current and the reactive current of the load and make the power factor approximately 1.
【０００４】[0004]
【発明が解決しようとする課題】しかし、このような従
来のアクティブフィルタとしては３相用の大容量のもの
ばかりで、制御回路が複雑になり高価であった。この発
明はこのような従来の問題点に着目してなされたもの
で、単相小容量回路に適し簡単に制御できるようにした
ことにより、上記問題点を解決することを目的としてい
る。However, as such a conventional active filter, only the one having a large capacity for three phases is used, and the control circuit becomes complicated and expensive. The present invention has been made in view of such conventional problems, and an object thereof is to solve the above problems by making it suitable for a single-phase small capacity circuit and allowing easy control.
【０００５】[0005]
【発明を解決するための手段】本発明は，この課題を解
決するため，以下の４手段を提案するものである。第１
の手段として、それぞれダイオードを逆方向に接続され
た４個のスイッチング素子で構成されるインバータと、
このインバータの直流端子間にコンデンサを接続し、交
流端子を前記負荷の出力端子間に接続してアクティブフ
ィルタを構成する。そしてコンデンサの検出電圧と直流
基準電圧との誤差信号を得て、この誤差信号と前記商用
交流電源の比例値との積を交流電流基準信号Ｓ１とし、
この交流電流基準信号Ｓ１に微小巾の第１の上限値と第
１の下限値を設け、これら第１の上限値と下限値の外側
に第２の上限値と第２の下限値を設け、商用交流電源の
入力電流の比例値を第１の上限値と下限値との間に入る
ように、インバータのスイッチング素子をオン・オフ制
御し、第１の上限値と下限値との範囲を逸脱し第２の上
限値あるいは下限値に達したとき、インバータのオン・
オフ制御するスイッチング素子対を切り替えることを第
１の手段として提案するものである。The present invention proposes the following four means in order to solve this problem. First
As a means of, an inverter composed of four switching elements each having a diode connected in the reverse direction,
A capacitor is connected between the DC terminals of this inverter, and an AC terminal is connected between the output terminals of the load to form an active filter. Then, an error signal between the detected voltage of the capacitor and the DC reference voltage is obtained, and the product of this error signal and the proportional value of the commercial AC power supply is set as the AC current reference signal S1,
The alternating current reference signal S1 is provided with a first upper limit value and a first lower limit value having a minute width, and a second upper limit value and a second lower limit value are provided outside the first upper limit value and the lower limit value, The switching element of the inverter is turned on / off so that the proportional value of the input current of the commercial AC power supply falls between the first upper limit value and the lower limit value, and the range between the first upper limit value and the lower limit value is exceeded. When the second upper limit or lower limit is reached, the inverter turns on.
It is proposed as a first means to switch the switching element pair to be turned off.
【０００６】第２の手段としては、アクティブフィルタ
の制御方法として、コンデンサの検出電圧と直流基準電
圧との誤差信号を得て、この誤差信号と前記商用交流電
源１の比例値との積を第１の交流電流基準信号Ｓ１と
し、この第１の電流基準信号Ｓ１と前記負荷電流の比例
値との差を第２の電流基準信号Ｓ２とし、この第２の交
流電流基準信号Ｓ２に微小巾の第１の上限値と第１の下
限値を設け、これら第１の上限値と下限値の外側に第２
の上限値と第２の下限値を設け、インバータの出力電流
の比例値を前記第１の上限値と下限値との間に入るよう
に、インバータのスイッチング素子をオン・オフ制御
し、第１の上限値と下限値との範囲を逸脱し第２の上限
値あるいは下限値に達したとき、インバータのオン・オ
フ制御するスイッチング素子対を切り替えることを提案
するものである。As a second means, as an active filter control method, an error signal between the detected voltage of the capacitor and the DC reference voltage is obtained, and the product of this error signal and the proportional value of the commercial AC power supply 1 is calculated. 1 AC current reference signal S1, and the difference between the first current reference signal S1 and the proportional value of the load current is referred to as a second current reference signal S2, and the second AC current reference signal S2 has a small width. A first upper limit value and a first lower limit value are provided, and a second value is provided outside the first upper limit value and the lower limit value.
Is set to an upper limit value and a second lower limit value, and the switching element of the inverter is controlled to be turned on / off so that the proportional value of the output current of the inverter falls between the first upper limit value and the lower limit value. It is proposed to switch the pair of switching elements for on / off control of the inverter when the second upper limit value or the lower limit value is exceeded outside the range of the upper limit value and the lower limit value of.
【０００７】第３の手段としては、上記第２の手段のア
クティブフィルタにおいて、第２の交流電流基準信号Ｓ
２とインバータの出力電流の比例値との差を交流差分信
号Ｓ３として、この交流差分信号Ｓ３に微小巾の第１の
上限値と第１の下限値を設け、これら第１の上限値と下
限値の外側に第２の上限値と第２の下限値を設け、この
交流差分信号Ｓ３を前記第１の上限値と下限値との間に
入るように、インバータのスイッチング素子をオン・オ
フ制御し、第１の上限値と下限値との範囲を逸脱し第２
の上限値あるいは下限値に達したとき、インバータのオ
ン・オフ制御するスイッチング素子対を切り替えること
を提案するものである。As the third means, in the active filter of the second means, the second AC current reference signal S
The difference between 2 and the proportional value of the output current of the inverter is defined as an AC difference signal S3, and the AC difference signal S3 is provided with a first upper limit value and a first lower limit value of a minute width, and these first upper limit value and lower limit value are set. A second upper limit value and a second lower limit value are provided outside the value, and on / off control of the switching element of the inverter is performed so that the AC difference signal S3 falls between the first upper limit value and the lower limit value. However, if the second upper limit and the lower limit are exceeded, the second limit is exceeded.
When the upper limit value or the lower limit value of is reached, it is proposed to switch the switching element pair for controlling the on / off of the inverter.
【０００８】第４の手段としては、上記の各アクティブ
フィルタにおいて、インバータのスイッチング素子のう
ちどれか一のみを導通させ、昇圧チョッパ回路として動
作させるモードを有することを提案するものである。As a fourth means, it is proposed that each active filter described above has a mode in which only one of the switching elements of the inverter is made conductive to operate as a boost chopper circuit.
【０００９】[0009]
【実施例】以下、本発明を図面に基づいて説明する。図
１は本発明に係るアクティブフィルタの第１の実施例で
ある。まず構成を説明すると、商用交流電源１が入力端
子２，３に接続される。この入力端子２，３は無線周波
数妨害抑制用フィルタとローパスフィルタで構成される
フィルタ回路４に接続される。そして電圧検出用の変圧
器17の一次巻線を経て、さらに電流検出用の変流器21を
経て一対の出力端子96，98に接続される。出力端子96，
98には負荷99が接続されている。これらが主たる負荷電
流を供給する経路である。本発明に係るアクティブフィ
ルタ５は出力端子96，98間に並列接続されるものであ
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. FIG. 1 shows a first embodiment of the active filter according to the present invention. First, the configuration will be described. The commercial AC power supply 1 is connected to the input terminals 2 and 3. The input terminals 2 and 3 are connected to a filter circuit 4 including a radio frequency interference suppression filter and a low pass filter. Then, it is connected to the pair of output terminals 96 and 98 through the primary winding of the transformer 17 for voltage detection and further through the current transformer 21 for current detection. Output terminal 96,
A load 99 is connected to 98. These are the paths for supplying the main load current. The active filter 5 according to the present invention is connected in parallel between the output terminals 96 and 98.
【００１０】アクティブフィルタ５の主たる要素は、イ
ンダクタ11,13 と、インバータ７と、制御回路６とから
構成される。インバータ７については、ブリッジ接続さ
れたFET 701,702,703,704 と、これらの各FET のドレイ
ン・ソース間にそれぞれ並列接続されたダイオード721,
722,723,724 とからなる。また各FET 701,702,703,704
のゲート・ソース間には駆動回路710 からの駆動信号が
印加される。ブリッジ回路のアームの中点であるFET 70
3 のソースとFET 704 のドレインとの接続点はインバー
タ７の交流入力端子71としてインダクタ11が接続され、
FET 701 のソースとFET 702 のドレインとの接続点はイ
ンバータ７の交流入力端子72としてインダクタ13が接続
される。また、ブリッジ回路７の各アームの両端はイン
バータ７の直流端子73,74 としてコンデンサ750 が接続
されると共に、コンデンサ電圧検出用の抵抗器761, 762
の直列回路が接続される。The main elements of the active filter 5 are composed of inductors 11 and 13, an inverter 7, and a control circuit 6. Regarding the inverter 7, FETs 701, 702, 703, 704 that are bridge-connected and diodes 721, which are connected in parallel between the drain and source of each of these FETs,
It consists of 722,723,724. In addition, each FET 701,702,703,704
A drive signal from the drive circuit 710 is applied between the gate and source of the. FET 70, which is the middle point of the arm of the bridge circuit
At the connection point between the source of 3 and the drain of FET 704, the inductor 11 is connected as the AC input terminal 71 of the inverter 7,
The inductor 13 is connected as an AC input terminal 72 of the inverter 7 at the connection point between the source of the FET 701 and the drain of the FET 702. Further, a capacitor 750 is connected to both ends of each arm of the bridge circuit 7 as DC terminals 73 and 74 of the inverter 7, and resistors 761 and 762 for detecting the capacitor voltage.
Connected in series.
【００１１】このアクティブフィルタ５の制御について
は、制御回路６により制御される。制御回路６の構成
は、基準電圧601,演算増幅器610,乗算器620,比較器640,
650,ロジック回路660 とから構成され、ロジック回路66
0 の出力はインバータ７の中の駆動回路710 に接続され
る。The control of the active filter 5 is controlled by the control circuit 6. The control circuit 6 includes a reference voltage 601, an operational amplifier 610, a multiplier 620, a comparator 640,
650, logic circuit 660 and logic circuit 66
The output of 0 is connected to the drive circuit 710 in the inverter 7.
【００１２】制御回路６の構成は、抵抗器761 と762 と
による分圧器からのインバータ７の出力検出電圧が演算
増幅器610 のマイナス入力端子に接続される。演算増幅
器610 のプラス入力端子には基準電圧601 が接続され
る。電圧検出用の変圧器17の二次巻線の一端は制御回路
６の中の乗算器620 のＸ入力端子に接続される。また電
流検出用の変流器21の二次巻線は抵抗器22が並列接続さ
れるとともに、その一端は制御回路６の中の比較器640,
650 のマイナス入力端子に接続される。In the control circuit 6, the output detection voltage of the inverter 7 from the voltage divider formed by the resistors 761 and 762 is connected to the negative input terminal of the operational amplifier 610. The reference voltage 601 is connected to the positive input terminal of the operational amplifier 610. One end of the secondary winding of the voltage detecting transformer 17 is connected to the X input terminal of the multiplier 620 in the control circuit 6. A resistor 22 is connected in parallel to the secondary winding of the current transformer 21 for current detection, and one end of the resistor 22 is connected to the comparator 640 in the control circuit 6.
Connected to the negative input terminal of 650.
【００１３】制御回路６は、インバータ７の直流端子の
コンデンサ750 の電圧Ｅｄの検出値と基準電圧601 との
差を演算増幅器610 で比較増幅して誤差信号とし、この
誤差信号と商用交流電圧の検出値とを乗算器603 で掛け
算し電流基準信号Ｓ１とする。商用交流電源１の入力電
流を変流器21で検出し、この検出値と電流基準信号と
を、ヒステリシス特性を有する比較器640,650 で比較す
る。図３に示すように、比較器640 には第１の上限値δ
１と第１の下限値ε１とを有し、比較器650 には第２の
上限値δ２と第２の下限値ε２とを有している。そして
第２の比較器650のヒステリシス電圧の巾δ２−ε２
は、第１の比較器640 のヒステリシス電圧の巾δ１−ε
１のおおよそ２倍としている。このヒステリシス巾は、
電流基準信号Ｓ１に対して数十分の一ないし数百分の一
程度の微小巾に選ばれる。The control circuit 6 compares and amplifies the difference between the detected value of the voltage Ed of the capacitor 750 at the DC terminal of the inverter 7 and the reference voltage 601 by the operational amplifier 610 to obtain an error signal, and the error signal and the commercial AC voltage are compared. The detected value is multiplied by a multiplier 603 to obtain a current reference signal S1. The input current of the commercial AC power supply 1 is detected by the current transformer 21, and the detected value and the current reference signal are compared by the comparators 640 and 650 having hysteresis characteristics. As shown in FIG. 3, the comparator 640 has a first upper limit value δ.
1 and a first lower limit ε1 and the comparator 650 has a second upper limit δ2 and a second lower limit ε2. The width of the hysteresis voltage of the second comparator 650 δ2-ε2
Is the width δ1-ε of the hysteresis voltage of the first comparator 640.
It is about twice as large as 1. This hysteresis width is
It is selected to have a minute width of about several tenths to several hundredths with respect to the current reference signal S1.
【００１４】図２に動作説明図を示し、以下区間毎に作
用を説明する。商用交流電源電流である負荷電流とイン
バータ７の出力電流との和が時刻ｔ１で第１の下限値ε
１まで減少すると、比較器640 の出力はＨレベルよりＬ
レベルに変化する。この時、比較器650 の出力はＬレベ
ルになっているものとする。比較器640 と650 の出力を
ロジック回路660 で論理処理しFET 701,704 のオン信号
を発生させ、この信号により駆動信号はFET 701,704 を
オンさせる。FET 701,704 がオンすると電流ｉは、コン
デンサ750 ⇒FET 701 ⇒インダクタ13⇒交流電源e ⇒イ
ンダクタ11⇒FET 704 ⇒コンデンサ750 の閉ループに流
れ（１）式に示す傾きで増加していく。 ｉ＝（ｅｉ＋Ｅｄ）ｔ／（Ｌ１＋Ｌ２） ………（１） ここにｅｉは交流入力電圧、Ｅｄはコンデンサ750 の電
圧値、t は時間、Ｌ１，Ｌ２はそれぞれインダクタ11，
12のインダクタンスを表す。FIG. 2 shows an operation explanatory view, and the operation will be described for each section below. The sum of the load current, which is the commercial AC power supply current, and the output current of the inverter 7 is the first lower limit ε at time t1.
When it is decreased to 1, the output of the comparator 640 is L from H level.
Change to a level. At this time, the output of the comparator 650 is assumed to be L level. The outputs of the comparators 640 and 650 are logically processed by the logic circuit 660 to generate the ON signal of the FETs 701 and 704, and the drive signal turns on the FETs 701 and 704 by this signal. When the FETs 701 and 704 turn on, the current i flows through the closed loop of the capacitor 750 ⇒ FET 701 ⇒ inductor 13 ⇒ AC power supply e ⇒ inductor 11 ⇒ FET 704 ⇒ capacitor 750, and increases with the slope shown in equation (1). i = (ei + Ed) t / (L1 + L2) (1) where ei is the AC input voltage, Ed is the voltage value of the capacitor 750, t is the time, L1 and L2 are the inductors 11 and 11, respectively.
Represents 12 inductances.
【００１５】変流器21はこの電流を検出し、時刻ｔ２で
第１の上限値δ１に達すると比較器640 はＨレベルに変
わり、ロジック回路660 はFET 701,704 をオフさせる信
号を発生する。この信号に従い駆動回路はFET 701,704
をオフさせる。すると、電流ｉはインダクタ11⇒ダイオ
ード723 ⇒コンデンサ750 ⇒ダイオード722 ⇒交流電源
e ⇒インダクタ11の閉ループに減少しながら流れ続け、
インダクタ11,13 に蓄積されていたエネルギーはコンデ
ンサ750 に蓄えられる。この時の電流ｉは（２）式で表
される。 ｉ＝（ｅｉ−Ｅｄ）ｔ／（Ｌ１＋Ｌ２） ………（２）The current transformer 21 detects this current, and when it reaches the first upper limit value δ1 at time t2, the comparator 640 changes to the H level and the logic circuit 660 generates a signal for turning off the FETs 701 and 704. According to this signal, the drive circuit is FET 701,704
To turn off. Then, the current i is inductor 11 ⇒ diode 723 ⇒ capacitor 750 ⇒ diode 722 ⇒ AC power supply
e ⇒ Continue to flow in the closed loop of inductor 11 while decreasing
The energy stored in inductors 11 and 13 is stored in capacitor 750. The current i at this time is expressed by equation (2). i = (ei-Ed) t / (L1 + L2) ... (2)
【００１６】時刻ｔ３で再び第１の下限値ε１まで減少
し、ｔ１の時と同じ動作を繰り返す。そしてこの動作を
繰り返していく。負荷99がコンデンサ・インプット形フ
ィルタ回路を備えた電子機器などの場合、商用交流電圧
のピーク付近で急激に電流が増加する。図２に示すよう
に時刻ｔｎでダイオード722,723 の導通中、負荷電流が
流れ出すと、商用交流電源に流れる電流は減少から増加
に転じ、交流電流基準信号Ｓ１の第１の上限値を越え、
時刻ｔｎ１で第２の上限値に達する。変流器21はこれを
検出し、比較器650 はＬレベルよりＨレベルに変わり、
ロジック回路 660は比較器640 と比較器650 の出力より
FET 702,703 をオンさせる信号を発生する。この信号に
従い駆動回路710 はFET 702,703 をオンさせる。すると
電流ｉは、コンデンサ750 ⇒FET 703 ⇒交流電源１⇒イ
ンダクタ13⇒コンデンサ750 の閉ループに流れる。この
時の電流式は（３）式で表せる。 ｉ＝（ｅｉ−Ｅｄ）ｔ／（Ｌ１＋Ｌ２） ………（３）At time t3, the value again decreases to the first lower limit value ε1 and the same operation as at time t1 is repeated. Then, this operation is repeated. When the load 99 is an electronic device having a capacitor input type filter circuit, the current rapidly increases near the peak of the commercial AC voltage. As shown in FIG. 2, when the load current starts flowing while the diodes 722 and 723 are conducting at time tn, the current flowing through the commercial AC power source starts to decrease and then increases, exceeding the first upper limit value of the AC current reference signal S1.
The second upper limit is reached at time tn1. The current transformer 21 detects this, the comparator 650 changes from L level to H level,
Logic circuit 660 is based on the outputs of comparator 640 and comparator 650.
Generates a signal that turns on FETs 702 and 703. The drive circuit 710 turns on the FETs 702 and 703 according to this signal. Then, the current i flows through the closed loop of the capacitor 750 ⇒ FET 703 ⇒ AC power supply 1 ⇒ inductor 13 ⇒ capacitor 750. The current equation at this time can be expressed by equation (3). i = (ei-Ed) t / (L1 + L2) ... (3)
【００１７】この結果、商用交流電源に流れる電流は減
少し、減少分はコンデンサ710 よりエネルギーを供給す
る形となる。FET 702,703 がオンを続けると変流器21の
電流検出値は減少し時刻ｔｎ２で再び第１の下限値ε１
に達し比較器640 がＬレベルに変わる。するとロジック
回路660 はFET 702,703 をオフさせる信号を発生する。
すると電流ｉは、インダクタ11⇒交流電源１⇒インダク
タ13⇒ダイオード721⇒コンデンサ750 ⇒ダイオード724
⇒インダクタ11の閉ループに、減少しながら流れ続け
る。このときの電流式は（４）式で表せる。 ｉ＝（ｅｉ＋Ｅｄ）ｔ／（Ｌ１＋Ｌ２） ………（４）As a result, the current flowing through the commercial AC power source decreases, and the reduced amount is supplied from the capacitor 710. When the FETs 702 and 703 continue to be turned on, the current detection value of the current transformer 21 decreases, and at time tn2, the first lower limit value ε1 again.
And the comparator 640 changes to the L level. Then, the logic circuit 660 generates a signal for turning off the FETs 702 and 703.
Then the current i is inductor 11 ⇒ AC power supply 1 ⇒ inductor 13 ⇒ diode 721 ⇒ capacitor 750 ⇒ diode 724
⇒ Continue to flow in the closed loop of inductor 11 while decreasing. The current equation at this time can be expressed by equation (4). i = (ei + Ed) t / (L1 + L2) ... (4)
【００１８】時刻ｔｎ３で再び第１の上限値δ１に達し
比較器640 がＨレベルに変わるとFET 702,703 をオンさ
せる。電流はｔｎ１の時と同じように流れ、第１の下限
値ε１に達するまでFET 702,703 はオンを続ける。この
動作を繰り返し、時刻ｔｍで負荷電流が無くなると商用
交流電源に流れる電流は急速に減少に転じ、時刻ｔｍ１
で第２の下限値ε２に達する。この電流を変流器21が検
出し、比較器650 の出力はＬレベルに変わり、ロジック
回路660 はオン信号を発生させ、駆動回路710はFET 70
1,704 をオンさせる。この後は、ｔ１からと同じ動作を
行う。When the first upper limit value δ1 is reached again at time tn3 and the comparator 640 changes to the H level, the FETs 702 and 703 are turned on. The current flows in the same way as at the time of tn1, and the FETs 702 and 703 continue to be turned on until the first lower limit value ε1 is reached. When this operation is repeated and the load current disappears at time tm, the current flowing through the commercial AC power supply rapidly decreases, and time tm1
Reaches the second lower limit ε2. This current is detected by the current transformer 21, the output of the comparator 650 changes to L level, the logic circuit 660 generates an ON signal, and the drive circuit 710 causes the FET 70.
Turn on 1,704. After that, the same operation as from t1 is performed.
【００１９】時刻ｔｌ（Ｌの小文字、以下注意）でFET
701,704 がオフし電流が減少し、インダクタ11⇒ダイオ
ード723 ⇒コンデンサ750 ⇒ダイオード722 ⇒交流電源
１⇒インダクタ11の閉ループの電流がゼロになるとＦＥ
Ｔがすべてオフしているため電流が流れずゼロのままと
なる。そして、時間が経過し時刻ｔｌ１で第２の上限値
δ２がゼロになると比較器650 はＨレベルに変わり、ロ
ジック回路660 はインバータ７のFET 702,703 をオンさ
せる信号を発生し、駆動回路710 はFET 702,703 をオン
させる。そしてｔ１からと同様に（スイッチングは逆極
性のＦＥＴ）オン・オフを繰り返す。このように動作さ
せることにより商用交流電源に流れる電流波形は電圧波
形と相似形になり、力率はほぼ１になる。なお、図２に
示すように交流入力電流( 変流器21に流れる電流) はイ
ンバータ７のスイッチング周波数成分を含んでいるが、
フィルタ４で取り除かれて、ほぼ滑らかな正弦波形とな
る。インバータ７のスイッチ周波数は比較器640,650 の
ヒステリシス巾とインダクタ11,13 のインダクタンス値
と電流設定等により決定される。特に比較器640,650 の
ヒステリシス巾については、その巾が狭いとスイッチン
グ周波数は高くなり、フィルタ４の負担が軽減されて好
都合ではある。しかし一方ではこのヒステリシス巾が狭
くなりすぎると、制御回路６の動作が外来雑音電圧に対
して弱くなる問題がある。したがってこの相反する性質
から適当なヒステリシスの巾を選定する必要がある。FET at time tl (lowercase letter L, note the following)
701,704 is turned off and the current decreases, and inductor 11 ⇒ diode 723 ⇒ capacitor 750 ⇒ diode 722 ⇒ AC power supply 1 ⇒ FE when inductor 11 closed loop current becomes zero.
Since all T are off, no current flows and remains zero. Then, when time elapses and the second upper limit δ2 becomes zero at time tl1, the comparator 650 changes to the H level, the logic circuit 660 generates a signal for turning on the FETs 702 and 703 of the inverter 7, and the drive circuit 710 outputs the FET. Turn on 702 and 703. Then, the ON / OFF operation is repeated in the same manner as from t1 (the switching is an FET of opposite polarity). By operating in this manner, the waveform of the current flowing through the commercial AC power supply becomes similar to the waveform of the voltage, and the power factor becomes almost 1. As shown in FIG. 2, the AC input current (current flowing through the current transformer 21) includes the switching frequency component of the inverter 7,
It is removed by the filter 4 and becomes a substantially smooth sine waveform. The switch frequency of the inverter 7 is determined by the hysteresis width of the comparators 640 and 650, the inductance value of the inductors 11 and 13, and the current setting. In particular, regarding the hysteresis width of the comparators 640 and 650, if the width is narrow, the switching frequency becomes high and the load on the filter 4 is reduced, which is convenient. On the other hand, however, if the hysteresis width becomes too narrow, there is a problem that the operation of the control circuit 6 becomes weak against the external noise voltage. Therefore, it is necessary to select an appropriate width of hysteresis due to these contradictory properties.
【００２０】次にコンデンサ750 の働きについて説明す
る。コンデンサ750 の電圧はＥｄ一定に保たれるように
交流電流基準信号Ｓ１の振幅を乗算器620 で制御してい
る。コンデンサ750 の電圧が一定であることはインバー
タ７のエネルギー授受の平均値はゼロであることにな
る。もし、入ってくる電流の方が大きい場合、コンデン
サ750 の電圧は上昇し、乗算器620 が交流電流基準信号
Ｓ１の振幅を小さくするように働き、商用電源電流を下
げコンデンサ電圧を下げ、基準電圧になるように働く。
流出する電流の方が大きい場合は逆に働きコンデンサ75
0 の電圧を一定に保つようになる。つまり、インバータ
７は負荷電流の基本波から外れた電流を補正しているこ
とになる。上に示した（１）〜（４）式においてコンデ
ンサ750 への電流の極性が正のときエネルギーを放出
し、負のとき蓄積しており、その全周期の電流積分量は
ゼロになる。なお、FET 701 〜FET 704 ，ダイオード72
1 〜724,インダクタ11,13 などに電流を流すことにより
若干の損失が発生するので、コンデンサ750 の電圧を一
定に保つためには、その損失分だけ大きめにエネルギー
を印加しなければならない。Next, the function of the capacitor 750 will be described. The multiplier 620 controls the amplitude of the AC current reference signal S1 so that the voltage of the capacitor 750 is kept constant at Ed. The constant voltage of the capacitor 750 means that the average value of energy transfer of the inverter 7 is zero. If the incoming current is higher, the voltage of the capacitor 750 rises, the multiplier 620 works to reduce the amplitude of the AC current reference signal S1, lowers the commercial power supply current and lowers the capacitor voltage, Work to become.
If the current flowing out is higher, the capacitor works in reverse.
It keeps the voltage of 0 constant. That is, the inverter 7 corrects the current that deviates from the fundamental wave of the load current. In the equations (1) to (4) shown above, energy is released when the polarity of the current to the capacitor 750 is positive, and energy is accumulated when the polarity is negative, and the current integration amount of the entire period becomes zero. FET 701 to FET 704, diode 72
Since a slight loss occurs when a current is passed through the inductors 1 to 724 and the inductors 11, 13, etc., in order to keep the voltage of the capacitor 750 constant, it is necessary to apply a large amount of energy corresponding to the loss.
【００２１】[0021]
【第２の実施例】本発明の第２の実施例について、図４
に基づいて説明する。図４において、図１と同じ符号の
構成要素はそれぞれ図１の各構成要素に対応する。した
がって主に、図１と異なる部分について説明する。[Second Embodiment] FIG. 4 shows the second embodiment of the present invention.
It will be described based on. 4, constituent elements having the same reference numerals as those in FIG. 1 correspond to the constituent elements in FIG. 1, respectively. Therefore, the part different from FIG. 1 will be mainly described.
【００２２】主たる電力経路については、商用交流電源
１が入力端子２，３に接続され、変流器21を経て出力端
子96，98に接続される。アクティブフィルタ５はこの主
たる電力経路、すなわち出力端子96と、変流器21の入力
側の直前端子との間に並列接続される。アクティブフィ
ルタ５の構成は、インバータ７の出力側には変流器23と
インダクタ11，13が接続されて、電圧検出用の変圧器17
と、ローパスフィルタとＥＭＩ抑制用フィルタとからな
るフィルタ４と、制御回路６とから構成される。Regarding the main power path, the commercial AC power supply 1 is connected to the input terminals 2 and 3, and is connected to the output terminals 96 and 98 via the current transformer 21. The active filter 5 is connected in parallel between this main power path, that is, between the output terminal 96 and the immediately preceding terminal on the input side of the current transformer 21. The active filter 5 has a configuration in which a current transformer 23 and inductors 11 and 13 are connected to the output side of the inverter 7, and a transformer 17 for voltage detection is used.
, A filter 4 including a low-pass filter and an EMI suppressing filter, and a control circuit 6.
【００２３】制御回路６についてはコンデンサ750 の検
出電圧と基準電圧601 との差を演算増幅器610 で比較増
幅して誤差信号とし、この誤差信号と変圧器17による商
用交流電圧ｅの検出値とを乗算器620 で掛け算し第１の
電流基準信号Ｓ１をつくる。この電流基準信号Ｓ１から
変流器21で検出した負荷電流の比例値をを引き算し、イ
ンバータ７の出力電流基準信号Ｓ２をつくる。この演算
回路は演算増幅器630と抵抗器631,632,633 によって演
算されるが、回路構成は加算回路であって、逆極性の信
号を加算することにより、実質的は差の演算がなされて
いる。図５に各部の波形図を示す。負荷99としてはコン
デンサ・インプット形整流回路が接続され、電流波形は
図５（ｂ）に示すような電流の流れる期間が短く、波高
値の高い電流となる。この出力電流基準信号Ｓ２に第１
のヒステリシス特性を有する比較器640 で第１の上限値
δ１と下限値ε１を、第２のヒステリシス特性を有する
比較器650 で第２の上限値δ２と下限値ε２を設ける。
その他は図１に示す第１の実施例と同様の構成である。In the control circuit 6, the difference between the detected voltage of the capacitor 750 and the reference voltage 601 is compared and amplified by the operational amplifier 610 to form an error signal, and this error signal and the detected value of the commercial AC voltage e by the transformer 17 are used. Multiplier 620 produces the first current reference signal S1. A proportional value of the load current detected by the current transformer 21 is subtracted from the current reference signal S1 to produce an output current reference signal S2 of the inverter 7. This operational circuit is operated by the operational amplifier 630 and the resistors 631, 632, 633. The circuit configuration is an adder circuit, and the difference is substantially calculated by adding signals of opposite polarities. FIG. 5 shows a waveform diagram of each part. A capacitor-input type rectifier circuit is connected as the load 99, and the current waveform has a short current flowing period as shown in FIG. 5B and has a high peak value. This output current reference signal S2 has a first
The first upper limit value δ1 and the lower limit value ε1 are provided by the comparator 640 having the hysteresis characteristic, and the second upper limit value δ2 and the lower limit value ε2 are provided by the comparator 650 having the second hysteresis characteristic.
Others are the same as those in the first embodiment shown in FIG.
【００２４】図６，７に各部の波形と動作説明図を示
し、以下これらの図を参照して区間毎に動作説明してい
く。インバータ７の出力電流を変流器23で検出し、ヒス
テリシス特性を有する比較器640 で出力電流基準信号Ｓ
２と比較し、時刻ｔ１で検出値が第１の上限値δ１まで
絶対値が減少すると比較器640 はＨレベルからＬレベル
に変わる。この時、比較器650 はＬレベルになっている
ものとする。比較器640と比較器650 の出力をロジック
回路660 で論理処理しFET 701,704 のオン信号を発生さ
せる。FET 701,704 がオンすると電流はコンデンサ750
よりFET 701,704を介し、フィルタ４を通り商用交流電
源１に流れる。インバータ７の電流は前出の（１）式に
示す傾きで増加していく。FIGS. 6 and 7 show waveforms of respective parts and operation explanatory diagrams, and the operation will be described for each section with reference to these drawings. The output current of the inverter 7 is detected by the current transformer 23, and the output current reference signal S is detected by the comparator 640 having a hysteresis characteristic.
When the absolute value of the detected value decreases to the first upper limit value δ1 at time t1 as compared with 2, the comparator 640 changes from the H level to the L level. At this time, the comparator 650 is assumed to be at the L level. The outputs of the comparators 640 and 650 are logically processed by the logic circuit 660 to generate the ON signals of the FETs 701 and 704. When the FETs 701 and 704 are turned on, the current becomes a capacitor 750.
Flows through the filters 4 through the FETs 701 and 704 to the commercial AC power supply 1. The current of the inverter 7 increases with the gradient shown in the above equation (1).
【００２５】変流器23はこの電流を検出し、時刻ｔ２で
第１の下限値ε１に達すると比較器640 はＨレベルに変
わり、ロジック回路660 はFET 701,704 をオフさせる信
号を発生する。この信号にしたがい駆動回路710 はFET
701,704 をオフさせる。すると、フィルタ４に蓄えられ
たエネルギーは引き続き商用交流電源１に電流を流すと
ともにダイオード723,722 を介してコンデンサ750 にエ
ネルギーを蓄積する。このときの電流ｉは前出の（２）
式で表される。The current transformer 23 detects this current, and when it reaches the first lower limit value ε1 at time t2, the comparator 640 changes to the H level and the logic circuit 660 generates a signal for turning off the FETs 701 and 704. According to this signal, drive circuit 710 is FET
Turn off the 701 and 704. Then, the energy stored in the filter 4 continues to flow current to the commercial AC power supply 1 and also stores the energy in the capacitor 750 via the diodes 723 and 722. The current i at this time is (2) above.
It is represented by a formula.
【００２６】時刻ｔ３で再び第１の上限値まで減少し、
ｔ１の時と同じ動作を繰り返す。そしてこの動作を繰り
返して行くと、インバータ７のスイッチング周波数成分
はフィルター４で取り除かれ平均値的な電流（出力電流
基準信号Ｓ２と相似形）が商用交流電源１に流れること
になる。At time t3, it again decreases to the first upper limit value,
The same operation as at t1 is repeated. When this operation is repeated, the switching frequency component of the inverter 7 is removed by the filter 4, and an average current (similar to the output current reference signal S2) flows in the commercial AC power supply 1.
【００２７】負荷99がコンデンサ・インプット形フィル
タ回路を含んでいるので、商用交流電圧のピーク付近で
急激に電流が流れだし、交流電流基準信号Ｓ２は負から
正方向へ急激に上昇する。図７はこの部分を拡大したも
ので、以下この図を参照する。時刻ｔｎｌでFET 701,70
4 がオフし、インバータ７の出力電流の絶対値が減少し
ていきゼロになる。すると、スイッチング素子であるFE
T 701,702,703,704 はすべてオフしているため電流はゼ
ロのままとなる。そして、時刻ｔｎ１で第２の下限値ε
２がゼロになると第２の比較器650 はＬレベルよりＨレ
ベルに変わり、ロジック回路660 は第１の比較器640 と
第２の比較器650 の出力よりFET 702,703 をオンさせる
信号を発生する。FET 702,703 がオンするとインバータ
７の出力電流は、コンデンサ750 からFET 702,703 を介
し、フィルタ４を通って負荷99へ流れる。このときの電
流ｉは（３）式で表せる。 ｉ＝（Ｅｄ−ｅｉ）ｔ／（Ｌ１＋Ｌ２） ………（３）Since the load 99 includes the capacitor input type filter circuit, a current suddenly starts to flow near the peak of the commercial AC voltage, and the AC current reference signal S2 rapidly rises from the negative direction to the positive direction. FIG. 7 is an enlarged view of this portion, which will be referred to below. FET 701,70 at time tnl
4 turns off, and the absolute value of the output current of the inverter 7 decreases to zero. Then, FE which is a switching element
Since T 701,702,703,704 are all off, the current remains zero. Then, at time tn1, the second lower limit value ε
When 2 becomes zero, the second comparator 650 changes from the L level to the H level, and the logic circuit 660 generates a signal for turning on the FETs 702 and 703 from the outputs of the first comparator 640 and the second comparator 650. When the FETs 702, 703 are turned on, the output current of the inverter 7 flows from the capacitor 750, the FETs 702, 703, the filter 4, and the load 99. The current i at this time can be expressed by equation (3). i = (Ed-ei) t / (L1 + L2) ... (3)
【００２８】この結果、商用交流電源は急激な電流の増
加が抑制される。FET 702,703 がオンを続けるとインバ
ータ７の出力電流は増加し、変流器23の検出値が時刻ｔ
ｎ２で再び第１の上限値δ１に達し比較器640 がＬレベ
ルに変わる。するとロジック回路660 は比較器640 と比
較器650 の出力よりFET 702,703 をオフさせる信号を発
生する。FET 702,703 がオフするとフィルタ４に蓄えら
れていたエネルギーは負荷99に電流を供給し続けるとと
もにダイオード721,724 を介してコンデンサ750 に戻さ
れる。このときのインバータ７の電流ｉは（４）式で表
せる。 ｉ＝−（ｅｉ＋Ｅｄ）ｔ／（Ｌ１＋Ｌ２） ………（４）As a result, in the commercial AC power supply, a rapid increase in current is suppressed. When the FETs 702 and 703 continue to be turned on, the output current of the inverter 7 increases and the detected value of the current transformer 23 becomes the time t.
At n2, the first upper limit value δ1 is reached again and the comparator 640 changes to the L level. Then, the logic circuit 660 generates a signal for turning off the FETs 702 and 703 from the outputs of the comparator 640 and the comparator 650. When the FETs 702 and 703 are turned off, the energy stored in the filter 4 continues to supply a current to the load 99 and is returned to the capacitor 750 via the diodes 721 and 724. The current i of the inverter 7 at this time can be expressed by equation (4). i =-(ei + Ed) t / (L1 + L2) ... (4)
【００２９】時刻ｔｎ３で再び第１の下限値ε１に達し
比較器640 がＨレベルに変わると、FET 702,703 をオン
させる。電流はｔｎ１の時と同じように流れ、第１の上
限値δ１に達するまでFET 702,703 はオンを続ける。こ
の動作を繰り返し、時刻ｔｍでFET 702,703 がオフする
と電流が減少していきゼロになると、スイッチング素子
はすべてオフしているため、電流はゼロのままとなる。When the first lower limit value ε1 is reached again at time tn3 and the comparator 640 changes to the H level, the FETs 702 and 703 are turned on. The current flows as in the case of tn1, and the FETs 702 and 703 continue to be turned on until the first upper limit value δ1 is reached. When this operation is repeated and the FETs 702 and 703 are turned off at time tm and the current decreases to zero, all the switching elements are turned off and the current remains zero.
【００３０】時刻ｔｍ１で第１の上限値δ１がゼロにな
ると第２の比較器650 はＨレベルよりＬレベルに変わ
り、ロジック回路７は比較器640,650 の出力よりFET 70
1,704をオンさせる信号を発生する。するとインバータ
７の出力電流は、コンデンサ750 からFET 701,704 を介
しフィルタ４を通って商用交流電源１へ流れる。フィル
タ４ではスイッチング周波数成分が取り除かれる。この
ときのインバータ７の出力電流式は前出（１）式で表せ
る。時刻ｔｍ２で第１の下限値ε１に達すると時刻ｔ２
のときと同じ動作になり、以下同じ動作を繰り返してい
く。When the first upper limit value δ1 becomes zero at time tm1, the second comparator 650 changes from H level to L level, and the logic circuit 7 outputs the FET 70 from the outputs of the comparators 640 and 650.
Generates a signal to turn on 1,704. Then, the output current of the inverter 7 flows from the capacitor 750 to the commercial AC power source 1 through the FETs 701 and 704 and the filter 4. In the filter 4, the switching frequency component is removed. The output current formula of the inverter 7 at this time can be expressed by the above-mentioned formula (1). When the first lower limit value ε1 is reached at time tm2, time t2
The operation is the same as when, and the same operation is repeated.
【００３１】また図６に戻って参照する。時刻ｔｌ（Ｌ
の小文字。以下注意）でFET 701,704 がオフしインバー
タ７の出力電流の絶対値が減少していき、ゼロになる。
すると、スイッチング素子はすべてオフしているため電
流はゼロのままとなる。そして、時刻ｔｌ１で第２の下
限値ε２がゼロになると第２の比較器650 はＬレベルよ
りＨレベルに変わり、ロジック回路660 は比較器640,65
0 の出力よりFET 702,703 をオンさせる信号を発生す
る。この信号に従い駆動回路はFET 702,703 をオンさせ
る。するとインバータ７の出力電流は、コンデンサ750
からFET 702,703を介しフィルタ４を通って負荷99へ流
れる。フィルタ４ではスイッチング周波数が取り除かれ
る。この時の電流式は前出（１）式で表せる。時刻ｔｌ
２からは時刻ｔ２からと逆極性で同じ動作となる。以下
同様の動作を繰り返す。Referring back to FIG. Time tl (L
Lowercase letters. At the following caution) FETs 701 and 704 turn off and the absolute value of the output current of the inverter 7 decreases and becomes zero.
Then, since all the switching elements are off, the current remains zero. Then, at time tl1, when the second lower limit value ε2 becomes zero, the second comparator 650 changes from the L level to the H level, and the logic circuit 660 causes the comparators 640 and 65.
A signal that turns on FETs 702 and 703 is generated from the output of 0. According to this signal, the drive circuit turns on FETs 702 and 703. Then, the output current of the inverter 7 is the capacitor 750.
Flows through the FETs 702 and 703 through the filter 4 to the load 99. In the filter 4, the switching frequency is removed. The current equation at this time can be expressed by the above equation (1). Time tl
From 2 onward, the same operation is performed with the opposite polarity from time t2. The same operation is repeated thereafter.
【００３２】このように動作させることにより商用交流
電源１から流れる電流波形は電圧波形と相似の正弦波に
なり、力率はほぼ１になる。なお、図６，７に示すよう
にインバータ７の出力電流はスイッチング周波数成分を
含んでいるが、そのスイッチング周波数成分はフィルタ
４で取り除かれて、ほぼ純粋な正弦波波形となる。By operating in this manner, the waveform of the current flowing from the commercial AC power supply 1 becomes a sine wave similar to the voltage waveform, and the power factor becomes almost 1. Note that, as shown in FIGS. 6 and 7, the output current of the inverter 7 includes a switching frequency component, but the switching frequency component is removed by the filter 4 and becomes a substantially pure sine wave waveform.
【００３３】[0033]
【第３の実施例】図８は本発明の第３の実施例を示す部
分図でインバータ７の出力電流の検出値を逆極性にして
第２の交流電流基準信号Ｓ２とを加えて、つまり差をと
って交流差分信号Ｓ３とし、この交流差分信号Ｓ３がヒ
ステリシス特性を有する比較器640 で発生させた第１の
ヒステリシス電圧内に入るようインバータ７のスイッチ
ング素子FET をオン・オフ制御し、この第１のヒステリ
シス範囲を逸脱し第２のヒステリシス電圧に達したとき
オン・オフ制御する電界効果トランジスタを切り替え
る。この結果、インバータ７の出力電流は交流電流基準
信号Ｓ２と相似形になる。このように動作させることに
より、比較器640,650 の入力は常にゼロ付近の電圧にな
りヒステリシス電圧が正負同一になると共に、比較器の
入力電圧がほぼ一定のため常に同一動作点となり安定し
た動作となる利点が生じる。[Third Embodiment] FIG. 8 is a partial view showing a third embodiment of the present invention, in which the detected value of the output current of the inverter 7 is reversed in polarity and the second AC current reference signal S2 is added, that is, The difference is taken as an AC differential signal S3, and the switching element FET of the inverter 7 is turned on / off so that the AC differential signal S3 falls within the first hysteresis voltage generated by the comparator 640 having a hysteresis characteristic. When the second hysteresis voltage is exceeded and the first hysteresis range is exceeded, the field effect transistor to be on / off controlled is switched. As a result, the output current of the inverter 7 becomes similar to the AC current reference signal S2. By operating in this way, the inputs of the comparators 640 and 650 are always near zero, the positive and negative hysteresis voltages are the same, and because the input voltage of the comparator is almost constant, it is always the same operating point and stable operation is achieved. Benefits arise.
【００３４】[0034]
【第４の実施例】さらに第４の実施例として図に示して
いないが、図１の説明において商用交流電源１の電圧の
極性とインバータ７の出力電圧の極性が異極性のとき
（時刻ｔ：ｔ１〜ｔｎ，ｔｍ１〜ｔｋ，ｔｊ１〜）に
は、インバータ７の対角線上の２つのＦＥＴのどちらか
一方のみをオンさせることにより、インバータ７を昇圧
チョッパ回路として動作させる方法がある。例えば、図
１においてFET 704 のみをオンさせる場合の電流経路と
しては、商用交流電源１⇒インダクタ11⇒FET 704 ⇒ダ
イオード722 ⇒インダクタ13⇒商用交流電源１の経路で
電流が流れて、インダクタ11,13 にエネルギーを蓄積す
る。そしてFET 704 がオフのときには、商用交流電源１
⇒インダクタ11⇒ダイオード723 ⇒コンデンサ750 ⇒ダ
イオード722 ⇒インダクタ13⇒商用交流電源１の経路で
電流が流れる。この電流経路の繰り返しで昇圧チョッパ
回路として動作する。図２のｔ１〜ｔ２の期間の電流式
は（１）式からコンデンサ750 の電圧Ｅｄを取り除いた
形となりＦＥＴのオン期間が長くなる程度の違いだけ
で、ＦＥＴ１個の損失が低減できる。また、通常ＦＥＴ
１個のみオンさせる場合、下側のFET 702,704 をオンさ
せた方がノイズの影響を受けにくいので好ましい。尚、
この方法は上記の他の実施例においても適用できる。[Fourth Embodiment] Although not shown in the drawing as a fourth embodiment, when the polarity of the voltage of the commercial AC power supply 1 and the polarity of the output voltage of the inverter 7 are different in the explanation of FIG. : T1 to tn, tm1 to tk, tj1), there is a method of operating the inverter 7 as a step-up chopper circuit by turning on only one of the two FETs on the diagonal line of the inverter 7. For example, in FIG. 1, the current path for turning on only FET 704 is as follows: commercial AC power supply 1 ⇒ inductor 11 ⇒ FET 704 ⇒ diode 722 ⇒ inductor 13 ⇒ commercial AC power supply 1 Store energy in 13. When the FET 704 is off, the commercial AC power supply 1
⇒ Inductor 11 ⇒ Diode 723 ⇒ Capacitor 750 ⇒ Diode 722 ⇒ Inductor 13 ⇒ Current flows in the path of commercial AC power supply 1. By repeating this current path, it operates as a boost chopper circuit. The current formula in the period of t1 to t2 in FIG. 2 is the form in which the voltage Ed of the capacitor 750 is removed from the formula (1), and the loss of one FET can be reduced only by the difference that the ON period of the FET becomes long. Also, normal FET
When only one FET is turned on, it is preferable to turn on the lower FETs 702 and 704 because it is less susceptible to noise. still,
This method can be applied to the other embodiments described above.
【００３５】[0035]
【第５の実施例】図９は図１に示す第１の実施例におい
て、インダクタ13と出力端子との間に突入電流抑制回路
８を挿入し、商用交流電源１が接続されるとき、コンデ
ンサ710へ過大な充電電流が流れるのを防ぎ、また負荷
短絡などの事故からインバータ７を保護するものであ
る。そのため、インバータ７の出力電流を変流器31で検
出し、制御回路６の中のロジック回路660 へ検出信号を
供給して規定電流に制限するものである。この突入電流
抑制回路８は本発明の全ての実施例に同様に適用でき
る。[Fifth Embodiment] FIG. 9 is a circuit diagram of the first embodiment shown in FIG. 1 in which a rush current suppressing circuit 8 is inserted between an inductor 13 and an output terminal to connect a commercial AC power supply 1 to a capacitor. This prevents excessive charging current from flowing to 710 and protects the inverter 7 from accidents such as load short circuit. Therefore, the output current of the inverter 7 is detected by the current transformer 31, and a detection signal is supplied to the logic circuit 660 in the control circuit 6 to limit the current to the specified current. The inrush current suppressing circuit 8 can be similarly applied to all the embodiments of the present invention.
【００３６】尚、以上述べた実施例において、以下のこ
とは変更可能である。まずインバータ７の交流端子71，
72に接続されるインダクタ11,13 については、２個ある
場合には回路の平衡がとれるので、インダクタ１個の場
合と比較してさらに良好な特性が得られるのである。本
発明の実施に必須要件としては、インダクタは１個でよ
い。制御回路６の中の接続については、入力端子の接続
極性は交換可能である。フィルタ４については、良好な
特性を得るために有効ではあるが、本発明にとって必須
のものではない。In the embodiment described above, the following can be changed. First, the AC terminal 71 of the inverter 7,
With respect to the inductors 11 and 13 connected to the 72, the circuit can be balanced when there are two inductors, so that better characteristics can be obtained as compared with the case where only one inductor is used. As an essential requirement for implementing the present invention, only one inductor is required. Regarding the connection in the control circuit 6, the connection polarity of the input terminal can be exchanged. The filter 4 is effective for obtaining good characteristics, but is not essential to the present invention.
【００３７】[0037]
【発明の効果】以上説明したように、複雑な高調波演算
回路や補償電流指令など不要で、簡単な回路で高調波電
流や無効電流を補正でき、安価なアクティブ・フィルタ
を提供できる。As described above, it is possible to correct a harmonic current and a reactive current with a simple circuit without a complicated harmonic calculation circuit and a compensating current command, and to provide an inexpensive active filter.
【図１】本発明にかかるアクティブフィルタの第１の実
施例を示す図である。FIG. 1 is a diagram showing a first embodiment of an active filter according to the present invention.
【図２】図１に示すアクティブフィルタの動作説明図で
ある。FIG. 2 is an operation explanatory diagram of the active filter shown in FIG.
【図３】制御回路内の論理信号の機能表を示す。FIG. 3 shows a function table of logic signals in a control circuit.
【図４】本発明にかかるアクティブフィルタの第２の実
施例を示す。FIG. 4 shows a second embodiment of the active filter according to the present invention.
【図５】図４に示すアクティブフィルタの各部の電流波
形図である。5 is a current waveform diagram of each part of the active filter shown in FIG.
【図６】図４に示すアクティブフィルタの動作説明用の
波形図である。6 is a waveform diagram for explaining the operation of the active filter shown in FIG.
【図７】図４に示すアクティブフィルタの動作説明用の
波形図であって，部分拡大図である。FIG. 7 is a waveform diagram for explaining the operation of the active filter shown in FIG. 4, and is a partially enlarged view.
【図８】本発明にかかるアクティブフィルタの第３の実
施例の部分図である。FIG. 8 is a partial view of a third embodiment of the active filter according to the present invention.
【図９】本発明にかかるアクティブフィルタの第４の実
施例の部分図である。FIG. 9 is a partial view of a fourth embodiment of the active filter according to the present invention.
【図１０】従来のアクティブフィルタの一例を示す図で
ある。FIG. 10 is a diagram showing an example of a conventional active filter.
１…商用交流電源 ２，３…入力端子 ４…フィ
ルタ ５…アクティブフィルタ ６…制御回路 ７…イン
バータ ８…突入電流抑制回路 11，13…インダクタ 17
…変流器 21…変流器 22…抵抗器 23…変流器 24…抵抗器 25…コンデン
サ 27，29…抵抗器 31…変流器 51…高調波演算回路 52…直流電圧
制御回路 53…点弧パルス発生回路 54…三相インバータ 71,72
…インバータの交流端子 73,74 …インバータの直流端子 96，98…出力端子
99…負荷 610 …演算増幅器 611 …抵抗器 620 …乗算器
621 …抵抗器 630 …演算増幅器 631,632,633,634 …抵抗器 640 …比較器 641,642…抵抗器 650 …比較器
651,652 …抵抗器 660 …ロジック回路 701,702,703,704 …FET 721,722,723,724 …ダイ
オード 710 …駆動回路 750 …コンデンサ Ｓ１…交流電流基準信号 Ｓ２…第２の交流電流基
準信号 Ｓ３…交流差分信号1 ... Commercial AC power supply 2, 3 ... Input terminal 4 ... Filter 5 ... Active filter 6 ... Control circuit 7 ... Inverter 8 ... Inrush current suppression circuit 11, 13 ... Inductor 17
Current transformer 21 ... Current transformer 22 ... Resistor 23 ... Current transformer 24 ... Resistor 25 ... Capacitor 27, 29 ... Resistor 31 ... Current transformer 51 ... Harmonic calculation circuit 52 ... DC voltage control circuit 53 ... Firing pulse generation circuit 54 ... Three-phase inverter 71,72
… Inverter AC terminals 73, 74… Inverter DC terminals 96, 98… Output terminals
99 ... Load 610 ... Operational amplifier 611 ... Resistor 620 ... Multiplier
621 ... Resistor 630 ... Operational amplifier 631,632,633,634 ... Resistor 640 ... Comparator 641,642 ... Resistor 650 ... Comparator
651,652 ... Resistor 660 ... Logic circuit 701,702,703,704 ... FET 721,722,723,724 ... Diode 710 ... Drive circuit 750 ... Capacitor S1 ... AC current reference signal S2 ... Second AC current reference signal S3 ... AC differential signal
Claims (4)
接続されて、多くの高調波電流を流す電子機器などの非
線形負荷や力率の悪い誘導性負荷における高調波電流や
無効電流を打ち消して力率を改善するアクティブフィル
タであって、 それぞれダイオードを逆方向に並列接続された４個のス
イッチング素子で構成されるブリッジ型のインバータで
あって、このインバータの直流端子間にコンデンサが接
続され、このインバータの交流端子を前記負荷端子に接
続して構成されるインバータと、 前記コンデンサの検出電圧と直流基準電圧との誤差信号
を得て、この誤差信号と前記商用交流電源の比例値との
積を交流電流基準信号Ｓ１とし、この交流電流基準信号
Ｓ１に微小巾の第１の上限値と第１の下限値を設け、こ
れら第１の上限値と下限値の外側に第２の上限値と第２
の下限値を設け、前記商用交流電源の入力電流の比例値
を前記第１の上限値と下限値との間に入るように、前記
インバータのスイッチング素子をオン・オフ制御し、前
記第１の上限値と下限値との範囲を逸脱し第２の上限値
あるいは下限値に達したとき、前記インバータのオン・
オフ制御するスイッチング素子対を切り替える制御回路
とを備えることを特徴とするアクティブフィルタ。1. A harmonic current or a reactive current in a non-linear load such as an electronic device that flows a large amount of a harmonic current or an inductive load having a poor power factor, which is connected between power supply lines from a commercial AC power source to a load, is canceled. Is an active filter that improves the power factor, and is a bridge-type inverter composed of four switching elements, each of which has a diode connected in parallel in the reverse direction. A capacitor is connected between the DC terminals of this inverter. , An inverter configured by connecting the AC terminal of the inverter to the load terminal, and obtaining an error signal between the detection voltage of the capacitor and the DC reference voltage, and calculating the error signal and the proportional value of the commercial AC power supply. The product is defined as an alternating current reference signal S1, and the alternating current reference signal S1 is provided with a first upper limit value and a first lower limit value of a minute width, and these first upper limit value and lower limit value are set. The second upper limit value on the outer side of the second
Is set, and the switching element of the inverter is turned on / off so that the proportional value of the input current of the commercial AC power supply falls between the first upper limit value and the lower limit value. When the second upper limit value or the lower limit value is exceeded by deviating from the range between the upper limit value and the lower limit value, the inverter is turned on.
An active filter comprising: a control circuit that switches a switching element pair that is turned off.
接続されて、多くの高調波電流を流す電子機器などの非
線形負荷や力率の悪い誘導性負荷における高調波電流や
無効電流を打ち消して力率を改善するアクティブフィル
タであって、 それぞれダイオードを逆方向に並列接続された４個のス
イッチング素子で構成されるブリッジ型のインバータで
あって、このインバータの直流端子間にコンデンサが接
続され、このインバータの交流端子を前記負荷端子に接
続して構成されるインバータと、 前記コンデンサの検出電圧と直流基準電圧との誤差信号
を得て、この誤差信号と前記商用交流電源１の比例値と
の積を第１の交流電流基準信号Ｓ１とし、この第１の電
流基準信号Ｓ１と前記負荷電流の比例値との差を第２の
電流基準信号Ｓ２とし、この第２の交流電流基準信号Ｓ
２に微小巾の第１の上限値と第１の下限値を設け、これ
ら第１の上限値と下限値の外側に第２の上限値と第２の
下限値を設け、前記インバータの出力電流の比例値を前
記第１の上限値と下限値との間に入るように、前記イン
バータのスイッチング素子をオン・オフ制御し、前記第
１の上限値と下限値との範囲を逸脱し第２の上限値ある
いは下限値に達したとき、前記インバータのオン・オフ
制御するスイッチング素子対を切り替える制御回路とを
備えることを特徴とするアクティブフィルタ。2. A harmonic current or a reactive current in a non-linear load such as an electronic device which flows a large amount of a harmonic current or an inductive load having a poor power factor, which is connected between a power supply line from a commercial AC power source to a load, and cancels out. Is an active filter that improves the power factor, and is a bridge-type inverter composed of four switching elements, each of which has a diode connected in parallel in the reverse direction. A capacitor is connected between the DC terminals of this inverter. , An inverter configured by connecting an AC terminal of the inverter to the load terminal, and an error signal between a detection voltage of the capacitor and a DC reference voltage, and the error signal and a proportional value of the commercial AC power supply 1. And the difference between the first current reference signal S1 and the proportional value of the load current is the second current reference signal S2. Second alternating current reference signal S
2 is provided with a first upper limit value and a first lower limit value of a minute width, and a second upper limit value and a second lower limit value are provided outside the first upper limit value and the lower limit value. ON / OFF control is performed on the switching element of the inverter so that the proportional value of the first value falls between the first upper limit value and the lower limit value. And a control circuit for switching a pair of switching elements for ON / OFF control of the inverter when the upper limit value or the lower limit value is reached.
前記第２の交流電流基準信号Ｓ２と前記インバータの出
力電流の比例値との差を交流差分信号Ｓ３として、この
交流差分信号Ｓ３に微小巾の第１の上限値と第１の下限
値を設け、これら第１の上限値と下限値の外側に第２の
上限値と第２の下限値を設け、この交流差分信号Ｓ３を
前記第１の上限値と下限値との間に入るように、前記イ
ンバータのスイッチング素子をオン・オフ制御し、前記
第１の上限値と下限値との範囲を逸脱し第２の上限値あ
るいは下限値に達したとき、前記インバータのオン・オ
フ制御するスイッチング素子対を切り替える制御回路を
備えることを特徴とするアクティブフィルタ。3. The active filter according to claim 2, wherein
The difference between the second AC current reference signal S2 and the proportional value of the output current of the inverter is defined as an AC difference signal S3, and the AC difference signal S3 is provided with a first upper limit value and a first lower limit value of a minute width. , A second upper limit value and a second lower limit value are provided outside the first upper limit value and the lower limit value, and the AC difference signal S3 is placed between the first upper limit value and the lower limit value, A switching element for ON / OFF controlling the switching element of the inverter, and for ON / OFF control of the inverter when the second upper limit value or the lower limit value is exceeded outside the range of the first upper limit value and the lower limit value. An active filter comprising a control circuit for switching pairs.
どれか一のみを導通させ、昇圧チョッパ回路として動作
させるモードを有することを特徴とする請求項１または
請求項２または請求項３記載のアクティブフィルタ。4. The active filter according to claim 1, 2 or 3, wherein there is a mode in which only one of the switching elements of the inverter is turned on to operate as a boost chopper circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5238816A JPH0775329A (en) | 1993-08-31 | 1993-08-31 | Active filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5238816A JPH0775329A (en) | 1993-08-31 | 1993-08-31 | Active filter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0775329A true JPH0775329A (en) | 1995-03-17 |
Family
ID=17035712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5238816A Withdrawn JPH0775329A (en) | 1993-08-31 | 1993-08-31 | Active filter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0775329A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005006528A1 (en) * | 2003-07-10 | 2005-01-20 | System General Corp. | Power supply having multi-vector error amplifier for power factor correction |
| WO2005006523A1 (en) * | 2003-07-10 | 2005-01-20 | System General Corp. | Pfc-pwm controller having a power saving means |
| US8508195B2 (en) | 2009-09-11 | 2013-08-13 | Murata Manufacturing Co., Ltd. | PFC converter using a predetermined value that varies in synchronization with a phase of the input voltage |
| JP2020532943A (en) * | 2017-09-05 | 2020-11-12 | ザ ガバニング カウンシル オブ ザ ユニバーシティ オブ トロントＴｈｅ Ｇｏｖｅｒｎｉｎｇ Ｃｏｕｎｃｉｌ Ｏｆ Ｔｈｅ Ｕｎｉｖｅｒｓｉｔｙ Ｏｆ Ｔｏｒｏｎｔｏ | Electric vehicle power hub and its operating mode |
-
1993
- 1993-08-31 JP JP5238816A patent/JPH0775329A/en not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005006528A1 (en) * | 2003-07-10 | 2005-01-20 | System General Corp. | Power supply having multi-vector error amplifier for power factor correction |
| WO2005006523A1 (en) * | 2003-07-10 | 2005-01-20 | System General Corp. | Pfc-pwm controller having a power saving means |
| CN100403634C (en) * | 2003-07-10 | 2008-07-16 | 崇贸科技股份有限公司 | PFC-PWM controller having a power saving means |
| CN100438299C (en) * | 2003-07-10 | 2008-11-26 | 崇贸科技股份有限公司 | Power supply having multi-vector error amplifier for power factor correction |
| US8508195B2 (en) | 2009-09-11 | 2013-08-13 | Murata Manufacturing Co., Ltd. | PFC converter using a predetermined value that varies in synchronization with a phase of the input voltage |
| JP2020532943A (en) * | 2017-09-05 | 2020-11-12 | ザ ガバニング カウンシル オブ ザ ユニバーシティ オブ トロントＴｈｅ Ｇｏｖｅｒｎｉｎｇ Ｃｏｕｎｃｉｌ Ｏｆ Ｔｈｅ Ｕｎｉｖｅｒｓｉｔｙ Ｏｆ Ｔｏｒｏｎｔｏ | Electric vehicle power hub and its operating mode |
| US11718193B2 (en) | 2017-09-05 | 2023-08-08 | The Governing Council Of The University Of Toronto | Electric vehicle power-hub and operating modes thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5654591A (en) | Uninterruptible power supply with passing neutral, comprising a twin step-up chopper | |
| KR900004349B1 (en) | Dc component corrector for inverter output voltage | |
| EP2034600A1 (en) | Single-phase to three-phase converter | |
| US4866591A (en) | Regulated transformer rectifier unit | |
| US4519022A (en) | Ripple reduction circuit for an inverter | |
| JPH0775329A (en) | Active filter | |
| JPH07163153A (en) | Control method for single-phase three-wire inverter | |
| JP3496369B2 (en) | Power supply for laser | |
| JP2000116005A (en) | Ac power unit | |
| JP3082849B2 (en) | Uninterruptible power system | |
| JP3215127B2 (en) | Switching power supply control circuit | |
| JP3311419B2 (en) | Solar power | |
| WO2001003490A2 (en) | Apparatus for increasing the voltage utilization of three-phase pwm rectifier systems with connection between output center point and artificial mains star point | |
| JPH0767352A (en) | Current loop control type pwm inverter | |
| JPS63299775A (en) | Series resonance type dc/dc converter | |
| JP3074749B2 (en) | Power conversion circuit | |
| US5036448A (en) | DC to AC inverter and method for producing three phases from two input phases | |
| JPH01315265A (en) | Rectifier device | |
| JPH0578273B2 (en) | ||
| JPH0583856A (en) | Active filter | |
| JP3518344B2 (en) | Half-bridge type inverter circuit | |
| SU1365302A1 (en) | A.c. to d.c. voltage converter with transformer-less input | |
| JPH0198006A (en) | Power saving controller for inductive load | |
| RU2094935C1 (en) | Alternating voltage stabilizing filter | |
| JPS63245268A (en) | Controlling method for current type pwm converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001031 |