JPH0774940B2 - 表示装置の表示欠点修正法 - Google Patents
表示装置の表示欠点修正法Info
- Publication number
- JPH0774940B2 JPH0774940B2 JP60233812A JP23381285A JPH0774940B2 JP H0774940 B2 JPH0774940 B2 JP H0774940B2 JP 60233812 A JP60233812 A JP 60233812A JP 23381285 A JP23381285 A JP 23381285A JP H0774940 B2 JPH0774940 B2 JP H0774940B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- line
- gate
- gate line
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 （イ） 産業上の利用分野 本発明はマトリクス状の表示セグメントを有する表示装
置の表示欠点修正法に関する。
置の表示欠点修正法に関する。
（ロ） 従来技術 マトリクス状の表示セグメントを有する表示装置として
は、日経エレクトロニクス1984年１月２日号の記事「文
書と画像表示をねらうフラット・パネル・デイスプレ
イ」に開示されている様に液晶表示器を用いたもの、エ
レクトロ・ルミネッセンス表示器を用いたもの、等各種
の表示装置が存在するが、現在は低消費電力大容量化が
可能である点で液晶表示器の将来性が高く評価されてい
る。
は、日経エレクトロニクス1984年１月２日号の記事「文
書と画像表示をねらうフラット・パネル・デイスプレ
イ」に開示されている様に液晶表示器を用いたもの、エ
レクトロ・ルミネッセンス表示器を用いたもの、等各種
の表示装置が存在するが、現在は低消費電力大容量化が
可能である点で液晶表示器の将来性が高く評価されてい
る。
斯様な従来の液晶表示装置の要部の平面図を第３図
（ａ）に示し、同図（ｂ）にそのＸ−Ｘ断線図面を示
す。これ等の図に於いて、（10）は第１のガラス基板、
（11）は第１のガラス基板（10）上に窒化シリコンから
なる絶縁膜（12）を介して行列配置され、マトリクスセ
グメントを構成するITOからなる透明電極，（13）…は
上記透明電極（11）（11）…間隙を縦方向に複数本並列
配置したアモルフアスシリコン膜であり、絶縁膜（12）
上に設けられている。（14）…は各アモルフアスシリコ
ン膜（13）…の左側辺上に絶縁膜（12）を介して一部重
畳した状態で縦方向に複数本並列配置されたアルミニウ
ム膜からなるドレインラインである。（15）（15）…は
各アモルフアシスシリコン膜（13）…の右側辺上に絶縁
膜（12）を介して一部重畳した状態で各透明電極（11）
（11）…に対応配置されたアルミニウム膜からなるソー
ス電極であり、その右側辺は各透明電極（11）（11）…
の左下端部と接続されている。（16）…は上記透明電極
（11）（11）…間隙位置を横方向に複数本並列配置され
て上記第１のガラス基板（10）と絶縁膜（12）との間に
形成された金とクロムの２層膜からなるゲートラインで
あり、該ライン（16）…には上記各ソース電極（15）…
とドレインライン（14）…との間隙位置のアモルフアシ
スシリコン膜（13）…下のゲート電極（17）…が一体に
形成されている。即ち、図中Ｄで示すドレインライン
（14）…箇所のドレイン電極と、Ｓで示すソース電極
（15）…と、Ｇで示すゲート電極（17）…と、これ等電
極Ｄ、Ｓ、Ｇに結合しているアモルフアスシリコン膜
（13）…箇所とに依つて薄膜FETからなるスイッチング
トランジスタが構成されており、各透明電極（11）（1
1）…は夫々に対応したこのスイッチングトランジスタ
を介してドレインライン（14）…に接続されるのであ
る。（18）は上記各透明電極（11）（11）…及びドレイ
ンライン（14）…を一面に被覆した配向膜である。
（ａ）に示し、同図（ｂ）にそのＸ−Ｘ断線図面を示
す。これ等の図に於いて、（10）は第１のガラス基板、
（11）は第１のガラス基板（10）上に窒化シリコンから
なる絶縁膜（12）を介して行列配置され、マトリクスセ
グメントを構成するITOからなる透明電極，（13）…は
上記透明電極（11）（11）…間隙を縦方向に複数本並列
配置したアモルフアスシリコン膜であり、絶縁膜（12）
上に設けられている。（14）…は各アモルフアスシリコ
ン膜（13）…の左側辺上に絶縁膜（12）を介して一部重
畳した状態で縦方向に複数本並列配置されたアルミニウ
ム膜からなるドレインラインである。（15）（15）…は
各アモルフアシスシリコン膜（13）…の右側辺上に絶縁
膜（12）を介して一部重畳した状態で各透明電極（11）
（11）…に対応配置されたアルミニウム膜からなるソー
ス電極であり、その右側辺は各透明電極（11）（11）…
の左下端部と接続されている。（16）…は上記透明電極
（11）（11）…間隙位置を横方向に複数本並列配置され
て上記第１のガラス基板（10）と絶縁膜（12）との間に
形成された金とクロムの２層膜からなるゲートラインで
あり、該ライン（16）…には上記各ソース電極（15）…
とドレインライン（14）…との間隙位置のアモルフアシ
スシリコン膜（13）…下のゲート電極（17）…が一体に
形成されている。即ち、図中Ｄで示すドレインライン
（14）…箇所のドレイン電極と、Ｓで示すソース電極
（15）…と、Ｇで示すゲート電極（17）…と、これ等電
極Ｄ、Ｓ、Ｇに結合しているアモルフアスシリコン膜
（13）…箇所とに依つて薄膜FETからなるスイッチング
トランジスタが構成されており、各透明電極（11）（1
1）…は夫々に対応したこのスイッチングトランジスタ
を介してドレインライン（14）…に接続されるのであ
る。（18）は上記各透明電極（11）（11）…及びドレイ
ンライン（14）…を一面に被覆した配向膜である。
一方、（20）は第２のガラス基板であり、その下面、即
ち第１のガラス基板（10）と対向する面には一面に共通
電極（21）、配向膜（28）が順次形成されている。
ち第１のガラス基板（10）と対向する面には一面に共通
電極（21）、配向膜（28）が順次形成されている。
（３）は上記両基板（10）、（20）間に封入された液晶
物質であり、各マトリクスセグメント毎に上記スイッチ
ングトランジスタがONする事に依つて電圧が印加される
第１のガラス基板（10）の透明電極（11）箇所の液晶物
質（５）が電気光学効果を引き起こす事となる。
物質であり、各マトリクスセグメント毎に上記スイッチ
ングトランジスタがONする事に依つて電圧が印加される
第１のガラス基板（10）の透明電極（11）箇所の液晶物
質（５）が電気光学効果を引き起こす事となる。
斯様な構成の表示装置に於いては各薄膜FET箇所のゲー
トライン（16）…とドレインライン（14）…との交差部
に於いて短絡事故が発生すると、このドレインライン
（16）に供給される映像信号が短絡箇所を介してこのゲ
ートライン（14）に印加される事となる。従つて、斯る
短絡箇所のゲートライン（14）に連なる水平方向の全て
の薄膜FETがON状態となつて、水平方向の各透明電極（1
1）…箇所のセグメントにライン状の表示欠陥を引き起
こす事となる。
トライン（16）…とドレインライン（14）…との交差部
に於いて短絡事故が発生すると、このドレインライン
（16）に供給される映像信号が短絡箇所を介してこのゲ
ートライン（14）に印加される事となる。従つて、斯る
短絡箇所のゲートライン（14）に連なる水平方向の全て
の薄膜FETがON状態となつて、水平方向の各透明電極（1
1）…箇所のセグメントにライン状の表示欠陥を引き起
こす事となる。
そこで、従来は各ゲートライン（16）…及びドレインラ
イン（14）…の夫々の両端部から同一のタイミング信号
であるゲートライン信号及び映像信号であるドレインラ
イン信号を供給する事として、上述の如き短絡箇所の左
右のゲートライン（16）あるいはこの箇所の上下のドレ
インライン（14）…をレーザービームを用いて切断し、
斯る短絡箇所を孤立せしめる事に依つて、この箇所のセ
グメントのみの表示欠陥は残るものの、このライン全て
のセグメントの表示欠陥を解消していた。しかしなが
ら、ゲートライン（16）…の短絡箇所の左右を切断し、
FETのゲート電極（17）を孤立させたとしても、ドレイ
ンライン（14）とゲート電極（17）が短絡している為
に、映像信号がこのドレインライン（14）からゲート電
極（17）に流れ込んでしまい、FETのゲートがONした状
態となる。従つてドレインライン（14）から、ソース電
極（15）へ映像信号が、本来のゲートライン（16）にOF
F電圧が印加されている場合にもかかわらず流れ込んで
しまい、実際のTV表示をした場合には画面の変化に無関
係にONした状態になつてしまう不都合があつた。例え
ば、TN型白黒TV表示の場合（偏光板クロスニコル）に
は、白地に短絡修正点が黒いドットで表われてしまう。
又、TN型カラーTV表示の場合（偏光板平行ニコル）には
黒地に短絡修正点のカラーフイルターの色が発色した見
づらい状態になつていた。
イン（14）…の夫々の両端部から同一のタイミング信号
であるゲートライン信号及び映像信号であるドレインラ
イン信号を供給する事として、上述の如き短絡箇所の左
右のゲートライン（16）あるいはこの箇所の上下のドレ
インライン（14）…をレーザービームを用いて切断し、
斯る短絡箇所を孤立せしめる事に依つて、この箇所のセ
グメントのみの表示欠陥は残るものの、このライン全て
のセグメントの表示欠陥を解消していた。しかしなが
ら、ゲートライン（16）…の短絡箇所の左右を切断し、
FETのゲート電極（17）を孤立させたとしても、ドレイ
ンライン（14）とゲート電極（17）が短絡している為
に、映像信号がこのドレインライン（14）からゲート電
極（17）に流れ込んでしまい、FETのゲートがONした状
態となる。従つてドレインライン（14）から、ソース電
極（15）へ映像信号が、本来のゲートライン（16）にOF
F電圧が印加されている場合にもかかわらず流れ込んで
しまい、実際のTV表示をした場合には画面の変化に無関
係にONした状態になつてしまう不都合があつた。例え
ば、TN型白黒TV表示の場合（偏光板クロスニコル）に
は、白地に短絡修正点が黒いドットで表われてしまう。
又、TN型カラーTV表示の場合（偏光板平行ニコル）には
黒地に短絡修正点のカラーフイルターの色が発色した見
づらい状態になつていた。
（ハ） 発明が解決しようとする問題点 本発明は、上述の点に鑑みなされたものであり、ドット
状の表示欠陥を視覚的に軽減できるドレイン−ゲートの
短絡部の修正法を提供するものである。
状の表示欠陥を視覚的に軽減できるドレイン−ゲートの
短絡部の修正法を提供するものである。
（ニ） 問題点を解決する為の手段 本発明の表示欠点修正法は表示装置のドレインラインと
ゲートラインの短絡箇所のゲートラインを切断すると共
にスイッチングトランジスタと表示セグメント電極との
結合部を切断するものである。
ゲートラインの短絡箇所のゲートラインを切断すると共
にスイッチングトランジスタと表示セグメント電極との
結合部を切断するものである。
（ホ） 作用 本発明の表示欠点修正法によれば、ゲートラインとドレ
インラインとが短絡した箇所のFETがゲートラインから
分離されると共に、該FETと表示セグメント電極とが分
離されるので、表示セグメント電極にはゲートラインの
信号ばかりか、ドレインラインの信号も印加されず、点
欠点が目立たなくなる （ヘ） 実施例 第１図に本発明の表示欠点修正法を用いた液晶表示装置
を示す。同図に於いて、第３図（ａ）の従来装置と同じ
箇所には第３図（ａ）と同一符号を付している。本発明
の表示欠点修正法は、ドレインライン（14）とゲートラ
イン（16）との短絡（Ｆ）事故が生じたFETに対して、
ゲートラインの両端部からゲートライン信号を供給し、
その左右２箇所（ｃ）（ｃ）でゲートライン（16）をレ
ーザービームにて切断する点では、第３図（ａ）の従来
法と同様であり、従来法と異なる所は該FETのソース電
極（15）と透明電極（11）との結合箇所（Ａ）で透明電
極（11）を同じくレーザビームにて切断した点にある。
即ち、上述の如く、（ｃ）（ｃ）箇所でゲートライン
（16）を切断する事によつて、このゲートライン（16）
とドレインライン（14）との短絡は防止され、さらに
は、（Ａ）箇所で透明電極（11）を切断する事によつ
て、表示セグメントとなるこの透明電極（11）に対する
信号の印加が回避される。
インラインとが短絡した箇所のFETがゲートラインから
分離されると共に、該FETと表示セグメント電極とが分
離されるので、表示セグメント電極にはゲートラインの
信号ばかりか、ドレインラインの信号も印加されず、点
欠点が目立たなくなる （ヘ） 実施例 第１図に本発明の表示欠点修正法を用いた液晶表示装置
を示す。同図に於いて、第３図（ａ）の従来装置と同じ
箇所には第３図（ａ）と同一符号を付している。本発明
の表示欠点修正法は、ドレインライン（14）とゲートラ
イン（16）との短絡（Ｆ）事故が生じたFETに対して、
ゲートラインの両端部からゲートライン信号を供給し、
その左右２箇所（ｃ）（ｃ）でゲートライン（16）をレ
ーザービームにて切断する点では、第３図（ａ）の従来
法と同様であり、従来法と異なる所は該FETのソース電
極（15）と透明電極（11）との結合箇所（Ａ）で透明電
極（11）を同じくレーザビームにて切断した点にある。
即ち、上述の如く、（ｃ）（ｃ）箇所でゲートライン
（16）を切断する事によつて、このゲートライン（16）
とドレインライン（14）との短絡は防止され、さらに
は、（Ａ）箇所で透明電極（11）を切断する事によつ
て、表示セグメントとなるこの透明電極（11）に対する
信号の印加が回避される。
又、第２図の本発明実施例に於いては、ドレインライン
（14）とゲートライン（16）との交差箇所に於いて、ゲ
ートライン（16）にさらにバイパスライン（19）を共存
せしめた液晶表示装置に本発明が採用されている。この
場合、ゲートライン（16）とバイパスライン（19）との
いずれかがドレインライン（14）と短絡（Ｆ）し、この
短絡した方のライン（16）又は（19）の一方をその両端
部（ｃ）（ｃ）で切断しても、他方のライン（19）又は
（16）にてゲートライン（16）の電気的な接続は維持さ
れるのである。
（14）とゲートライン（16）との交差箇所に於いて、ゲ
ートライン（16）にさらにバイパスライン（19）を共存
せしめた液晶表示装置に本発明が採用されている。この
場合、ゲートライン（16）とバイパスライン（19）との
いずれかがドレインライン（14）と短絡（Ｆ）し、この
短絡した方のライン（16）又は（19）の一方をその両端
部（ｃ）（ｃ）で切断しても、他方のライン（19）又は
（16）にてゲートライン（16）の電気的な接続は維持さ
れるのである。
上述の如き本発明の表示欠点修正方法を採用すれば、TN
型白黒TV表示の場合でも修正箇所の表示点は映像信号に
関係なく全くONしない状態となる。TN型カラーTV表示も
同様である。
型白黒TV表示の場合でも修正箇所の表示点は映像信号に
関係なく全くONしない状態となる。TN型カラーTV表示も
同様である。
（ト） 発明の効果 本発明の表示欠点修正法によれば、従来、短絡事故を生
じたFETに対してそのゲートラインを切断していただけ
の修正法によつて生じていたドレインラインの信号の表
示セグメント電極への回り込みを皆無とできる。従つ
て。従来修正法では欠陥表示点に本来の表示とは無関係
な表示が行なわれる惧れがあつたが、本発明修正法で
は、欠陥表示点の表示をあたかも無くなったようにして
点欠点による画質の劣化が視覚的に軽減でき、従来法に
比べて表示画像の大巾な向上が望める。
じたFETに対してそのゲートラインを切断していただけ
の修正法によつて生じていたドレインラインの信号の表
示セグメント電極への回り込みを皆無とできる。従つ
て。従来修正法では欠陥表示点に本来の表示とは無関係
な表示が行なわれる惧れがあつたが、本発明修正法で
は、欠陥表示点の表示をあたかも無くなったようにして
点欠点による画質の劣化が視覚的に軽減でき、従来法に
比べて表示画像の大巾な向上が望める。
第１図は本発明の表示欠点の修正法を採用した液晶表示
装置の要部平面図、第２図は本発明法を用いた他の実施
例の液晶表示装置の要部平面図、第３図（ａ）及び
（ｂ）は従来法を用いた液晶表示装置の要部平面図及び
断面図である。 （11）……透明電極、（13）……アモルフアスシリコン
膜、（14）……ドレインライン、（16）……ソース電
極、（16）……ゲートライン、（17）……ゲート電極、
（19）……バイパスライン。
装置の要部平面図、第２図は本発明法を用いた他の実施
例の液晶表示装置の要部平面図、第３図（ａ）及び
（ｂ）は従来法を用いた液晶表示装置の要部平面図及び
断面図である。 （11）……透明電極、（13）……アモルフアスシリコン
膜、（14）……ドレインライン、（16）……ソース電
極、（16）……ゲートライン、（17）……ゲート電極、
（19）……バイパスライン。
Claims (1)
- 【請求項１】並列配置された複数本のゲートラインと、
該ゲートライン上に層間絶縁膜を介して並列配置された
複数本のドレインラインとが交差し、このマトリクス状
の各交差点にて前記ゲートラインに接続されたゲート電
極が備えられたFETからなるスイッチングトランジスタ
を構成してなり、該各トランジスタのソース側に表示セ
グメント電極を結合し、該表示セグメント電極と共通電
極との間に液晶を挟持した表示装置の表示欠点修正法に
於いて、前記スイッチングトランジスタの有る箇所の前
記ゲートラインと前記ドレインラインとが交差部で短絡
した場合、前記スイッチングトランジスタが連なる前記
ゲートラインを、前記ゲート電極と前記交差部とが連続
して含まれる領域外でかつ前記ドレインラインを挟んだ
二箇所で切断すると共に、前記ゲート電極に接続されて
いる前記スイッチングトランジスタと前記表示セグメン
ト電極との結合部を切断する事を特徴とした表示装置の
表示欠点修正法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60233812A JPH0774940B2 (ja) | 1985-10-18 | 1985-10-18 | 表示装置の表示欠点修正法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60233812A JPH0774940B2 (ja) | 1985-10-18 | 1985-10-18 | 表示装置の表示欠点修正法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6292994A JPS6292994A (ja) | 1987-04-28 |
| JPH0774940B2 true JPH0774940B2 (ja) | 1995-08-09 |
Family
ID=16960965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60233812A Expired - Lifetime JPH0774940B2 (ja) | 1985-10-18 | 1985-10-18 | 表示装置の表示欠点修正法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0774940B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4674453B2 (ja) * | 2004-08-27 | 2011-04-20 | ソニー株式会社 | 素子接続配線、画像表示装置及び配線切断方法 |
| JP5245879B2 (ja) | 2008-03-26 | 2013-07-24 | ソニー株式会社 | 画像表示装置及び短絡事故の修復方法 |
| TWI453910B (zh) | 2009-02-04 | 2014-09-21 | Sony Corp | Image display device and repair method of short circuit accident |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58178321A (ja) * | 1982-04-13 | 1983-10-19 | Seiko Epson Corp | 電気光学装置 |
-
1985
- 1985-10-18 JP JP60233812A patent/JPH0774940B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6292994A (ja) | 1987-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW473624B (en) | Liquid crystal display | |
| US6654075B1 (en) | Liquid crystal display device and method for fabricating the same | |
| US6864937B2 (en) | In-plane switching mode liquid crystal display device with peripheral circuit lines for shielding | |
| JP4342696B2 (ja) | 液晶パネルの欠陥修正方法 | |
| JP4030178B2 (ja) | アクティブマトリクス型表示装置 | |
| KR100342123B1 (ko) | 액정 디스플레이 패널 | |
| JPH0774940B2 (ja) | 表示装置の表示欠点修正法 | |
| KR100476623B1 (ko) | 액정표시장치 | |
| JPH06208138A (ja) | 液晶表示基板 | |
| JPH1073844A (ja) | 液晶表示装置 | |
| JPH0419530Y2 (ja) | ||
| JPH05251700A (ja) | 薄膜電界効果型トランジスタ | |
| JPH0370209B2 (ja) | ||
| KR950002289B1 (ko) | 액정 표시장치 | |
| JPH03212620A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2845487B2 (ja) | アクティブマトリックス型液晶表示素子 | |
| JPH09179096A (ja) | アクティブマトリックス型液晶表示パネル | |
| JPH05249488A (ja) | アクティブマトリックス型液晶表示装置 | |
| KR20020054913A (ko) | 액정표시장치와 그 제조방법 | |
| JPH11202362A (ja) | 液晶表示装置 | |
| JPH0414090A (ja) | アクティブマトリクス型表示装置 | |
| JPH0980475A (ja) | 液晶表示素子およびその製造方法 | |
| JPH1090712A (ja) | 液晶表示装置 | |
| JP3209940B2 (ja) | 液晶表示装置 | |
| Yamano et al. | The 5-inch size full color liquid crystal television addressed by amorphous silicon thin film transistors |