JPH05249488A - アクティブマトリックス型液晶表示装置 - Google Patents
アクティブマトリックス型液晶表示装置Info
- Publication number
- JPH05249488A JPH05249488A JP4932992A JP4932992A JPH05249488A JP H05249488 A JPH05249488 A JP H05249488A JP 4932992 A JP4932992 A JP 4932992A JP 4932992 A JP4932992 A JP 4932992A JP H05249488 A JPH05249488 A JP H05249488A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel
- electrode
- gate line
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 比較的簡単な作業で輝点となる点欠陥を、周
囲の液晶に悪影響を与えずに除去することができるアク
ティブマトリックス型液晶表示装置を提供する。 【構成】 製造時において、欠陥ＴＦＴの画素が発見さ
れた場合、その画素電極７がゲートライン２と電気的に
接続される。ゲートライン２と画素電極７の接続は、ゲ
ート電極４の延長部４ａ又はゲートライン２の枝部を画
素電極７の下までのばし、欠陥を有する画素について、
その画素電極７と延長部４ａ又は枝部との重なり部分の
みを、レーザ光等で熱溶融させて接続する。
囲の液晶に悪影響を与えずに除去することができるアク
ティブマトリックス型液晶表示装置を提供する。 【構成】 製造時において、欠陥ＴＦＴの画素が発見さ
れた場合、その画素電極７がゲートライン２と電気的に
接続される。ゲートライン２と画素電極７の接続は、ゲ
ート電極４の延長部４ａ又はゲートライン２の枝部を画
素電極７の下までのばし、欠陥を有する画素について、
その画素電極７と延長部４ａ又は枝部との重なり部分の
みを、レーザ光等で熱溶融させて接続する。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ（以
下ＴＦＴと略称する）を各画素毎に設置してスイッチン
グ動作させ、画像を表示するをアクティブマトリックス
型液晶表示装置に関する。
下ＴＦＴと略称する）を各画素毎に設置してスイッチン
グ動作させ、画像を表示するをアクティブマトリックス
型液晶表示装置に関する。
【０００２】
【従来の技術】この種のアクティブマトリックス型液晶
表示装置は、基本的には、一方のガラス基板上にゲート
ラインとソースラインがマトリックス状に配設され、そ
れらの交差位置にＴＦＴ及び画素電極を設けてアレイ基
板が形成され、他方のガラス基板上に共通電極を形成し
た対向基板が形成され、アレイ基板と対向基板の上面に
配向膜を形成し、間隙をおいて平行に貼り合せたアレイ
基板と対向基板の間に液晶を封入して構成される。
表示装置は、基本的には、一方のガラス基板上にゲート
ラインとソースラインがマトリックス状に配設され、そ
れらの交差位置にＴＦＴ及び画素電極を設けてアレイ基
板が形成され、他方のガラス基板上に共通電極を形成し
た対向基板が形成され、アレイ基板と対向基板の上面に
配向膜を形成し、間隙をおいて平行に貼り合せたアレイ
基板と対向基板の間に液晶を封入して構成される。
【０００３】液晶表示装置を駆動する場合、各画素毎に
配置されたＴＦＴをスイッチング動作させて、各画素電
極と対向電極間に印加する電圧を制御して行うが、一般
に、ＴＦＴをオフ制御したとき、各画素はバックライト
からの光を透過させ、ＴＦＴをオン制御したとき、各画
素はバックライトからの光を遮光するように画面表示が
行われる。
配置されたＴＦＴをスイッチング動作させて、各画素電
極と対向電極間に印加する電圧を制御して行うが、一般
に、ＴＦＴをオフ制御したとき、各画素はバックライト
からの光を透過させ、ＴＦＴをオン制御したとき、各画
素はバックライトからの光を遮光するように画面表示が
行われる。
【０００４】このため、各画素毎に配置された多くのＴ
ＦＴの極一部に断線欠陥等があった場合、駆動時でも、
欠陥ＴＦＴがオフのままとなり、バックライトを通過さ
せるため、その部分が常に輝点として現れ、非常に目立
つ点欠陥が生じる。
ＦＴの極一部に断線欠陥等があった場合、駆動時でも、
欠陥ＴＦＴがオフのままとなり、バックライトを通過さ
せるため、その部分が常に輝点として現れ、非常に目立
つ点欠陥が生じる。
【０００５】
【発明が解決しようとする課題】そこで、従来、液晶表
示装置の製造段階において、この種の点欠陥が現れた場
合、点欠陥部のアレイ基板上おける画素電極全体を、レ
ーザ光等の照射によって除去し、輝点となる点欠陥を暗
点とすることが提案されている（特開平２−１２７６１
４号公報等参照）。
示装置の製造段階において、この種の点欠陥が現れた場
合、点欠陥部のアレイ基板上おける画素電極全体を、レ
ーザ光等の照射によって除去し、輝点となる点欠陥を暗
点とすることが提案されている（特開平２−１２７６１
４号公報等参照）。
【０００６】しかし、従来のこの方法は、点欠陥をとな
る画素電極全体をレーザ光等の照射によって熱溶融し除
去するため、画素が大形のものや画素の形状が複雑なも
のでは、レーザ光により画素電極全体を除去する作業
は、熟練技術と共に多くの時間を必要とし、作業効率が
低下する問題があった。また、画素電極全体という比較
的広い範囲にレーザ光を長時間照射して画素電極を熱溶
融させるため、溶融時に液晶パネル内に発生するガスが
周囲の液晶内に侵入し、液晶分子の配列動作を悪化させ
たり、表示画面上にシミを発生させる問題があった。
る画素電極全体をレーザ光等の照射によって熱溶融し除
去するため、画素が大形のものや画素の形状が複雑なも
のでは、レーザ光により画素電極全体を除去する作業
は、熟練技術と共に多くの時間を必要とし、作業効率が
低下する問題があった。また、画素電極全体という比較
的広い範囲にレーザ光を長時間照射して画素電極を熱溶
融させるため、溶融時に液晶パネル内に発生するガスが
周囲の液晶内に侵入し、液晶分子の配列動作を悪化させ
たり、表示画面上にシミを発生させる問題があった。
【０００７】本発明は、上記の点に鑑みてなされたもの
で、その目的とするところは、比較的簡単な作業で輝点
となる点欠陥を、周囲の液晶に悪影響を与えずに除去す
ることができるアクティブマトリックス型液晶表示装置
を提供することである。
で、その目的とするところは、比較的簡単な作業で輝点
となる点欠陥を、周囲の液晶に悪影響を与えずに除去す
ることができるアクティブマトリックス型液晶表示装置
を提供することである。
【０００８】
【課題を解決するための手段】本発明の第一発明のアク
ティブマトリックス型液晶表示装置は、マトリックス状
に配設された各ゲートラインと各ソースラインとで囲ま
れる部分に多数の画素電極が配設されると共に、各ゲー
トラインと各ソースラインの各交差位置に多数の薄膜ト
ランジスタが配設されてなるアレイ基板と、共通電極を
形成した対向電極との間に液晶を封入してなるアクティ
ブマトリックス型液晶表示装置において、欠陥を有する
画素部分の画素電極が前記ゲートラインと電気的に接続
されていることを特徴とする。
ティブマトリックス型液晶表示装置は、マトリックス状
に配設された各ゲートラインと各ソースラインとで囲ま
れる部分に多数の画素電極が配設されると共に、各ゲー
トラインと各ソースラインの各交差位置に多数の薄膜ト
ランジスタが配設されてなるアレイ基板と、共通電極を
形成した対向電極との間に液晶を封入してなるアクティ
ブマトリックス型液晶表示装置において、欠陥を有する
画素部分の画素電極が前記ゲートラインと電気的に接続
されていることを特徴とする。
【０００９】また、第二発明のアクティブマトリックス
型液晶表示装置は、マトリックス状に配設された各ゲー
トラインと各ソースラインとで囲まれる部分に多数の画
素電極が配設されると共に、各ゲートラインと各ソース
ラインの各交差位置に多数の薄膜トランジスタが配設さ
れてなるアレイ基板と、共通電極を形成した対向電極と
の間に液晶を封入してなるアクティブマトリックス型液
晶表示装置において、各ゲートライン又はソースライン
に沿って欠陥用給電線が配設され、欠陥用給電線が欠陥
を有する画素部分の画素電極に接続されていることを特
徴とする。
型液晶表示装置は、マトリックス状に配設された各ゲー
トラインと各ソースラインとで囲まれる部分に多数の画
素電極が配設されると共に、各ゲートラインと各ソース
ラインの各交差位置に多数の薄膜トランジスタが配設さ
れてなるアレイ基板と、共通電極を形成した対向電極と
の間に液晶を封入してなるアクティブマトリックス型液
晶表示装置において、各ゲートライン又はソースライン
に沿って欠陥用給電線が配設され、欠陥用給電線が欠陥
を有する画素部分の画素電極に接続されていることを特
徴とする。
【００１０】
【作用・効果】第一発明のアクティブマトリックス型液
晶表示装置では、駆動時、ゲートラインに走査信号電圧
が印加されるが、断線欠陥等でオフしたままのＴＦＴの
画素電極にもゲートラインからの電圧が印加され、その
画素電極と対向電極間の電位差によって、その画素の液
晶が駆動され、欠陥によって輝点となるはずの画素が暗
点表示され、欠陥としての輝点は現れない。
晶表示装置では、駆動時、ゲートラインに走査信号電圧
が印加されるが、断線欠陥等でオフしたままのＴＦＴの
画素電極にもゲートラインからの電圧が印加され、その
画素電極と対向電極間の電位差によって、その画素の液
晶が駆動され、欠陥によって輝点となるはずの画素が暗
点表示され、欠陥としての輝点は現れない。
【００１１】また、製造時におけるゲートラインと画素
電極との接続は、ゲートラインの延長部を画素電極の下
までのばし、欠陥を有する画素について、その画素電極
と延長部との重なり部分のみを、レーザ光等で熱溶融さ
せて接続すればよいため、比較的簡単に作業を行うこと
ができ、周囲の液晶に悪影響を与えることが少ない。
電極との接続は、ゲートラインの延長部を画素電極の下
までのばし、欠陥を有する画素について、その画素電極
と延長部との重なり部分のみを、レーザ光等で熱溶融さ
せて接続すればよいため、比較的簡単に作業を行うこと
ができ、周囲の液晶に悪影響を与えることが少ない。
【００１２】第二発明のアクティブマトリックス型液晶
表示装置では、駆動時、各ゲートライン又はソースライ
ンに沿って配設された欠陥用給電線に、所定の電圧を印
加する。このため、欠陥を持つＴＦＴの画素電極には、
欠陥用給電線を介して電圧が印加され、その画素電極と
対向電極間の電位差によって、その画素の液晶が駆動さ
れ、欠陥によって輝点となるはずの画素が暗点表示さ
れ、欠陥としての輝点は現れない。
表示装置では、駆動時、各ゲートライン又はソースライ
ンに沿って配設された欠陥用給電線に、所定の電圧を印
加する。このため、欠陥を持つＴＦＴの画素電極には、
欠陥用給電線を介して電圧が印加され、その画素電極と
対向電極間の電位差によって、その画素の液晶が駆動さ
れ、欠陥によって輝点となるはずの画素が暗点表示さ
れ、欠陥としての輝点は現れない。
【００１３】また、製造時における欠陥用給電線と画素
電極との接続は、欠陥用給電線の延長部を画素電極の下
までのばし、欠陥を有する画素について、その画素電極
と延長部との重なり部分のみを、レーザ光等で熱溶融さ
せて接続すればよいため、比較的簡単に作業を行うこと
ができ、周囲の液晶に悪影響を与えることが少ない。
電極との接続は、欠陥用給電線の延長部を画素電極の下
までのばし、欠陥を有する画素について、その画素電極
と延長部との重なり部分のみを、レーザ光等で熱溶融さ
せて接続すればよいため、比較的簡単に作業を行うこと
ができ、周囲の液晶に悪影響を与えることが少ない。
【００１４】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
する。
【００１５】図１〜図５は上記第一発明の実施例を示
し、図１はアクティブマトリックス型液晶表示装置にお
けるアレイ基板１０の概略平面図を示している。１はソ
ースライン、２はゲートラインであり、ガラス基板８上
にマトリックス状に配設される。ソースライン１は例え
ばアルミニウム、ゲートライン２はクロム等の金属を用
いて、スパッタリング法及びホトリソグラフィー法等に
より形成され、ソースライン１とゲートライン２の交差
位置に、ａ−Ｓｉ等の絶縁層１３が介挿される。
し、図１はアクティブマトリックス型液晶表示装置にお
けるアレイ基板１０の概略平面図を示している。１はソ
ースライン、２はゲートラインであり、ガラス基板８上
にマトリックス状に配設される。ソースライン１は例え
ばアルミニウム、ゲートライン２はクロム等の金属を用
いて、スパッタリング法及びホトリソグラフィー法等に
より形成され、ソースライン１とゲートライン２の交差
位置に、ａ−Ｓｉ等の絶縁層１３が介挿される。
【００１６】各ソースライン１とゲートライン２の各々
の交差位置にはＴＦＴ６が配置され、各ソースライン１
とゲートライン２が囲む各々の領域にはＩＴＯ等により
画素電極７が形成される。
の交差位置にはＴＦＴ６が配置され、各ソースライン１
とゲートライン２が囲む各々の領域にはＩＴＯ等により
画素電極７が形成される。
【００１７】ＴＦＴ６は、図２の断面図に示すように、
ガラス基板８上にゲート電極４がクロム等の金属により
ゲートライン２と接続して形成され、ゲート電極４上に
窒化ケイ素等の絶縁膜１２が形成され、絶縁膜１２上に
活性層９がａ−Ｓｉ等により形成され、その上にｎ型ａ
−Ｓｉ等のドーピング層１４が形成される。そして、ド
ーピング層１４の上にソース電極３及びドレイン電極５
がアルミニウム等により形成され、ソース電極３はソー
スライン１に、ドレイン電極５は画素電極７に接続され
る。
ガラス基板８上にゲート電極４がクロム等の金属により
ゲートライン２と接続して形成され、ゲート電極４上に
窒化ケイ素等の絶縁膜１２が形成され、絶縁膜１２上に
活性層９がａ−Ｓｉ等により形成され、その上にｎ型ａ
−Ｓｉ等のドーピング層１４が形成される。そして、ド
ーピング層１４の上にソース電極３及びドレイン電極５
がアルミニウム等により形成され、ソース電極３はソー
スライン１に、ドレイン電極５は画素電極７に接続され
る。
【００１８】さらに、ＴＦＴ６のゲート電極４には延長
部４ａが設けられ、その延長部４ａが、図３に示すよう
に画素電極７の下側に入り込み、延長部４ａと画素電極
７の間に上記の絶縁膜１２が介挿される。
部４ａが設けられ、その延長部４ａが、図３に示すよう
に画素電極７の下側に入り込み、延長部４ａと画素電極
７の間に上記の絶縁膜１２が介挿される。
【００１９】このように形成されたアレイ基板１０の表
面には、窒化ケイ素等の保護膜１１が画素電極７を除く
部分に形成され、さらに、ポリイミド等からなる配向膜
１６が形成され、一方、アレイ基板１０と対向して配設
される対向基板（図示せず）は、別のガラス基板上にＩ
ＴＯ等からなる共通電極を形成し、その表面に配向膜を
形成して構成される。
面には、窒化ケイ素等の保護膜１１が画素電極７を除く
部分に形成され、さらに、ポリイミド等からなる配向膜
１６が形成され、一方、アレイ基板１０と対向して配設
される対向基板（図示せず）は、別のガラス基板上にＩ
ＴＯ等からなる共通電極を形成し、その表面に配向膜を
形成して構成される。
【００２０】そして、上記アレイ基板１０と対向基板の
表面（配向膜側）をラビング処理した後、アレイ基板１
０と対向基板が僅かな間隙をおいて平行に貼り合され、
その間に液晶が封入され、液晶パネルが形成される。
表面（配向膜側）をラビング処理した後、アレイ基板１
０と対向基板が僅かな間隙をおいて平行に貼り合され、
その間に液晶が封入され、液晶パネルが形成される。
【００２１】その後、液晶パネルの各ソースライン１と
ゲートライン２に駆動回路が接続され、各ソースライン
１に交流駆動信号を供給し、ゲートライン２に走査信号
を供給して、液晶パネルの検査を行う。
ゲートライン２に駆動回路が接続され、各ソースライン
１に交流駆動信号を供給し、ゲートライン２に走査信号
を供給して、液晶パネルの検査を行う。
【００２２】ＴＦＴに断線欠陥等がある場合、駆動時で
もそのＴＦＴはオフしたままとなり、その画素の液晶は
駆動されない。検査時に、このような欠陥ＴＦＴが発見
されると、欠陥ＴＦＴを有する画素については、画素電
極７とゲート電極４の延長部４ａとの重なり部分に、レ
ーザ光を照射し、画素電極７とその下の絶縁膜１２の一
部を熱溶融させる。
もそのＴＦＴはオフしたままとなり、その画素の液晶は
駆動されない。検査時に、このような欠陥ＴＦＴが発見
されると、欠陥ＴＦＴを有する画素については、画素電
極７とゲート電極４の延長部４ａとの重なり部分に、レ
ーザ光を照射し、画素電極７とその下の絶縁膜１２の一
部を熱溶融させる。
【００２３】これによって、欠陥ＴＦＴを有する画素で
は、画素電極７の一部がその下の延長部４ａに当接し、
画素電極７とゲート電極４とが電気的に接続される。こ
のときの作業は、レーザ光を画素電極７と延長部４ａと
の重なり部分にのみ照射して溶融させればよいため、従
来の画素電極全体を除去する作業に比べ、比較的簡単に
作業を行うことができ、また、ガスの発生も少なく、周
囲の液晶に与える悪影響も少ない。
は、画素電極７の一部がその下の延長部４ａに当接し、
画素電極７とゲート電極４とが電気的に接続される。こ
のときの作業は、レーザ光を画素電極７と延長部４ａと
の重なり部分にのみ照射して溶融させればよいため、従
来の画素電極全体を除去する作業に比べ、比較的簡単に
作業を行うことができ、また、ガスの発生も少なく、周
囲の液晶に与える悪影響も少ない。
【００２４】このように製造された液晶表示装置は、ソ
ースライン１に交流駆動信号を供給し、ゲートライン２
に走査信号を供給して駆動されるが、ゲートライン２の
電圧が、ゲート電極４とその延長部４ａを通して欠陥Ｔ
ＦＴを有する画素の画素電極７にも印加され、その画素
電極７と対向電極間の電位差によって、その画素の液晶
が駆動され、欠陥によって輝点となるはずの画素が暗点
表示され、欠陥としての輝点は現れない。
ースライン１に交流駆動信号を供給し、ゲートライン２
に走査信号を供給して駆動されるが、ゲートライン２の
電圧が、ゲート電極４とその延長部４ａを通して欠陥Ｔ
ＦＴを有する画素の画素電極７にも印加され、その画素
電極７と対向電極間の電位差によって、その画素の液晶
が駆動され、欠陥によって輝点となるはずの画素が暗点
表示され、欠陥としての輝点は現れない。
【００２５】なお、欠陥ＴＦＴを有する画素について
は、上記のようにゲートライン２と画素電極７を接続す
ればよいから、図５に示すように、ゲートライン２の一
部に枝部２ａを設け、上記延長部４ａと同様に枝部２ａ
を画素電極７の下側までのばし、その重なり部分をレー
ザ光により接続することもできる。
は、上記のようにゲートライン２と画素電極７を接続す
ればよいから、図５に示すように、ゲートライン２の一
部に枝部２ａを設け、上記延長部４ａと同様に枝部２ａ
を画素電極７の下側までのばし、その重なり部分をレー
ザ光により接続することもできる。
【００２６】図６、図７は第二発明の実施例を示してい
る。図６のアレイ基板は、ソースライン１とゲートライ
ン２がマトリック状に配置され、その交差位置にＴＦＴ
６が配設される点で、基本的には上記と同様の構造であ
るが、欠陥ＴＦＴの画素電極７に給電するための欠陥用
給電線（例えばクロム）１４がゲートライン１に沿って
配設される。
る。図６のアレイ基板は、ソースライン１とゲートライ
ン２がマトリック状に配置され、その交差位置にＴＦＴ
６が配設される点で、基本的には上記と同様の構造であ
るが、欠陥ＴＦＴの画素電極７に給電するための欠陥用
給電線（例えばクロム）１４がゲートライン１に沿って
配設される。
【００２７】また、欠陥用給電線１４の一部に枝部１４
ａが設けられ、その枝部１４ａが画素電極７の下側まで
のび、その先端が絶縁層を介して画素電極７の下側に位
置している。なお、欠陥用給電線１４とソースライン１
の交差位置、及び枝部１４ａとゲートライン２の交差位
置にはａ−Ｓｉ等の絶縁層１３が介挿される。
ａが設けられ、その枝部１４ａが画素電極７の下側まで
のび、その先端が絶縁層を介して画素電極７の下側に位
置している。なお、欠陥用給電線１４とソースライン１
の交差位置、及び枝部１４ａとゲートライン２の交差位
置にはａ−Ｓｉ等の絶縁層１３が介挿される。
【００２８】このアレイ基板を用いた液晶パネルについ
ても、その製造時、上記と同様に、駆動検査を行った
際、断線等の欠陥ＴＦＴが発見された場合、その欠陥Ｔ
ＦＴを有する画素について、画素電極７と枝部１４ａと
の重なり部分に、レーザ光を照射し、画素電極７とその
下の絶縁膜１２の一部を熱溶融させる。これにより、画
素電極７の一部がその下の枝部１４ａに当接し、画素電
極７と欠陥用給電線１４とが電気的に接続される。
ても、その製造時、上記と同様に、駆動検査を行った
際、断線等の欠陥ＴＦＴが発見された場合、その欠陥Ｔ
ＦＴを有する画素について、画素電極７と枝部１４ａと
の重なり部分に、レーザ光を照射し、画素電極７とその
下の絶縁膜１２の一部を熱溶融させる。これにより、画
素電極７の一部がその下の枝部１４ａに当接し、画素電
極７と欠陥用給電線１４とが電気的に接続される。
【００２９】このときの作業も、上記と同様に、レーザ
光を画素電極７と枝１４ａとの重なり部分にのみ照射し
て溶融させればよいため、従来の画素電極全体を除去す
る作業に比べ、比較的簡単に作業を行うことができ、ま
た、ガスの発生も少なく、周囲の液晶に与える悪影響も
少ない。
光を画素電極７と枝１４ａとの重なり部分にのみ照射し
て溶融させればよいため、従来の画素電極全体を除去す
る作業に比べ、比較的簡単に作業を行うことができ、ま
た、ガスの発生も少なく、周囲の液晶に与える悪影響も
少ない。
【００３０】このような液晶表示装置は、ソースライン
１に交流駆動信号を供給し、ゲートライン２に走査信号
を供給すると共に、欠陥用給電線１４に所定の電圧を印
加して駆動される。したがって、欠陥用給電線１４から
枝部１４ａを通して、欠陥ＴＦＴを有する画素の画素電
極７に電圧が印加され、その画素電極７と対向電極間の
電位差によって、その画素の液晶が駆動され、欠陥によ
って輝点となるはずの画素が暗点表示され、欠陥として
の輝点は現れない。
１に交流駆動信号を供給し、ゲートライン２に走査信号
を供給すると共に、欠陥用給電線１４に所定の電圧を印
加して駆動される。したがって、欠陥用給電線１４から
枝部１４ａを通して、欠陥ＴＦＴを有する画素の画素電
極７に電圧が印加され、その画素電極７と対向電極間の
電位差によって、その画素の液晶が駆動され、欠陥によ
って輝点となるはずの画素が暗点表示され、欠陥として
の輝点は現れない。
【００３１】上記の例では、欠陥用給電線１４をゲート
ライン２に沿って配設したが、図７に示すように、欠陥
用給電線１５をソースライン１に沿って配設することも
できる。この場合、欠陥用給電線１５から出した枝部１
５ａは、ソースライン１をジャンプして画素電極７の下
側に入り、欠陥ＴＦＴを有する画素については、その先
端が画素電極７に接続される。
ライン２に沿って配設したが、図７に示すように、欠陥
用給電線１５をソースライン１に沿って配設することも
できる。この場合、欠陥用給電線１５から出した枝部１
５ａは、ソースライン１をジャンプして画素電極７の下
側に入り、欠陥ＴＦＴを有する画素については、その先
端が画素電極７に接続される。
【図１】第一発明の実施例を示すアレイ基板の部分平面
図である。
図である。
【図２】図１のII−II拡大断面図である。
【図３】図１の III− III拡大断面図である。
【図４】画素電極７と延長部４ａを接続した状態の同拡
大断面図である。
大断面図である。
【図５】他の実施例の部分平面図である。
【図６】第二発明の実施例を示すアレイ基板の部分平面
図である。
図である。
【図７】他の実施例の部分平面図である。
１−ソースライン、２−ゲートライン、４ａ−延長部、
６−ＴＦＴ、７−画素電極、１０−アレイ基板、１４−
欠陥用給電線、１４−枝部。
６−ＴＦＴ、７−画素電極、１０−アレイ基板、１４−
欠陥用給電線、１４−枝部。
Claims (2)
- 【請求項１】 マトリックス状に配設された各ゲートラ
インと各ソースラインとで囲まれる部分に多数の画素電
極が配設されると共に、該各ゲートラインと各ソースラ
インの各交差位置に多数の薄膜トランジスタが配設され
てなるアレイ基板と、共通電極を形成した対向電極との
間に液晶を封入してなるアクティブマトリックス型液晶
表示装置において、 欠陥を有する画素部分の画素電極が前記ゲートラインと
電気的に接続されていることを特徴とするアクティブマ
トリックス型液晶表示装置。 - 【請求項２】 マトリックス状に配設された各ゲートラ
インと各ソースラインとで囲まれる部分に多数の画素電
極が配設されると共に、該各ゲートラインと各ソースラ
インの各交差位置に多数の薄膜トランジスタが配設され
てなるアレイ基板と、共通電極を形成した対向電極との
間に液晶を封入してなるアクティブマトリックス型液晶
表示装置において、 前記各ゲートライン又はソースラインに沿って欠陥用給
電線が配設され、該欠陥用給電線が欠陥を有する画素部
分の画素電極に接続されていることを特徴とするアクテ
ィブマトリックス型液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4932992A JPH05249488A (ja) | 1992-03-06 | 1992-03-06 | アクティブマトリックス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4932992A JPH05249488A (ja) | 1992-03-06 | 1992-03-06 | アクティブマトリックス型液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05249488A true JPH05249488A (ja) | 1993-09-28 |
Family
ID=12827952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4932992A Pending JPH05249488A (ja) | 1992-03-06 | 1992-03-06 | アクティブマトリックス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05249488A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004310110A (ja) * | 2003-04-08 | 2004-11-04 | Samsung Electronics Co Ltd | アレー基板及びこれを有する液晶表示装置 |
| KR100488924B1 (ko) * | 1997-06-27 | 2005-10-25 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시소자의제조방법 |
| US7916236B2 (en) | 2005-11-29 | 2011-03-29 | Mitsubishi Electric Corporation | Display device and method of repairing the same including transmitting and reflecting regions and an opaque conductive film below a connecting portion |
| US9508753B2 (en) | 2015-01-19 | 2016-11-29 | Mitsubishi Electric Corporation | Display apparatus |
| US10084014B2 (en) | 2016-03-18 | 2018-09-25 | Mitsubishi Electric Corporation | Array substrate for display apparatus, display apparatus, method for producing array substrate for display apparatus, and method for producing display apparatus |
-
1992
- 1992-03-06 JP JP4932992A patent/JPH05249488A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100488924B1 (ko) * | 1997-06-27 | 2005-10-25 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시소자의제조방법 |
| JP2004310110A (ja) * | 2003-04-08 | 2004-11-04 | Samsung Electronics Co Ltd | アレー基板及びこれを有する液晶表示装置 |
| JP4677198B2 (ja) * | 2003-04-08 | 2011-04-27 | 三星電子株式会社 | アレー基板及びこれを有する液晶表示装置 |
| US7916236B2 (en) | 2005-11-29 | 2011-03-29 | Mitsubishi Electric Corporation | Display device and method of repairing the same including transmitting and reflecting regions and an opaque conductive film below a connecting portion |
| US9508753B2 (en) | 2015-01-19 | 2016-11-29 | Mitsubishi Electric Corporation | Display apparatus |
| US10084014B2 (en) | 2016-03-18 | 2018-09-25 | Mitsubishi Electric Corporation | Array substrate for display apparatus, display apparatus, method for producing array substrate for display apparatus, and method for producing display apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101347846B1 (ko) | 박막 트랜지스터 기판, 이를 포함하는 액정표시장치 및이의 리페어 방법 | |
| KR101238337B1 (ko) | 어레이 기판 및 이를 갖는 액정표시장치 | |
| US20090284680A1 (en) | Liquid crystal display device and method for repairing broken lines thereof | |
| EP0456338A2 (en) | An active matrix display device and a method of manufacturing the same | |
| JPH04331922A (ja) | アクティブマトリクス表示装置 | |
| US6717648B2 (en) | Defect correcting method for liquid crystal panel | |
| US7671932B2 (en) | Active matrix substrate and pixel defect correcting method therefor | |
| KR100779013B1 (ko) | 액정표시장치의 게이트 라인 오픈 리페어 방법 | |
| KR970008352B1 (ko) | 능동액정표시장치 | |
| JP2001056652A (ja) | 表示装置お及びその修復方法 | |
| JPH05249488A (ja) | アクティブマトリックス型液晶表示装置 | |
| US5508591A (en) | Active matrix display device | |
| JPH0545034B2 (ja) | ||
| KR100806811B1 (ko) | 액정 표시 장치 및 이의 리페어 방법 | |
| KR20030075761A (ko) | 액정 패널 및 그 제조방법 | |
| JP5111072B2 (ja) | 液晶表示装置 | |
| JP4515659B2 (ja) | 液晶表示パネル | |
| JPH09230385A (ja) | アクティブマトリクス表示装置及びその欠陥修復方法 | |
| KR100552295B1 (ko) | 액정 표시 장치 및 그의 화소 결함 수리 방법 | |
| KR20080056830A (ko) | 액정표시장치 및 이의 리페어 방법 | |
| KR101192072B1 (ko) | 액정표시장치 | |
| KR950002289B1 (ko) | 액정 표시장치 | |
| KR100804322B1 (ko) | 박막 트랜지스터 액정표시장치 | |
| KR101302621B1 (ko) | 액정표시장치 및 그 리페어 방법 | |
| KR100469505B1 (ko) | 액정 표시장치 및 그 리페어 방법 |