JPH0774337A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH0774337A JPH0774337A JP5162918A JP16291893A JPH0774337A JP H0774337 A JPH0774337 A JP H0774337A JP 5162918 A JP5162918 A JP 5162918A JP 16291893 A JP16291893 A JP 16291893A JP H0774337 A JPH0774337 A JP H0774337A
- Authority
- JP
- Japan
- Prior art keywords
- poly
- ccd
- transfer
- gap
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012546 transfer Methods 0.000 claims abstract description 162
- 238000001444 catalytic combustion detection Methods 0.000 claims abstract description 139
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 113
- 239000002356 single layer Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000006243 chemical reaction Methods 0.000 claims abstract description 14
- 238000003860 storage Methods 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 238000003384 imaging method Methods 0.000 claims description 40
- 239000010410 layer Substances 0.000 claims description 40
- 229910021332 silicide Inorganic materials 0.000 claims description 40
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 34
- 239000010408 film Substances 0.000 description 166
- 238000000034 method Methods 0.000 description 63
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 33
- 229910052814 silicon oxide Inorganic materials 0.000 description 33
- 238000004519 manufacturing process Methods 0.000 description 32
- 238000001459 lithography Methods 0.000 description 29
- 230000008569 process Effects 0.000 description 24
- 229910052581 Si3N4 Inorganic materials 0.000 description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 18
- 230000015556 catabolic process Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 15
- 230000010363 phase shift Effects 0.000 description 15
- 238000005530 etching Methods 0.000 description 13
- 238000001020 plasma etching Methods 0.000 description 12
- 230000007547 defect Effects 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000012071 phase Substances 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000001947 vapour-phase growth Methods 0.000 description 5
- 238000010276 construction Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- -1 TaSi Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 水平CCDの転送効率を十分に高くすること
ができ、かつ転送電極間短絡を抑制することのできる固
体撮像装置を提供すること。 【構成】 半導体基板上に2次元的に配列された複数の
光電変換蓄積部と、これらの光電変換蓄積部から読み出
された信号電荷を垂直方向に転送する複数本の垂直CC
Dと、これらの垂直CCDで転送された信号電荷を受け
水平方向に転送する水平CCDとを備えた固体撮像装置
において、垂直CCDをポリSi膜12からなる単層ポ
リSi構造とし、垂直CCDをポリSi膜12,14か
らなる2層オーバラップポリSi構造とし、水平CCD
の転送電極間ギャップSを垂直CCDの転送電極間ギャ
ップRよりも小さく設計したことを特徴とする。
ができ、かつ転送電極間短絡を抑制することのできる固
体撮像装置を提供すること。 【構成】 半導体基板上に2次元的に配列された複数の
光電変換蓄積部と、これらの光電変換蓄積部から読み出
された信号電荷を垂直方向に転送する複数本の垂直CC
Dと、これらの垂直CCDで転送された信号電荷を受け
水平方向に転送する水平CCDとを備えた固体撮像装置
において、垂直CCDをポリSi膜12からなる単層ポ
リSi構造とし、垂直CCDをポリSi膜12,14か
らなる2層オーバラップポリSi構造とし、水平CCD
の転送電極間ギャップSを垂直CCDの転送電極間ギャ
ップRよりも小さく設計したことを特徴とする。
Description
【0001】
【産業上の利用分野】本発明は、CCDを用いた固体撮
像装置に係わり、特にCCDの電極構造の改良をはかっ
た固体撮像装置に関する。
像装置に係わり、特にCCDの電極構造の改良をはかっ
た固体撮像装置に関する。
【0002】
【従来の技術】近年、ビデオカメラや電子スチルカメラ
等の撮像デバイスとして、CCDを用いた固体撮像装置
が使用されている。この固体撮像装置は、入力した光を
信号電荷に変換して蓄積する光電変換蓄積部を2次元配
置し、蓄積された信号電荷を垂直CCD及び水平CCD
を通して取り出すものである。垂直CCD及び水平CC
Dの構造は、次のようになっている。
等の撮像デバイスとして、CCDを用いた固体撮像装置
が使用されている。この固体撮像装置は、入力した光を
信号電荷に変換して蓄積する光電変換蓄積部を2次元配
置し、蓄積された信号電荷を垂直CCD及び水平CCD
を通して取り出すものである。垂直CCD及び水平CC
Dの構造は、次のようになっている。
【0003】図23は従来の固体撮像装置の素子構造を
示す断面図であり、(a)は垂直CCD部、(b)は水
平CCD部を示している。図中の1はSi基板、2は第
1層ポリSi電極、3はシリコン酸化膜である。垂直C
CD及び水平CCDの各々の転送電極は、単層ポリSi
で構成されている。このように垂直転送電極,水平転送
電極共に単層ポリSi電極構造を用いた場合、転送電極
のギャップR,Sは通常リソグラフィの限界によって決
まる最小寸法と等しく設計されるので、水平CCDの転
送効率が悪くなり、ひいては水平CCDの駆動電圧の低
電圧化が困難である。
示す断面図であり、(a)は垂直CCD部、(b)は水
平CCD部を示している。図中の1はSi基板、2は第
1層ポリSi電極、3はシリコン酸化膜である。垂直C
CD及び水平CCDの各々の転送電極は、単層ポリSi
で構成されている。このように垂直転送電極,水平転送
電極共に単層ポリSi電極構造を用いた場合、転送電極
のギャップR,Sは通常リソグラフィの限界によって決
まる最小寸法と等しく設計されるので、水平CCDの転
送効率が悪くなり、ひいては水平CCDの駆動電圧の低
電圧化が困難である。
【0004】図24は従来の固体撮像装置の素子構造を
示す断面図であり、(a)は垂直CCD部、(b)は水
平CCD部を示している。図中の4は第2層ポリSi電
極である。垂直CCD及び水平CCDの各々の転送電極
は2層オーバラップポリSiで構成されている。このよ
うに垂直転送電極,水平転送電極共にオーバラップポリ
Si構造を用いるのは、転送電極間のギャップR,Sを
リソグラフィの限界によって決まる最小寸法よりも小さ
くして、転送電極間の転送効率、特に水平CCDの転送
効率を上げるためである。転送電極のギャップR,Sを
決めるのは、第1層ポリSiと第2層ポリSiの間の層
間絶縁膜であり、リソグラフィの限界によって決まる最
小寸法よりも小さい。
示す断面図であり、(a)は垂直CCD部、(b)は水
平CCD部を示している。図中の4は第2層ポリSi電
極である。垂直CCD及び水平CCDの各々の転送電極
は2層オーバラップポリSiで構成されている。このよ
うに垂直転送電極,水平転送電極共にオーバラップポリ
Si構造を用いるのは、転送電極間のギャップR,Sを
リソグラフィの限界によって決まる最小寸法よりも小さ
くして、転送電極間の転送効率、特に水平CCDの転送
効率を上げるためである。転送電極のギャップR,Sを
決めるのは、第1層ポリSiと第2層ポリSiの間の層
間絶縁膜であり、リソグラフィの限界によって決まる最
小寸法よりも小さい。
【0005】一般に、2層ポリSi構造においては、ポ
リSi間のギャップは一般に耐圧の悪いポリSiの酸化
膜である。このため、ポリSi間の短絡が発生し、初期
不良のほか、Bモード不良が多発し、固体撮像装置を用
いているビデオカメラやスチルカメラの信頼性低下の原
因となる。転送電極間ギャップは、電極形成プロセス及
び耐圧(リーク電流等)によって制限される最小ギャッ
プとなっていた。
リSi間のギャップは一般に耐圧の悪いポリSiの酸化
膜である。このため、ポリSi間の短絡が発生し、初期
不良のほか、Bモード不良が多発し、固体撮像装置を用
いているビデオカメラやスチルカメラの信頼性低下の原
因となる。転送電極間ギャップは、電極形成プロセス及
び耐圧(リーク電流等)によって制限される最小ギャッ
プとなっていた。
【0006】ところで、最近のカメラの小型化及び軽量
化のために、固体撮像装置の小型化が求められており、
将来的には光電変換蓄積部のサイズを現在の9μmセル
から5μmセル以下のセルへと微細化を進めていくこと
が求められている。このようなセルサイズの微細化に伴
い、さらに転送効率のより一層の向上をはかるため、転
送電極間ギャップは益々小さくなる傾向にある。
化のために、固体撮像装置の小型化が求められており、
将来的には光電変換蓄積部のサイズを現在の9μmセル
から5μmセル以下のセルへと微細化を進めていくこと
が求められている。このようなセルサイズの微細化に伴
い、さらに転送効率のより一層の向上をはかるため、転
送電極間ギャップは益々小さくなる傾向にある。
【0007】しかし、転送電極間ギャップが小さくなる
と、ポリSi間の短絡が発生し、歩留り低下の原因とな
る。上記のいずれの従来例においても、水平CCDの転
送電極間ギャップと垂直CCDのそれは同じである。そ
して、水平CCDに比べて垂直CCDはその面積が格段
に大きいため、ポリSi間の短絡は垂直CCDにおいて
発生する。
と、ポリSi間の短絡が発生し、歩留り低下の原因とな
る。上記のいずれの従来例においても、水平CCDの転
送電極間ギャップと垂直CCDのそれは同じである。そ
して、水平CCDに比べて垂直CCDはその面積が格段
に大きいため、ポリSi間の短絡は垂直CCDにおいて
発生する。
【0008】また、CCDの転送電極として低抵抗化の
ために、ポリSiとシリサイドを積層したポリサイド構
造を用いる方法があるが、この場合、シリサイドとポリ
Siで転送電極のギャップは同じとなっている。通常、
転送電極のパターンをエッチングで形成した後、耐圧向
上のために後酸化を行うが、シリサイドの酸化膜はポリ
Siの酸化膜よりも耐圧が低いため、転送電極間の耐圧
が低くなり歩留りが低下するという問題があった。
ために、ポリSiとシリサイドを積層したポリサイド構
造を用いる方法があるが、この場合、シリサイドとポリ
Siで転送電極のギャップは同じとなっている。通常、
転送電極のパターンをエッチングで形成した後、耐圧向
上のために後酸化を行うが、シリサイドの酸化膜はポリ
Siの酸化膜よりも耐圧が低いため、転送電極間の耐圧
が低くなり歩留りが低下するという問題があった。
【0009】
【発明が解決しようとする課題】このように従来、CC
Dの転送効率を向上させるために転送電極間ギャップを
小さくすると、ポリSi間の短絡が発生するため、転送
電極間ギャップは電極形成プロセス及び耐圧(リーク電
流等)によって制限される最小ギャップとなっている。
そして、これがCCD(特に水平CCD)の転送効率向
上を妨げる要因となっていた。また、CCDの転送電極
にポリサイド構造を用いた場合、シリサイドの酸化膜の
耐圧が低いことから歩留まりが低下するという問題があ
った。
Dの転送効率を向上させるために転送電極間ギャップを
小さくすると、ポリSi間の短絡が発生するため、転送
電極間ギャップは電極形成プロセス及び耐圧(リーク電
流等)によって制限される最小ギャップとなっている。
そして、これがCCD(特に水平CCD)の転送効率向
上を妨げる要因となっていた。また、CCDの転送電極
にポリサイド構造を用いた場合、シリサイドの酸化膜の
耐圧が低いことから歩留まりが低下するという問題があ
った。
【0010】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、水平CCDの転送効率
を十分に高くすることができ、かつ転送電極間短絡を抑
制することのできる固体撮像装置を提供することにあ
る。
ので、その目的とするところは、水平CCDの転送効率
を十分に高くすることができ、かつ転送電極間短絡を抑
制することのできる固体撮像装置を提供することにあ
る。
【0011】また、本発明の他の目的は、CCDの転送
電極にポリサイド構造を採用しても十分な耐圧を得るこ
とのできる固体撮像装置を提供することにある。
電極にポリサイド構造を採用しても十分な耐圧を得るこ
とのできる固体撮像装置を提供することにある。
【0012】
【課題を解決するための手段】上記課題を解決するため
に本発明は、次のような構成を採用している。
に本発明は、次のような構成を採用している。
【0013】即ち本発明は、半導体基板上に2次元的に
配列された複数の光電変換蓄積部と、これらの光電変換
蓄積部から読み出された信号電荷を垂直方向に転送する
複数本の垂直CCDと、これらの垂直CCDで転送され
た信号電荷を受け水平方向に転送する水平CCDとを備
えた固体撮像装置において、水平CCDの転送電極のギ
ャップを垂直CCDの転送電極のギャップよりも小さく
設計してなることを特徴とする。
配列された複数の光電変換蓄積部と、これらの光電変換
蓄積部から読み出された信号電荷を垂直方向に転送する
複数本の垂直CCDと、これらの垂直CCDで転送され
た信号電荷を受け水平方向に転送する水平CCDとを備
えた固体撮像装置において、水平CCDの転送電極のギ
ャップを垂直CCDの転送電極のギャップよりも小さく
設計してなることを特徴とする。
【0014】ここで、本発明の望ましい実施態様として
は、次のものが上げられる。
は、次のものが上げられる。
【0015】(1) 垂直CCDの転送電極は単層ポリSi
構造であり、水平CCDの転送電極は2層ポリSi構造
であること。
構造であり、水平CCDの転送電極は2層ポリSi構造
であること。
【0016】(2) 垂直CCD及び水平CCD共に単層ポ
リSi構造であるが、水平CCDの転送電極間ギャップ
を側壁残し技術によりリソグラフィの最小寸法よりも小
さくしたこと。
リSi構造であるが、水平CCDの転送電極間ギャップ
を側壁残し技術によりリソグラフィの最小寸法よりも小
さくしたこと。
【0017】(3) 垂直CCD及び水平CCD共に単層ポ
リSi構造であるが、水平CCDの転送電極間ギャップ
を位相シフタを利用した露光技術により通常のリソグラ
フィの最小寸法よりも小さくしたこと。
リSi構造であるが、水平CCDの転送電極間ギャップ
を位相シフタを利用した露光技術により通常のリソグラ
フィの最小寸法よりも小さくしたこと。
【0018】また本発明は、半導体基板上に2次元的に
配列された複数の光電変換蓄積部と、これらの光電変換
蓄積部から読み出された信号電荷を垂直方向に転送する
複数本の垂直CCDと、これらの垂直CCDで転送され
た信号電荷を受け水平方向に転送する水平CCDとを備
えた固体撮像装置において、垂直CCD及び水平CCD
の少なくとも一方の転送電極を、ポリSi上にシリサイ
ドを積層したポリサイド構造とし、かつシリサイドの電
極間ギャップをポリSiの電極間ギャップよりも大きく
設計してなることを特徴とする。
配列された複数の光電変換蓄積部と、これらの光電変換
蓄積部から読み出された信号電荷を垂直方向に転送する
複数本の垂直CCDと、これらの垂直CCDで転送され
た信号電荷を受け水平方向に転送する水平CCDとを備
えた固体撮像装置において、垂直CCD及び水平CCD
の少なくとも一方の転送電極を、ポリSi上にシリサイ
ドを積層したポリサイド構造とし、かつシリサイドの電
極間ギャップをポリSiの電極間ギャップよりも大きく
設計してなることを特徴とする。
【0019】
【作用】本発明によれば、高い転送効率を要求される水
平CCDでは転送電極間ギャップが小さくなり、水平C
CDに比して面積の大きな垂直CCDでは転送電極間ギ
ャップは大きくなる。つまり、ポリSi間の短絡が起こ
りやすい最小ギャップが水平CCDの転送電極のみに存
在して、面積の大きな垂直CCDの転送電極には存在し
ない。従って、水平CCDの転送効率を十分に高くしな
がら、ポリSi間の短絡の少ない、即ち歩留りの良い固
体撮像装置を製造することが可能となる。
平CCDでは転送電極間ギャップが小さくなり、水平C
CDに比して面積の大きな垂直CCDでは転送電極間ギ
ャップは大きくなる。つまり、ポリSi間の短絡が起こ
りやすい最小ギャップが水平CCDの転送電極のみに存
在して、面積の大きな垂直CCDの転送電極には存在し
ない。従って、水平CCDの転送効率を十分に高くしな
がら、ポリSi間の短絡の少ない、即ち歩留りの良い固
体撮像装置を製造することが可能となる。
【0020】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
する。
【0021】(実施例1)図1及び図2は本発明の第1
の実施例に係わる固体撮像装置の概略構成を説明するた
めのもので、図1(a)は垂直CCD部の断面構造を示
す図、図1(b)は水平CCD部の断面構造を示す図、
さらに図2はこれらの両方を含む平面図である。
の実施例に係わる固体撮像装置の概略構成を説明するた
めのもので、図1(a)は垂直CCD部の断面構造を示
す図、図1(b)は水平CCD部の断面構造を示す図、
さらに図2はこれらの両方を含む平面図である。
【0022】Si基板10の上にゲート絶縁膜11を介
して第1層ポリSiを堆積し、これをRIE等でパター
ニングすることにより第1層ポリSi電極12が形成さ
れている。そして、この第1層ポリSi電極12で4相
駆動の垂直CCDの転送電極が構成される。また、これ
らの上には、層間絶縁膜13を介して第2層ポリSiを
堆積し、これをRIE等でパターニングすることによ
り、第2層ポリSi電極14が形成されている。そし
て、第1層ポリSi電極12及び第2層ポリSi電極1
4から2相駆動の水平CCDの転送電極が構成される。
これらの上には、絶縁膜15が形成されている。
して第1層ポリSiを堆積し、これをRIE等でパター
ニングすることにより第1層ポリSi電極12が形成さ
れている。そして、この第1層ポリSi電極12で4相
駆動の垂直CCDの転送電極が構成される。また、これ
らの上には、層間絶縁膜13を介して第2層ポリSiを
堆積し、これをRIE等でパターニングすることによ
り、第2層ポリSi電極14が形成されている。そし
て、第1層ポリSi電極12及び第2層ポリSi電極1
4から2相駆動の水平CCDの転送電極が構成される。
これらの上には、絶縁膜15が形成されている。
【0023】本実施例では垂直転送電極は、近年技術が
進んでいるリソグラフィ技術で微細パターンの加工を行
い、単層ポリSi電極12で構成されている。この場
合、転送電極のギャップRはリソグラフィで規定される
最小寸法になる。水平転送電極は、電極間ギャップを垂
直転送電極のそれよりも小さくするために、2層オーバ
ラップポリSi電極12,14で構成されている。2層
オーバラップポリSi構造では、転送電極のギャップS
を決めるのは、第1層ポリSi電極12と第2層ポリS
i電極14の間の層間絶縁膜13であり、リソグラフィ
の限界によって決まる最小寸法よりも小さい。この構造
で、水平CCDの転送電極のギャップSを垂直CCDの
転送電極のギャップRよりも小さくすることが可能とな
る。
進んでいるリソグラフィ技術で微細パターンの加工を行
い、単層ポリSi電極12で構成されている。この場
合、転送電極のギャップRはリソグラフィで規定される
最小寸法になる。水平転送電極は、電極間ギャップを垂
直転送電極のそれよりも小さくするために、2層オーバ
ラップポリSi電極12,14で構成されている。2層
オーバラップポリSi構造では、転送電極のギャップS
を決めるのは、第1層ポリSi電極12と第2層ポリS
i電極14の間の層間絶縁膜13であり、リソグラフィ
の限界によって決まる最小寸法よりも小さい。この構造
で、水平CCDの転送電極のギャップSを垂直CCDの
転送電極のギャップRよりも小さくすることが可能とな
る。
【0024】一般に、単層ポリSi構造は、転送効率の
点で不利という欠点があるものの、2層ポリSi構造に
比べて加工が容易であり、かつ工程が短く単純な構造の
ためポリSi間の短絡が少なく、固体撮像装置を歩留り
良く製造することができる。この実施例では、水平転送
電極に比べて面積の大きい垂直転送電極を単層ポリSi
構造とすることで、歩留り向上を可能としている。ま
た、垂直転送電極は水平転送電極に比べて駆動周波数が
低いので、単層ポリSi構造にしても転送効率が問題と
なることはない。一方、水平転送電極には従来多用され
てきた2層ポリSi構造を採用しているので、水平転送
電極の駆動周波数を高くしても、転送効率が問題となる
ことはない。
点で不利という欠点があるものの、2層ポリSi構造に
比べて加工が容易であり、かつ工程が短く単純な構造の
ためポリSi間の短絡が少なく、固体撮像装置を歩留り
良く製造することができる。この実施例では、水平転送
電極に比べて面積の大きい垂直転送電極を単層ポリSi
構造とすることで、歩留り向上を可能としている。ま
た、垂直転送電極は水平転送電極に比べて駆動周波数が
低いので、単層ポリSi構造にしても転送効率が問題と
なることはない。一方、水平転送電極には従来多用され
てきた2層ポリSi構造を採用しているので、水平転送
電極の駆動周波数を高くしても、転送効率が問題となる
ことはない。
【0025】このように本実施例によれば、垂直CCD
の転送電極を単層ポリSi構造、水平CCDの転送電極
を2層ポリSi構造としているので、垂直転送電極間ギ
ャップRよりも水平転送電極間ギャップSを小さくする
ことができる。このため、水平CCDの転送効率を十分
に高くすることができ、かつ転送電極間短絡を抑制する
ことが可能となる。
の転送電極を単層ポリSi構造、水平CCDの転送電極
を2層ポリSi構造としているので、垂直転送電極間ギ
ャップRよりも水平転送電極間ギャップSを小さくする
ことができる。このため、水平CCDの転送効率を十分
に高くすることができ、かつ転送電極間短絡を抑制する
ことが可能となる。
【0026】(実施例2)図3は本発明の第2の実施例
の概略構成を模式的に示す断面図であり、(a)は垂直
転送部、(b)は水平転送部を示している。なお、図1
と同一部分には同一符号を付して、その詳しい説明は省
略する。
の概略構成を模式的に示す断面図であり、(a)は垂直
転送部、(b)は水平転送部を示している。なお、図1
と同一部分には同一符号を付して、その詳しい説明は省
略する。
【0027】この実施例においては、垂直転送電極は、
近年技術が進んでいるリソグラフィ技術で微細パターン
の加工を行い、単層ポリSi電極12で構成されてい
る。この場合、転送電極のギャップRはリソグラフィで
規定される最小寸法になる。
近年技術が進んでいるリソグラフィ技術で微細パターン
の加工を行い、単層ポリSi電極12で構成されてい
る。この場合、転送電極のギャップRはリソグラフィで
規定される最小寸法になる。
【0028】水平転送電極は、水平CCDの転送電極の
ギャップを垂直CCDのそれよりも小さくするために、
側壁残しと呼ばれる工程で、単層ポリSi電極12で形
成されている。側壁残し工程とは、単層ポリSiの上に
形成したシリコン酸化膜21をリソグラフィの最小寸法
でパターニングしたのち、全面にシリコン窒化膜22を
堆積し、これをエッチバックしてシリコン酸化膜21の
側壁のみにシリコン窒化膜22を残存させる工程であ
る。
ギャップを垂直CCDのそれよりも小さくするために、
側壁残しと呼ばれる工程で、単層ポリSi電極12で形
成されている。側壁残し工程とは、単層ポリSiの上に
形成したシリコン酸化膜21をリソグラフィの最小寸法
でパターニングしたのち、全面にシリコン窒化膜22を
堆積し、これをエッチバックしてシリコン酸化膜21の
側壁のみにシリコン窒化膜22を残存させる工程であ
る。
【0029】この実施例の場合、水平転送電極のギャッ
プSを決めるのは、リソグラフィで規定される最小寸法
ではなく、側壁残し工程により、リソグラフィによって
決まる最小寸法よりも小さい。この構造で、水平CCD
の転送電極のギャップを垂直CCDのそれよりも小さく
することが可能である。
プSを決めるのは、リソグラフィで規定される最小寸法
ではなく、側壁残し工程により、リソグラフィによって
決まる最小寸法よりも小さい。この構造で、水平CCD
の転送電極のギャップを垂直CCDのそれよりも小さく
することが可能である。
【0030】(実施例3)図4は本発明の第3の実施例
の概略構成を模式的に示す断面図であり、(a)は垂直
転送部、(b)は水平転送部を示している。なお、図1
と同一部分には同一符号を付して、その詳しい説明は省
略する。
の概略構成を模式的に示す断面図であり、(a)は垂直
転送部、(b)は水平転送部を示している。なお、図1
と同一部分には同一符号を付して、その詳しい説明は省
略する。
【0031】この実施例では、垂直転送電極は、側壁残
しと呼ばれる工程で、単層ポリSi電極12で構成され
ている。この場合、転送電極のギャップRはリソグラフ
ィで規定される最小寸法よりも小さくなる。水平転送電
極は、水平CCDの転送電極のギャップを垂直CCDの
それよりも小さくするために、2層オーバラップポリS
i電極12,14で構成されている。
しと呼ばれる工程で、単層ポリSi電極12で構成され
ている。この場合、転送電極のギャップRはリソグラフ
ィで規定される最小寸法よりも小さくなる。水平転送電
極は、水平CCDの転送電極のギャップを垂直CCDの
それよりも小さくするために、2層オーバラップポリS
i電極12,14で構成されている。
【0032】この実施例の場合、転送電極のギャップS
を決めるのは、リソグラフィで規定される最小寸法では
なく、それよりも小さく、さらに側壁残しで形成可能な
電極間ギャップRよりも小さい。この構造で、水平CC
Dの転送電極のギャップを垂直CCDのそれよりも小さ
くすることが可能である。
を決めるのは、リソグラフィで規定される最小寸法では
なく、それよりも小さく、さらに側壁残しで形成可能な
電極間ギャップRよりも小さい。この構造で、水平CC
Dの転送電極のギャップを垂直CCDのそれよりも小さ
くすることが可能である。
【0033】(実施例4)図5は本発明の第4の実施例
の概略構成を模式的に示す断面図であり、(a)は垂直
転送部、(b)は水平転送部を示している。なお、図1
と同一部分には同一符号を付して、その詳しい説明は省
略する。
の概略構成を模式的に示す断面図であり、(a)は垂直
転送部、(b)は水平転送部を示している。なお、図1
と同一部分には同一符号を付して、その詳しい説明は省
略する。
【0034】この実施例では、垂直転送電極は、近年技
術が進んでいるリソグラフィ技術で微細パターンの加工
を行い、単層ポリSi電極12で構成されている。この
場合、転送電極のギャップRはリソグラフィで規定され
る最小寸法になる。水平転送電極は、水平CCDの転送
電極のギャップを垂直CCDのそれよりも小さくするた
めに、後述する位相シフト法を用いて、単層ポリSi電
極12で構成されている。
術が進んでいるリソグラフィ技術で微細パターンの加工
を行い、単層ポリSi電極12で構成されている。この
場合、転送電極のギャップRはリソグラフィで規定され
る最小寸法になる。水平転送電極は、水平CCDの転送
電極のギャップを垂直CCDのそれよりも小さくするた
めに、後述する位相シフト法を用いて、単層ポリSi電
極12で構成されている。
【0035】この場合、水平転送電極のギャップSは、
リソグラフィで規定される最小寸法ではなく、通常のリ
ソグラフィによって決まる最小寸法よりも小さい。この
構造で水平CCDの転送電極のギャップを垂直CCDの
それよりも小さくすることが可能である。
リソグラフィで規定される最小寸法ではなく、通常のリ
ソグラフィによって決まる最小寸法よりも小さい。この
構造で水平CCDの転送電極のギャップを垂直CCDの
それよりも小さくすることが可能である。
【0036】位相シフト法では、通常のリソグラフィよ
りも微細な加工が可能であるが、例えば位相シフタの材
料の欠陥などの要因のため、露光用マスクを作成するこ
とが難しいという欠点がある。このため、メモリのよう
なリダンダンシーが困難な固体撮像装置では、1箇所の
露光用マスクの欠陥も許されないため、露光用マスクの
製造が非常に困難である。しかしながら、水平転送電極
は垂直転送電極に比べて加工面積が極めて少ないので、
この実施例のように水平転送電極のみを位相シフト法で
加工すれば、露光用マスクの製造歩留りを上げることが
できる。また、2層ポリSi構造に比べポリSi間短絡
の少ない単層CCDの固体撮像装置を歩留り良く製造す
ることができる。
りも微細な加工が可能であるが、例えば位相シフタの材
料の欠陥などの要因のため、露光用マスクを作成するこ
とが難しいという欠点がある。このため、メモリのよう
なリダンダンシーが困難な固体撮像装置では、1箇所の
露光用マスクの欠陥も許されないため、露光用マスクの
製造が非常に困難である。しかしながら、水平転送電極
は垂直転送電極に比べて加工面積が極めて少ないので、
この実施例のように水平転送電極のみを位相シフト法で
加工すれば、露光用マスクの製造歩留りを上げることが
できる。また、2層ポリSi構造に比べポリSi間短絡
の少ない単層CCDの固体撮像装置を歩留り良く製造す
ることができる。
【0037】(実施例5)図6は本発明の第5の実施例
の概略構成を模式的に示す断面図であり、(a)は垂直
転送部、(b)は水平転送部を示している。なお、図1
と同一部分には同一符号を付して、その詳しい説明は省
略する。
の概略構成を模式的に示す断面図であり、(a)は垂直
転送部、(b)は水平転送部を示している。なお、図1
と同一部分には同一符号を付して、その詳しい説明は省
略する。
【0038】この実施例では、垂直転送電極は、近年技
術が進んでいるリソグラフィ技術でパターンの加工を行
い、Wシリサイド24及びポリSi12のポリサイド構
造の単層電極で構成されている。この場合、転送電極の
ギャップRはリソグラフィで規定される最小寸法にな
る。
術が進んでいるリソグラフィ技術でパターンの加工を行
い、Wシリサイド24及びポリSi12のポリサイド構
造の単層電極で構成されている。この場合、転送電極の
ギャップRはリソグラフィで規定される最小寸法にな
る。
【0039】水平転送電極は、水平CCDの転送電極の
ギャップを垂直CCDのそれよりも小さくするために、
2層オーバラップポリSi電極12,15で構成されて
いる。2層オーバラップポリSi構造では、転送電極の
ギャップSを決めるのは、第1層ポリSiと第2層ポリ
Si間の層間絶縁膜であり、通常のリソグラフィの限界
によって決まる最小寸法よりも小さい。
ギャップを垂直CCDのそれよりも小さくするために、
2層オーバラップポリSi電極12,15で構成されて
いる。2層オーバラップポリSi構造では、転送電極の
ギャップSを決めるのは、第1層ポリSiと第2層ポリ
Si間の層間絶縁膜であり、通常のリソグラフィの限界
によって決まる最小寸法よりも小さい。
【0040】一般に、単層転送電極構造は2層オーバラ
ップ転送電極構造に比べ、転送電極間の結合容量が小さ
いため、CCDの駆動周波数を高くすることが容易であ
るという長所を持つ。そのうえ、電極材料を低抵抗の材
料にすれば、さらに駆動周波数を高くすることができ
る。例えば、通常用いられるポリSiから、Wシリサイ
ドのポリサイド構造にすれば、周波数特性が非常に良く
なる。例えば、HDTV用の固体撮像装置において、高
画質を実現するためにFIT構造にする場合、ポリSi
構造では要求される周波数特性を満たすことが困難であ
るが、Wシリサイドのポリサイド構造にすれば、容易に
要求される周波数特性を満たすことができる。
ップ転送電極構造に比べ、転送電極間の結合容量が小さ
いため、CCDの駆動周波数を高くすることが容易であ
るという長所を持つ。そのうえ、電極材料を低抵抗の材
料にすれば、さらに駆動周波数を高くすることができ
る。例えば、通常用いられるポリSiから、Wシリサイ
ドのポリサイド構造にすれば、周波数特性が非常に良く
なる。例えば、HDTV用の固体撮像装置において、高
画質を実現するためにFIT構造にする場合、ポリSi
構造では要求される周波数特性を満たすことが困難であ
るが、Wシリサイドのポリサイド構造にすれば、容易に
要求される周波数特性を満たすことができる。
【0041】第5の実施例では、垂直CCDを例えばW
シリサイド等の低抵抗材料の電極を用いて単層電極構造
にしたため、工程が短く、垂直CCDの電極間の短絡が
少ない。また、水平CCDではポリSiの2層オーバラ
ップ構造としているので、水平転送電極の駆動周波数を
高くしても、転送効率が問題となることはない。以上の
理由から、固体撮像装置を歩留り良く製造することがで
きる。
シリサイド等の低抵抗材料の電極を用いて単層電極構造
にしたため、工程が短く、垂直CCDの電極間の短絡が
少ない。また、水平CCDではポリSiの2層オーバラ
ップ構造としているので、水平転送電極の駆動周波数を
高くしても、転送効率が問題となることはない。以上の
理由から、固体撮像装置を歩留り良く製造することがで
きる。
【0042】(実施例6)CCD転送電極にポリサイド
を用いた場合、シリサイドとその下のポリSiで転送電
極間のギャップが同じ構造になっている。通常、転送電
極のパターンをエッチングで形成した後、耐圧を向上さ
せるために後酸化を行うが、一般にシリサイドの酸化膜
は耐圧が悪いため、転送電極間の耐圧が悪くなることが
ある。以下の実施例では、この問題を解決している。
を用いた場合、シリサイドとその下のポリSiで転送電
極間のギャップが同じ構造になっている。通常、転送電
極のパターンをエッチングで形成した後、耐圧を向上さ
せるために後酸化を行うが、一般にシリサイドの酸化膜
は耐圧が悪いため、転送電極間の耐圧が悪くなることが
ある。以下の実施例では、この問題を解決している。
【0043】図7は、本発明の第6の実施例に係わる固
体撮像装置のCCD部の構成を説明するためのもので、
(a)は本実施例構造、(b)は比較のための従来構造
である。図中の30はSi基板、31はゲート絶縁膜、
32はポリSi膜、33はWシリサイド膜を示してい
る。
体撮像装置のCCD部の構成を説明するためのもので、
(a)は本実施例構造、(b)は比較のための従来構造
である。図中の30はSi基板、31はゲート絶縁膜、
32はポリSi膜、33はWシリサイド膜を示してい
る。
【0044】本実施例では図7(a)に示すように、C
CDの転送電極がポリサイド構造となっており、信号電
荷の転送方向に隣り合うシリサイド33のギャップQ
が、ポリSi32のギャップPよりも広く形成されてい
る。このため、シリサイドを用いているにも拘らず、耐
圧の良いCCD転送電極を歩留り良く製造することがで
きる。
CDの転送電極がポリサイド構造となっており、信号電
荷の転送方向に隣り合うシリサイド33のギャップQ
が、ポリSi32のギャップPよりも広く形成されてい
る。このため、シリサイドを用いているにも拘らず、耐
圧の良いCCD転送電極を歩留り良く製造することがで
きる。
【0045】特にCCDにおいては、転送効率を良くす
るため、転送電極の抵抗は小さいほど望ましく、また転
送電極間のギャップが小さいほど望ましい。本実施例を
適用した固体撮像装置は、低抵抗化のためのシリサイド
の耐圧という問題を回避しつつ、CCD転送電極間ギャ
ップを小さくできるので、非常に有用である。また、固
体撮像装置の微細化を進めた場合に、反応性イオンエッ
チングを用いてパターンを形成する場合、パターンのア
スペクト比が小さくなるので、本実施例は有用である。
るため、転送電極の抵抗は小さいほど望ましく、また転
送電極間のギャップが小さいほど望ましい。本実施例を
適用した固体撮像装置は、低抵抗化のためのシリサイド
の耐圧という問題を回避しつつ、CCD転送電極間ギャ
ップを小さくできるので、非常に有用である。また、固
体撮像装置の微細化を進めた場合に、反応性イオンエッ
チングを用いてパターンを形成する場合、パターンのア
スペクト比が小さくなるので、本実施例は有用である。
【0046】次に、本実施例の製造方法について、図8
を参照して説明する。まず、図8(a)に示すように、
シリコン基板30上にゲート絶縁膜31を形成し、この
ゲート絶縁膜31の上にポリSi膜32を例えばLPC
VD法によって形成し、ポリSi膜32上にWSi膜3
3(シリサイド)を例えばスパッタにより形成し、WS
i膜33上にCVDなどの手段によってシリコン酸化膜
34を形成する。さらに、リソグラフィ工程によりCC
D電極形成領域にレジストを形成し、酸化膜34を選択
エッチングし、レジスト剥離後に酸化膜34をマスクと
してWSi膜33を選択エッチングする。その後、耐圧
を向上させるために、WSi膜33を後酸化する。35
はWSiの酸化膜、36はポリSiの酸化膜である。
を参照して説明する。まず、図8(a)に示すように、
シリコン基板30上にゲート絶縁膜31を形成し、この
ゲート絶縁膜31の上にポリSi膜32を例えばLPC
VD法によって形成し、ポリSi膜32上にWSi膜3
3(シリサイド)を例えばスパッタにより形成し、WS
i膜33上にCVDなどの手段によってシリコン酸化膜
34を形成する。さらに、リソグラフィ工程によりCC
D電極形成領域にレジストを形成し、酸化膜34を選択
エッチングし、レジスト剥離後に酸化膜34をマスクと
してWSi膜33を選択エッチングする。その後、耐圧
を向上させるために、WSi膜33を後酸化する。35
はWSiの酸化膜、36はポリSiの酸化膜である。
【0047】次いで、図8(b)に示すように、LPC
VD等の手段によって全面にCVD酸化膜37を形成す
る。次いで、図8(c)に示すように、酸化膜37を全
面エッチングし、WSi膜33及び酸化膜34の側壁の
みに酸化膜37を残存させる。その後、酸化膜34及び
側壁の酸化膜37をマスクとしてポリSi膜32を選択
エッチングする。以上の工程により、図7に示すような
ポリSiギャップよりもシリサイドギャップの方が広い
構造を作成することができる。
VD等の手段によって全面にCVD酸化膜37を形成す
る。次いで、図8(c)に示すように、酸化膜37を全
面エッチングし、WSi膜33及び酸化膜34の側壁の
みに酸化膜37を残存させる。その後、酸化膜34及び
側壁の酸化膜37をマスクとしてポリSi膜32を選択
エッチングする。以上の工程により、図7に示すような
ポリSiギャップよりもシリサイドギャップの方が広い
構造を作成することができる。
【0048】なお、この製造方法ではシリサイドとして
WSiを用いているが、MoSi,TaSi,TiSi
でもよい。また、WSiをエッチングする際にポリSi
のエッチングは行っていないが、途中までならばWSi
のエッチングの際に同時にポリSiをエッチングしても
よい。また、WSiをエッチングする際に酸化膜をマス
クとしているが、酸化膜を用いずにレジストをマスクに
直接WSiをエッチングしてもよい。
WSiを用いているが、MoSi,TaSi,TiSi
でもよい。また、WSiをエッチングする際にポリSi
のエッチングは行っていないが、途中までならばWSi
のエッチングの際に同時にポリSiをエッチングしても
よい。また、WSiをエッチングする際に酸化膜をマス
クとしているが、酸化膜を用いずにレジストをマスクに
直接WSiをエッチングしてもよい。
【0049】(実施例7)図9は、本発明の第7の実施
例に係わるポリサイド構造の製造工程を示す断面図であ
る。なお、図8と同一部分には同一符号を付して、その
詳しい説明は省略する。
例に係わるポリサイド構造の製造工程を示す断面図であ
る。なお、図8と同一部分には同一符号を付して、その
詳しい説明は省略する。
【0050】まず、図9(a)に示すように、シリコン
基板30上にゲート絶縁膜31を形成し、このゲート絶
縁膜31の上にポリSi膜32を例えばLPCVDなど
によって形成し、ポリSi膜32上にWSi(シリサイ
ド)膜33を例えばスパッタにより形成し、WSi膜3
3上にCVDなどの手段によって酸化膜(図示せず)を
形成する。さらに、リソグラフィ工程によりCCD電極
形成領域上にレジストを形成して酸化膜を選択エッチン
グし、レジスト剥離後に酸化膜をマスクとしてWSi膜
33を選択エッチングする。その後、酸化膜を除去し、
さらに耐圧を向上させるために、WSi膜33を後酸化
する。
基板30上にゲート絶縁膜31を形成し、このゲート絶
縁膜31の上にポリSi膜32を例えばLPCVDなど
によって形成し、ポリSi膜32上にWSi(シリサイ
ド)膜33を例えばスパッタにより形成し、WSi膜3
3上にCVDなどの手段によって酸化膜(図示せず)を
形成する。さらに、リソグラフィ工程によりCCD電極
形成領域上にレジストを形成して酸化膜を選択エッチン
グし、レジスト剥離後に酸化膜をマスクとしてWSi膜
33を選択エッチングする。その後、酸化膜を除去し、
さらに耐圧を向上させるために、WSi膜33を後酸化
する。
【0051】次いで、図9(b)に示すように、LPC
VD等の手段によってCVD酸化膜37を形成する。次
いで、図9(c)に示すように、酸化膜37を全面エッ
チングし、WSi膜33の側壁のみに酸化膜37を残存
させる。その後、酸化膜37をマスクとしてポリSi膜
32を選択エッチングする。
VD等の手段によってCVD酸化膜37を形成する。次
いで、図9(c)に示すように、酸化膜37を全面エッ
チングし、WSi膜33の側壁のみに酸化膜37を残存
させる。その後、酸化膜37をマスクとしてポリSi膜
32を選択エッチングする。
【0052】このようにして、ポリSi間のギャップよ
りもシリサイド間のギャップを広くしたポリサイド構造
を実現することができ、第6の実施例と同様の効果が得
られる。
りもシリサイド間のギャップを広くしたポリサイド構造
を実現することができ、第6の実施例と同様の効果が得
られる。
【0053】(実施例8)図10は、本発明の第8の実
施例に係わるポリサイド構造の例(3例)を示す断面図
である。なお、図7と同一部分には同一符号を付して、
その詳しい説明は省略する。
施例に係わるポリサイド構造の例(3例)を示す断面図
である。なお、図7と同一部分には同一符号を付して、
その詳しい説明は省略する。
【0054】図10(a)の実施例では、CCD転送電
極がポリサイド構造となっており、シリサイド33及び
ポリSi32共にテーパの付いた構造になっており、転
送方向に隣り合うシリサイド33のギャップQが、ポリ
Si32のギャップPよりも広く形成されている。この
ため、第6の実施例と同様に、耐圧の良いCCD転送電
極を歩留り良く製造することができる。
極がポリサイド構造となっており、シリサイド33及び
ポリSi32共にテーパの付いた構造になっており、転
送方向に隣り合うシリサイド33のギャップQが、ポリ
Si32のギャップPよりも広く形成されている。この
ため、第6の実施例と同様に、耐圧の良いCCD転送電
極を歩留り良く製造することができる。
【0055】なお、この実施例ではシリサイド33及び
ポリSi32共にテーパの付いた構造になっているが、
必ずしも2層共にテーパが付いている必要はない。図1
0(b)の実施例では、CCD転送電極がポリサイド構
造となっており、シリサイド33及びポリSi32のう
ち、ポリSi32のみテーパの付いた構造となってお
り、転送方向に隣り合うシリサイド33のギャップQ
が、ポリSi32のギャップPよりも広く形成されてい
る。このため、図10(a)と同様に耐圧の良いCCD
転送電極を製造することができる。
ポリSi32共にテーパの付いた構造になっているが、
必ずしも2層共にテーパが付いている必要はない。図1
0(b)の実施例では、CCD転送電極がポリサイド構
造となっており、シリサイド33及びポリSi32のう
ち、ポリSi32のみテーパの付いた構造となってお
り、転送方向に隣り合うシリサイド33のギャップQ
が、ポリSi32のギャップPよりも広く形成されてい
る。このため、図10(a)と同様に耐圧の良いCCD
転送電極を製造することができる。
【0056】図8の製造方法では、シリサイド及びポリ
Siの形成をセルフアライン工程で行っているが、必ず
しもセルフアラインで形成する必要はない。図10
(c)では、CCD転送電極がポリサイド構造となって
おり、シリサイドのRIEとポリSiのRIEがセルフ
アラインでないため、シリサイド間のギャップの中心
と、ポリSi間のギャップの中心がずれている。しかし
ながら、転送方向に隣り合うシリサイド33のギャップ
QがポリSi32のギャップPよりも広く形成されてい
るので、シリサイドを用いているにも拘らず、耐圧の良
いCCD転送電極を歩留り良く製造することができる。
Siの形成をセルフアライン工程で行っているが、必ず
しもセルフアラインで形成する必要はない。図10
(c)では、CCD転送電極がポリサイド構造となって
おり、シリサイドのRIEとポリSiのRIEがセルフ
アラインでないため、シリサイド間のギャップの中心
と、ポリSi間のギャップの中心がずれている。しかし
ながら、転送方向に隣り合うシリサイド33のギャップ
QがポリSi32のギャップPよりも広く形成されてい
るので、シリサイドを用いているにも拘らず、耐圧の良
いCCD転送電極を歩留り良く製造することができる。
【0057】前述のように、CCDの動作のためには図
10(c)におけるポリSi間のギャップPを狭く形成
する必要があるが、狭いギャップを形成するためには、
例えばリソグラフィ工程で位相シフト法を用いるなどの
手段を用いればよい。図11は位相シフト法の原理を示
す図である。ハーフトーン型位相シフト法とシフタエッ
ジ型位相シフト法を示すが、シフタエッジ型位相シフト
法を用いれば、光の干渉を利用して、マスク上に露光波
長以下のスケールのパターンを解像することが可能であ
る。
10(c)におけるポリSi間のギャップPを狭く形成
する必要があるが、狭いギャップを形成するためには、
例えばリソグラフィ工程で位相シフト法を用いるなどの
手段を用いればよい。図11は位相シフト法の原理を示
す図である。ハーフトーン型位相シフト法とシフタエッ
ジ型位相シフト法を示すが、シフタエッジ型位相シフト
法を用いれば、光の干渉を利用して、マスク上に露光波
長以下のスケールのパターンを解像することが可能であ
る。
【0058】図12は図11に示した位相シフト法を利
用した固体撮像装置の製造工程を示す断面図である。ま
ず、図12(a)に示すように、シリコン基板30上に
ゲート絶縁膜31を形成し、このゲート絶縁膜31上に
ポリSi膜32を例えばLPCVDなどによって形成
し、ポリSi膜32上にWSi(シリサイド)膜33を
例えばスパッタにより形成する。さらに、リソグラフィ
工程によりCCD電極形成領域上にポジレジスト38を
形成し、WSi膜33を選択エッチングする。このと
き、プロセスに余裕を持たせるためのオーバエッチング
の結果、ポリSi膜32も多少エッチングされている。
用した固体撮像装置の製造工程を示す断面図である。ま
ず、図12(a)に示すように、シリコン基板30上に
ゲート絶縁膜31を形成し、このゲート絶縁膜31上に
ポリSi膜32を例えばLPCVDなどによって形成
し、ポリSi膜32上にWSi(シリサイド)膜33を
例えばスパッタにより形成する。さらに、リソグラフィ
工程によりCCD電極形成領域上にポジレジスト38を
形成し、WSi膜33を選択エッチングする。このと
き、プロセスに余裕を持たせるためのオーバエッチング
の結果、ポリSi膜32も多少エッチングされている。
【0059】次いで、図12(b)に示すようにレジス
ト38を剥離した後、シフタエッジ位相シフト法を利用
して、図12(c)に示すように露光波長以下の狭いス
ペースのあるネガレジスト39をパターニングする。続
いて、ネガレジスト39をマスクとしてポリSi膜32
を選択エッチングする。その後、レジスト39を剥離す
ることにより、図12(d)に示すような構造が得られ
る。
ト38を剥離した後、シフタエッジ位相シフト法を利用
して、図12(c)に示すように露光波長以下の狭いス
ペースのあるネガレジスト39をパターニングする。続
いて、ネガレジスト39をマスクとしてポリSi膜32
を選択エッチングする。その後、レジスト39を剥離す
ることにより、図12(d)に示すような構造が得られ
る。
【0060】この製造方法では、シフタエッジ位相シフ
ト法を用いてポリSi膜32のパターンを形成したが、
レベンソン型位相シフト法を用いて形成してもよい。レ
ベンソン型位相シフト法では、不規則なパターンのある
デバイスには適用が困難であるが、CCD型固体撮像装
置のポリSi電極の場合、配線のパターンが単純である
ので、半導体記憶装置で問題になっているデコーダの不
規則パターンによる問題は容易に回避可能である。
ト法を用いてポリSi膜32のパターンを形成したが、
レベンソン型位相シフト法を用いて形成してもよい。レ
ベンソン型位相シフト法では、不規則なパターンのある
デバイスには適用が困難であるが、CCD型固体撮像装
置のポリSi電極の場合、配線のパターンが単純である
ので、半導体記憶装置で問題になっているデコーダの不
規則パターンによる問題は容易に回避可能である。
【0061】(実施例9)図13(a)は本発明を適用
した固体撮像装置の受光部の例を示す平面図である。シ
リサイドは斜線の領域に形成されている。この実施例で
は、受光部41ではシリサイド33とポリSi32のパ
ターンのエッジは同じになっているが、一方CCD転送
電極ギャップは、本発明を適用しているのでシリサイド
間のギャップPの方がポリSi間のギャップQよりも広
くなっている。
した固体撮像装置の受光部の例を示す平面図である。シ
リサイドは斜線の領域に形成されている。この実施例で
は、受光部41ではシリサイド33とポリSi32のパ
ターンのエッジは同じになっているが、一方CCD転送
電極ギャップは、本発明を適用しているのでシリサイド
間のギャップPの方がポリSi間のギャップQよりも広
くなっている。
【0062】図13(b)は同図(a)の矢視A−B−
C断面図である。受光部41ではシリサイド33とポリ
Si32のパターンのエッジは同じになっているので、
より開口率を上げることが可能であるので、感度の良い
固体撮像装置を歩留まり良く製造できることになる。
C断面図である。受光部41ではシリサイド33とポリ
Si32のパターンのエッジは同じになっているので、
より開口率を上げることが可能であるので、感度の良い
固体撮像装置を歩留まり良く製造できることになる。
【0063】図14は、本実施例の製造工程を示す断面
図である。まず、前記図8に示した製造工程に従って、
CCD転送電極間ギャップを形成する。この状態を図1
4(a)に示す。次いで、図14(b)に示すように、
リソグラフィ工程によって、レジスト42で受光部をパ
ターニングし、酸化膜34及びシリサイド33及びポリ
Si32を選択エッチングする。その後、図14(c)
に示すように、レジスト42を剥離する。
図である。まず、前記図8に示した製造工程に従って、
CCD転送電極間ギャップを形成する。この状態を図1
4(a)に示す。次いで、図14(b)に示すように、
リソグラフィ工程によって、レジスト42で受光部をパ
ターニングし、酸化膜34及びシリサイド33及びポリ
Si32を選択エッチングする。その後、図14(c)
に示すように、レジスト42を剥離する。
【0064】このように本実施例によれば、ポリサイド
構造のCCD転送電極に関して、シリサイドの転送電極
間ギャップをポリシリコンの転送電極間ギャップよりも
広くすることにより、耐圧の向上したポリサイド構造の
CCD転送電極を形成できるので、低スミアの固体撮像
装置を歩留り良く製造することができる。
構造のCCD転送電極に関して、シリサイドの転送電極
間ギャップをポリシリコンの転送電極間ギャップよりも
広くすることにより、耐圧の向上したポリサイド構造の
CCD転送電極を形成できるので、低スミアの固体撮像
装置を歩留り良く製造することができる。
【0065】なお、第6〜第9の実施例においては、固
体撮像装置のCCD電極に限るものではなく、ポリサイ
ド構造を有すものであれば、各種の電極に適用すること
が可能である。
体撮像装置のCCD電極に限るものではなく、ポリサイ
ド構造を有すものであれば、各種の電極に適用すること
が可能である。
【0066】(実施例10)CCD転送電極の加工方法
として、ポリSiやAl等の被加工膜上にPSG膜を形
成し、これに溝を形成したのち、プラズマCVD法によ
りシリコン酸化膜を堆積し、弗化アンモン液でシリコン
酸化膜を全面エッチングしてシリコン酸化膜にPSG膜
の溝よりも狭い溝を形成し、これをマスクに被加工膜を
選択エッチングする技術がある。しかしこの場合、幅の
狭い溝を形成するのにマスクとして利用した物質層(P
SG及びシリコン酸化膜)を最終的に除去するのが面倒
であった。
として、ポリSiやAl等の被加工膜上にPSG膜を形
成し、これに溝を形成したのち、プラズマCVD法によ
りシリコン酸化膜を堆積し、弗化アンモン液でシリコン
酸化膜を全面エッチングしてシリコン酸化膜にPSG膜
の溝よりも狭い溝を形成し、これをマスクに被加工膜を
選択エッチングする技術がある。しかしこの場合、幅の
狭い溝を形成するのにマスクとして利用した物質層(P
SG及びシリコン酸化膜)を最終的に除去するのが面倒
であった。
【0067】以下の実施例では、この問題を解決してい
る。図15,16は本発明を適用してAl配線のパター
ンを形成した実施例を示す工程断面図である。まず、図
15(a)に示すように、シリコン基板51上に層間絶
縁膜となるシリコン酸化膜52を気相成長法などにより
形成した後、このシリコン酸化膜52上にAl膜(被加
工膜)53を例えばスパッタ法により形成する。その
後、シリコン酸化膜54を例えば気相成長法などにより
形成し、さらにシリコン窒化膜55を例えば気相成長法
などにより形成する。続いて、リソグラフィ工程により
Al配線形成領域上にレジスト56を形成する。
る。図15,16は本発明を適用してAl配線のパター
ンを形成した実施例を示す工程断面図である。まず、図
15(a)に示すように、シリコン基板51上に層間絶
縁膜となるシリコン酸化膜52を気相成長法などにより
形成した後、このシリコン酸化膜52上にAl膜(被加
工膜)53を例えばスパッタ法により形成する。その
後、シリコン酸化膜54を例えば気相成長法などにより
形成し、さらにシリコン窒化膜55を例えば気相成長法
などにより形成する。続いて、リソグラフィ工程により
Al配線形成領域上にレジスト56を形成する。
【0068】次いで、図15(b)に示すように、レジ
スト56をマスクとして反応性エッチング技術を用いて
シリコン窒化膜55を選択エッチングして、シリコン窒
化膜55に溝58を形成する。続いて、レジスト56を
除去した後、全面に例えば気相成長法によりシリコン窒
化膜57を堆積する。
スト56をマスクとして反応性エッチング技術を用いて
シリコン窒化膜55を選択エッチングして、シリコン窒
化膜55に溝58を形成する。続いて、レジスト56を
除去した後、全面に例えば気相成長法によりシリコン窒
化膜57を堆積する。
【0069】次いで、反応性イオンエッチング技術を用
い、シリコン窒化膜57を全面エッチングすると、溝5
8の中央部ではシリコン窒化膜57の厚さが薄いため図
15(c)に示すように、溝58の中心部に幅の狭い溝
59が形成される。
い、シリコン窒化膜57を全面エッチングすると、溝5
8の中央部ではシリコン窒化膜57の厚さが薄いため図
15(c)に示すように、溝58の中心部に幅の狭い溝
59が形成される。
【0070】次いで、例えば反応性エッチング技術を用
い、シリコン窒化膜57をマスクとして酸化シリコン膜
54を選択エッチングすると、図16(a)に示すよう
に、酸化シリコン膜54に、溝59と幅のほぼ等しい溝
60が形成される。
い、シリコン窒化膜57をマスクとして酸化シリコン膜
54を選択エッチングすると、図16(a)に示すよう
に、酸化シリコン膜54に、溝59と幅のほぼ等しい溝
60が形成される。
【0071】次いで、例えば酸化シリコン膜54と選択
性のある反応性イオンエッチング技術を用い、図16
(b)に示すように、シリコン窒化膜55及びシリコン
窒化膜57を除去する。続いて、例えば反応性エッチン
グ技術を用い、酸化シリコン膜54をマスクとして全面
エッチングすると、図16(c)に示すように、Al配
線パターンが形成されることになる。
性のある反応性イオンエッチング技術を用い、図16
(b)に示すように、シリコン窒化膜55及びシリコン
窒化膜57を除去する。続いて、例えば反応性エッチン
グ技術を用い、酸化シリコン膜54をマスクとして全面
エッチングすると、図16(c)に示すように、Al配
線パターンが形成されることになる。
【0072】この実施例によれば、Al膜53からなる
Al配線のピッチを変えることなく配線間隔を小さくす
ることができ、これによりAl配線パターンの集積度を
上げることができる。そのうえ、工程で使用したシリコ
ン窒化膜55及びシリコン窒化膜57を容易に除去する
ことができ、例えば次の工程で他の配線のパターンを形
成する場合、段差が小さいので配線の段差部での断線な
どの不良の低減が可能で、信頼性の高い製品を歩留り良
く製造することができる。
Al配線のピッチを変えることなく配線間隔を小さくす
ることができ、これによりAl配線パターンの集積度を
上げることができる。そのうえ、工程で使用したシリコ
ン窒化膜55及びシリコン窒化膜57を容易に除去する
ことができ、例えば次の工程で他の配線のパターンを形
成する場合、段差が小さいので配線の段差部での断線な
どの不良の低減が可能で、信頼性の高い製品を歩留り良
く製造することができる。
【0073】即ち、通常のリソグラフィで規定される微
細パターン最小寸法よりも微細な溝を形成することがで
き、なおかつ前記工程で幅の狭い溝を形成するのにマス
クとして利用した厚さの厚い物質層を、微細なパターン
の形成後に残さないことができる。このため、配線パタ
ーン形成に利用した場合、配線のピッチを変えることな
く配線幅を太くすることができ、集積度の向上をはかり
得る上に、配線形成後の段差を小さくすることができ、
その後の工程においてパターンの形成が容易になる。従
って、信頼性の向上及び製品の歩留り向上に寄与し得る
などの効果がある。
細パターン最小寸法よりも微細な溝を形成することがで
き、なおかつ前記工程で幅の狭い溝を形成するのにマス
クとして利用した厚さの厚い物質層を、微細なパターン
の形成後に残さないことができる。このため、配線パタ
ーン形成に利用した場合、配線のピッチを変えることな
く配線幅を太くすることができ、集積度の向上をはかり
得る上に、配線形成後の段差を小さくすることができ、
その後の工程においてパターンの形成が容易になる。従
って、信頼性の向上及び製品の歩留り向上に寄与し得る
などの効果がある。
【0074】(実施例11)図17,18は本発明を単
層CCDを有する固体撮像装置の電極パターンの形成に
適用した実施例を示す断面図である。まず、図17
(a)に示すように、シリコン基板61上に層間絶縁膜
となる酸化シリコン膜62を気相成長などの手段で形成
した後、この酸化シリコン膜62上にポリSi膜63を
例えば蒸着などの手段で形成する。その後、シリコン窒
化膜64を例えば気相成長などの手段で形成し、さらに
酸化シリコン膜65を形成する。続いて、リソグラフィ
工程によりポリSi電極パターン形成領域上にレジスト
66を形成する。
層CCDを有する固体撮像装置の電極パターンの形成に
適用した実施例を示す断面図である。まず、図17
(a)に示すように、シリコン基板61上に層間絶縁膜
となる酸化シリコン膜62を気相成長などの手段で形成
した後、この酸化シリコン膜62上にポリSi膜63を
例えば蒸着などの手段で形成する。その後、シリコン窒
化膜64を例えば気相成長などの手段で形成し、さらに
酸化シリコン膜65を形成する。続いて、リソグラフィ
工程によりポリSi電極パターン形成領域上にレジスト
66を形成する。
【0075】次いで、図17(b)に示すように、レジ
スト66をマスクとして反応性イオンエッチング技術を
用いて酸化シリコン膜65を選択エッチングして、酸化
シリコン膜65に溝68を形成する。続いて、レジスト
66を除去した後、全面に例えば気相成長法により酸化
シリコン膜67を堆積する。
スト66をマスクとして反応性イオンエッチング技術を
用いて酸化シリコン膜65を選択エッチングして、酸化
シリコン膜65に溝68を形成する。続いて、レジスト
66を除去した後、全面に例えば気相成長法により酸化
シリコン膜67を堆積する。
【0076】次いで、例えば反応性イオンエッチング技
術を用いて酸化シリコン膜67を全面エッチングする
と、溝68の中央部では酸化シリコン膜67の厚さが薄
いため、図17(c)に示すように、溝68の中心部に
溝68より幅の狭い溝69が形成される。
術を用いて酸化シリコン膜67を全面エッチングする
と、溝68の中央部では酸化シリコン膜67の厚さが薄
いため、図17(c)に示すように、溝68の中心部に
溝68より幅の狭い溝69が形成される。
【0077】次いで、例えば反応性イオンエッチング技
術を用い、酸化シリコン膜67をマスクとしてシリコン
窒化膜64を全面エッチングすると、図18(a)に示
すように、シリコン窒化膜64に、溝69と幅のほぼ等
しい溝70が形成される。
術を用い、酸化シリコン膜67をマスクとしてシリコン
窒化膜64を全面エッチングすると、図18(a)に示
すように、シリコン窒化膜64に、溝69と幅のほぼ等
しい溝70が形成される。
【0078】次いで、例えば酸化シリコンと選択性のあ
る反応性イオンエッチング技術を用い、図18(b)に
示すように、酸化シリコン膜65及び酸化シリコン膜6
7を除去する。続いて、例えば反応性イオンエッチング
技術を用い、シリコン窒化膜64をマスクとして全面エ
ッチングすると、図18(c)に示すように、ポリSi
電極パターンが形成されることになる。
る反応性イオンエッチング技術を用い、図18(b)に
示すように、酸化シリコン膜65及び酸化シリコン膜6
7を除去する。続いて、例えば反応性イオンエッチング
技術を用い、シリコン窒化膜64をマスクとして全面エ
ッチングすると、図18(c)に示すように、ポリSi
電極パターンが形成されることになる。
【0079】この実施例によれば、ポリSi膜63から
なるポリSi電極のピッチを変えることなく、電極間隔
を小さくすることができ、これによりポリSi電極パタ
ーンの集積度を上げることができる。そのうえ、工程で
使用した酸化シリコン膜65及び酸化シリコン膜67を
容易に除去することができ、次の工程で遮光膜のパター
ンを形成する場合、段差が小さいので遮光膜の段差部で
の段切れなどの不良の低減が可能で、偽信号が少なく信
頼性の高い固体撮像装置を歩留り良く製造することがで
きる。
なるポリSi電極のピッチを変えることなく、電極間隔
を小さくすることができ、これによりポリSi電極パタ
ーンの集積度を上げることができる。そのうえ、工程で
使用した酸化シリコン膜65及び酸化シリコン膜67を
容易に除去することができ、次の工程で遮光膜のパター
ンを形成する場合、段差が小さいので遮光膜の段差部で
の段切れなどの不良の低減が可能で、偽信号が少なく信
頼性の高い固体撮像装置を歩留り良く製造することがで
きる。
【0080】図19は、本発明を適用して製造した単層
CCDを有する固体撮像装置の断面図の例(b)と、従
来の工程で製造した単層CCDを有する固体撮像装置の
断面図の例(a)である。図中の71はシリコン基板、
72はゲート絶縁膜、73はポリSi膜(CCD電
極)、74はPSG膜、75は酸化シリコン膜(層間絶
縁膜)、76はAl膜(遮光膜)、77は酸化シリコン
膜である。
CCDを有する固体撮像装置の断面図の例(b)と、従
来の工程で製造した単層CCDを有する固体撮像装置の
断面図の例(a)である。図中の71はシリコン基板、
72はゲート絶縁膜、73はポリSi膜(CCD電
極)、74はPSG膜、75は酸化シリコン膜(層間絶
縁膜)、76はAl膜(遮光膜)、77は酸化シリコン
膜である。
【0081】従来技術で製造した場合、図19(a)に
示すように、電極パターン73の形成後に電極パターン
上に厚さの厚い物質層74,77が残っているため、A
l遮光膜76で電極上を覆った場合に段差が大きいの
で、遮光膜の段差部での段切れなどの不良が起こり易い
という欠点があった。
示すように、電極パターン73の形成後に電極パターン
上に厚さの厚い物質層74,77が残っているため、A
l遮光膜76で電極上を覆った場合に段差が大きいの
で、遮光膜の段差部での段切れなどの不良が起こり易い
という欠点があった。
【0082】一方、本発明を適用して製造した場合、マ
スク材の除去可能であるので、図19(b)に示すよう
に、電極パターン73の形成後に電極パターン上には厚
さの厚い物質層が残っていないので、Al遮光膜76で
電極上を覆った場合でも、従来技術に比べて段差が小さ
く、遮光膜の段差部での段切れなどの不良を低減し易い
という長所がある。
スク材の除去可能であるので、図19(b)に示すよう
に、電極パターン73の形成後に電極パターン上には厚
さの厚い物質層が残っていないので、Al遮光膜76で
電極上を覆った場合でも、従来技術に比べて段差が小さ
く、遮光膜の段差部での段切れなどの不良を低減し易い
という長所がある。
【0083】図20は、単層CCDを有する固体撮像装
置の典型的な平面パターンを示す図であり、78はCC
D電極、79は受光部を示している。CCD型固体撮像
装置では、通常イメージ部の平面パターンは図20に示
すように電極の幅M及びNが、電極間隔Lに比べて大き
いので、リソグラフィで規定される最小パターン寸法よ
り小さい電極間隔を形成可能な本発明は特に有効であ
る。
置の典型的な平面パターンを示す図であり、78はCC
D電極、79は受光部を示している。CCD型固体撮像
装置では、通常イメージ部の平面パターンは図20に示
すように電極の幅M及びNが、電極間隔Lに比べて大き
いので、リソグラフィで規定される最小パターン寸法よ
り小さい電極間隔を形成可能な本発明は特に有効であ
る。
【0084】なお、第10及び第11の実施例において
は、固体撮像装置のCCD部に限らず、極めて小さいキ
ャップを有する電極パターンの形成に適用することが可
能である。
は、固体撮像装置のCCD部に限らず、極めて小さいキ
ャップを有する電極パターンの形成に適用することが可
能である。
【0085】(実施例12)2相駆動のCCDを単相電
極で形成するときには、CCDのチャネル部を形成した
後に電位段差を作るために不純物のイオン注入を行う。
この後に、転送ゲートをパターニング形成する。このと
き、電位段差と転送電極との合わせが問題となる。即
ち、電位段差と転送電極との合わせずれによって、電極
下にポテンシャルのポケットやバリヤができてしまい、
転送効率を劣化させる原因となっていた。さらに、単層
電極を形成するには電極間の間隙を0.3μm以下にす
る微細リソグラフィ技術が必須となるが、このサイズの
スペースを形成するにはエキシマレーザ若しくは電子ビ
ームによるパターニングが必要であり、量産化には向い
ていないという問題があった。
極で形成するときには、CCDのチャネル部を形成した
後に電位段差を作るために不純物のイオン注入を行う。
この後に、転送ゲートをパターニング形成する。このと
き、電位段差と転送電極との合わせが問題となる。即
ち、電位段差と転送電極との合わせずれによって、電極
下にポテンシャルのポケットやバリヤができてしまい、
転送効率を劣化させる原因となっていた。さらに、単層
電極を形成するには電極間の間隙を0.3μm以下にす
る微細リソグラフィ技術が必須となるが、このサイズの
スペースを形成するにはエキシマレーザ若しくは電子ビ
ームによるパターニングが必要であり、量産化には向い
ていないという問題があった。
【0086】以下の実施例では、この問題を解決してい
る。図21及び図22は本実施例に係わる固体撮像装置
のCCD部の製造工程を示す断面図である。まず、図2
1(a)に示すように、半導体基板81上に光電変換部
及び信号電荷転送部(図示せず)を形成した後に、ゲー
ト絶縁膜82を介して第1ポリSi膜83をCVD法で
100〜600nm堆積する。
る。図21及び図22は本実施例に係わる固体撮像装置
のCCD部の製造工程を示す断面図である。まず、図2
1(a)に示すように、半導体基板81上に光電変換部
及び信号電荷転送部(図示せず)を形成した後に、ゲー
ト絶縁膜82を介して第1ポリSi膜83をCVD法で
100〜600nm堆積する。
【0087】次いで、図21(b)に示すように、ポリ
Si膜83上にSiO2 膜84を例えばCVD法で10
0〜600nm堆積させ、フォトエッチング工程により
パターニングされたフォトレジストをマスクとしてCV
D−SiO2 膜84をエッチングする。
Si膜83上にSiO2 膜84を例えばCVD法で10
0〜600nm堆積させ、フォトエッチング工程により
パターニングされたフォトレジストをマスクとしてCV
D−SiO2 膜84をエッチングする。
【0088】次いで、図21(c)に示すように、フォ
トレジストを除去した後、さらにこの上部に第3の薄膜
としてSiN膜85を100〜400nm堆積させる。
SiN膜85は所望の間隙に変換差を加えた膜厚とす
る。次いで、図21(d)に示すように、SiN膜85
を異方性エッチングする。エッチング量を適宜選ぶこと
により、CVD−SiO2 膜84の側壁に細いSiN膜
851 が残る。
トレジストを除去した後、さらにこの上部に第3の薄膜
としてSiN膜85を100〜400nm堆積させる。
SiN膜85は所望の間隙に変換差を加えた膜厚とす
る。次いで、図21(d)に示すように、SiN膜85
を異方性エッチングする。エッチング量を適宜選ぶこと
により、CVD−SiO2 膜84の側壁に細いSiN膜
851 が残る。
【0089】この状態でチャネル部全面に例えば燐
(P)を500keV〜1MeVの高加速度でイオン注
入を行う。イオン注入の加速度はポリシリコンの膜厚や
所望の拡散層の深さを鑑みて決める。このような高加速
度でのイオン注入を行うと、ポリシリコン内をイオンが
透過するが、SiO2 はイオンをブロックするので、図
21(e)に示すように、SiO2 部分にセルフアライ
ンで基板内部に拡散層89を形成することができる。
(P)を500keV〜1MeVの高加速度でイオン注
入を行う。イオン注入の加速度はポリシリコンの膜厚や
所望の拡散層の深さを鑑みて決める。このような高加速
度でのイオン注入を行うと、ポリシリコン内をイオンが
透過するが、SiO2 はイオンをブロックするので、図
21(e)に示すように、SiO2 部分にセルフアライ
ンで基板内部に拡散層89を形成することができる。
【0090】次いで、図22(a)に示すように、NH
4 Fを用いてSiO2 膜84をエッチング除去する。こ
の状態でSiNの残膜851 をマスクとして、図22
(b)に示すように、ポリSi膜83上に選択酸化によ
り酸化膜86を形成する。次いで、図22(c)に示す
ようにSiN膜851 をエッチング除去した後に、図2
2(d)に示すように異方性エッチングでポリSi膜8
3をパターニングする。そして、図22(e)に示すよ
うに、断面に酸化膜を成長させて単層ゲートCCDが得
られる。
4 Fを用いてSiO2 膜84をエッチング除去する。こ
の状態でSiNの残膜851 をマスクとして、図22
(b)に示すように、ポリSi膜83上に選択酸化によ
り酸化膜86を形成する。次いで、図22(c)に示す
ようにSiN膜851 をエッチング除去した後に、図2
2(d)に示すように異方性エッチングでポリSi膜8
3をパターニングする。そして、図22(e)に示すよ
うに、断面に酸化膜を成長させて単層ゲートCCDが得
られる。
【0091】かくして本実施例によれば、転送電極毎に
セルフアラインで電位段差が形成できるので、合わせず
れによる転送効率の低下がない。また、第3の薄膜の膜
厚分のスペース形成が可能になる。
セルフアラインで電位段差が形成できるので、合わせず
れによる転送効率の低下がない。また、第3の薄膜の膜
厚分のスペース形成が可能になる。
【0092】
【発明の効果】以上詳述したように本発明によれば、水
平CCDの転送電極のギャップを垂直CCDの転送電極
のギャップよりも小さく設計することにより、水平CC
Dの転送効率を十分に高くすることができ、かつ転送電
極間短絡を抑制することのできる固体撮像装置を実現す
ることが可能となる。また、ポリサイド構造におけるシ
リサイドの電極間ギャップをポリSiの電極間ギャップ
よりも大きく設計することにより、CCDの転送電極に
ポリサイド構造を採用しても十分な耐圧を得ることので
きる固体撮像装置を実現することが可能となる。
平CCDの転送電極のギャップを垂直CCDの転送電極
のギャップよりも小さく設計することにより、水平CC
Dの転送効率を十分に高くすることができ、かつ転送電
極間短絡を抑制することのできる固体撮像装置を実現す
ることが可能となる。また、ポリサイド構造におけるシ
リサイドの電極間ギャップをポリSiの電極間ギャップ
よりも大きく設計することにより、CCDの転送電極に
ポリサイド構造を採用しても十分な耐圧を得ることので
きる固体撮像装置を実現することが可能となる。
【図1】第1の実施例に係わる固体撮像装置のCCD部
の断面構成を示す図。
の断面構成を示す図。
【図2】第1の実施例におけるCCD部の平面構成を示
す図。
す図。
【図3】第2の実施例に係わる固体撮像装置のCCD部
の断面構成を示す図。
の断面構成を示す図。
【図4】第3の実施例に係わる固体撮像装置のCCD部
の断面構成を示す図。
の断面構成を示す図。
【図5】第4の実施例に係わる固体撮像装置のCCD部
の断面構成を示す図。
の断面構成を示す図。
【図6】第5の実施例に係わる固体撮像装置のCCD部
の断面構成を示す図。
の断面構成を示す図。
【図7】第6の実施例に係わる固体撮像装置のCCD部
の断面構成を従来例と比較して示す図。
の断面構成を従来例と比較して示す図。
【図8】第6の実施例の製造工程を示す断面図。
【図9】第7の実施例に係わるポリサイド構造の製造工
程を示す断面図。
程を示す断面図。
【図10】本発明の第8の実施例に係わるポリサイド構
造の例(3例)を示す断面図。
造の例(3例)を示す断面図。
【図11】位相シフト法の原理を示す模式図。
【図12】位相シフト法を利用した固体撮像装置の製造
工程を示す断面図。
工程を示す断面図。
【図13】第9の実施例に係わる固体撮像装置の受光部
構成を示す図。
構成を示す図。
【図14】第9の実施例の製造工程を示す断面図。
【図15】第10の実施例に係わるAl配線パターンの
製造工程の前半を示す断面図。
製造工程の前半を示す断面図。
【図16】第10の実施例に係わるAl配線パターンの
製造工程の後半を示す断面図。
製造工程の後半を示す断面図。
【図17】第11の実施例に係わる固体撮像装置の製造
工程の前半を示す断面図。
工程の前半を示す断面図。
【図18】第11の実施例に係わる固体撮像装置の製造
工程の後半を示す断面図。
工程の後半を示す断面図。
【図19】第11の実施例により製造した単層CCDを
有する固体撮像装置の断面構成を従来例と比較して示す
図。
有する固体撮像装置の断面構成を従来例と比較して示す
図。
【図20】単層CCDを有する固体撮像装置の典型的な
平面パターンを示す図。
平面パターンを示す図。
【図21】第12の実施例に係わる固体撮像装置の製造
工程の前半を示す断面図。
工程の前半を示す断面図。
【図22】第12の実施例に係わる固体撮像装置の製造
工程の後半を示す断面図。
工程の後半を示す断面図。
【図23】従来の固体撮像装置の単層ポリSiによるC
CD部の断面構成を示す図。
CD部の断面構成を示す図。
【図24】従来の固体撮像装置の2層ポリSiによるC
CD部の断面構成を示す図。
CD部の断面構成を示す図。
10,30…Si基板 11,31…ゲート絶縁膜 12,32…第1層ポリSi電極 13…層間絶縁膜 14…第2層ポリSi膜 15…絶縁膜 21…シリコン酸化膜 22…シリコン窒化膜 33…WSi膜 34…シリコン酸化膜 35…WSiの酸化膜 36…ポリSiの酸化膜 37…酸化膜 38,39…レジスト 41…受光部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松長 誠之 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 (72)発明者 佐々木 道夫 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内
Claims (3)
- 【請求項1】半導体基板上に2次元的に配列された複数
の光電変換蓄積部と、これらの光電変換蓄積部から読み
出された信号電荷を垂直方向に転送する複数本の垂直C
CDと、これらの垂直CCDで転送された信号電荷を受
け水平方向に転送する水平CCDとを備えた固体撮像装
置において、 前記水平CCDの転送電極のギャップを前記垂直CCD
の転送電極のギャップよりも小さく設計してなることを
特徴とする固体撮像装置。 - 【請求項2】前記垂直CCDの転送電極は単層ポリSi
構造であり、前記水平CCDの転送電極は2層ポリSi
構造であることを特徴とする請求項1記載の固体撮像装
置。 - 【請求項3】半導体基板上に2次元的に配列された複数
の光電変換蓄積部と、これらの光電変換蓄積部から読み
出された信号電荷を垂直方向に転送する複数本の垂直C
CDと、これらの垂直CCDで転送された信号電荷を受
け水平方向に転送する水平CCDとを備えた固体撮像装
置において、 前記垂直CCD及び水平CCDの少なくとも一方の転送
電極は、ポリSi上にシリサイドを積層したポリサイド
構造であり、シリサイドの電極間ギャップをポリSiの
電極間ギャップよりも大きく設計してなることを特徴と
する固体撮像装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16291893A JP3560990B2 (ja) | 1993-06-30 | 1993-06-30 | 固体撮像装置 |
US08/269,349 US5428231A (en) | 1993-06-30 | 1994-06-30 | Solid-state image device including charge-coupled devices having improved electrode structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16291893A JP3560990B2 (ja) | 1993-06-30 | 1993-06-30 | 固体撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0774337A true JPH0774337A (ja) | 1995-03-17 |
JP3560990B2 JP3560990B2 (ja) | 2004-09-02 |
Family
ID=15763710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16291893A Expired - Fee Related JP3560990B2 (ja) | 1993-06-30 | 1993-06-30 | 固体撮像装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5428231A (ja) |
JP (1) | JP3560990B2 (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6165908A (en) * | 1997-03-03 | 2000-12-26 | Nec Corporation | Single-layer-electrode type charge coupled device having double conductive layers for charge transfer electrodes |
JP2002343955A (ja) * | 2001-05-11 | 2002-11-29 | Sony Corp | 固体撮像素子 |
JP2003078126A (ja) * | 2001-09-06 | 2003-03-14 | Sony Corp | 固体撮像素子及びその製造方法 |
JP2005353766A (ja) * | 2004-06-09 | 2005-12-22 | Sony Corp | 固体撮像素子及びその製造方法 |
US7422925B2 (en) | 2003-05-20 | 2008-09-09 | Matsushita Electric Industrial Co. Ltd. | Solid-state imaging apparatus and manufacturing method thereof |
JP2014138066A (ja) * | 2013-01-16 | 2014-07-28 | Canon Inc | 固体撮像装置及びその製造方法 |
WO2015028886A3 (en) * | 2013-08-27 | 2015-05-14 | Quantum Biosystems Inc. | Nano-gap electrode and methods for manufacturing same |
US9194838B2 (en) | 2010-03-03 | 2015-11-24 | Osaka University | Method and device for identifying nucleotide, and method and device for determining nucleotide sequence of polynucleotide |
US9506894B2 (en) | 2012-12-27 | 2016-11-29 | Quantum Biosystems Inc. | Method for controlling substance moving speed and apparatus for controlling the same |
US9535033B2 (en) | 2012-08-17 | 2017-01-03 | Quantum Biosystems Inc. | Sample analysis method |
US9644236B2 (en) | 2013-09-18 | 2017-05-09 | Quantum Biosystems Inc. | Biomolecule sequencing devices, systems and methods |
US9806124B2 (en) | 2013-01-16 | 2017-10-31 | Canon Kabushiki Kaisha | Solid state image pickup apparatus and method for manufacturing the same |
US10261066B2 (en) | 2013-10-16 | 2019-04-16 | Quantum Biosystems Inc. | Nano-gap electrode pair and method of manufacturing same |
US10438811B1 (en) | 2014-04-15 | 2019-10-08 | Quantum Biosystems Inc. | Methods for forming nano-gap electrodes for use in nanosensors |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2877047B2 (ja) * | 1995-10-25 | 1999-03-31 | 日本電気株式会社 | 固体撮像装置 |
JPH09172156A (ja) * | 1995-12-20 | 1997-06-30 | Toshiba Corp | 固体撮像素子及びその製造方法 |
US5956085A (en) * | 1996-11-07 | 1999-09-21 | Umax Data Systems Inc. | Apparatus for increasing the sample frequency of scanning |
EP0925604B1 (en) * | 1997-05-29 | 2008-07-09 | Nxp B.V. | A method of manufacturing an electronic device whereby a conductive layer is provided on an electrically insulating substrate, from which layer a conductor pattern is formed |
US6111279A (en) * | 1997-09-24 | 2000-08-29 | Nec Corporation | CCD type solid state image pick-up device |
JP2000068479A (ja) * | 1998-08-26 | 2000-03-03 | Hitachi Ltd | 半導体集積回路装置 |
JP2000196060A (ja) * | 1998-12-24 | 2000-07-14 | Nec Corp | 固体撮像装置およびその製造方法 |
JP2008277787A (ja) * | 2007-03-30 | 2008-11-13 | Nec Electronics Corp | 電荷転送装置 |
JP5226348B2 (ja) * | 2008-03-13 | 2013-07-03 | オリンパス株式会社 | 固体撮像装置およびその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4376897A (en) * | 1980-06-25 | 1983-03-15 | International Business Machines Corp. | Low voltage serial to parallel to serial charge coupled device |
JPS6153766A (ja) * | 1984-08-24 | 1986-03-17 | Hitachi Ltd | インタ−ライン型電荷転送撮像素子 |
GB2211660A (en) * | 1987-10-28 | 1989-07-05 | Philips Nv | A charge-coupled device de-interlacer |
US5210433A (en) * | 1990-02-26 | 1993-05-11 | Kabushiki Kaisha Toshiba | Solid-state CCD imaging device with transfer gap voltage controller |
-
1993
- 1993-06-30 JP JP16291893A patent/JP3560990B2/ja not_active Expired - Fee Related
-
1994
- 1994-06-30 US US08/269,349 patent/US5428231A/en not_active Expired - Lifetime
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6165908A (en) * | 1997-03-03 | 2000-12-26 | Nec Corporation | Single-layer-electrode type charge coupled device having double conductive layers for charge transfer electrodes |
JP2002343955A (ja) * | 2001-05-11 | 2002-11-29 | Sony Corp | 固体撮像素子 |
JP4655407B2 (ja) * | 2001-05-11 | 2011-03-23 | ソニー株式会社 | 固体撮像素子 |
JP2003078126A (ja) * | 2001-09-06 | 2003-03-14 | Sony Corp | 固体撮像素子及びその製造方法 |
US7422925B2 (en) | 2003-05-20 | 2008-09-09 | Matsushita Electric Industrial Co. Ltd. | Solid-state imaging apparatus and manufacturing method thereof |
JP2005353766A (ja) * | 2004-06-09 | 2005-12-22 | Sony Corp | 固体撮像素子及びその製造方法 |
JP4670266B2 (ja) * | 2004-06-09 | 2011-04-13 | ソニー株式会社 | 固体撮像素子の製造方法 |
US10876159B2 (en) | 2010-03-03 | 2020-12-29 | Quantum Biosystems Inc. | Method and device for identifying nucleotide, and method and device for determining nucleotide sequence of polynucleotide |
US10202644B2 (en) | 2010-03-03 | 2019-02-12 | Quantum Biosystems Inc. | Method and device for identifying nucleotide, and method and device for determining nucleotide sequence of polynucleotide |
US9194838B2 (en) | 2010-03-03 | 2015-11-24 | Osaka University | Method and device for identifying nucleotide, and method and device for determining nucleotide sequence of polynucleotide |
US9535033B2 (en) | 2012-08-17 | 2017-01-03 | Quantum Biosystems Inc. | Sample analysis method |
US9506894B2 (en) | 2012-12-27 | 2016-11-29 | Quantum Biosystems Inc. | Method for controlling substance moving speed and apparatus for controlling the same |
US9806124B2 (en) | 2013-01-16 | 2017-10-31 | Canon Kabushiki Kaisha | Solid state image pickup apparatus and method for manufacturing the same |
JP2014138066A (ja) * | 2013-01-16 | 2014-07-28 | Canon Inc | 固体撮像装置及びその製造方法 |
WO2015028886A3 (en) * | 2013-08-27 | 2015-05-14 | Quantum Biosystems Inc. | Nano-gap electrode and methods for manufacturing same |
US9644236B2 (en) | 2013-09-18 | 2017-05-09 | Quantum Biosystems Inc. | Biomolecule sequencing devices, systems and methods |
US10557167B2 (en) | 2013-09-18 | 2020-02-11 | Quantum Biosystems Inc. | Biomolecule sequencing devices, systems and methods |
US10261066B2 (en) | 2013-10-16 | 2019-04-16 | Quantum Biosystems Inc. | Nano-gap electrode pair and method of manufacturing same |
US10466228B2 (en) | 2013-10-16 | 2019-11-05 | Quantum Biosystems Inc. | Nano-gap electrode pair and method of manufacturing same |
US10438811B1 (en) | 2014-04-15 | 2019-10-08 | Quantum Biosystems Inc. | Methods for forming nano-gap electrodes for use in nanosensors |
Also Published As
Publication number | Publication date |
---|---|
US5428231A (en) | 1995-06-27 |
JP3560990B2 (ja) | 2004-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0774337A (ja) | 固体撮像装置 | |
US7772017B2 (en) | Method of producing a solid state imaging device including using a metal oxide etching stopper | |
EP0496443B1 (en) | Semiconductor device and method of manufacturing such a semiconductor device | |
KR100265260B1 (ko) | Ccd-형 고체촬상장치 및 그 제조방법 | |
JP3153647B2 (ja) | 電荷転送装置の製造方法 | |
JP3272941B2 (ja) | 固体撮像素子およびその製造方法 | |
JPH04207076A (ja) | 固体撮像装置の製造方法 | |
US6054336A (en) | Method of manufacturing an electronic device | |
JPH08125166A (ja) | 固体撮像装置およびその製造方法 | |
JP4196778B2 (ja) | 固体撮像素子及びその製造方法 | |
JPH04315474A (ja) | 固体撮像素子の製造方法 | |
JPH08293595A (ja) | 半導体装置の製造方法 | |
JP4613756B2 (ja) | 固体撮像素子の製造方法、固体撮像素子、及び固体撮像素子を用いたカメラ | |
JPH0465873A (ja) | 固体撮像素子 | |
JP2000114477A (ja) | 半導体記憶装置の製造方法 | |
JPH0653475A (ja) | 固体撮像装置の製造方法 | |
JPH0360158A (ja) | 固体撮像装置及びその製造方法 | |
JPH11354771A (ja) | 固体撮像素子とその製造方法 | |
JPH098272A (ja) | 固体撮像装置 | |
JPH11307749A (ja) | 固体撮像素子とその製造方法 | |
JPH10223876A (ja) | 固体撮像装置および固体撮像装置の製造方法 | |
JP2005327869A (ja) | 固体撮像装置およびその製造方法 | |
JPS62264657A (ja) | 固体撮像装置及びその製造方法 | |
JPH09283734A (ja) | 固体撮像装置及びその製造方法 | |
JP2005347374A (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040527 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |