JPH0772907B2 - マイクロコンピュータ及びこれを用いた非接触ｉｃカード - Google Patents
マイクロコンピュータ及びこれを用いた非接触ｉｃカードInfo
- Publication number
- JPH0772907B2 JPH0772907B2 JP1329464A JP32946489A JPH0772907B2 JP H0772907 B2 JPH0772907 B2 JP H0772907B2 JP 1329464 A JP1329464 A JP 1329464A JP 32946489 A JP32946489 A JP 32946489A JP H0772907 B2 JPH0772907 B2 JP H0772907B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- cpu
- signal
- resonance circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Power Engineering (AREA)
- Signal Processing (AREA)
- Near-Field Transmission Systems (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、マイクロコンピュータ及びこれを用いた非
接触ICカードに関する。
接触ICカードに関する。
第６図に従来の非接触ICカードの構造を示す。CPU
（１）にROM（2a）、RAM（2b）、送信回路（３）及び受
信回路（４）がそれぞれ接続されており、これらにより
マイクロコンピュータ（５）が構成されている。このマ
イクロコンピュータ（５）の送信回（３）及び受信回路
（４）にはそれぞれデータ送信アンテナ（６）及びデー
タ受信アンテナ（７）が接続され、CPU（１）にはバッ
テリ（８）及び発振子（９）が接続されている。そし
て、ICカードは、耐環境性の向上を図るため、その全体
が樹脂等により封止されている。
（１）にROM（2a）、RAM（2b）、送信回路（３）及び受
信回路（４）がそれぞれ接続されており、これらにより
マイクロコンピュータ（５）が構成されている。このマ
イクロコンピュータ（５）の送信回（３）及び受信回路
（４）にはそれぞれデータ送信アンテナ（６）及びデー
タ受信アンテナ（７）が接続され、CPU（１）にはバッ
テリ（８）及び発振子（９）が接続されている。そし
て、ICカードは、耐環境性の向上を図るため、その全体
が樹脂等により封止されている。
CPU（１）にはバッテリ（８）から電源電圧が供給され
ると共に発振子（９）からはクロック信号が供給され、
これによりCPU（１）は予めROM（2a）に格納されていた
プログラムに基づいて作動する。このICカードは電磁波
を用いて外部とのデータの授受を行うものである。デー
タは受信時には、外部からの電磁波が受信アンテナ
（７）で受信され、受信回路（４）でデータに復調され
た後、CPU（１）に入力される。そして、CPU（１）でデ
ータ処理が行われ、必要に応じてデータがRAM（2b）に
記憶される。一方、データの送信時には、CPU（１）か
らデータが送信回路（３）に出力され、ここで搬送波が
このデータにより変調された後、送信アンテナ（６）か
ら送信される。
ると共に発振子（９）からはクロック信号が供給され、
これによりCPU（１）は予めROM（2a）に格納されていた
プログラムに基づいて作動する。このICカードは電磁波
を用いて外部とのデータの授受を行うものである。デー
タは受信時には、外部からの電磁波が受信アンテナ
（７）で受信され、受信回路（４）でデータに復調され
た後、CPU（１）に入力される。そして、CPU（１）でデ
ータ処理が行われ、必要に応じてデータがRAM（2b）に
記憶される。一方、データの送信時には、CPU（１）か
らデータが送信回路（３）に出力され、ここで搬送波が
このデータにより変調された後、送信アンテナ（６）か
ら送信される。
ここで、第７図に送信回路（３）の構成例を示す。送信
アンテナ（６）と並列にコンデンサ（11）が接続され、
これらにより共振回路（12）が形成されている。共振回
路（12）には抵抗（13）及びトランジスタ（14）を介し
てゲート回路（15）の出力端が接続されている。このゲ
ート回路（15）の入力端にはCPU（１）が接続され、CPU
（１）からデータを表す送信信号と搬送波とが入力され
る。
アンテナ（６）と並列にコンデンサ（11）が接続され、
これらにより共振回路（12）が形成されている。共振回
路（12）には抵抗（13）及びトランジスタ（14）を介し
てゲート回路（15）の出力端が接続されている。このゲ
ート回路（15）の入力端にはCPU（１）が接続され、CPU
（１）からデータを表す送信信号と搬送波とが入力され
る。
このような送信回路（３）においては、第８に示すよう
に、時刻t1にCPU（１）からゲート回路（15）に“H"レ
ベルの送信信号が出力されると、搬送波によってトラン
ジスタ（14）がオン状態となり、共振回路（12）が駆動
して送信アンテナ（６）から外部へ電磁波が送出され
る。一方、時刻t0のように送信信号が“L"レベルのとき
には、トランジスタ（14）がオフ状態となるので、共振
回路（12）は駆動せず、電磁波は送出されない。このよ
うにして搬送波が送信信号で変調され、外部への送信が
行われる。
に、時刻t1にCPU（１）からゲート回路（15）に“H"レ
ベルの送信信号が出力されると、搬送波によってトラン
ジスタ（14）がオン状態となり、共振回路（12）が駆動
して送信アンテナ（６）から外部へ電磁波が送出され
る。一方、時刻t0のように送信信号が“L"レベルのとき
には、トランジスタ（14）がオフ状態となるので、共振
回路（12）は駆動せず、電磁波は送出されない。このよ
うにして搬送波が送信信号で変調され、外部への送信が
行われる。
しかしながら、第８図に示すように、時刻t2に送信信号
のレベルが“H"から“L"に変化するときには、トランジ
スタ（14）は即座にオフ状態となるものの、共振回路
（12）では時刻t1〜t2の間に生じていた振動が自由振動
を繰り返しながら減衰することとなる。従って、送信信
号が“L"レベルになってから共振回路（12）における振
動すなわち送信アンテナ（６）から送出される電磁波が
十分に減衰するまでに長い時間△ｔを要していた。正確
にデータを送信するためには、送信信号１パルスの振動
が減衰して無視できるようになってから次のパルスを送
信する必要がある。このため、従来はデータの送信速度
が低くなるという問題点があった。
のレベルが“H"から“L"に変化するときには、トランジ
スタ（14）は即座にオフ状態となるものの、共振回路
（12）では時刻t1〜t2の間に生じていた振動が自由振動
を繰り返しながら減衰することとなる。従って、送信信
号が“L"レベルになってから共振回路（12）における振
動すなわち送信アンテナ（６）から送出される電磁波が
十分に減衰するまでに長い時間△ｔを要していた。正確
にデータを送信するためには、送信信号１パルスの振動
が減衰して無視できるようになってから次のパルスを送
信する必要がある。このため、従来はデータの送信速度
が低くなるという問題点があった。
この発明はこのような問題点を解消するためになされた
もので、共振回路を高速且つ正確に駆動することのでき
るマイクロコンピュータを提供することを目的とする。
もので、共振回路を高速且つ正確に駆動することのでき
るマイクロコンピュータを提供することを目的とする。
また、この発明はこのようなマイクロコンピュータを用
いて高速且つ正確にデータを伝送することのできる非接
触ICカードを提供することも目的としている。
いて高速且つ正確にデータを伝送することのできる非接
触ICカードを提供することも目的としている。
この発明に係るマイクロコンピュータは、共振回路を駆
動するマイクロコンピュータであって、データを処理す
るためのCPUと、入力信号を検出してCPUへ入力させる入
力回路と、CPUからの出力信号を共振回路へ出力させる
ための出力回路と、CPUからの出力信号がオン状態から
オフ状態に変化したときに共振回路に発生する自由振動
を減衰させる減衰手段とを備えたものである。
動するマイクロコンピュータであって、データを処理す
るためのCPUと、入力信号を検出してCPUへ入力させる入
力回路と、CPUからの出力信号を共振回路へ出力させる
ための出力回路と、CPUからの出力信号がオン状態から
オフ状態に変化したときに共振回路に発生する自由振動
を減衰させる減衰手段とを備えたものである。
尚、減衰手段は、共振回路の出力電圧を共振回路にフィ
ードバックさせるように構成することができる。
ードバックさせるように構成することができる。
さらに、減衰手段は、共振回路の出力電圧に応じて共振
回路を逆相で駆動するように構成することができる。
回路を逆相で駆動するように構成することができる。
また、この発明に係る非接触ICカードは、外部とのデー
タの送受信を非接触で行うためのアンテナ手段と、デー
タを処理するためのCPUと、アンテナ手段で受信された
受信信号を検出してCPUへ入力させる受信回路と、CPUか
らの送信信号をアンテナ手段を介して外部へ送信するた
めの送信回路と、CPUからの送信信号がオン状態からオ
フ状態に変化したときにアンテナ手段に発生する自由振
動を減衰させる減衰手段とを備えたものである。
タの送受信を非接触で行うためのアンテナ手段と、デー
タを処理するためのCPUと、アンテナ手段で受信された
受信信号を検出してCPUへ入力させる受信回路と、CPUか
らの送信信号をアンテナ手段を介して外部へ送信するた
めの送信回路と、CPUからの送信信号がオン状態からオ
フ状態に変化したときにアンテナ手段に発生する自由振
動を減衰させる減衰手段とを備えたものである。
この発明に係るマイクロコンピュータにおいては、減衰
手段が、CPUから出力される出力信号のオン状態からオ
フ状態への変化時に共振回路に発生する自由振動を減衰
させる。
手段が、CPUから出力される出力信号のオン状態からオ
フ状態への変化時に共振回路に発生する自由振動を減衰
させる。
また、この発明の非接触ICカードにおいては、減衰手段
が、CPUから出力される送信信号のオン状態からオフ状
態への変化時にアンテナ手段に発生する自由振動を減衰
させる。
が、CPUから出力される送信信号のオン状態からオフ状
態への変化時にアンテナ手段に発生する自由振動を減衰
させる。
以下、この発明の実施例を添付図面に基づいて説明す
る。
る。
第１図は本発明の一実施例に係る非接触ICカードの構造
を示すブロック図である。この非接触ICカードは、マイ
クロコンピュータ（50）、データ送信アンテナ（６）、
データ受信アンテナ（７）、バッテリ（８）及び発振子
（９）を有している。マイクロコンピュータ（50）は一
つのICチップに形成されており、データの処理を行うた
めのCPU（１）を有している。このCPU（１）にROM（2
a）、RAM（2b）、送信回路（出力回路）（30）及び受信
回路（入力回路）（４）が接続されている。また、送信
回路（30）には減衰手段となる減衰回路（10）が接続さ
れている。このマイクロコンピュータ（50）の送信回路
（30）及び受信回路（４）にそれぞれデータ送信アンテ
ナ（６）及びデータ受信アンテナ（７）が接続され、CP
U（１）にバッテリ（８）及び発振子（９）が接続され
ている。
を示すブロック図である。この非接触ICカードは、マイ
クロコンピュータ（50）、データ送信アンテナ（６）、
データ受信アンテナ（７）、バッテリ（８）及び発振子
（９）を有している。マイクロコンピュータ（50）は一
つのICチップに形成されており、データの処理を行うた
めのCPU（１）を有している。このCPU（１）にROM（2
a）、RAM（2b）、送信回路（出力回路）（30）及び受信
回路（入力回路）（４）が接続されている。また、送信
回路（30）には減衰手段となる減衰回路（10）が接続さ
れている。このマイクロコンピュータ（50）の送信回路
（30）及び受信回路（４）にそれぞれデータ送信アンテ
ナ（６）及びデータ受信アンテナ（７）が接続され、CP
U（１）にバッテリ（８）及び発振子（９）が接続され
ている。
データは送信アンテナ（６）及びデータ受信アンテナ
（７）によりアンテナ手段が形成されている。また、RO
M（2a）には予めCPU（１）を作動させるためのプログラ
ムが格納されている。さらに、この非接触ICカードは、
耐環境性の向上を図るため、その全体が樹脂等により封
止されている。
（７）によりアンテナ手段が形成されている。また、RO
M（2a）には予めCPU（１）を作動させるためのプログラ
ムが格納されている。さらに、この非接触ICカードは、
耐環境性の向上を図るため、その全体が樹脂等により封
止されている。
ここで、送信回路（30）及び減衰回路（10）の内部構成
を第２図に示す。送信アンテナ（６）と並列にコンデン
サ（16）が接続され、これにより所定の周波数の電磁波
を送信するための共振回路（17）が形成されている。こ
の共振回路（17）に抵抗（18）及びトランジスタ（19）
を介してスイッチ回路（20）が接続され、スイッチ回路
（20）にCPU（１）が接続されている。これらコンデン
サ（16）、抵抗（18）、トランジスタ（19）及びスイッ
チ回路（20）により送信回路（30）が構成されている。
また、共振回路（17）と抵抗（18）との接続点Ａには比
較器（21）の第１入力端が接続されている。この比較器
（21）の第２入力端は接地され、出力端はスイッチ回路
（22）を介してトランジスタ（19）とスイッチ回路（2
0）との接続点Ｂに接続されている。さらに、この接続
点Ｂと電源ラインとの間にはスイッチ回路（23）が接続
されている。これら比較器（21）、スイッチ回路（22）
及び（23）により減衰回路（10）が構成されている。
を第２図に示す。送信アンテナ（６）と並列にコンデン
サ（16）が接続され、これにより所定の周波数の電磁波
を送信するための共振回路（17）が形成されている。こ
の共振回路（17）に抵抗（18）及びトランジスタ（19）
を介してスイッチ回路（20）が接続され、スイッチ回路
（20）にCPU（１）が接続されている。これらコンデン
サ（16）、抵抗（18）、トランジスタ（19）及びスイッ
チ回路（20）により送信回路（30）が構成されている。
また、共振回路（17）と抵抗（18）との接続点Ａには比
較器（21）の第１入力端が接続されている。この比較器
（21）の第２入力端は接地され、出力端はスイッチ回路
（22）を介してトランジスタ（19）とスイッチ回路（2
0）との接続点Ｂに接続されている。さらに、この接続
点Ｂと電源ラインとの間にはスイッチ回路（23）が接続
されている。これら比較器（21）、スイッチ回路（22）
及び（23）により減衰回路（10）が構成されている。
スイッチ回路（20）、（22）及び（23）はそれぞれCPU
（１）から出力される送信信号、抑止信号及びオフ信号
によって開閉制御され、これらの信号が“H"レベルのと
きに閉じるようになっている。送信信号は送信データを
示す信号であるが、第３図に示すように、抑止信号は送
信信号が“H"レベルから“L"レベルに変化するときにこ
れと反対に“L"レベルから“H"レベルに立ち上がり、そ
の後所定時間経過した後に再び“L"レベルに戻るように
形成されている。また、オフ信号は送信信号及び抑止信
号のいずれかが“H"レベルのときには“H"レベルとな
り、双方が“L"レベルのときには“H"レベルとなるよう
に形成されている。
（１）から出力される送信信号、抑止信号及びオフ信号
によって開閉制御され、これらの信号が“H"レベルのと
きに閉じるようになっている。送信信号は送信データを
示す信号であるが、第３図に示すように、抑止信号は送
信信号が“H"レベルから“L"レベルに変化するときにこ
れと反対に“L"レベルから“H"レベルに立ち上がり、そ
の後所定時間経過した後に再び“L"レベルに戻るように
形成されている。また、オフ信号は送信信号及び抑止信
号のいずれかが“H"レベルのときには“H"レベルとな
り、双方が“L"レベルのときには“H"レベルとなるよう
に形成されている。
次に、この実施例の動作を説明する。CPU（１）にはバ
ッテリ（８）から電源電圧VCCが供給されると共に発振
子（９）からはクロック信号が供給され、CPU（１）は
予めROM（2a）に格納されていたプログラムに基づいて
作動する。
ッテリ（８）から電源電圧VCCが供給されると共に発振
子（９）からはクロック信号が供給され、CPU（１）は
予めROM（2a）に格納されていたプログラムに基づいて
作動する。
データの送信時においては、例えば第３図に示す時刻t3
にCPU（１）から“H"レベルの送信信号が送信回路（3
0）に出力されると、この送信信号によってスイッチ回
路（20）が閉成され、CPU（１）からトランジスタ（1
9）に搬送波が印加される。これにより、トランジスタ
（19）はオン状態となり共振回路（17）が駆動されて電
磁波が外部に送出される。
にCPU（１）から“H"レベルの送信信号が送信回路（3
0）に出力されると、この送信信号によってスイッチ回
路（20）が閉成され、CPU（１）からトランジスタ（1
9）に搬送波が印加される。これにより、トランジスタ
（19）はオン状態となり共振回路（17）が駆動されて電
磁波が外部に送出される。
その後、時刻t4に送信信号が“L"レベルに立ち下がる
と、スイッチ回路（20）は開成されるが、同時に今度は
抑止信号が“L"レベルから“H"レベルに立ち上がり、ス
イッチ回路（22）が閉成される。これにより、比較器
（21）の出力がトランジスタ（19）に印加されることと
なる。このとき、共振回路（17）では、時刻t3〜t4の間
に生じていた振動が自由振動を繰り返しながら減衰しよ
うとする。この振動が正の半サイクルのときは、比較器
（21）の出力が“H"レベルとなるので、トランジスタ
（19）はオス状態となる。ところが、共振回路（17）に
おける自由振動が負の半サイクルのときは、比較器（2
1）の出力は“L"レベルとなるので、トランジスタ（1
9）はオン状態となる。このため、電圧が共振回路（1
7）に逆相でフィードバックされることとなり、共振回
路（17）に蓄積されていたエネルギーが消耗される。そ
の結果、第３図に示すように、共振回路（17）における
振動は時刻t4の後、急速に減衰し安定する。
と、スイッチ回路（20）は開成されるが、同時に今度は
抑止信号が“L"レベルから“H"レベルに立ち上がり、ス
イッチ回路（22）が閉成される。これにより、比較器
（21）の出力がトランジスタ（19）に印加されることと
なる。このとき、共振回路（17）では、時刻t3〜t4の間
に生じていた振動が自由振動を繰り返しながら減衰しよ
うとする。この振動が正の半サイクルのときは、比較器
（21）の出力が“H"レベルとなるので、トランジスタ
（19）はオス状態となる。ところが、共振回路（17）に
おける自由振動が負の半サイクルのときは、比較器（2
1）の出力は“L"レベルとなるので、トランジスタ（1
9）はオン状態となる。このため、電圧が共振回路（1
7）に逆相でフィードバックされることとなり、共振回
路（17）に蓄積されていたエネルギーが消耗される。そ
の結果、第３図に示すように、共振回路（17）における
振動は時刻t4の後、急速に減衰し安定する。
その後、時刻t5に抑止信号が“L"レベルに立ち下がり、
送信信号及び抑止信号の双方が“L"レベルになると、今
後はオフ信号が“L"レベルから“H"レベルに立ち上が
る。これにより、スイッチ回路（23）が閉成され、トラ
ンジスタ（19）は完全にオフ状態となる。
送信信号及び抑止信号の双方が“L"レベルになると、今
後はオフ信号が“L"レベルから“H"レベルに立ち上が
る。これにより、スイッチ回路（23）が閉成され、トラ
ンジスタ（19）は完全にオフ状態となる。
このように、共振回路（17）の電圧が正のときはトラン
ジスタ（19）をオフ状態とし、負のときはその値を用い
てトランジスタ（19）の駆動能力を増加するように構成
したので、共振回路（17）に発生した自由振動を短時間
に減衰させることができると共にトランジスタ（19）に
おける不用な発振の発生が防止される。従って、データ
の伝送速度を上げることができる。共振回路（17）のＱ
を上げることができる、受信側の回路設計が容易となる
等の利点が生じる。尚、共振回路（17）におけるわずか
な振れにトランジスタ（19）が動作しないように、比較
器（21）の基準電圧は0Vよりわずかに負側に設定した方
が望ましい。
ジスタ（19）をオフ状態とし、負のときはその値を用い
てトランジスタ（19）の駆動能力を増加するように構成
したので、共振回路（17）に発生した自由振動を短時間
に減衰させることができると共にトランジスタ（19）に
おける不用な発振の発生が防止される。従って、データ
の伝送速度を上げることができる。共振回路（17）のＱ
を上げることができる、受信側の回路設計が容易となる
等の利点が生じる。尚、共振回路（17）におけるわずか
な振れにトランジスタ（19）が動作しないように、比較
器（21）の基準電圧は0Vよりわずかに負側に設定した方
が望ましい。
また、オフ信号は、共振回路（17）を送信のみならず、
受信にも兼用する場合に特に有効である。すなわち、オ
フ信号を“H"レベルとした状態で、共振回路（17）によ
り外部からの電磁波を受信し、これを受信回路（４）に
伝送すればよい。
受信にも兼用する場合に特に有効である。すなわち、オ
フ信号を“H"レベルとした状態で、共振回路（17）によ
り外部からの電磁波を受信し、これを受信回路（４）に
伝送すればよい。
抑止信号は、送信信号が“H"レベルから“L"レベルに変
化した後所定時間だけ“H"レベルになるように形成され
たが、送信信号を反転することによって形成してもよ
い。この場合には送信信号及び抑止信号の双方が“L"レ
ベルになることがないので、オフ信号及びスイッチ回路
（23）は不要となる。
化した後所定時間だけ“H"レベルになるように形成され
たが、送信信号を反転することによって形成してもよ
い。この場合には送信信号及び抑止信号の双方が“L"レ
ベルになることがないので、オフ信号及びスイッチ回路
（23）は不要となる。
一方、上記実施例におけるデータの受信動作は第６図に
示した従来のICカードと同様である。すなわち、外部機
器（図示せず）から発せられた電磁波が受信アンテナ
（７）で受信され、受信回路（４）で復調された後、CP
U（１）に入力される。その後、CPU（１）は予めROM（2
a）に格納されているプログラムに基づいてデータ処理
を行い、処理に応じてデータをRAM（2b）に記憶した
り、データの送信を行う。
示した従来のICカードと同様である。すなわち、外部機
器（図示せず）から発せられた電磁波が受信アンテナ
（７）で受信され、受信回路（４）で復調された後、CP
U（１）に入力される。その後、CPU（１）は予めROM（2
a）に格納されているプログラムに基づいてデータ処理
を行い、処理に応じてデータをRAM（2b）に記憶した
り、データの送信を行う。
第４図に比較器（21）の内部構造を具体的に示す。第１
のトランジスタ対（31）及び（32）と第２のトランジス
タ対（33）及び（34）により差動回路（300）が形成さ
れている。すなわち、Ｐチャネルトランジスタ（31）及
び（32）の各ソースがそれぞれＮチャネルトランジスタ
（33）及び（34）のソースに接続され、各ゲートはそれ
ぞれ共振回路（17）及びグランドに接続されている。こ
の差動回路（300）に第３のトランジスタ対（35）及び
（36）からなるカレントミラー回路（301）が負荷とし
て接続されている。すなわち、Ｎチャネルトランジスタ
（33）及び（34）の各ドレインにそれぞれＰチャネルト
ランジスタ（35）及び（36）のドレインが接続されてい
る。これらトランジスタ（35）及び（36）の各ゲートは
互いに接続されると共にトランジスタ（36）のドレイン
に接続されている。差動回路（300）内の第２のトラン
ジスタ対（33）及び（34）の各ゲートにはバイアスを設
定するための電圧が印加される。また、差動回路（30
0）内のトランジスタ（33）とカレントミラー回路（30
1）内のトランジスタ（35）との接続点にトランジスタ
（19）への帰還量を決定するためのＰチャネルトランジ
スタ（37）のゲート及びドレインが接続され、さらに比
較器（21）の出力としてスイッチ回路（22）に接続され
ている。
のトランジスタ対（31）及び（32）と第２のトランジス
タ対（33）及び（34）により差動回路（300）が形成さ
れている。すなわち、Ｐチャネルトランジスタ（31）及
び（32）の各ソースがそれぞれＮチャネルトランジスタ
（33）及び（34）のソースに接続され、各ゲートはそれ
ぞれ共振回路（17）及びグランドに接続されている。こ
の差動回路（300）に第３のトランジスタ対（35）及び
（36）からなるカレントミラー回路（301）が負荷とし
て接続されている。すなわち、Ｎチャネルトランジスタ
（33）及び（34）の各ドレインにそれぞれＰチャネルト
ランジスタ（35）及び（36）のドレインが接続されてい
る。これらトランジスタ（35）及び（36）の各ゲートは
互いに接続されると共にトランジスタ（36）のドレイン
に接続されている。差動回路（300）内の第２のトラン
ジスタ対（33）及び（34）の各ゲートにはバイアスを設
定するための電圧が印加される。また、差動回路（30
0）内のトランジスタ（33）とカレントミラー回路（30
1）内のトランジスタ（35）との接続点にトランジスタ
（19）への帰還量を決定するためのＰチャネルトランジ
スタ（37）のゲート及びドレインが接続され、さらに比
較器（21）の出力としてスイッチ回路（22）に接続され
ている。
このような比較器（21）を備えた減衰回路（10）におい
ては、共振回路（17）の電圧が正のときにはトランジス
タ（31）及び（33）に流れる電流がトランジスタ（32）
及び（34）に流れる電流より少なくなるため、比較器
（21）の出力は“H"レベルとなり、トランジスタ（19）
はオフ状態となる。一方、共振回路（17）の電圧が負の
ときには逆にトランジスタ（31）及び（33）に流れる電
流の方が大きくなる。従って、Ｐチャネルトランジスタ
（37）に電流が流れ、比較器（21）の出力が低下するの
でトランジスタ（19）はオン状態となるが、比較器（2
1）の出力電圧は共振回路（17）の負の電圧の大きさに
より変化するため、第５図に示すようにトランジスタ
（19）の駆動能力も共振回路（17）の負の電圧の大きさ
に応じて変化することとなる。その結果、共振回路（1
7）の自由振動をスムーズにかつ短時間に減衰させるこ
とが可能となる。
ては、共振回路（17）の電圧が正のときにはトランジス
タ（31）及び（33）に流れる電流がトランジスタ（32）
及び（34）に流れる電流より少なくなるため、比較器
（21）の出力は“H"レベルとなり、トランジスタ（19）
はオフ状態となる。一方、共振回路（17）の電圧が負の
ときには逆にトランジスタ（31）及び（33）に流れる電
流の方が大きくなる。従って、Ｐチャネルトランジスタ
（37）に電流が流れ、比較器（21）の出力が低下するの
でトランジスタ（19）はオン状態となるが、比較器（2
1）の出力電圧は共振回路（17）の負の電圧の大きさに
より変化するため、第５図に示すようにトランジスタ
（19）の駆動能力も共振回路（17）の負の電圧の大きさ
に応じて変化することとなる。その結果、共振回路（1
7）の自由振動をスムーズにかつ短時間に減衰させるこ
とが可能となる。
この第４図の回路では、Ｐチャネルトランジスタを用い
て共振回路（17）のエネルギーを消耗させるので、回路
をIC化するのに適している。
て共振回路（17）のエネルギーを消耗させるので、回路
をIC化するのに適している。
以上説明したように、この発明に係るマイクロコンピュ
ータは、共振回路を駆動するマイクロコンピュータであ
って、データを処理するためのCPUと、入力信号を検出
してCPUへ入力させる入力回路と、CPUからの出力信号を
共振回路へ出力させるための出力回路と、CPUからの出
力信号がオン状態からオフ状態に変化したときに共振回
路に発生する自由振動を減衰させる減衰手段とを備えて
いるので、共振回路を高速且つ正確に駆動することがで
きる。
ータは、共振回路を駆動するマイクロコンピュータであ
って、データを処理するためのCPUと、入力信号を検出
してCPUへ入力させる入力回路と、CPUからの出力信号を
共振回路へ出力させるための出力回路と、CPUからの出
力信号がオン状態からオフ状態に変化したときに共振回
路に発生する自由振動を減衰させる減衰手段とを備えて
いるので、共振回路を高速且つ正確に駆動することがで
きる。
また、この発明に係る非接触ICカードは、外部とのデー
タの送受信を非接触で行うためのアンテナ手段と、デー
タを処理するためのCPUと、アンテナ手段で受信された
受信信号を検出してCPUへ入力させる受信回路と、CPUか
らの送信信号をアンテナ手段を介して外部へ送信するた
めの送信回路と、CPUからの送信信号がオン状態からオ
フ状態に変化したときにアンテナ手段に発生する自由振
動を減衰させる減衰手段とを備えているので、高速且つ
正確にデータを伝送することができる。
タの送受信を非接触で行うためのアンテナ手段と、デー
タを処理するためのCPUと、アンテナ手段で受信された
受信信号を検出してCPUへ入力させる受信回路と、CPUか
らの送信信号をアンテナ手段を介して外部へ送信するた
めの送信回路と、CPUからの送信信号がオン状態からオ
フ状態に変化したときにアンテナ手段に発生する自由振
動を減衰させる減衰手段とを備えているので、高速且つ
正確にデータを伝送することができる。
第１図はこの発明の一実施例に係る非接触ICカードの構
造を示すブロック図、第２図は実施例に用いられたマイ
クロコンピュータ内の受信回路及び減衰回路を示す回路
図、第３図は第２図の回路の各部の信号波形図、第４図
は第２図の詳細図、第５図は第４図の回路の特性図、第
６図は従来の非接触ICカードを示すブロック図、第７図
は第６図のICカードに用いられたマイクロコンピュータ
内の受信回路を示す回路図、第８図は第７図の回路の各
部の信号波形図である。 図において、（１）はCPU、（2a）はROM、（2b）はRA
M、（４）は受信回路、（６）はデータ送信アンテナ、
（７）はデータ受信アンテナ、（10）は減衰回路、（3
0）は送信回路、（50）はマイクロコンピュータであ
る。 なお、各図中同一符号は同一または相当部分を示す。
造を示すブロック図、第２図は実施例に用いられたマイ
クロコンピュータ内の受信回路及び減衰回路を示す回路
図、第３図は第２図の回路の各部の信号波形図、第４図
は第２図の詳細図、第５図は第４図の回路の特性図、第
６図は従来の非接触ICカードを示すブロック図、第７図
は第６図のICカードに用いられたマイクロコンピュータ
内の受信回路を示す回路図、第８図は第７図の回路の各
部の信号波形図である。 図において、（１）はCPU、（2a）はROM、（2b）はRA
M、（４）は受信回路、（６）はデータ送信アンテナ、
（７）はデータ受信アンテナ、（10）は減衰回路、（3
0）は送信回路、（50）はマイクロコンピュータであ
る。 なお、各図中同一符号は同一または相当部分を示す。
Claims (4)
- 【請求項１】共振回路を駆動するマイクロコンピュータ
であって、 データを処理するためのCPUと、 入力信号を検出して前記CPUへ入力させる入力回路と、 前記CPUからの出力信号を前記共振回路へ出力させるた
めの出力回路と、 前記CPUからの出力信号がオン状態からオフ状態に変化
したときに前記共振回路に発生する自由振動を減衰させ
る減衰手段と を備えたことを特徴とするマイクロコンピュータ。 - 【請求項２】前記減衰手段は、前記共振回路の出力電圧
を前記共振回路にフィードバックさせる請求項１記載の
マイクロコンピュータ。 - 【請求項３】前記減衰手段は、前記共振回路の出力電圧
に応じて前記共振回路を逆相で駆動する請求項２記載の
マイクロコンピュータ。 - 【請求項４】外部とのデータの送受信を非接触で行うた
めのアンテナ手段と、 データを処理するためのCPUと、 前記アンテナ手段で受信された受信信号を検出して前記
CPUへ入力させる受信回路と、 前記CPUからの送信信号を前記アンテナ手段を介して外
部へ送信するための送信回路と、 前記CPUからの送信信号がオン状態からオフ状態に変化
したときに前記アンテナ手段に発生する自由振動を減衰
させる減衰手段と を備えたことを特徴とする非接触ICカード。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1329464A JPH0772907B2 (ja) | 1989-12-21 | 1989-12-21 | マイクロコンピュータ及びこれを用いた非接触ｉｃカード |
| US07/505,462 US5226167A (en) | 1989-12-21 | 1990-04-06 | Microcomputer circuit for attenuating oscillations in a resonant circuit by reversing phase and feeding back resonant circuit output oscillation voltage |
| GB9009071A GB2239374B (en) | 1989-12-21 | 1990-04-23 | A microcomputer and a non-contact IC card using the same |
| FR909007961A FR2656437B1 (fr) | 1989-12-21 | 1990-06-25 | Micro-ordinateur et carte a circuit integre sans contact l'utilisant. |
| FR9210873A FR2681166B1 (fr) | 1989-12-21 | 1992-09-11 | Carte a circuit integre sans contact. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1329464A JPH0772907B2 (ja) | 1989-12-21 | 1989-12-21 | マイクロコンピュータ及びこれを用いた非接触ｉｃカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03191492A JPH03191492A (ja) | 1991-08-21 |
| JPH0772907B2 true JPH0772907B2 (ja) | 1995-08-02 |
Family
ID=18221672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1329464A Expired - Fee Related JPH0772907B2 (ja) | 1989-12-21 | 1989-12-21 | マイクロコンピュータ及びこれを用いた非接触ｉｃカード |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5226167A (ja) |
| JP (1) | JPH0772907B2 (ja) |
| FR (1) | FR2656437B1 (ja) |
| GB (1) | GB2239374B (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2569194B2 (ja) * | 1990-03-13 | 1997-01-08 | 三菱電機株式会社 | マイクロコンピュータ及びこれを用いた非接触ｉｃカード |
| JP2747395B2 (ja) * | 1992-07-20 | 1998-05-06 | 三菱電機株式会社 | 非接触ｉｃカード、非接触ｉｃカードリーダライタ及びデータ伝送方法 |
| US5983363A (en) * | 1992-11-20 | 1999-11-09 | Micron Communications, Inc. | In-sheet transceiver testing |
| US6058497A (en) * | 1992-11-20 | 2000-05-02 | Micron Technology, Inc. | Testing and burn-in of IC chips using radio frequency transmission |
| JPH0962816A (ja) * | 1994-10-06 | 1997-03-07 | Mitsubishi Electric Corp | 非接触ｉｃカードおよびこれを含む非接触ｉｃカードシステム |
| JP3451506B2 (ja) * | 1995-03-15 | 2003-09-29 | オムロン株式会社 | データキャリア |
| CA2176625C (en) * | 1995-05-19 | 2008-07-15 | Donald Harold Fergusen | Radio frequency identification tag |
| US6496382B1 (en) | 1995-05-19 | 2002-12-17 | Kasten Chase Applied Research Limited | Radio frequency identification tag |
| JPH095430A (ja) * | 1995-06-22 | 1997-01-10 | Fujitsu Ten Ltd | トランスポンダ用アンテナ駆動装置 |
| US6088741A (en) * | 1996-05-09 | 2000-07-11 | Citizen Watch Co., Ltd. | Storage medium system which uses a contactless memory card |
| US6362737B1 (en) * | 1998-06-02 | 2002-03-26 | Rf Code, Inc. | Object Identification system with adaptive transceivers and methods of operation |
| US5812942A (en) * | 1996-09-24 | 1998-09-22 | Motorola, Inc. | Balanced differential radio receiver and method of operation |
| US5815020A (en) * | 1996-09-24 | 1998-09-29 | Motorola, Inc. | Balance differential receiver |
| US5942977A (en) * | 1997-08-13 | 1999-08-24 | Ludwig Kipp | Radio transponder |
| US6119255A (en) | 1998-01-21 | 2000-09-12 | Micron Technology, Inc. | Testing system for evaluating integrated circuits, a burn-in testing system, and a method for testing an integrated circuit |
| US6351215B2 (en) | 1998-06-02 | 2002-02-26 | Rf Code, Inc. | Monitoring antenna system |
| US6714121B1 (en) * | 1999-08-09 | 2004-03-30 | Micron Technology, Inc. | RFID material tracking method and apparatus |
| DE10056472A1 (de) * | 2000-11-15 | 2002-05-29 | Infineon Technologies Ag | Polar-Loop-Sendeschaltung |
| JP4738641B2 (ja) * | 2001-06-11 | 2011-08-03 | 日立マクセル株式会社 | リーダライタ及びそれを用いた通信システム |
| US6781355B2 (en) * | 2002-10-18 | 2004-08-24 | Sun Microsystems, Inc. | I/O power supply resonance compensation technique |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE430461C (de) * | 1925-01-24 | 1926-06-16 | Signal Ges M B H | Verfahren zur Entfernungsbestimmung mittels reflektierter mechanischer Impulse |
| SE388102B (sv) * | 1973-11-30 | 1976-09-20 | Ericsson Telefon Ab L M | Anleggning for automatisk overforing av information fran en informationsgivare till en informationssokare |
| US4266201A (en) * | 1979-03-23 | 1981-05-05 | Harris Corporation | Method and apparatus using first and second parallel channels, one of which includes an inverter, for producing an electrical signal with an improved on/off ratio |
| US4319359A (en) * | 1980-04-10 | 1982-03-09 | Rca Corporation | Radio transmitter energy recovery system |
| JPS58118700A (ja) * | 1982-01-08 | 1983-07-14 | シャープ株式会社 | 音声出力機器の雑音防止制御装置 |
| GB2117589B (en) * | 1982-03-26 | 1985-10-16 | Philips Electronic Associated | Polar loop transmitter |
| US4618985A (en) * | 1982-06-24 | 1986-10-21 | Pfeiffer J David | Speech synthesizer |
| US4549094A (en) * | 1983-10-07 | 1985-10-22 | United Technologies Automotive, Inc. | Debounce circuit providing synchronously clocked digital signals |
| EP0170716B1 (en) * | 1984-08-08 | 1990-10-24 | Kabushiki Kaisha Toshiba | Information medium |
| DE3614154A1 (de) * | 1985-05-03 | 1986-11-06 | British Technology Group Ltd., London | Nmr-geraet mit einem schaltbaren daempfungsglied |
| US4858203A (en) * | 1985-09-26 | 1989-08-15 | Position Orientation Systems, Inc. | Omnidirectional distance measurement system |
| JPS6274189A (ja) * | 1985-09-27 | 1987-04-04 | Toshiba Corp | 情報媒体 |
| GB2197107B (en) * | 1986-11-03 | 1990-12-12 | Mars Inc | Data-storing devices |
| NL8701331A (nl) * | 1987-06-09 | 1989-01-02 | Philips Nv | Datatransmissiesysteem bevattende een beslissingsteruggekoppelde egalisator en gebruik makende van partieleresponsie technieken. |
| DE8717553U1 (de) * | 1987-12-11 | 1989-03-02 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Einrichtung zur berührungslosen Abstandsmessung |
| US5031195A (en) * | 1989-06-05 | 1991-07-09 | International Business Machines Corporation | Fully adaptive modem receiver using whitening matched filtering |
-
1989
- 1989-12-21 JP JP1329464A patent/JPH0772907B2/ja not_active Expired - Fee Related
-
1990
- 1990-04-06 US US07/505,462 patent/US5226167A/en not_active Expired - Lifetime
- 1990-04-23 GB GB9009071A patent/GB2239374B/en not_active Expired - Fee Related
- 1990-06-25 FR FR909007961A patent/FR2656437B1/fr not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03191492A (ja) | 1991-08-21 |
| FR2656437B1 (fr) | 1993-09-10 |
| GB9009071D0 (en) | 1990-06-20 |
| GB2239374A (en) | 1991-06-26 |
| FR2656437A1 (fr) | 1991-06-28 |
| US5226167A (en) | 1993-07-06 |
| GB2239374B (en) | 1994-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0772907B2 (ja) | マイクロコンピュータ及びこれを用いた非接触ｉｃカード | |
| JP2569194B2 (ja) | マイクロコンピュータ及びこれを用いた非接触ｉｃカード | |
| KR200156574Y1 (ko) | 가변 지연선 | |
| US6943533B2 (en) | Voltage conversion circuit, semiconductor integrated circuit device, and portable terminal | |
| EP0658974B1 (en) | Oscillator circuit having a CMOS inverter and resonant element | |
| JPH10303369A (ja) | データ入出力感知形基板電圧発生回路 | |
| JPS6367822A (ja) | 発振器 | |
| US5432328A (en) | Non-contact IC card detecting power-on signal by receiving external input signal having voltage magnitude outside power supply voltage range | |
| JPH08139759A (ja) | 負荷終端検知回路 | |
| US6191617B1 (en) | Input buffer | |
| US4792764A (en) | Noncontact electronic switching arrangement | |
| JPH07502343A (ja) | ディジタル式液跳ね防止システム | |
| US5933036A (en) | Power-on reset signal generating circuit | |
| US5194768A (en) | Apparatus for filtering noise from a periodic signal | |
| US4779063A (en) | Oscillator with feedback loop including delay circuit | |
| US20080090530A1 (en) | Transmitter IC with SAW-based oscillator | |
| US6198319B1 (en) | Power-on circuit built in IC | |
| KR100468758B1 (ko) | 고속 신호전송을 위한 신호버퍼 및 이를 구비하는신호라인 구동회로 | |
| JP2563570B2 (ja) | セット・リセット式フリップフロップ回路 | |
| JPH0648971Y2 (ja) | データ通信装置の発振回路 | |
| US5121035A (en) | High speed gallium arsenide latch using depletion mode logic | |
| JPH0575342A (ja) | 発振回路の制御装置 | |
| KR19980024457A (ko) | 발진기 동작개시 회로 | |
| JPS63110816A (ja) | 発振回路 | |
| KR920005926B1 (ko) | 링다운 타이회로의 링동기회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |