JPH077243A - プリント配線板のボンディングパッド及び導体パターンの無電解金メッキ方法 - Google Patents

プリント配線板のボンディングパッド及び導体パターンの無電解金メッキ方法

Info

Publication number
JPH077243A
JPH077243A JP5214316A JP21431693A JPH077243A JP H077243 A JPH077243 A JP H077243A JP 5214316 A JP5214316 A JP 5214316A JP 21431693 A JP21431693 A JP 21431693A JP H077243 A JPH077243 A JP H077243A
Authority
JP
Japan
Prior art keywords
plating
gold
electroless
film
gold plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5214316A
Other languages
English (en)
Other versions
JP3353960B2 (ja
Inventor
Yasuhiro Okuda
泰啓 奥田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP21431693A priority Critical patent/JP3353960B2/ja
Publication of JPH077243A publication Critical patent/JPH077243A/ja
Application granted granted Critical
Publication of JP3353960B2 publication Critical patent/JP3353960B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Chemically Coating (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【目的】 無電解メッキによる金メッキが施されるとと
もに、金ワイヤによるボンディング性に優れ、かつ製造
コストを低くすることができるプリント配線板のボンデ
ィングパッド及び導体パターンの無電解金メッキ方法を
提供する。 【構成】 基板２の表面に形成された導体パターン４の
金メッキが不要な箇所がソルダーレジスト６で被覆され
る。そして、無電解ニッケルメッキにより非結晶質の第
１の無電解ニッケル皮膜７がソルダーレジスト６で被覆
されていない導体パターン４上に形成される。次に無電
解ニッケルメッキにより前記第１の無電解ニッケル皮膜
７の表面にリン含有率が３〜７％の結晶質の第２の無電
解ニッケル皮膜８が形成される。その後、置換反応を主
反応とする無電解金メッキにより第２の無電解ニッケル
皮膜８の表面に無電解金メッキ膜９が形成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はプリント配線板のボンデ
ィングパッド及び導体パターンの無電解金メッキ方法に
関するものである。
【０００２】
【従来の技術】プリント配線板においてはエッジコネク
タ、パッド、ボンディングパッド及びスルーホール等を
構成する導体パターンには接触抵抗を減らしたり、ボン
ディングの接続性を高めるために金メッキが施される。
金メッキの方法として、一般には電解メッキによる方法
が行われている。金メッキは銅の導体パターンの上に直
接行われるのではなく、まずニッケルメッキが施され、
ニッケルメッキ膜の上に金メッキが施される。具体的に
は、ワット浴又はスルファミン酸ニッケル浴を使用して
銅の導体パターン上にニッケルの電解メッキを行った
後、ニッケルメッキ膜上に電解メッキにより９９．９％
以上の純度の金を析出させる。
【０００３】電解メッキ法ではメッキが必要なパターン
には電流を供給するため、メッキリード用パターンが接
続されていなければならない。しかし、近年、電子機
器、コンピュータ部品等の軽薄短小化に伴い、プリント
配線板も高密度実装化、ファインパターン化が進み、メ
ッキリード用パターンを設けるスペースを確保すること
が困難となってきた。又、電解メッキ（特にニッケル）
の厚みのバラツキが大きく、ファインパターン部のメッ
キが厚くなった場合、隣接するパターンとショートする
可能性がある。又、特に通信分野で使用されるプリント
配線板では、メッキリードがノイズ発生源となって、ト
ラブルを引き起こす場合がある。
【０００４】そこで、メッキリード用パターンが不要
で、形成される皮膜の厚みの均一性に優れた無電解メッ
キ法が注目され、実施されている。金の無電解メッキ浴
には「置換型」と「還元型」とがあるが、従来、厚付け
（膜厚０．３μｍ以上）可能な無電解金メッキは「還元
型」である。この方法では、次亜りん酸ナトリウム等を
還元剤とした無電解ニッケルメッキにより、８〜１２％
のリンを含有するニッケル皮膜を形成し、その皮膜上に
無電解金メッキを施す。無電解金メッキは、まずニッケ
ル皮膜上に置換反応によって厚さ０．０５μｍ程度の薄
付け金メッキを施し、さらにその上に有機化ホウ素（ジ
メチルアミノボラン）等の還元剤を使用した強アルカリ
性（ｐＨ１２以上）のメッキ浴にて厚さ０．３〜０．５
μｍ以上の金メッキ膜を形成する。
【０００５】
【発明が解決しようとする課題】プリント配線板には溶
融半田が不要箇所に付着するのを防止するため、あるい
は導体パターンの絶縁性を確保するためにソルダーレジ
ストが施される。そして、電解金メッキの場合はソルダ
ーレジスト膜がメッキレジストの役割を果たすことがで
きるため、電解金メッキの前にプリント配線板の表面に
ソルダーレジスト膜が形成される。しかし、従来のソル
ダーレジストは前記無電解還元型の金メッキに使用され
る強アルカリ性のメッキ浴に対してはもたない。従っ
て、無電解金メッキを行う場合、導体パターン形成後の
工程順は、無電解ニッケルメッキ→無電解置換型薄付け
金メッキ→無電解還元型厚付け金メッキ→ソルダーレジ
スト膜形成であった。
【０００６】ところが、このプロセスでは金メッキが不
要な導体パターン上にも全て金メッキが施され、製造コ
ストが高くなるという問題がある。ソルダーレジストに
は熱硬化型のものと、光硬化型（感光性ソルダーレジス
ト）のものとがある。そして、ファインパターンが形成
されたプリント配線板の場合は、ソルダーレジストとし
て感光性ソルダーレジストが好ましい。この場合、ソル
ダーレジストは導体パターン全面を覆った状態で露光・
現像が行われて、所定の箇所にソルダーレジスト膜が形
成される。その結果、最終的にソルダーレジスト膜で覆
われないボンディングパッドの金表面にソルダーレジス
ト成分が残り、ボンディング性が悪くなるという問題も
ある。
【０００７】これらの問題点を解決する方法として中性
型の無電解厚付け金メッキを利用することが考えられ
る。このメッキ浴の場合はソルダーレジストの耐メッキ
性が問題とならず、メッキ工程前にソルダーレジスト膜
を形成することが可能となる。従って、不要な箇所にも
金メッキが施された場合と比較すると、金の使用量が１
／３〜１／５に減少する。又、ボンディングパッドの金
表面が清浄となり、ボンディング性が向上する。
【０００８】ところが、この中性型無電解金メッキの金
の析出機構は、下地のニッケルとの置換反応を主反応と
しており、下地ニッケル皮膜中のリン含有率により置換
反応の起こり易さが異なる。そして、下地ニッケル皮膜
のリン含有率が８〜１２％で非常に耐蝕性の良好な非結
晶質（無定形質）の皮膜の場合は、置換反応が起こり難
く、通常の製造工程で行われるメッキ時間では金メッキ
膜の厚さが０．２〜０．３μｍ程度しか得られない。Ｉ
Ｃチップに金ワイヤを介して電気的に接続されるボンデ
ィングパッドと金ワイヤとを確実に接続するためには、
金メッキ膜の厚さが少なくとも０．３μｍ以上必要であ
る。従って、金メッキ膜の厚さが０．２〜０．３μｍ程
度しか得られない非結晶質の下地ニッケル皮膜に中性型
無電解金メッキを施したものはワイヤボンディングに支
障を来す。
【０００９】一方、ニッケル皮膜のリン含有率を下げる
ことによって置換反応の起き易い結晶質のニッケル皮膜
を得ることができ、この皮膜を下地とした場合は、通常
の製造工程で行われるメッキ時間で厚さが０．５μｍ以
上の金メッキ膜を得ることができる。しかし、ニッケル
皮膜の耐蝕性はリン含有率によって決まるといってもよ
く、それを下げることによって形成された結晶質のニッ
ケル皮膜は結晶質のためピンホールが多い。そして、そ
のピンホールが銅素地まで及んでいる場合は、金メッキ
浴を銅イオンによって汚染したり、そのピンホール部の
金が剥がれて、ボンディングに悪影響を及ぼす危険性が
ある。
【００１０】本発明は前記の問題点に鑑みてなされたも
のであって、その目的は無電解メッキによる金メッキが
施されるとともに、金ワイヤによるボンディング性にす
ぐれ、かつ製造コストを低くすることができるプリント
配線板のボンディングパッド及び導体パターンの無電解
金メッキ方法を提供することにある。
【００１１】
【課題を解決するための手段】前記の目的を達成するた
め、請求項１に記載の発明では、パッド本体上に非結晶
質の第１の無電解ニッケル皮膜が形成され、その上に結
晶質の第２の無電解ニッケル皮膜が形成され、さらにそ
の上に置換反応を主反応とする無電解金メッキ膜が形成
されている。
【００１２】前記第２の無電解ニッケル皮膜のリン含有
率は３〜７％が好ましい。又、請求項３に記載の発明で
は、プリント配線板表面に形成された導体パターンの金
メッキが不要な箇所をソルダーレジストで被覆した後、
無電解ニッケルメッキにより非結晶質の第１の無電解ニ
ッケル皮膜を形成し、次に無電解ニッケルメッキにより
前記第１の無電解ニッケル皮膜の表面に結晶質の第２の
無電解ニッケル皮膜を形成した後、置換反応を主反応と
する無電解金メッキにより前記第２の無電解ニッケル皮
膜の表面に無電解金メッキ膜を形成するようにした。
【００１３】
【作用】金メッキ下地の無電解ニッケル皮膜は次亜リン
酸を還元剤とした無電解メッキで形成され、皮膜中には
数％のリンが共析する。このリンの含有率がニッケル皮
膜の結晶構造を左右し、リンの含有率がほぼ８％を境に
してそれより少ない場合は結晶質となり、多い場合は非
結晶質（無定形質）となる。結晶質の状態をより詳しく
分けると、リンの含有率がほぼ５％を境にしてそれより
少ない場合は結晶質、５〜８％では微結晶質となる。し
かし、以下、本発明では微結晶質をも含めて結晶質と表
現する。
【００１４】本発明で用いる無電解金メッキ浴は置換反
応を主反応としており、その析出機構は下地ニッケルを
溶出させてイオン化したニッケルと置き換わることによ
り金が析出するものである。よって、ニッケルの溶出の
し易さがそのまま金の析出厚みに影響し、下地ニッケル
は結晶質であることが必要である。
【００１５】導体パターン上に形成された第１の無電解
ニッケル皮膜は、非結晶質のためピンホールが非常に少
ない。その上に形成された第２の無電解ニッケル皮膜は
結晶質のため置換型無電解金メッキの際に金との置換反
応が起こり易い。無電解金メッキは第２の無電解ニッケ
ル皮膜に対して行われるため、置換反応が起こり易く、
厚さ０．５μｍ以上の金メッキ膜が形成される。第２の
無電解ニッケル皮膜は結晶質のため第１の無電解ニッケ
ル皮膜に比較してピンホールが多い。従って、第２の無
電解ニッケル皮膜のみが下地メッキとして導体パターン
に形成され状態で金メッキを行うと、導体パターンまで
至るピンホールを介して銅が金メッキ浴中に溶出する。
その結果、金メッキ浴が汚染されて浴寿命が短くなるだ
けでなく、ピンホールと対応する部分のニッケルと金と
の密着性が阻害される。
【００１６】しかし、導体パターンと第２の無電解ニッ
ケル皮膜との間に、ピンホールが非常に少ない非結晶質
の第１の無電解ニッケル皮膜が存在するため、その皮膜
が銅の溶出を抑制するバリア層としての役割を果たす。
従って、浴寿命が短くなることが防止されるとともに、
第２の無電解ニッケル皮膜の上に電解金メッキと同等の
良好なボンディング特性を有する金メッキ膜が形成され
る。
【００１７】ニッケル皮膜はリン含有率が高い程、耐腐
食性が優れ、ピンホールも少ない。一方、あまりリン含
有率が低すぎると、厚付け金メッキ時の置換反応が強す
ぎて密着不良を起こす。無電解金メッキの下地となる第
２の無電解ニッケル皮膜のリン含有率を３〜７％とする
と、ピンホールが比較的少なく、厚付け金メッキ時のの
置換反応が適度の早さで進行し、金メッキとニッケル下
地との密着性が良好となる。
【００１８】置換反応を主反応とする無電解金メッキに
使用するメッキ浴は強アルカリ性ではないため、メッキ
工程の前にプリント配線板にソルダーレジスト膜が形成
され、必要箇所にのみ金メッキが施される。
【００１９】
【実施例】以下、本発明を具体化した一実施例を図面に
従って説明する。図２に示すように、プリント配線板１
の基板２上にはＩＣチップ（図示せず）を搭載するため
の電子部品実装凹部３が形成されている。導体パターン
４はその先端に形成されたボンディングパッド５が電子
部品実装凹部３の周囲に所定間隔で配置された状態に形
成されている。ボンディングパッド５はＩＣチップと金
線を介して電気的に接続される。基板２の表面は電子部
品実装凹部３及びボンディングパッド５が露出する状態
で、ソルダーレジスト６により被覆されている。
【００２０】図１に示すように、ボンディングパッド５
のパッド本体５ａは導体パターン４と一体に銅で形成さ
れ、その表面に非結晶質の第１の無電解ニッケル皮膜７
が形成されている。第１の無電解ニッケル皮膜７の上に
は結晶質の第２の無電解ニッケル皮膜８が形成され、そ
の上に置換反応を主反応とする無電解金メッキ膜９が形
成されている。第１の無電解ニッケル皮膜７のリン含有
率は８〜１２％で、第２の無電解ニッケル皮膜８のリン
含有率は３〜７％となっている。パッド本体５ａの厚さ
は２０〜３０μｍ、第１の無電解ニッケル皮膜７の厚さ
は２〜５μｍ、第２の無電解ニッケル皮膜８の厚さは１
〜４μｍ、無電解金メッキ膜９の厚さは０．５μｍ以上
となっている。
【００２１】このプリント配線板１は電子部品実装凹部
３にＩＣチップが実装され、ワイヤボンディングにより
ＩＣチップとボンディングパッド５とが金ワイヤで電気
的に接続される。無電解金メッキ膜９の厚さが０．５μ
ｍ以上あるため、ワイヤボンディングが確実に行われ
る。
【００２２】次に前記プリント配線板１の製造方法を説
明する。基板２上にサブトラクティブ法により導体パタ
ーン４を形成する。次にアルカリ現像型の感光性ソルダ
ーレジストを使用して、ニッケル・金メッキが必要なパ
ッド本体５ａ以外のエリアにソルダーレジスト膜を形成
する。次にソルダーレジスト６で被覆されていない導体
パターン４に脱脂、ソフトエッチング、触媒処理などの
前処理を施す。その後、析出ニッケル皮膜中のリン含有
率が８％以上となる条件で無電解ニッケルメッキを行
い、導体パターン４上に２〜５μｍの厚さにニッケル皮
膜を析出させる。この処理により導体パターン４上に非
結晶質の第１の無電解ニッケル皮膜７が形成される。次
に析出ニッケル皮膜中のリン含有率が３〜７％となる条
件で無電解ニッケルメッキを行い、第１の無電解ニッケ
ル皮膜７上に１〜４μｍの厚さにニッケル皮膜を析出さ
せる。この処理により結晶質の第２の無電解ニッケル皮
膜８が形成される。メッキ浴には次亜リン酸塩還元浴を
使用した。
【００２３】次に無電解置換型薄付け（フラッシュ）金
メッキで厚さ０．０５μｍ程度の金メッキ膜を第２の無
電解ニッケル皮膜８上に形成し、その上に無電解置換型
厚付け金メッキで厚さ０．５μｍ以上の無電解金メッキ
膜９を形成する。無電解置換型金メッキのメッキ浴は中
性に近く、ソルダーレジストがメッキ浴中に浸漬されて
もメッキ浴に侵されない。
【００２４】無電解金メッキは置換反応が起き易い結晶
質の第２の無電解ニッケル皮膜８上に施されるため、
０．５μｍ以上の厚さの無電解金メッキ膜９が得られ
る。結晶質の第２の無電解ニッケル皮膜８は第１の無電
解ニッケル皮膜７に比較してピンホールが多く、下地が
結晶質の第２の無電解ニッケル皮膜８だけの場合は、ピ
ンホールを介して金メッキ浴中に導体パターン４の銅が
溶出する。無電解厚付け金メッキ浴は銅イオンの汚染に
敏感で、数十ｐｐｍ混入するとメッキ浴が不安定となり
分解してしまう。しかし、第２の無電解ニッケル皮膜８
の下に存在する非結晶質の第１の無電解ニッケル皮膜７
がバリア層として働き、導体パターン４から金メッキ浴
中への銅イオンの溶出が抑制される。従って、金メッキ
浴の寿命が伸び、２倍以上にすることができた。
【００２５】無電解金メッキ浴はシアン化金カリウムを
ベースとした中性浴である。置換型厚付け金メッキ浴
は、シアン化金カリウムをベースとした中性浴に還元型
金メッキに使用する若干の還元剤を添加したものであ
る。
【００２６】又、ピンホールに浸透したメッキ浴中に導
体パターン４の銅が溶出すると、その部分のニッケルと
金の密着性が阻害され、ワイヤボンディング時の接合部
にあたった場合は、ワイヤ剥がれを引き起こす。しか
し、ピンホールが非常に少ない非結晶質の第１の無電解
ニッケル皮膜７の存在により、そのようなことがなくな
りニッケルと金との良好な密着性を得ることができた。
【００２７】そして、次の各条件で形成したボンディン
グパッド５に直径２５μｍの金ワイヤを使用してワイヤ
ボンディングを行い、図３に示すようにその金ワイヤ１
０に矢印方向の引っ張り力を加える破断試験を行った。
【００２８】 第１の無電解ニッケル皮膜 メッキ浴温度：８５℃、ｐＨ：４．５、メッキ時間：２
０分 メッキ厚：４μｍ、リン含有率：９％ 第２の無電解ニッケル皮膜 メッキ浴温度：８５℃、ｐＨ：５．５、メッキ時間：１
５分 メッキ厚：３μｍ、リン含有率：５％ 置換型薄付け金メッキ メッキ浴温度：９０℃、ｐＨ：６．５、メッキ時間：１
０分 メッキ厚：０．０５μｍ 置換型厚付け金メッキ メッキ浴温度：９０℃、ｐＨ：６．０、メッキ時間：３
０分 メッキ厚：０．７μｍ １００本の金ワイヤについて試験を行った結果、平均引
っ張り強度は８．３１ｇ、最大引っ張り強度は１０．２
０ｇ、最低引っ張り強度は５．６５ｇであった。そし
て、破断状況を観察した結果、破断はいずれも金ワイヤ
１０の部分で発生し、金ワイヤとボンディングパッド５
との接着面及び金ワイヤとＩＣチップ１１のパッドとの
接着面からの剥離はなかった。又、置換型厚付け金メッ
キでメッキ厚を０．３μｍ（メッキ時間２０分）とした
場合についても同様の試験を行ったが、メッキ厚０．７
μｍの場合と同等の特性が得られた。
【００２９】又、次の各条件で形成したボンディングパ
ッドについて、オージエ分析機により元素分析を行っ
た。その結果、表層において金以外の元素は認められ
ず、析出した金は純金であることが確認された。
【００３０】 第１の無電解ニッケル皮膜 メッキ浴温度：８５℃、ｐＨ：４．５、メッキ時間：１
５分 メッキ厚：３μｍ、リン含有率：９％ 第２の無電解ニッケル皮膜 メッキ浴温度：９０℃、ｐＨ：５．０、メッキ時間：１
０分 メッキ厚：３μｍ、リン含有率：５％ 置換型薄付け金メッキ メッキ浴温度：９０℃、ｐＨ：６．５、メッキ時間：１
０分 メッキ厚：０．０５μｍ 置換型厚付け金メッキ メッキ浴温度：９０℃、ｐＨ：６．０、メッキ時間：３
０分 メッキ厚：０．７μｍ 又、第２の無電解ニッケル皮膜のリン含有率を変えて、
置換型厚付け金メッキのメッキ時間と析出した金の厚み
との関係を求めた。結果を図４に示す。なお、置換型厚
付け金メッキの条件は、メッキ浴温度：９０℃、ｐＨ：
６．０で行った。
【００３１】図４から析出する金の厚みはメッキ時間に
比例するのではなく、時間の経過に伴って増加の割合が
小さくなる。そして、リン含有率が高い程メッキの速度
は小さく、リン含有率８％では金の厚みがほぼ０．４μ
ｍが上限となり、リン含有率５％では金の厚みがほぼ
０．８μｍ強が上限となった。又、リン含有率２％では
１０分以内で金の厚みがほぼ０．５μｍに達した。
【００３２】ボンディングパッドと金ワイヤとを確実に
接続するためには、金メッキ膜の厚さが少なくとも０．
３μｍ以上必要であり、リン含有率８％でも時間をかけ
ればこれを満たすことができる。しかし、金メッキを行
う場合、安全性を見込んで膜厚が０．５μｍ程度となる
条件で行うのが好ましい。リン含有率８％の場合は、こ
の条件を満たすことはできない。
【００３３】一方、リン含有率が低ければ、金メッキ膜
の厚さは必要量確保できるが、リン含有率が低すぎる
と、厚付け金メッキ時の置換反応が強すぎて、析出した
金メッキ皮膜と下地のニッケルとの密着不良を起こす。
以上のことから金メッキとの密着性が良好で、しかも所
望の厚さの金メッキ皮膜を得るには、第２の無電解ニッ
ケル皮膜のリン含有率を３〜７％とするのが好ましい。
【００３４】又、置換型厚付け金メッキのメッキ温度を
変えて、メッキ温度と析出した金の厚みとの関係を求め
た。結果を図５に示す。なお、置換型厚付け金メッキの
条件は、メッキ時間：３０分、ｐＨ：６．０で行った。
金メッキの厚みは試験を行ったメッキ温度が７０〜９０
°Ｃ付近の範囲では、温度の上昇に伴って直線的に増加
することが判明した。従って、メッキ浴の温度を１００
°Ｃにすれば、リン含有率８％の場合にも０．５μｍ程
度の厚さの金メッキを得ることが可能となるが、製造工
程でメッキ浴の温度を１００°Ｃに保つのは非常に困難
で、エネルギー消費も増大するため好ましくない。
【００３５】又、第２の無電解ニッケル皮膜のメッキ浴
のｐＨと析出するニッケル皮膜のリン含有率との関係を
求めた。リン含有率はメッキ浴のｐＨにより変化し、メ
ッキ浴のｐＨが大きくなる程、すなわち中性に近づく程
リン含有率が低下する。又、リン含有率はメッキ浴の温
度によっても変化し、同じｐＨの場合は温度が低いほう
がリン含有率が高くなった。
【００３６】なお、本発明は前記実施例に限定されるも
のではなく、無電解ニッケルメッキを弱酸性のメッキ浴
に代えて、弱アルカリ性（ｐＨ：８〜９）のメッキ浴で
行ってもよい。又、ボンディングパッドに限らず、エッ
ジコネクタやスルーホールあるいはチップ部品を搭載す
るパッドの金メッキに適用してもよい。又、導体パター
ン４の形成はサブトラクティブ法に限らずアディティブ
法で行ってもよく、プリント配線板の基板はセラミック
基板であってもよい。
【００３７】
【発明の効果】以上詳述したように本発明によれば、公
知のソルダーレジストを使用しても、ソルダーレジスト
がメッキ浴に侵されず、メッキ工程の前にソルダーレジ
ストを施すことにより必要な箇所にのみ金メッキ膜を形
成できる。従って、ソルダーレジスト残渣がボンディン
グパッド上に生じることがなく、ボンディング性が向上
する。又、製造コストを低くすることができる。
【００３８】又、第２の無電解ニッケル皮膜のリン含有
率を３〜７％とした場合は、ボンディング性に悪影響を
及ぼさない厚さに金メッキ膜を容易に形成できる。
【図面の簡単な説明】
【図１】プリント配線板をボンディングパッドの長手方
向に切断した模式部分断面図である。
【図２】プリント配線板の部分平面図である。
【図３】金ワイヤの引っ張り強度試験の状態を示す概略
図である。
【図４】置換型厚付け金メッキの金メッキ皮膜の厚み
と、メッキ時間及びニッケル皮膜のリン含有率との関係
を示すグラフである。
【図５】置換型厚付け金メッキの金メッキ皮膜の厚みと
メッキ浴の温度との関係を示すグラフである。
【図６】第２のニッケル皮膜のメッキ浴のｐＨと析出皮
膜のリン含有率との関係を示すグラフである。
【符号の説明】
１…プリント配線板、２…基板、４…導体パターン、５
…ボンディングパッド、５ａ…パッド本体、６…ソルダ
ーレジスト、７…第１の無電解ニッケル皮膜、８…第２
の無電解ニッケル皮膜、９…無電解金メッキ膜。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 パッド本体上に非結晶質の第１の無電解
    ニッケル皮膜が形成され、その上に結晶質の第２の無電
    解ニッケル皮膜が形成され、さらにその上に置換反応を
    主反応とする無電解金メッキ膜が形成されたプリント配
    線板のボンディングパッド。
  2. 【請求項２】 前記第２の無電解ニッケル皮膜のリン含
    有率は３〜７％である請求項１に記載のプリント配線板
    のボンディングパッド。
  3. 【請求項３】 プリント配線板表面に形成された導体パ
    ターンの金メッキが不要な箇所をソルダーレジストで被
    覆した後、無電解ニッケルメッキにより非結晶質の第１
    の無電解ニッケル皮膜を形成し、次に無電解ニッケルメ
    ッキにより前記第１の無電解ニッケル皮膜の表面に結晶
    質の第２の無電解ニッケル皮膜を形成した後、置換反応
    を主反応とする無電解金メッキにより前記第２の無電解
    ニッケル皮膜の表面に無電解金メッキ膜を形成する導体
    パターンの無電解金メッキ方法。
JP21431693A 1993-04-23 1993-08-30 プリント配線板のボンディングパッド及び導体パターンの無電解金メッキ方法 Expired - Lifetime JP3353960B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21431693A JP3353960B2 (ja) 1993-04-23 1993-08-30 プリント配線板のボンディングパッド及び導体パターンの無電解金メッキ方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9818193 1993-04-23
JP5-98181 1993-04-23
JP21431693A JP3353960B2 (ja) 1993-04-23 1993-08-30 プリント配線板のボンディングパッド及び導体パターンの無電解金メッキ方法

Publications (2)

Publication Number Publication Date
JPH077243A true JPH077243A (ja) 1995-01-10
JP3353960B2 JP3353960B2 (ja) 2002-12-09

Family

ID=26439382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21431693A Expired - Lifetime JP3353960B2 (ja) 1993-04-23 1993-08-30 プリント配線板のボンディングパッド及び導体パターンの無電解金メッキ方法

Country Status (1)

Country Link
JP (1) JP3353960B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998056217A1 (fr) * 1997-06-04 1998-12-10 Ibiden Co., Ltd. Element de brasage tendre pour cartes a circuit imprime
US6259161B1 (en) 1999-06-18 2001-07-10 Mitsubishi Denki Kabushiki Kaisha Circuit electrode connected to a pattern formed on an organic substrate and method of forming the same
JP2002124538A (ja) * 2000-10-12 2002-04-26 Eastern Co Ltd 回路基板
EP1080823A3 (en) * 1999-09-03 2004-01-21 Nec Corporation High-strength solder joint
JP2005317596A (ja) * 2004-04-27 2005-11-10 Kyocera Corp 発光素子収納用パッケージおよびその製造方法および発光装置および照明装置
JP2006206985A (ja) * 2005-01-31 2006-08-10 C Uyemura & Co Ltd 無電解ニッケル−リンめっき皮膜及び無電解ニッケル−リンめっき浴
KR100733252B1 (ko) * 2006-07-31 2007-06-28 삼성전기주식회사 고 신뢰성의 표면실장단자를 갖는 인쇄회로기판 및 그제조방법
DE19639174C5 (de) * 1995-10-23 2009-11-05 C. Uyemura & Co., Ltd. Verfahren für das außenstromlose Vernickeln
JP2010062517A (ja) * 2008-09-05 2010-03-18 Samsung Electro-Mechanics Co Ltd ニッケル−金メッキ方法及び印刷回路基板
JP2012023275A (ja) * 2010-07-16 2012-02-02 Meiko Electronics Co Ltd クロストーク抑制回路基板
KR20140063618A (ko) * 2011-07-28 2014-05-27 덴끼 가가꾸 고교 가부시키가이샤 반도체 소자용 방열 부품
CN104024473A (zh) * 2012-01-30 2014-09-03 凸版印刷株式会社 布线基板及布线基板的制造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19639174C5 (de) * 1995-10-23 2009-11-05 C. Uyemura & Co., Ltd. Verfahren für das außenstromlose Vernickeln
US6358630B1 (en) 1997-06-04 2002-03-19 Ibiden Co., Ltd. Soldering member for printed wiring boards
WO1998056217A1 (fr) * 1997-06-04 1998-12-10 Ibiden Co., Ltd. Element de brasage tendre pour cartes a circuit imprime
US6259161B1 (en) 1999-06-18 2001-07-10 Mitsubishi Denki Kabushiki Kaisha Circuit electrode connected to a pattern formed on an organic substrate and method of forming the same
EP1080823A3 (en) * 1999-09-03 2004-01-21 Nec Corporation High-strength solder joint
US6919137B2 (en) 1999-09-03 2005-07-19 Nec Corporation High-strength solder joint
JP2002124538A (ja) * 2000-10-12 2002-04-26 Eastern Co Ltd 回路基板
JP2005317596A (ja) * 2004-04-27 2005-11-10 Kyocera Corp 発光素子収納用パッケージおよびその製造方法および発光装置および照明装置
JP2006206985A (ja) * 2005-01-31 2006-08-10 C Uyemura & Co Ltd 無電解ニッケル−リンめっき皮膜及び無電解ニッケル−リンめっき浴
KR100733252B1 (ko) * 2006-07-31 2007-06-28 삼성전기주식회사 고 신뢰성의 표면실장단자를 갖는 인쇄회로기판 및 그제조방법
JP2010062517A (ja) * 2008-09-05 2010-03-18 Samsung Electro-Mechanics Co Ltd ニッケル−金メッキ方法及び印刷回路基板
US7982138B2 (en) 2008-09-05 2011-07-19 Samsung Electro-Mechanics Co., Ltd. Method of nickel-gold plating and printed circuit board
JP2012023275A (ja) * 2010-07-16 2012-02-02 Meiko Electronics Co Ltd クロストーク抑制回路基板
KR20140063618A (ko) * 2011-07-28 2014-05-27 덴끼 가가꾸 고교 가부시키가이샤 반도체 소자용 방열 부품
US20140182824A1 (en) * 2011-07-28 2014-07-03 Denki Kagaku Kogyo Kabushiki Kaisha Heat dissipating component for semiconductor element
US9524918B2 (en) * 2011-07-28 2016-12-20 Denka Company Limited Heat dissipating component for semiconductor element
CN104024473A (zh) * 2012-01-30 2014-09-03 凸版印刷株式会社 布线基板及布线基板的制造方法
CN104024473B (zh) * 2012-01-30 2016-09-28 凸版印刷株式会社 布线基板及布线基板的制造方法

Also Published As

Publication number Publication date
JP3353960B2 (ja) 2002-12-09

Similar Documents

Publication Publication Date Title
EP0475567B1 (en) Method for fabricating printed circuits
KR910006949B1 (ko) 범프 및 그 형성방법
KR100688833B1 (ko) 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판
US5174766A (en) Electrical connecting member and electric circuit member
US6396148B1 (en) Electroless metal connection structures and methods
KR100503940B1 (ko) 반도체장치 및 그 제조방법
JP3353960B2 (ja) プリント配線板のボンディングパッド及び導体パターンの無電解金メッキ方法
US7007378B2 (en) Process for manufacturing a printed wiring board
JP4008388B2 (ja) 半導体キャリア用フィルムおよびそれを用いた半導体装置、液晶モジュール
US7197820B2 (en) Circuit board and its manufacturing method
JP3728572B2 (ja) 配線基板の製造方法
US5766492A (en) Method of metal-plating electrode portions of printed-wiring board
US6136512A (en) Method of forming resistors
JP3156417B2 (ja) 半導体素子の電極形成方法
JP2001118872A (ja) バンプの形成方法
JP2000038682A (ja) ニッケルめっき方法及び半導体装置
JP2001107254A (ja) Ｎｉ電極層の形成方法
JP3357875B1 (ja) 電解メッキ方法及びプリント配線基板の製造方法
JPH04144190A (ja) 配線基板およびその製造方法
JPH07202382A (ja) 導体層パターンの形成方法
JP3465014B2 (ja) パッケージ介挿基板及びその製造方法
US20040202958A1 (en) Plating-pretreatment solution and plating-pretreatment method
JP3743517B2 (ja) 電子部品実装用フィルムキャリアテープおよびその製造方法
JP3242827B2 (ja) 半導体装置の製造方法
JP3801334B2 (ja) 半導体素子搭載用基板とその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070927

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080927

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090927

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090927

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100927

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100927

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110927

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120927

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120927

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130927

Year of fee payment: 11