JPH0771151B2 - 時分割スイツチ通話路試験方式 - Google Patents
時分割スイツチ通話路試験方式Info
- Publication number
- JPH0771151B2 JPH0771151B2 JP14095485A JP14095485A JPH0771151B2 JP H0771151 B2 JPH0771151 B2 JP H0771151B2 JP 14095485 A JP14095485 A JP 14095485A JP 14095485 A JP14095485 A JP 14095485A JP H0771151 B2 JPH0771151 B2 JP H0771151B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- input
- highway
- division switch
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は時分割スイッチ通話路試験方式に関する。
従来、この種の時分割スイッチ通話略試験方式に、時分
割スイッチ通話路の端末インタフェース部に端末（たと
えば電話機）を複数個接続し，これらを相互に接続しあ
ってデータまたは音声を通すことによりその通話路の正
常性を確認するものであった。
割スイッチ通話路の端末インタフェース部に端末（たと
えば電話機）を複数個接続し，これらを相互に接続しあ
ってデータまたは音声を通すことによりその通話路の正
常性を確認するものであった。
上述した従来の時分割スイッチ通話路試験方式では、複
数個の端末間の通信を行なうことにより通話路を試験す
るものなので、時分割スイッチの多くのタイムスロット
チャネルをすべて試験するためには多大な労力と時間が
必要であるという問題点があった。例えば512×512の時
分割スイッチの通話路試験は入側512チャネルと出側512
チャネルのすべての組合せ、すなわち512×512＝262.14
4通りについて行なわなくてはならない。
数個の端末間の通信を行なうことにより通話路を試験す
るものなので、時分割スイッチの多くのタイムスロット
チャネルをすべて試験するためには多大な労力と時間が
必要であるという問題点があった。例えば512×512の時
分割スイッチの通話路試験は入側512チャネルと出側512
チャネルのすべての組合せ、すなわち512×512＝262.14
4通りについて行なわなくてはならない。
本発明によれば、時分割スイッチのタイムスロットに同
期したクロック信号をこの時分割スイッチの各入側ハイ
ウェイに接続する入側ハイウェイ選択スイッチと、前記
時分割スイッチの各出側ハイウェイに接続されるカウン
ターと、この各カウンターのキャリー信号を入力とする
アンド回路と、このアンド回路の出力をデータ入力とし
前記時分割スイッチの同期信号をクロック入力とする試
験結果判定用のフリップフロップと、このフリップフロ
ップの出力に接続される試験結果表示部とを備え、前記
入側ハイウェイ選択スイッチを操作して前記時分割スイ
ッチのタイムスロットに同期したクロック信号を前記入
側ハイウェイの１つに入力し、その選択されたハイウェ
イデータをすべての前記出側ハイウェイにパス接続して
得られたハイウェイデータを前記各カウンターのクロッ
ク端子に接続し、前記アンド回路は前記全カウンターの
前記キャリー信号の論理積をとって前記フリップフロッ
プに入力することを特徴とする時分割スイッチ通話路試
験方式が得られる 〔実施例〕 次に、本発明について図面を参照して説明する。
期したクロック信号をこの時分割スイッチの各入側ハイ
ウェイに接続する入側ハイウェイ選択スイッチと、前記
時分割スイッチの各出側ハイウェイに接続されるカウン
ターと、この各カウンターのキャリー信号を入力とする
アンド回路と、このアンド回路の出力をデータ入力とし
前記時分割スイッチの同期信号をクロック入力とする試
験結果判定用のフリップフロップと、このフリップフロ
ップの出力に接続される試験結果表示部とを備え、前記
入側ハイウェイ選択スイッチを操作して前記時分割スイ
ッチのタイムスロットに同期したクロック信号を前記入
側ハイウェイの１つに入力し、その選択されたハイウェ
イデータをすべての前記出側ハイウェイにパス接続して
得られたハイウェイデータを前記各カウンターのクロッ
ク端子に接続し、前記アンド回路は前記全カウンターの
前記キャリー信号の論理積をとって前記フリップフロッ
プに入力することを特徴とする時分割スイッチ通話路試
験方式が得られる 〔実施例〕 次に、本発明について図面を参照して説明する。
第１図は本発明の時分割スイッチ通話路試験方法の一実
施例を示すブロック図、第２図，第３図は第１図におけ
る動作を説明するためのタイムチャートである。
施例を示すブロック図、第２図，第３図は第１図におけ
る動作を説明するためのタイムチャートである。
第１図において、時分割スイッチ通話路試験方法は時分
割スイッチ通話路部１の各入側ハイウェイ５に接続する
入側ハイウェイ選択スイッチ９と、時分割スイッチ通話
路部１の各出側ハイウェイ６に接続されるカウンター10
0,〜115と、各カウンター100,〜115のキャリー信号CA0,
〜CA15を入力とするアンド回路11と、アンド回路11の出
力をデータ入力とし時分割スイッチのフレームヘッド同
期信号FHをクロック入力とする試験結果判定用のフリッ
プフロップ12と、フリップフロップ12の出力がカソー
ド側に接続される試験結果表示用のフォトダイオード13
とを備える。なお、時分割スイッチ通話路部１はマルチ
プレクサ3,時分割スイッチ2,デマルチプレクサ４で構成
され入側512×出側512のものでありフォトダイオード13
のアノード側には抵抗を通して電源VCCが供給される。
また、フレームヘッド同期信号FHは第３図に示すように
125μｓ周期の信号である。更にクロックCP1Mは512×51
2の時分割スイッチ２に同期したもので、その1/2周期が
マルチプレクサ３に入力されるデータの変化周期に等し
いので、クロックCP1Mを時分割スイッチ２のハイウェイ
データとして使用することができる。
割スイッチ通話路部１の各入側ハイウェイ５に接続する
入側ハイウェイ選択スイッチ９と、時分割スイッチ通話
路部１の各出側ハイウェイ６に接続されるカウンター10
0,〜115と、各カウンター100,〜115のキャリー信号CA0,
〜CA15を入力とするアンド回路11と、アンド回路11の出
力をデータ入力とし時分割スイッチのフレームヘッド同
期信号FHをクロック入力とする試験結果判定用のフリッ
プフロップ12と、フリップフロップ12の出力がカソー
ド側に接続される試験結果表示用のフォトダイオード13
とを備える。なお、時分割スイッチ通話路部１はマルチ
プレクサ3,時分割スイッチ2,デマルチプレクサ４で構成
され入側512×出側512のものでありフォトダイオード13
のアノード側には抵抗を通して電源VCCが供給される。
また、フレームヘッド同期信号FHは第３図に示すように
125μｓ周期の信号である。更にクロックCP1Mは512×51
2の時分割スイッチ２に同期したもので、その1/2周期が
マルチプレクサ３に入力されるデータの変化周期に等し
いので、クロックCP1Mを時分割スイッチ２のハイウェイ
データとして使用することができる。
続いて第１図，〜第３図を参照して本実施例の動作につ
いて説明する。
いて説明する。
入側ハイウェイ選択スイッチ９でクロックCP1Mを入力す
べき入側ハイウェイ５（SR0,〜SR15）の１つを決める。
一般に知られているCPU制御によりこの選択された入側
ハイウェイをすべての出側ハイウェイ６（ここでは16ハ
イウェイ（SS0,〜SS15））にチャネル対応に、つまり入
側ハイウェイ５（SRn）のチャネルCH0,CH1,〜をそれぞ
れ出側ハイウェイ６（SS0,〜SS15）のチャネルCH0,CH1,
〜に対応して接続する。出力された16本の出側ハイウェ
ィ６はタイプ選択スイッチTI7,T II 8によりその位相を
反転させるかどうかが決定される。これは、時分割スイ
ッチ通話路部１に入力されるハイウェイチャネルデータ
をタイプＩ「01010101」，タイプII「10101010」と選択
できるように、クロックCP1Mと入側ハイウェイ選択スイ
ッチ９の間にタイプ選択スイッチTI7,T II 8を置いたた
め、試験結果判定の位相を合わせるためには出側ハイウ
ェイデータを上記タイプI,IIにより反転させるか反転さ
せないかする必要があるからである。
べき入側ハイウェイ５（SR0,〜SR15）の１つを決める。
一般に知られているCPU制御によりこの選択された入側
ハイウェイをすべての出側ハイウェイ６（ここでは16ハ
イウェイ（SS0,〜SS15））にチャネル対応に、つまり入
側ハイウェイ５（SRn）のチャネルCH0,CH1,〜をそれぞ
れ出側ハイウェイ６（SS0,〜SS15）のチャネルCH0,CH1,
〜に対応して接続する。出力された16本の出側ハイウェ
ィ６はタイプ選択スイッチTI7,T II 8によりその位相を
反転させるかどうかが決定される。これは、時分割スイ
ッチ通話路部１に入力されるハイウェイチャネルデータ
をタイプＩ「01010101」，タイプII「10101010」と選択
できるように、クロックCP1Mと入側ハイウェイ選択スイ
ッチ９の間にタイプ選択スイッチTI7,T II 8を置いたた
め、試験結果判定の位相を合わせるためには出側ハイウ
ェイデータを上記タイプI,IIにより反転させるか反転さ
せないかする必要があるからである。
こうして得られた16本の出側ハイウェイデータCTRCP0,
〜CTRCP15はそれぞれ出側ハイウェイ６（SS0,〜SS15）
ごとにカウンター100,〜115のCP端子に入力される。正
常に時分割スイッチ通話路部１が働いていれば、16個す
べてのカウンター100,〜115はフレームヘッド同期信号F
Hによりあらかじめ“0"ロードされているので、キャリ
ー信号CA0,〜CA15が同時に出力される。このキャリー信
号CA0,〜CA15はアンド回路11に入力され、その出力とし
てキャリー信号CA0,〜CA15と同一タイミングで試験結果
正常信号が出力される。これをフリップフロップ12が保
持し、出力をフォトダイオード13に与えると、フォト
ダイオード13が点灯して試験結果が正常であることを示
す。なお、時分割スイッチ通話路部１に異常があればア
ンド回路11から信号が出力されないので、フォトダイオ
ード13が点灯しないことは明らかである。
〜CTRCP15はそれぞれ出側ハイウェイ６（SS0,〜SS15）
ごとにカウンター100,〜115のCP端子に入力される。正
常に時分割スイッチ通話路部１が働いていれば、16個す
べてのカウンター100,〜115はフレームヘッド同期信号F
Hによりあらかじめ“0"ロードされているので、キャリ
ー信号CA0,〜CA15が同時に出力される。このキャリー信
号CA0,〜CA15はアンド回路11に入力され、その出力とし
てキャリー信号CA0,〜CA15と同一タイミングで試験結果
正常信号が出力される。これをフリップフロップ12が保
持し、出力をフォトダイオード13に与えると、フォト
ダイオード13が点灯して試験結果が正常であることを示
す。なお、時分割スイッチ通話路部１に異常があればア
ンド回路11から信号が出力されないので、フォトダイオ
ード13が点灯しないことは明らかである。
次いで入側ハイウェイ選択スイッチをかえて、別の入側
ハイウェイを使用して同様の通話路試験を順次行ない、
16本の入側ハイウェイ５（SR0,〜SR15）のそれぞれで上
記タイプI,タイプIIについて試験すれば、時分割スイッ
チ２のすべてのタイムスロットチャネルの組合わせの正
常性を確認することができる。
ハイウェイを使用して同様の通話路試験を順次行ない、
16本の入側ハイウェイ５（SR0,〜SR15）のそれぞれで上
記タイプI,タイプIIについて試験すれば、時分割スイッ
チ２のすべてのタイムスロットチャネルの組合わせの正
常性を確認することができる。
以上説明したように本発明は、時分割スイッチのタイム
スロットに同期したクロック信号をこの時分割スイッチ
の各入側ハイウェイに接続する入側ハイウェイ選択スイ
ッチと、時分割スイッチの各出側ハイウェイに接続され
るカウンターと、この各カウンターのキャリー信号を入
力とするアンド回路と、このアンド回路の出力をデータ
入力とし時分割スイッチの同期信号をクロック入力とす
る試験結果判定用のフリップフロップと、このフリップ
フロップの出力に接続される試験結果表示部とを備え、
入側ハイウェイ選択スイッチを操作して時分割スイッチ
のタイムスロットに同期したクロック信号を入側ハイウ
ェイの１つに入力し、その選択されたハイウェイデータ
をすべての前記出側ハイウェイにパス接続して得られた
ハイウェイデータを各カウンターのクロック端子に接続
し、アンド回路は前記全カウンターのキャリー信号の論
理積をとってフリップフロップに入力し、試験判定用の
フリップフロップで試験判定することにより、短時間に
時分割スイッチのすべてのタイムスロットチャネルの通
話路の正常性を試験することができるという効果を有す
る。
スロットに同期したクロック信号をこの時分割スイッチ
の各入側ハイウェイに接続する入側ハイウェイ選択スイ
ッチと、時分割スイッチの各出側ハイウェイに接続され
るカウンターと、この各カウンターのキャリー信号を入
力とするアンド回路と、このアンド回路の出力をデータ
入力とし時分割スイッチの同期信号をクロック入力とす
る試験結果判定用のフリップフロップと、このフリップ
フロップの出力に接続される試験結果表示部とを備え、
入側ハイウェイ選択スイッチを操作して時分割スイッチ
のタイムスロットに同期したクロック信号を入側ハイウ
ェイの１つに入力し、その選択されたハイウェイデータ
をすべての前記出側ハイウェイにパス接続して得られた
ハイウェイデータを各カウンターのクロック端子に接続
し、アンド回路は前記全カウンターのキャリー信号の論
理積をとってフリップフロップに入力し、試験判定用の
フリップフロップで試験判定することにより、短時間に
時分割スイッチのすべてのタイムスロットチャネルの通
話路の正常性を試験することができるという効果を有す
る。
第１図は本発明の時分割スイッチ通話路試験方式の一実
施例を示すブロック図、第２図，第３図は第１図におけ
る動作を説明するためのタイムチャートである。 １……時分割スイッチ通話路部、２……時分割スイッ
チ、３……マルチプレクサ、４……デマルチプレクサ、
５……入側ハイウェイ、６……出側ハイウェイ、7,8…
…タイプ選択スイッチ、９……入側ハイウェイ選択スイ
ッチ、11……アンド回路、12……フリップフロップ、13
……フォトダイオード、100,〜115……カウンター。
施例を示すブロック図、第２図，第３図は第１図におけ
る動作を説明するためのタイムチャートである。 １……時分割スイッチ通話路部、２……時分割スイッ
チ、３……マルチプレクサ、４……デマルチプレクサ、
５……入側ハイウェイ、６……出側ハイウェイ、7,8…
…タイプ選択スイッチ、９……入側ハイウェイ選択スイ
ッチ、11……アンド回路、12……フリップフロップ、13
……フォトダイオード、100,〜115……カウンター。
Claims (1)
- 【請求項１】時分割スイッチのタイムスロットに同期し
たクロック信号をこの時分割スイッチの各入側ハイウェ
イに接続する入側ハイウェイ選択スイッチと、前記時分
割スイッチの各出側ハイウェイに接続されるカウンター
と、この各カウンターキャリー信号を入力とするアンド
回路と、このアンド回路の出力をデータ入力とし前記時
分割スイッチの同期信号をクロック入力とする試験結果
判定用のフリップフロップと、このフリップフロップの
出力に接続される試験結果表示部とを備え、前記入側ハ
イウェイ選択スイッチを操作して前記時分割スイッチの
タイムスロットに同期したクロック信号を前記入側ハイ
ウェイの１つに入力し、その選択されたハイウェイデー
タをすべての前記出側ハイウェイにパス接続して得られ
たハイウェイデータを前記各カウンターのクロック端子
に接続し、前記アンド回路は前記全カウンターの前記キ
ャリー信号の論理積をとって前記フリップフロップに入
力することを特徴とする時分割スイッチ通話路試験方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14095485A JPH0771151B2 (ja) | 1985-06-27 | 1985-06-27 | 時分割スイツチ通話路試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14095485A JPH0771151B2 (ja) | 1985-06-27 | 1985-06-27 | 時分割スイツチ通話路試験方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS621351A JPS621351A (ja) | 1987-01-07 |
| JPH0771151B2 true JPH0771151B2 (ja) | 1995-07-31 |
Family
ID=15280676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14095485A Expired - Lifetime JPH0771151B2 (ja) | 1985-06-27 | 1985-06-27 | 時分割スイツチ通話路試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0771151B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07104032B2 (ja) * | 1991-06-24 | 1995-11-08 | 株式会社日本消音研究所 | 風量調節機構を具備した空調用フレキシブルダクト |
| KR102160499B1 (ko) | 2015-05-15 | 2020-09-28 | 도요보 가부시키가이샤 | 저유전 접착제층을 함유하는 적층체 |
| CN107849429B (zh) | 2015-08-19 | 2021-06-25 | 东洋纺株式会社 | 低介电粘合剂组合物 |
-
1985
- 1985-06-27 JP JP14095485A patent/JPH0771151B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS621351A (ja) | 1987-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1101970A (en) | Time division line interface circuit | |
| JPS6148266A (ja) | 時分割多重回線折返試験方法 | |
| US4022979A (en) | Automatic in-service digital trunk checking circuit and method | |
| JPS59501086A (ja) | 分布制御システムの通信構成 | |
| JPH0771151B2 (ja) | 時分割スイツチ通話路試験方式 | |
| JPH0423634A (ja) | 回線エラーレート監視装置 | |
| KR970008305B1 (ko) | 자동 호 시험 장치(Automatic Call Tester) | |
| US4858223A (en) | Security arrangement for a telecommunications exchange system | |
| US3005874A (en) | Line switching and control system | |
| EP0184111A1 (en) | Data distributor capable of selecting an optional partial data signal and distribution device comprising a plurality of the data distributors | |
| JP2506164B2 (ja) | ネットワ―ク特性の測定方法 | |
| US5592479A (en) | Time switching device having identical frame delay and a method thereof in a full-electronic exchange | |
| JPS6360938B2 (ja) | ||
| KR19990047578A (ko) | 이동통신 교환기의 내부처리통신 경로 테스트 장치 | |
| SU1310889A1 (ru) | Устройство отображени информации дл логического анализатора | |
| JPH08204720A (ja) | Ａｔｍ交換装置および通話路導通試験方法 | |
| US3949176A (en) | Method of and apparatus for all busy detection | |
| US4514842A (en) | T-S-T-S-T Digital switching network | |
| GB2167624A (en) | Subscriber line signalling device for use in a telecommunications system | |
| JP2564955B2 (ja) | 加入者線試験方式 | |
| JPH09322200A (ja) | デジタル回線のパス設定試験方法および装置 | |
| SU567215A1 (ru) | Устройство дл автоматического контрол телеграфных абонентских участков | |
| JPH01158862A (ja) | 遠隔試験方式 | |
| JPS6033770A (ja) | 通話路試験方式 | |
| JPS61193549A (ja) | 多重化デジタル回線使用中表示方式 |