JPH0770599B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0770599B2 JPH0770599B2 JP19203086A JP19203086A JPH0770599B2 JP H0770599 B2 JPH0770599 B2 JP H0770599B2 JP 19203086 A JP19203086 A JP 19203086A JP 19203086 A JP19203086 A JP 19203086A JP H0770599 B2 JPH0770599 B2 JP H0770599B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- fuse
- type
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔概要〕 半導体装置のためのヒューズ素子を形成するためにｐ型
シリコン基板の表面の絶縁層にコンタクトホールを形成
し、このコンタクトホールをアルミニウム（Al）で埋め
込み、Al/Si接合部を作るにおいて、Al/Si（n+層）接合
部を合金化してｐ型層を形成し、ｐ−ｎジャンクション
にして絶縁（非導通）状態を作る。
シリコン基板の表面の絶縁層にコンタクトホールを形成
し、このコンタクトホールをアルミニウム（Al）で埋め
込み、Al/Si接合部を作るにおいて、Al/Si（n+層）接合
部を合金化してｐ型層を形成し、ｐ−ｎジャンクション
にして絶縁（非導通）状態を作る。
本発明は半導体装置の製造方法に関し、さらに詳しく言
えば、アルミニウム（Al）と半導体基板（シリコン基
板）の接合部を合金化することによりヒューズ素子を形
成する方法に関するものである。
えば、アルミニウム（Al）と半導体基板（シリコン基
板）の接合部を合金化することによりヒューズ素子を形
成する方法に関するものである。
Ｄ−RAMなどのLSIにおいては冗長回路内で切断を行うた
めに多結晶シリコン（ポリシリコン）ヒューズが設置さ
れている。第２図を参照すると、21は選択用（スイッチ
ング）トランジスタ、22はヒューズ、23は冗長回路であ
る。LSIの製作においてテストを行い、不良部分のある
ことが判明すればそれを冗長回路につなぎ代え、またテ
ストの結果が完全であれば冗長回路を切断する。それに
はトランジスタをスイッチングさせ、大電流を流して冗
長回路へのヒューズを切断する。
めに多結晶シリコン（ポリシリコン）ヒューズが設置さ
れている。第２図を参照すると、21は選択用（スイッチ
ング）トランジスタ、22はヒューズ、23は冗長回路であ
る。LSIの製作においてテストを行い、不良部分のある
ことが判明すればそれを冗長回路につなぎ代え、またテ
ストの結果が完全であれば冗長回路を切断する。それに
はトランジスタをスイッチングさせ、大電流を流して冗
長回路へのヒューズを切断する。
従来例のヒューズは第３図の平面図に示され、図におい
て、24はポリシリコンヒューズ、25はそれぞれトランジ
スタと冗長回路とをつなぐアルミニウム（Al）配線層で
ある。図示のヒューズを切断するには、Al配線層25に大
電流を流し、ポリシリコンヒューズ24の幅の狭くなった
部分24aを溶融し、焼き切ってAl配線層25の間の接続を
切断する（絶縁する）。
て、24はポリシリコンヒューズ、25はそれぞれトランジ
スタと冗長回路とをつなぐアルミニウム（Al）配線層で
ある。図示のヒューズを切断するには、Al配線層25に大
電流を流し、ポリシリコンヒューズ24の幅の狭くなった
部分24aを溶融し、焼き切ってAl配線層25の間の接続を
切断する（絶縁する）。
従来のポリシリコンヒューズは第３図に示す如く平面状
に延在する構成のものであるので、LSIの集積化を阻害
し、またヒューズをLSI内に形成するためのプロセスが
複雑化する問題がある。
に延在する構成のものであるので、LSIの集積化を阻害
し、またヒューズをLSI内に形成するためのプロセスが
複雑化する問題がある。
本発明はこのような点に鑑みて創作されたもので、LSI
の冗長回路の切断などに用いるヒューズ素子を、従来例
の如く面積をとることなくLSI回路が形成された半導体
基板内に製作する方法を提供することを目的とする。
の冗長回路の切断などに用いるヒューズ素子を、従来例
の如く面積をとることなくLSI回路が形成された半導体
基板内に製作する方法を提供することを目的とする。
第１図（ａ）と（ｂ）は本発明実施例の断面図で、図
中、11はｐ型シリコン（Si）基板、12はシリコン基板11
内に形成されたn+型層、13は絶縁膜（SiO2膜）、14はAl
配線である。
中、11はｐ型シリコン（Si）基板、12はシリコン基板11
内に形成されたn+型層、13は絶縁膜（SiO2膜）、14はAl
配線である。
本発明においては、SiO2膜13に形成されたコンタクトホ
ール16をAl配線14で埋め込み、コンタクトホール内で基
板とAl配線の接合部分すなわちAl/Si（n+型層）の接合
部を第１図（ｂ）に示す如く合金化してAl・Siのｐ型層
15を形成し、ｐ−ｎジャンクション（接合）を作ってAl
配線14を絶縁（非導通）状態にする。
ール16をAl配線14で埋め込み、コンタクトホール内で基
板とAl配線の接合部分すなわちAl/Si（n+型層）の接合
部を第１図（ｂ）に示す如く合金化してAl・Siのｐ型層
15を形成し、ｐ−ｎジャンクション（接合）を作ってAl
配線14を絶縁（非導通）状態にする。
第１図（ａ）に示す状態では電流は矢印Ｉの方向にもそ
の反対方向にも流れることができて導通状態にあるが、
Al/Siの接合部にｐ型のAl/Si合金層15を作ると、第１図
（ｂ）に矢印IIで示す電流はｎ−ｐ接合部に障壁ができ
て合金層15で流れなくなって非導通状態になり、また前
記と反対方向の電流の流れの場合も反対側のコンタクト
ホールにおいて同様の現象が発生する。
の反対方向にも流れることができて導通状態にあるが、
Al/Siの接合部にｐ型のAl/Si合金層15を作ると、第１図
（ｂ）に矢印IIで示す電流はｎ−ｐ接合部に障壁ができ
て合金層15で流れなくなって非導通状態になり、また前
記と反対方向の電流の流れの場合も反対側のコンタクト
ホールにおいて同様の現象が発生する。
以下、図面を参照して本発明の実施例を詳細に説明す
る。
る。
先ず第１図（ａ）を参照すると、ｐ型シリコン基板11に
公知の技術でn+型層12を作り、シリコン基板11上に例え
ば１μｍの厚さのSiO2膜13を作り、次いでSiO2膜13にコ
ンタクトホール16を窓開けし、引続き厚さが例えば１μ
ｍのAl配線14をn+型層12を経て導通するようパターニン
グする。この状態で電流は矢印１方向またはその反対方
向に流れることができる。
公知の技術でn+型層12を作り、シリコン基板11上に例え
ば１μｍの厚さのSiO2膜13を作り、次いでSiO2膜13にコ
ンタクトホール16を窓開けし、引続き厚さが例えば１μ
ｍのAl配線14をn+型層12を経て導通するようパターニン
グする。この状態で電流は矢印１方向またはその反対方
向に流れることができる。
次に、第１図（ｂ）に示される如く、コンタクトホール
領域にレーザパルス17を照射する。連続波（CW）レーザ
ビームはそれを照射するとAl配線14が剥がれることがあ
るので用いない。このレーザパルスの加熱によってコン
タクトホール領域のAlが溶融し、Al/Siの接合部が合金
化されてAl・Si合金層15が形成される。この合金化には
Alが高い吸収係数をもった光を発振するレーザが必要で
あり、また合金層15が深くなりすぎてn+層12を突き抜け
ることのないように、例えばパワーが約5J/cm2のArFエ
キシマレーザのパルスを照射する。Alは元素周期表で３
価の元素であるのでAl・Si合金層15はｐ型Si層となる。
この合金層15は基板11内だけでなく接合部のAl中にも拡
がる。
領域にレーザパルス17を照射する。連続波（CW）レーザ
ビームはそれを照射するとAl配線14が剥がれることがあ
るので用いない。このレーザパルスの加熱によってコン
タクトホール領域のAlが溶融し、Al/Siの接合部が合金
化されてAl・Si合金層15が形成される。この合金化には
Alが高い吸収係数をもった光を発振するレーザが必要で
あり、また合金層15が深くなりすぎてn+層12を突き抜け
ることのないように、例えばパワーが約5J/cm2のArFエ
キシマレーザのパルスを照射する。Alは元素周期表で３
価の元素であるのでAl・Si合金層15はｐ型Si層となる。
この合金層15は基板11内だけでなく接合部のAl中にも拡
がる。
Al/Si（n+型層）接合部にｐ型の合金層が作られる結
果、矢印IIの方向に流れる電流は第１図（ｂ）の右のAl
・Si合金層15で止められ、反対方向の電流は同図の左の
合金層15で止められるので、Al配線14は非導通の絶縁状
態になり、図示のデバイスはヒューズ素子として働く。
果、矢印IIの方向に流れる電流は第１図（ｂ）の右のAl
・Si合金層15で止められ、反対方向の電流は同図の左の
合金層15で止められるので、Al配線14は非導通の絶縁状
態になり、図示のデバイスはヒューズ素子として働く。
コンタクトホール領域のAl配線を上記の如く選択的に加
熱すると、当該領域のAl配線の表面が平坦化する効果も
ある。
熱すると、当該領域のAl配線の表面が平坦化する効果も
ある。
以上述べてきたように本発明によれば、従来のヒューズ
が平面的に延在したために占有した面積（第３図に見て
ポリシリコンヒューズ24の幅Ｗは20μｍ程度であったも
のが、第１図（ｂ）にＷ′で示される５μｍ程度の幅に
短縮化されて、LSIの集積化に有効であり、また本発明
のヒューズ素子は通常の半導体プロセスで形成されうる
利点がある。
が平面的に延在したために占有した面積（第３図に見て
ポリシリコンヒューズ24の幅Ｗは20μｍ程度であったも
のが、第１図（ｂ）にＷ′で示される５μｍ程度の幅に
短縮化されて、LSIの集積化に有効であり、また本発明
のヒューズ素子は通常の半導体プロセスで形成されうる
利点がある。
第１図（ａ）と（ｂ）は本発明実施例断面図、 第２図は冗長回路の構成用、 第３図は従来例平面図である。 第１図において、 11はシリコン基板、 12はn+型層、 13はSiO2膜、 14はAl配線、 15はAl−Si合金層、 16はコンタクトホール、 17はレーザパルスである。
Claims (1)
- 【請求項１】ｐ型半導体基板（11）に形成したn+型層
（12）を経由して導通をとるアルミニウム配線（14）を
形成してなるヒューズを絶縁状態にするにおいて、アル
ミニウム配線（14）とn+型層（12）との接合部のアルミ
ニウムを溶融し、当該接合部にｐ型のアルミニウム・シ
リコン合金層（15）を形成してアルミニウム配線（14）
を絶縁状態にすることを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19203086A JPH0770599B2 (ja) | 1986-08-19 | 1986-08-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19203086A JPH0770599B2 (ja) | 1986-08-19 | 1986-08-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6348838A JPS6348838A (ja) | 1988-03-01 |
| JPH0770599B2 true JPH0770599B2 (ja) | 1995-07-31 |
Family
ID=16284428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19203086A Expired - Lifetime JPH0770599B2 (ja) | 1986-08-19 | 1986-08-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770599B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2713398B1 (fr) * | 1993-11-30 | 1996-01-19 | Sgs Thomson Microelectronics | Fusible pour circuit intégré. |
| JP6295589B2 (ja) * | 2013-10-15 | 2018-03-20 | 富士電機株式会社 | 半導体装置 |
-
1986
- 1986-08-19 JP JP19203086A patent/JPH0770599B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6348838A (ja) | 1988-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0157348B1 (ko) | 프로그램가능한 퓨즈 구조물 및 퓨즈 프로그래밍 방법 | |
| JPH061793B2 (ja) | 集積回路の相互接続配線網を形成する多層配線導体間をレ−ザプログラミングにより接続する方法およびこの方法を応用して得られる集積回路 | |
| JP2728412B2 (ja) | 半導体装置 | |
| US6191486B1 (en) | Technique for producing interconnecting conductive links | |
| JPH0770599B2 (ja) | 半導体装置の製造方法 | |
| US5940727A (en) | Technique for producing interconnecting conductive links | |
| US5920789A (en) | Technique for producing interconnecting conductive links | |
| US5861325A (en) | Technique for producing interconnecting conductive links | |
| JPH0541481A (ja) | 半導体集積回路 | |
| JPS6381948A (ja) | 多層配線半導体装置 | |
| JPS62238658A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61110447A (ja) | 半導体装置 | |
| JPH0312192Y2 (ja) | ||
| JPS5858742A (ja) | 半導体装置 | |
| JPS62199047A (ja) | 多結晶シリコン抵抗器 | |
| JPS63244646A (ja) | 半導体装置における冗長回路の切換装置 | |
| JPH01154532A (ja) | 半導体装置 | |
| JPH0335831B2 (ja) | ||
| JPS5886751A (ja) | 積層型半導体装置 | |
| JPS59119850A (ja) | 半導体装置 | |
| JPS6284521A (ja) | 半導体装置の製造方法 | |
| JPS58207665A (ja) | 半導体装置 | |
| JP4154928B2 (ja) | 半導体装置 | |
| JPS6231156A (ja) | 半導体装置及びその製造方法 | |
| JPH0691088B2 (ja) | 半導体装置の製造方法 |