JPH0769999B2

JPH0769999B2 - 多点入力信号変換装置

Info

Publication number: JPH0769999B2
Application number: JP14519787A
Authority: JP
Inventors: 啓一石田
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1987-06-12
Filing date: 1987-06-12
Publication date: 1995-07-31
Anticipated expiration: 2010-07-31
Also published as: JPS63310099A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は多点入力信号変換装置に関し、詳しくは、例え
ば多数の測定点から供給されるアナログ量の入力信号を
マイクロコンピユータ等で処理し得るデイジタル信号に
変換し、さらにそのデイジタル信号を光デイジタル信号
に変換しうる多点入力信号変換装置、特に複数のセンサ
の各結線の有無および有結線部についてその後に発生す
る断線の有無を検知することが可能な多点入力信号変換
装置に関する。

〔従来の技術〕

この種の多点入力信号変換装置をシステム化したものと
して第７図のようなものが知られている。同図では、各
リモートスキヤナが多点入力のアナログ信号をデイジタ
ル信号に変換するための多点入力信号変換装置に相当す
る。

従来、このような多点入力信号変換装置としての各リモ
ートスキヤナにおける入力信号ラインの結線／未結線の
識別は、中央制御表示器のデーターキーより測定箇所各
点の点番号（タグ番号）を与えて予め定義付けを行なう
ことが必要であり、その定義付けの履行を前提に各リモ
ートスキヤナの各入力点の測定可否の決定や、測定可能
点の断線検知などの入力異常点の判定を行なうようにし
ている。

〔発明が解決しようとする問題点〕

しかし、このような多点入力信号変換装置は、第８図の
ような予め用意した表にもとづいて、前述のデーターキ
ーからマニユアルで指定しなければならないため多大な
人的労力を要し、殊に測定点の入力点数が増加すれば機
器及びシステムの不合理性，非能率性ひいては測定のた
めの労務コストなどの上昇が顕著となると云う問題点が
ある。

したがつて、本発明は測定箇所各点の結線／未結線の識
別を電源投入とともに自動的になしうる多点入力変換装
置を提供すること、さらに、結線点に断線が発生した際
にも、これを迅速に検知しうるようにすることを目的と
する。

〔問題点を解決するための手段〕

測定対象の物理量を検出するセンサと接続されてブリツ
ジ回路を形成するとゝもにセンサ種別に応じてその接続
態様が変更可能な複数の検出手段と、該検出手段対応に
設けられセンサ信号および基準信号を順次取り出す信号
取出手段と、センサ種別に応じてゲインの調整が可能で
該各信号取出手段からの信号をそれぞれ増幅する複数の
増幅手段と、該各増幅手段からの出力信号を順次選択す
る選択手段と、該選択手段を介する前記増幅手段出力を
パルス数に変換する変換手段と、該変換手段による変換
開始時期を制御し複数のセンサから各物理量対応のパル
ス数をデイジタル値に換算する演算制御手段と、複数の
センサの各結線の有無を電源投入時に識別する結線識別
手段と、有結線部についてその後に発生する断線の有無
を識別する断線識別手段と、結線，未結線および断線の
発生の有無を示すデータを光デイジタル信号に変換して
上位装置へ送信する通信手段とを設ける。

〔作用〕

多点入力信号変換装置の多数点存在する入力の結線／未
結線を、自動登録させるようにするとゝもに、結線部に
その後に発生した際の断線検知をも可能にし、信頼性の
向上を図る。

〔実施例〕

第１図は本発明の実施例を示す構成図、第２図は本発明
による多点入力信号変換装置を用いた計測システムの一
例を示す概要図である。

第１図において、１は検出部、２は１次フイルタ、３は
ダイオード、４はアナログスイツチ、５は増幅回路、６
はマルチプレクサ、７は電圧／周波数（V/F）変換回
路、８はカウンタ、9,10はフリツプフロツプ（FF）、11
A,11Bはインバータゲート、12はナンドゲート、13は制
御パス回路、14は演算制御装置（CPU）、15は光／電気
（O/E）インタフエイス、16は電気／光（E/O）インタフ
エイス、17は光ユニツト、18は光フアイバーである。な
お、第１図の如く示される多点入力信号変換装置は例え
ば第２図の如く、光フアイバおよびスターカプラ等を介
してマスターステーシヨン（上位装置）と接続される。

センサ入力信号源として、こゝでは測温抵抗体，熱電対
またはmV入力などを想定しているが、アナログ入力信号
一般を対象として取り扱うことができる。すなわち、セ
ンサの混在利用については、（イ）同じ熱電対でもタイ
プの異なるもの（例えば、J,E,Kタイプなど）を混在さ
せる場合（ロ）熱電対と測温抵抗体の如く異種のセンサを任意に
混在させる場合の２種類が考えられる。（イ）については結局、増幅回
路５のオペアンプAMPのゲインの違いだけが問題とな
る。より具体的には、第１図で抵抗R6をどのセンサに対
してもコンスタントとすれば、抵抗R5だけをセンサに応
じてアレンジすれば良い。したがつて、顧客要求の仕様
に応じた任意のセンサ混在形の多点入力信号変換装置
が、抵抗R5のコンビネーシヨンだけで実現可能である。
一方、（ロ）については、測温抵抗体および熱電対を顧
客要求仕様の任意の入力チヤンネル位置に配置し、検出
部１のブリツチ回路をセンサ種別に応じてアレンジすれ
ば良いことになる。

V_EEは安定化電源電圧であり、図示されないローパワー
のレギユレータicより供給される。また、増幅回路５の
オペアンプAMPとしてはローパワータイプの低廉なもの
を用いることゝし、ブリツジ回路はもとより増幅回路５
に流れる電流を極力絞れるよう、基準の電源電圧V_EEを
低く抑えるとゝもに、高位の抵抗を用いるなど、全体的
にパワーセーブおよびローパワー化を図るようにする。
さらに、CPU14についてもローパワーのCMOSタイプのic
を用い、O/Eインタフエイス15,E/Oインタフエイス16に
ついても回路上のパワーを絞るとゝもに、最小の構成と
してローパワー化と低廉化を図るようにしている。

以下、チヤンネル１について説明するが、他のチヤンネ
ルについてもこれと同様であることは云う迄もない。

（１）測温抵抗体をセンサとする場合検出部１のブリツジ回路の抵抗R4をオープンとし、端子
CMを基準電圧V_EE2に接続する。この基準電圧V_EE2は、後
述するV/F回路７の基準電圧から作られる。ブリツジ回
路には、 V_EE→R1→Ｒ→CM→V_EE2 を流れる電流i₁と、 V_EE→R2→R3→CM→V_EE2 を流れる電流i₂とがあり、i₁×Ｒ（センサ抵抗）により
発生する起電圧V₁と、i₂×R3により発生する起電圧（基
準電圧）V₂とがそれぞれ１次フイルタ2,ダイオード３を
介してアナログスイツチ４に与えられる。こゝで、R1＝
R2である。また、V₂は常に一定の電位を保つが、V₁は測
温抵抗体が検知する温度により抵抗Ｒが増減するので、
V₁は測定対象温度により変化する。したがつて、V₂は基
準電圧となるので、V₁−V₂が実質的に温度に依存する電
位値となる。なお、１次フイルタ２はノイズ除去のた
め、またダイオード３は入力のサージ吸収のために設け
られる。アナログスイツチ４は所定の周期でA,Bが交互
に切り換えられるので、電圧V₁およびV₂が増幅回路５に
与えられ、こゝで増幅されて所定範囲の電圧値に変換さ
れる。増幅回路５はオペアンプAMP、ゲイン形成のため
の抵抗R5,R6、フイルタコンデンサＣ、ノイズキラー用
コンデンサ（図示なし）等より構成される。増幅回路５
で増幅された電圧は、CMOSタイプのアナログマルチプレ
クサ６により選択された後、V/F回路７で電圧パルス信
号に変換され、測温抵抗体の抵抗値Ｒの大小がパルス間
隔の大小に変換されるようになつている。

第３図にV/F回路の具体例を示し、第４図にその動作波
形を示す。V/F回路７は第３図の如く、コンパレータ7
1、FF72、リセツト回路73、アナログスイツチ74、積分
器75およびバツフアアンプ76等より構成され、第１図の
V/Fスタート制御信号Ｓによりコントロールされる。

バツフアアンプ76は基準電圧V_SよりV_EE2電圧を作り、積
分器75は基準電圧V_Sを積分して第４図（イ），（ホ）の
如き鋸歯状波電圧を作る。この鋸歯状波電圧はコンパレ
ータ71において増幅回路５からの出力V_inと比較され、
これが電圧V_inを越えると、コンパレータ71およびFF72
の出力がそれぞれ第４図（ロ），（ハ）および（ヘ），
（ト）の如く立ち上がる。リセツト回路73は出力によ
つて起動され、所定時間後にFF72をリセツトするための
リセツト信号を出力するので、FF72は立ち上がりから一
定時間後にリセツトされ、これによりスイツチ74が閉じ
られるため、積分器75はそのコンデンサＣが放電し、リ
セツトされる。こうして１つのパルスが形成され、これ
を繰り返して入力電圧V_inに応じたパルス列信号が得ら
れる。なお、第４図（イ）〜（ニ）は入力電圧V_inが1V
の場合、（ホ）〜（チ）は入力電圧が3Vの場合をそれぞ
れ示している。また、同図（ニ），（チ）はFF72の出
力波形を示す。

V/F回路７で生成されたパルス列信号は第１図のカウン
タ８に入力され、分周される。このカウンタ８はCPU14
からインバータゲート11A,11Bを介して与えられる制御
信号Ｓによつてリセツトされ、この時点からV/F回路７
からのパルス列信号の計数を開始し、例えば1/8分周お
よび1/128分周を行なう。そして1/8分周出力をFF9に、
また1/128分周出力をFF10にそれぞれ導入し、これらを
セツトする。FF9およびFF10の出力はナンドゲート12に
与えられ、両出力の論理積がとられる。すなわち、FF9,
FF10およびナンドゲート12によりV/F出力に比例する一
定のインターバル（時間幅信号）を形成し、この間にCP
U14でどれだけの基準クロツクをカウントするかで、V/F
入力または出力に比例したパルスカウント値を得るもの
である。

第5A図および第5B図は以上の動作を示すもので、第5A図
は入力電圧が1Vの場合の例、第5B図は入力電圧が3Vの場
合の例である。また、第5A図および第5B図において、ａ
はV/F回路７の出力、b,dはカウンタ８の1/8,1/128分周
出力、c,eはFF9,FF10の出力、ｆはナンドゲート12の出
力、CLは基準クロツク、CTはカウント値を示す。第5A図
と第5B図とを比較すれば明らかなように、ナンドゲート
出力ｆは入力電圧の大きさ、すなわちV/F回路７の出力
ａのパルス間隔に応じて変わるので、この間にCPU14内
の図示されないカウンタにより基準クロツクCLがいくつ
カウントされるかで、V/F回路７の出力ａのパルス間隔
に比例したカウント値CTを得ることができる。なお、基
準クロツクのカウント開始時期は信号ｆの立ち上りエツ
ジ、またその終了時期は信号ｆの立ち下りエツジとして
それぞれCPU14に識別させることにより、クロツクCLの
計数が可能である。

CPU14で計数されたパルスカウント値は、その内部のソ
フトウエア（狭義のプログラム）によりデイジタル値と
して取り扱われ、入力のZERO（ゼロ）調,SPAN（スパ
ン）調，リニアライズ等の種々の加工が施される。な
お、CPU14は例えばワンチツプマイコンで、内部にROM,R
AMおよび16ビツトカウンタ等を備えたものを想定してい
るが、これに限らず小型かつ安価でローパワーの演算制
御装置を用いることができる。

こうして得られたデイジタル測定値は、上位システムか
らの指令にもとづき一芯の光フアイバ18を経由して、光ユニツト17→O/Eインタフエイス15→CPU14 のルートで上位装置（第２図のマスタステーシヨン）か
ら指令が与えられることにより、これを上位システム側
へ光デイジタル信号として送出する。すなわち、 CPU14→E/Oインタフエイス16→光ユニツト17→光フアイ
バ18 のルートで信号が送出される。このように、光ユニツト
17は一芯の光ケーブル18を用いて光デイジタル信号を伝
送するために、光信号の分岐を行なう。

なお、第１図において、コントロールポート信号P₁はCP
U14に備わつている出力ポートから出力され、マルチプ
レクサ６の制御を行なう。また、制御パス回路13はCPU1
4からのポート信号P₂によりアナログスイツチ４のコン
トロール等を行なうもので、例えばデコーダ回路で構成
される。先に、このアナログスイツチ４に与えられる起
電圧V₁,V₂について説明したが、その切り換えは一定の
周期で行なわれ、測温抵抗体による起電圧V₁と、その基
準電圧V₂とを把握する。なお、アナログスイツチ４を適
当なタイミングで切り換えてV₂を適宜把握するのは、周
囲や変換回路の温度上昇または下降によつて、増幅回路
５のオペアンプAMPにオフセツト変動等が生じ、予め調
整しておいたゼロ点が変動するおそれがあるためであ
る。

測定に際しての調整としてゼロ調，スパン調を行なう
が、これらの調整は図示されていないロータリスイツチ
の番号をCPU14に読み込ませるなどして、各チヤンネル
毎に予め実行しておくことが必要である。この調整時の
ゼロ調データ，スパン調データはそれぞれメモリ（RA
M）の所定位置に格納され、測定時に参照される。とこ
ろが、温度によるゼロ点の変動があつたのでは、温度誤
差が生じることになる。このため、自動的に測定時のゼ
ロ点を知り、誤差を解消させる制御を行なつている。ま
た、スパンの温度補正は、回路に使用されている素子の
温度フアクターを考慮して、設定規格の温度誤差内に入
るように抑制している。なお、これらはCPU14のソフト
ウエアを利用して行なう。

このようにして、測温抵抗体をセンサとする場合の測定
が可能となる。

（２）熱電対をセンサする場合抵抗R2をオープンとし、抵抗R3のシヨートする。R1はパ
ーンアウト検出用の高抵抗（例えば22MΩ）である。な
お、FGは外部のアースラインであり、アース用のシール
ド付きのセンサを用いるとき、第１図のA12,A22,A32,…
の各端子に接続することができる。これにより、測温抵
抗体と熱電対の入力端子を共通化することが可能とな
る。こゝで、 V_EE→R1→熱電対→ と伝わつてV_EE2に電流が流れ込まないように、抵抗R4を
電流制限用抵抗として用いる。その他V/F変換回路等は
測温抵抗体の場合と同様なので、説明は省略する。たゞ
し、熱電対の場合は基準接点補償回路が不可欠であり、
これは実際はマルチプレクサ６とV/F回路７との間に設
けられるものであるが、こゝでは直接関係がないので図
示は省略した。

次に、結線，未結線の識別および断線の識別について説
明する。

（３）未結線／結線の自動登録について温度抵抗体入力であれ、熱電対入力やmV入力であれ、未
結線の場合は増幅回路５のアンプが飽和し、V/F回路７
からは出力パルスが生成されない。従つて、電源投入直
後にCPU14よりV/F変換指令信号Ｓを与えても、CPU14は
一定時期までにナンドゲート12からの立ち上がりエツジ
信号を検知できないため、CPU14はこれを未結線として
扱うことができる。このとき、誤つて過大入力を発生さ
せてアンプが飽和する可能性は、この発明による変換器
ではあり得ない。と云うのは、使用する入力範囲に応じ
てアンプの入力は入力信号のオーバーフロー（例えばス
パンの120％），アンダフロー（例えばスパンの−120
％）を想定し、かつ入力範囲に余裕をもたせて設計して
いるので、使用入力範囲をオーバフロー，アンダフロー
するような値以上に、入力値がいきなり入る可能性は通
常ではありえないこと、また、一般に温度センサなどの
場合はセンサの応答性が際めて遅いので、応答速度内に
結線／未結線を識別するようにソフトウエアをプログラ
ム化しておけば、電源投入後の識別は可能であるからで
ある。たとえ、結線状態で過大入力などが入つてきて
も、応答速度に達するまではアンプは未飽和領域にある
ので、CPU14は結線状態を識別することができ、しかる
のちに入力が異常であることをオーバーフローなどで検
知することができる。

一方、未結線の場合は、センサの応答速度よりも変換回
路の応答速度の方がはるかに速いので、直ちにアンプが
飽和領域をこえていることが判別できる。すなわち、V/
F回路７は基準電圧を積分したものと入力電圧との比較
により矩形波パルスを生成させ、さらにこれをフリツプ
フロツプでパルス生成させているので、初段の増幅回路
のアンプが飽和すればパルスが生成されないので、CPU1
4よりV/F変換指令Ｓを与えても、ナンドゲート12の出力
の立ち上がりエツジ信号がCPU14に返つてこない場合
は、未結線と識別することができる。

（４）断線検知について従来のマニユアルによる登録方式では、キー操作を誤つ
てタダ番号にすればその入力点は測定できなくなる。つ
まり、マニユアルで登録されたものに対してのみ断線検
知を行う方式であつた。これに対し、本発明では自動登
録されるので、誤りなく結線されたものについてその後
に断線が発生したか否かを検知することができる。これ
は、電源投入時にCPU内のメモリへ結線／未結線情報を
メモリしておき、このメモリを一定周期で参照するプロ
グラムにより、その後の測定時にソフトウエア的に、結
線部のみについて断線の有無を周期的に確認することが
できる。

まず、熱電対の場合、測定中に補償導線（図示せず）が
断線すれば、バーンアウト抵抗R1によつて増幅回路５の
オペアンプが飽和するので、一定周期毎にCPU14よりV/F
スタート制御信号Ｓを与えても、一定のタイミングまで
にナンドゲート出力の立ち上がりエツジ信号がCPU14へ
何ら返つてこないことから、断線が識別可能である。

一方、測温抵抗体の場合の導線（図示せず）の断線の場
合も、どの線が断線しても同様にオペアンプが飽和する
ので、断線検知が可能である。

以上、（３），（４）の処理を時間軸で表わすと、第６
図のようになる。なお、これらの結線／未結線情報は光
デイジタル信号として送出され、上位システムに知らせ
ることが可能である。また、現在測定中の入力チヤンネ
ル情報を逐次CPUのメモリに記憶されているようにプロ
グラムすることにより、断線が発生した際はその断線箇
所の情報とともに断線発生を上位装置（第２図のマスタ
ーステーシヨン）に知らせることができる。

上記した結線／未結線の識別および断線の識別の処理手
順について、第９図に示すフローチャートに従って説明
する。

まず、電源投入直後、ステップ（S1）において、ある一
定期間だけセンサからの出力値を測定し、オーバスケー
ルか否かを判別する。

CPU14よりV/F変換指令Ｓを与え、CPU14が一定時間まで
にナンドゲート12からの立ち上がりエッジ信号を検知で
きない場合、すなわち、オーバスケールの場合には、未
結線の状態にあるものとして取扱うことができるので、
ステップ（S2）において未結線登録を行う。

また、オーバスケールがない場合は、結線状態にあるも
のとして取扱い、ステップ（S3）において結線登録を行
う。そうして結線登録されたものはステップ（S4）にお
いて測定を開始する。

次いで、ステップ（S5）において、一定周期毎にオーバ
スケールしているか否かを判別する。ここで、CPU14よ
りV/F変換指令Ｓを与え、一定時間までにナンドゲート1
2からの立ち上がりエッジ信号が返ってきた場合には断
線なしとして測定を繰り返し行わせる。また、エッジ信
号がCPU14へ返ってこない場合には、結線登録後の測定
中に断線が発生したものとして取扱い、ステップ（S6）
において断線発生を上位装置に知らせる。

〔発明の効果〕本発明によれば、結線／未結線を電源投入後CPUにて自
動登録させることができるので、省略化を図ることがで
き、全体的な稼働コストおよび管理費を大幅に低減する
ことが可能となる。また、断線検知も同一の変換回路構
成を利用して行なえるので、コストメリツトが生じ、変
換装置の信頼性が高められる。

【図面の簡単な説明】

第１図は本発明の実施例を示す構成図、第２図は本発明
による多点入力信号変換装置を用いた計測システムの一
例を示す概要図、第３図はV/F回路の具体例を示す回路
図、第４図はその動作を説明するための各部波形図、第
5A図および第5B図はともにV/F回路の出力をパルス数に
変換する変換動作を説明するための各部波形図、第６図
は結線，未結線の識別動作および断線の識別動作のタイ
ミングを説明するための説明図、第７図は多点入力信号
変換装置を用いたシステムの従来例を示す概要図、第８
図はリモートスキヤナ設定表を説明するための説明図、
第９図は結線／未結線の識別および断線識別の処理手順
を説明するためのフローチャートである。符号説明１……検出部、２……１次フイルタ、３……ダイオー
ド、4,74……アナログスイツチ、５……増幅回路、６…
…マルチプレクサ、７……V/F回路、８……カウンタ、
9,10,72……フリツプフロツプ（FF）、11A,11B……イン
バータゲート、12……ナンドゲート、13……制御パス回
路、14……演算制御装置（CPU）、15……O/Eインタフエ
イス、16……E/Oインタフエイス、17……光ユニツト、1
8……光フアイバ、71……コンパレータ、73……リセツ
ト回路、75……積分器、76……バツフアアンプ、Ｓ……
V/Fスタート制御信号、P₁,P₂……コントロールポート信
号。

Claims

【特許請求の範囲】

【請求項１】測定対象の物理量を検出するセンサと接続
されてブリツジ回路を形成するとゝもにセンサ種別に応
じてその接続態様が変更可能な複数の検出手段と、該検出手段対応に設けられセンサ信号および基準信号を
順次取り出す信号取出手段と、センサ種別に応じてゲインの調整が可能で該各信号取出
手段からの信号をそれぞれ増幅する複数の増幅手段と、該各増幅手段からの出力信号を順次選択する選択手段
と、該選択手段を介する前記増幅手段出力をパルス数に変換
する変換手段と、該変換手段による変換開始時期を制御し複数のセンサか
らの各物理量対応のパルス数をデイジタル値に換算する
演算制御手段と、複数のセンサの各結線の有無を電源投入時に識別する結
線識別手段と、有結線部についてその後に発生する断線の有無を識別す
る断線識別手段と、結線，未結線および断線の発生の有無を示すデータを光
デイジタル信号に変換して上位装置へ送信する通信手段
と、を有してなることを特徴とする多点入力信号変換装置。