JPH0767350A - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JPH0767350A JPH0767350A JP5209458A JP20945893A JPH0767350A JP H0767350 A JPH0767350 A JP H0767350A JP 5209458 A JP5209458 A JP 5209458A JP 20945893 A JP20945893 A JP 20945893A JP H0767350 A JPH0767350 A JP H0767350A
- Authority
- JP
- Japan
- Prior art keywords
- voltage reference
- carrier
- asynchronous
- synchronous
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】非同期ＰＷＭ方式のインバータ装置のハードウ
ェアを変更することなく、疑似的に同期ＰＷＭ方式の実
現が可能になるインバータ装置をを得ることにある。 【構成】電圧／周波数の一定制御によって正弦波電圧基
準ａを出力し、かつ出力周波数ｂおよび同期パルス幅変
調制御出力パルス数ｃを出力するコントローラ１と、非
同期キャリアｄを出力する回路５と、ｂとｃとｄから決
定される同期キャリアｅを発生する発生回路２と、ｅと
ａとの大小比較を行い、ａがｅよりも大きいときはａを
ｄの正の最大値以上に変換して出力電圧基準ｆを得、ａ
が同期キャリア以下のときはａをｄの負の最大値以下に
変換してｆを得る電圧基準変換部３と、３のｆとｄとの
大小比較を行い、インバータを構成する素子のゲートパ
ルスを得るコンパレータ４を具備したもの。
ェアを変更することなく、疑似的に同期ＰＷＭ方式の実
現が可能になるインバータ装置をを得ることにある。 【構成】電圧／周波数の一定制御によって正弦波電圧基
準ａを出力し、かつ出力周波数ｂおよび同期パルス幅変
調制御出力パルス数ｃを出力するコントローラ１と、非
同期キャリアｄを出力する回路５と、ｂとｃとｄから決
定される同期キャリアｅを発生する発生回路２と、ｅと
ａとの大小比較を行い、ａがｅよりも大きいときはａを
ｄの正の最大値以上に変換して出力電圧基準ｆを得、ａ
が同期キャリア以下のときはａをｄの負の最大値以下に
変換してｆを得る電圧基準変換部３と、３のｆとｄとの
大小比較を行い、インバータを構成する素子のゲートパ
ルスを得るコンパレータ４を具備したもの。
Description
【０００１】
【産業上の利用分野】本発明は、ハードウェアを変更す
ることなく、疑似的に同期パルス幅変調制御方式を実現
できるインバータ装置に関する。
ることなく、疑似的に同期パルス幅変調制御方式を実現
できるインバータ装置に関する。
【０００２】
【従来の技術】Ｖ（電圧）／Ｆ（周波数）一定制御によ
って電動機を駆動するＰＷＭ（パルス幅変調制御）イン
バータでは、出力周波数が低い領域では、非同期ＰＷＭ
方式を適用し、出力周波数が高い領域では同期ＰＷＭ方
式に切り換える場合が多い。これは出力周波数が高い領
域では非同期性による電圧歪みが生じるのを防止するた
めである。
って電動機を駆動するＰＷＭ（パルス幅変調制御）イン
バータでは、出力周波数が低い領域では、非同期ＰＷＭ
方式を適用し、出力周波数が高い領域では同期ＰＷＭ方
式に切り換える場合が多い。これは出力周波数が高い領
域では非同期性による電圧歪みが生じるのを防止するた
めである。
【０００３】図３は、その従来のインバータを示すもの
であり、パワートランジスタＳＵ１，ＳＵ２、ＳＶ１，
ＳＶ２、ＳＷ１，ＳＷ２、ダイオードＤ１，Ｄ２，Ｄ
３，Ｄ４，Ｄ５，Ｄ６、コンデンサＣ、直流電源Ｖｄ
ｃ、負荷Ｌからなっている。
であり、パワートランジスタＳＵ１，ＳＵ２、ＳＶ１，
ＳＶ２、ＳＷ１，ＳＷ２、ダイオードＤ１，Ｄ２，Ｄ
３，Ｄ４，Ｄ５，Ｄ６、コンデンサＣ、直流電源Ｖｄ
ｃ、負荷Ｌからなっている。
【０００４】キャリア比較形ＰＷＭ方式において、非同
期ＰＷＭ方式と同期ＰＷＭ方式の切り換えを行なうため
に、従来は図１３のように構成された装置が使用されて
いる。すなわち、非同期キャリア発生回路２５と、これ
から発生する非同期キャリアとＶ／Ｆコントローラ２１
からの正弦波電圧基準を比較する非同期ＰＷＭコンパレ
ータ２３とから構成されている。また、同期ＰＷＭのた
めのハードウェア、すなわち同期キャリア発生回路２２
と、これから発生する同期キャリアとＶ／Ｆコントロー
ラ２１からの正弦波電圧基準を比較する同期ＰＷＭコン
パレータ２４とから構成されている。そして、両者の切
り換えは、Ｖ／Ｆコントローラ２１からの信号により行
なっていた。
期ＰＷＭ方式と同期ＰＷＭ方式の切り換えを行なうため
に、従来は図１３のように構成された装置が使用されて
いる。すなわち、非同期キャリア発生回路２５と、これ
から発生する非同期キャリアとＶ／Ｆコントローラ２１
からの正弦波電圧基準を比較する非同期ＰＷＭコンパレ
ータ２３とから構成されている。また、同期ＰＷＭのた
めのハードウェア、すなわち同期キャリア発生回路２２
と、これから発生する同期キャリアとＶ／Ｆコントロー
ラ２１からの正弦波電圧基準を比較する同期ＰＷＭコン
パレータ２４とから構成されている。そして、両者の切
り換えは、Ｖ／Ｆコントローラ２１からの信号により行
なっていた。
【０００５】
【発明が解決しようとする課題】以上述べた従来の技術
では、ハードウェアの構成が複雑であり、非同期ＰＷＭ
方式のハードウェアアで同期ＰＷＭ方式を行なうために
は、ハードウェアの変更が必要であった。
では、ハードウェアの構成が複雑であり、非同期ＰＷＭ
方式のハードウェアアで同期ＰＷＭ方式を行なうために
は、ハードウェアの変更が必要であった。
【０００６】本発明は、これらの問題点を解決するため
なされたもので、その目的とするところは、非同期ＰＷ
Ｍインバータ装置のハードウェアの構成を変更せずに、
同期ＰＷＭ方式が実現できるインバータ装置を提供する
ことにある。
なされたもので、その目的とするところは、非同期ＰＷ
Ｍインバータ装置のハードウェアの構成を変更せずに、
同期ＰＷＭ方式が実現できるインバータ装置を提供する
ことにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に対応する発明は、ゲートパルスにより動
作する複数の素子からなり、非同期パルス幅変調制御を
行うインバータ装置において、電圧／周波数の一定制御
によって正弦波電圧基準を出力し、かつ出力周波数およ
び同期パルス幅変調制御出力パルス数を出力するコント
ローラと、非同期キャリアを出力する非同期キャリア発
生回路と、前記出力周波数と前記出力パルス数と非同期
キャリア周波数から決定される同期キャリアを作成する
同期キャリア作成手段と、前記同期キャリアと前記正弦
波電圧基準との大小比較を行い、正弦波電圧基準が同期
キャリアよりも大きいときは前記正弦波電圧基準を前記
非同期キャリアの正の最大値以上に変換して出力電圧基
準を得、前記正弦波電圧基準が同期キャリア以下のとき
は前記正弦波電圧基準を前記非同期キャリアの負の最大
値以下に変換して出力電圧基準を得る電圧基準変換手段
と、この電圧基準変換手段からの出力電圧基準と前記非
同期キャリアとの大小比較を行い、前記素子のゲートパ
ルスを得る比較手段と、を具備したインバータ装置であ
る。
め、請求項１に対応する発明は、ゲートパルスにより動
作する複数の素子からなり、非同期パルス幅変調制御を
行うインバータ装置において、電圧／周波数の一定制御
によって正弦波電圧基準を出力し、かつ出力周波数およ
び同期パルス幅変調制御出力パルス数を出力するコント
ローラと、非同期キャリアを出力する非同期キャリア発
生回路と、前記出力周波数と前記出力パルス数と非同期
キャリア周波数から決定される同期キャリアを作成する
同期キャリア作成手段と、前記同期キャリアと前記正弦
波電圧基準との大小比較を行い、正弦波電圧基準が同期
キャリアよりも大きいときは前記正弦波電圧基準を前記
非同期キャリアの正の最大値以上に変換して出力電圧基
準を得、前記正弦波電圧基準が同期キャリア以下のとき
は前記正弦波電圧基準を前記非同期キャリアの負の最大
値以下に変換して出力電圧基準を得る電圧基準変換手段
と、この電圧基準変換手段からの出力電圧基準と前記非
同期キャリアとの大小比較を行い、前記素子のゲートパ
ルスを得る比較手段と、を具備したインバータ装置であ
る。
【０００８】上記目的を達成するため、請求項２に対応
する発明は、ゲートパルスにより動作する複数の素子か
らなり、非同期パルス幅変調制御を行うインバータ装置
において、電圧／周波数の一定制御によって正弦波電圧
基準を出力し、かつ出力周波数および同期パルス幅変調
制御出力パルス数を出力するコントローラと、非同期キ
ャリアを出力する非同期キャリア発生回路と、前記出力
周波数と前記出力パルス数と非同期キャリア周波数から
決定される同期キャリアを作成する同期キャリア作成手
段と、前記正弦波電圧基準を前記同期キャリアと前記正
弦波電圧基準との差電圧から計算される中間電圧基準に
変換する正弦波電圧基準変換手段と、前記同期キャリア
と前記正弦波電圧基準との大小比較を行い、正弦波電圧
基準が同期キャリアよりも大きいときは前記正弦波電圧
基準を前記非同期キャリアの正の最大値以上に変換して
出力電圧基準を得、前記正弦波電圧基準が同期キャリア
以下のときは前記正弦波電圧基準を前記非同期キャリア
の負の最大値以下に変換して出力電圧基準を得る電圧基
準変換手段と、この電圧基準変換手段からの出力電圧基
準と前記非同期キャリアとの大小比較を行い、前記素子
のゲートパルスを得る比較手段と、を具備したインバー
タ装置である。
する発明は、ゲートパルスにより動作する複数の素子か
らなり、非同期パルス幅変調制御を行うインバータ装置
において、電圧／周波数の一定制御によって正弦波電圧
基準を出力し、かつ出力周波数および同期パルス幅変調
制御出力パルス数を出力するコントローラと、非同期キ
ャリアを出力する非同期キャリア発生回路と、前記出力
周波数と前記出力パルス数と非同期キャリア周波数から
決定される同期キャリアを作成する同期キャリア作成手
段と、前記正弦波電圧基準を前記同期キャリアと前記正
弦波電圧基準との差電圧から計算される中間電圧基準に
変換する正弦波電圧基準変換手段と、前記同期キャリア
と前記正弦波電圧基準との大小比較を行い、正弦波電圧
基準が同期キャリアよりも大きいときは前記正弦波電圧
基準を前記非同期キャリアの正の最大値以上に変換して
出力電圧基準を得、前記正弦波電圧基準が同期キャリア
以下のときは前記正弦波電圧基準を前記非同期キャリア
の負の最大値以下に変換して出力電圧基準を得る電圧基
準変換手段と、この電圧基準変換手段からの出力電圧基
準と前記非同期キャリアとの大小比較を行い、前記素子
のゲートパルスを得る比較手段と、を具備したインバー
タ装置である。
【０００９】
【作用】請求項１に対応する発明によれば、非同期ＰＷ
Ｍ方式のインバータ装置のハードウェアを変更すること
なく、疑似的に同期ＰＷＭ方式の実現が可能になる。請
求項２に対応する発明によれば、請求項１に対応する発
明に比べて出力電圧に含まれる誤差を少なくした疑似同
期ＰＷＭ方式の実現が可能となる。
Ｍ方式のインバータ装置のハードウェアを変更すること
なく、疑似的に同期ＰＷＭ方式の実現が可能になる。請
求項２に対応する発明によれば、請求項１に対応する発
明に比べて出力電圧に含まれる誤差を少なくした疑似同
期ＰＷＭ方式の実現が可能となる。
【００１０】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。図１はその第１実施例の概略構成を示すブ
ロック図であり、Ｖ／Ｆコントローラ１、同期キャリア
発生部２、電圧基準変換部３を有する中央処理装置（以
下ＣＰＵと称する）６、コンパレータ４、非同期キャリ
ア発生回路５とから構成されている。
て説明する。図１はその第１実施例の概略構成を示すブ
ロック図であり、Ｖ／Ｆコントローラ１、同期キャリア
発生部２、電圧基準変換部３を有する中央処理装置（以
下ＣＰＵと称する）６、コンパレータ４、非同期キャリ
ア発生回路５とから構成されている。
【００１１】Ｖ／Ｆコントローラ１から同期ＰＷＭパル
ス数PULSE および出力周波数F1ならびに正弦波電圧基準
Ｖ* が出力される。ＣＰＵ６は、例えばソフトウェアで
構成し、サンプリングは図２に示す非同期キャリア発生
回路５から出力される非同期キャリアの山と谷のタイミ
ングで行なわれる。
ス数PULSE および出力周波数F1ならびに正弦波電圧基準
Ｖ* が出力される。ＣＰＵ６は、例えばソフトウェアで
構成し、サンプリングは図２に示す非同期キャリア発生
回路５から出力される非同期キャリアの山と谷のタイミ
ングで行なわれる。
【００１２】同期キャリア発生部２では、（１），
（２）式に従って階段波の同期キャリアが得られる。 FSW SYNC= PULSE ・F1 …（１） STEP SYNC = AMP ・FSW SYNC／ FSw …（２） ただし、FSW SYNC：同期キャリア周波数［Hz］ PULSE ：同期ＰＷＭパルス数 F1：出力周波数［Hz] STEP SYNC ：同期キャリアの１サンプリング当りのステ
ップ量 AMP ：非同期キャリアの振幅（PEAK to PEAK） FSw : 非同期キャリア周波数［Hz] さらに、同期キャリア発生部２では、こぎり波の同期キ
ャリアSYNC SAWが得られる。この場合、A/B の剰余がY
のとき、Y=AMOD(A,B) と表すと、（３）式で求められ
る。
（２）式に従って階段波の同期キャリアが得られる。 FSW SYNC= PULSE ・F1 …（１） STEP SYNC = AMP ・FSW SYNC／ FSw …（２） ただし、FSW SYNC：同期キャリア周波数［Hz］ PULSE ：同期ＰＷＭパルス数 F1：出力周波数［Hz] STEP SYNC ：同期キャリアの１サンプリング当りのステ
ップ量 AMP ：非同期キャリアの振幅（PEAK to PEAK） FSw : 非同期キャリア周波数［Hz] さらに、同期キャリア発生部２では、こぎり波の同期キ
ャリアSYNC SAWが得られる。この場合、A/B の剰余がY
のとき、Y=AMOD(A,B) と表すと、（３）式で求められ
る。
【００１３】 SYNC SAW= AMOD（SYNC SAW+ STEP SYNC ，2 ・AMP ） …（３） 次に、SYNC SAWを非同期キャリア振幅（AMP ）で折り返
すことによって、同期キャリア（SYNC TRI）を得る。
すことによって、同期キャリア（SYNC TRI）を得る。
【００１４】さらに、正弦波電圧基準Ｖ* の極性変更時
に、同期キャリアSYNC TRIのリセットを行う。電圧基準
変換部３では、出力周波数（F1）が非同期限界周波数
（Flim）よりも低ければ、非同期ＰＷＭ方式を選択し、
高ければ、同期ＰＷＭ方式を選択する。次に、各ＰＷＭ
方式に応じて、（４），（５）ー１，（５）ー２式によ
って電圧基準を変換し、出力電圧基準Ｖ**を得る。
に、同期キャリアSYNC TRIのリセットを行う。電圧基準
変換部３では、出力周波数（F1）が非同期限界周波数
（Flim）よりも低ければ、非同期ＰＷＭ方式を選択し、
高ければ、同期ＰＷＭ方式を選択する。次に、各ＰＷＭ
方式に応じて、（４），（５）ー１，（５）ー２式によ
って電圧基準を変換し、出力電圧基準Ｖ**を得る。
【００１５】なお、本方式における同期ＰＷＭ方式は、
疑似的に実現されるので、以下擬似同期ＰＷＭ方式と呼
ぶ。 ［非同期ＰＷＭ方式の場合］ Ｖ**＝Ｖ* …（４） ［疑似同期ＰＷＭ方式の場合］ ・Ｖ* ＞SYNC TRIのとき Ｖ**＝Ｖmax …（５）ー１ ・Ｖ* ≦SYNC TRIのとき Ｖ**＝−Ｖmax …（５）ー２ ただし、Ｖmax は非同期キャリアの最大値を越える最大
電圧基準 コンパレータ４では出力電圧基準Ｖ**と非同期キャリア
との大小比較を行い、ゲートパルスを出力するという構
成を有している。
疑似的に実現されるので、以下擬似同期ＰＷＭ方式と呼
ぶ。 ［非同期ＰＷＭ方式の場合］ Ｖ**＝Ｖ* …（４） ［疑似同期ＰＷＭ方式の場合］ ・Ｖ* ＞SYNC TRIのとき Ｖ**＝Ｖmax …（５）ー１ ・Ｖ* ≦SYNC TRIのとき Ｖ**＝−Ｖmax …（５）ー２ ただし、Ｖmax は非同期キャリアの最大値を越える最大
電圧基準 コンパレータ４では出力電圧基準Ｖ**と非同期キャリア
との大小比較を行い、ゲートパルスを出力するという構
成を有している。
【００１６】図１の構成において、疑似同期ＰＷＭ方式
を行う場合、正弦波電圧基準Ｖ* は、電圧基準変換部３
でＶmax あるいは−Ｖmax に変換されるので、ゲートパ
ルスはパルス数（PULSE ）に応じた、同期ＰＷＭ出力と
ほとんど等価となる。
を行う場合、正弦波電圧基準Ｖ* は、電圧基準変換部３
でＶmax あるいは−Ｖmax に変換されるので、ゲートパ
ルスはパルス数（PULSE ）に応じた、同期ＰＷＭ出力と
ほとんど等価となる。
【００１７】ただし、この方式で出力されるゲートパル
スには、図５に示すようなパルス幅で非同期キャリアの
半周期未満の誤差Ｔerが含まれる。以下、図面に従って
実施例について説明する。図１において、ＣＰＵ６の部
分は、ソフトウェアで行われ、ＣＰＵ６のサンプリング
は、図２の非同期キャリアの山、谷（黒丸で示す部分）
で行われる。Ｖ／Ｆコントローラ１では、Ｖ／Ｆ一定制
御によって正弦波電圧基準Ｖ* が出力される。
スには、図５に示すようなパルス幅で非同期キャリアの
半周期未満の誤差Ｔerが含まれる。以下、図面に従って
実施例について説明する。図１において、ＣＰＵ６の部
分は、ソフトウェアで行われ、ＣＰＵ６のサンプリング
は、図２の非同期キャリアの山、谷（黒丸で示す部分）
で行われる。Ｖ／Ｆコントローラ１では、Ｖ／Ｆ一定制
御によって正弦波電圧基準Ｖ* が出力される。
【００１８】同期キャリア発生部２では、Ｖ／Ｆコント
ローラ１から出力される、出力周波数（F1）、パルス数
（PULSE ）と、非同期キャリアの周波数FSw から、同期
キャリアSYNC TRIを得る。さらに、出力周波数F1の変化
に追従できるように、正弦波電圧基準Ｖ* の極性が変化
したときには、同期キャリアSYNC TRIをリセットする。
ローラ１から出力される、出力周波数（F1）、パルス数
（PULSE ）と、非同期キャリアの周波数FSw から、同期
キャリアSYNC TRIを得る。さらに、出力周波数F1の変化
に追従できるように、正弦波電圧基準Ｖ* の極性が変化
したときには、同期キャリアSYNC TRIをリセットする。
【００１９】電圧基準変換部３では、出力周波数F1が非
同期限界周波数（Flim）よりも低ければ、非同期ＰＷＭ
方式を選択し、高ければ疑似同期ＰＷＭ方式を選択す
る。次に、ＰＷＭ方式に応じて、（４），（５）式によ
って電圧基準を変換し、出力電圧基準Ｖ**を得る。な
お、図１のSTEP SYNC は、同期キャリアの１サンプリン
グ当りのステップ量であり、後述する実施例で使用する
が、第１実施例では使用しない。
同期限界周波数（Flim）よりも低ければ、非同期ＰＷＭ
方式を選択し、高ければ疑似同期ＰＷＭ方式を選択す
る。次に、ＰＷＭ方式に応じて、（４），（５）式によ
って電圧基準を変換し、出力電圧基準Ｖ**を得る。な
お、図１のSTEP SYNC は、同期キャリアの１サンプリン
グ当りのステップ量であり、後述する実施例で使用する
が、第１実施例では使用しない。
【００２０】コンパレータ４では、出力電圧基準Ｖ**と
非同期キャリアとの大小比較を行い、ゲートパルスを出
力する。図５は、正弦波電圧基準Ｖ* 、出力電圧基準Ｖ
**、非同期キャリア、同期キャリアSYNC TRI、相電圧Ｖ
lu、線間電圧Ｖluv の波形を示している。図５におい
て、Ｔerは本方式による出力パルス幅の誤差で、これは
非同期キャリアの半周期未満となる。
非同期キャリアとの大小比較を行い、ゲートパルスを出
力する。図５は、正弦波電圧基準Ｖ* 、出力電圧基準Ｖ
**、非同期キャリア、同期キャリアSYNC TRI、相電圧Ｖ
lu、線間電圧Ｖluv の波形を示している。図５におい
て、Ｔerは本方式による出力パルス幅の誤差で、これは
非同期キャリアの半周期未満となる。
【００２１】以上述べた第１実施例によれば、非同期Ｐ
ＷＭ方式のインバータ装置のハードウェアを変更するこ
となく、疑似的に同期ＰＷＭ方式の実現が可能となる。
次に、本発明の第２実施例について、図６および図８を
参照して説明する。図１の電圧基準変換部３の機能を、
図６のフローチャートのようにしたものである。これ
は、例えば同期キャリアSYNC TRIと正弦波電圧基準Ｖ*
のターンオフ交点（同期キャリアの右上がり領域との交
点）が、非同期キャリアの右上がり領域にある場合に
は、電圧基準をＳ６の（６ａ）式に従って、中間電圧基
準に変換することで、出力電圧基準Ｖ**と非同期キャリ
アとの交点をターンオフ交点と時間軸上で一致させるこ
とができるためである。
ＷＭ方式のインバータ装置のハードウェアを変更するこ
となく、疑似的に同期ＰＷＭ方式の実現が可能となる。
次に、本発明の第２実施例について、図６および図８を
参照して説明する。図１の電圧基準変換部３の機能を、
図６のフローチャートのようにしたものである。これ
は、例えば同期キャリアSYNC TRIと正弦波電圧基準Ｖ*
のターンオフ交点（同期キャリアの右上がり領域との交
点）が、非同期キャリアの右上がり領域にある場合に
は、電圧基準をＳ６の（６ａ）式に従って、中間電圧基
準に変換することで、出力電圧基準Ｖ**と非同期キャリ
アとの交点をターンオフ交点と時間軸上で一致させるこ
とができるためである。
【００２２】すなわち、Ｓ１において、正弦波電圧基準
Ｖ* と同期キャリアSYNC TRIの差Ｘを求め、次にＳ２に
おいて同期キャリアの傾斜を判断し、右上がりの場合に
はＳ３に進む。Ｓ３において、正弦波電圧基準Ｖ* が同
期キャリアSYNC TRIより大きいかどうかが判断され、大
きい場合にはＳ４に進む。Ｓ４において、同期キャリア
SYNC TRIと同期キャリアの１サンプリング当りのステッ
プ量STEP SYNC の和が正弦波電圧基準Ｖ* より大きいか
または等しいかを判断し、大きいかまたは等しい場合に
は、Ｓ５に進み、ここで非同期キャリアの傾斜が判断さ
れ、右上がりの場合にはＳ６に進み、（６ａ）式により
出力電圧基準Ｖ**が求められる。
Ｖ* と同期キャリアSYNC TRIの差Ｘを求め、次にＳ２に
おいて同期キャリアの傾斜を判断し、右上がりの場合に
はＳ３に進む。Ｓ３において、正弦波電圧基準Ｖ* が同
期キャリアSYNC TRIより大きいかどうかが判断され、大
きい場合にはＳ４に進む。Ｓ４において、同期キャリア
SYNC TRIと同期キャリアの１サンプリング当りのステッ
プ量STEP SYNC の和が正弦波電圧基準Ｖ* より大きいか
または等しいかを判断し、大きいかまたは等しい場合に
は、Ｓ５に進み、ここで非同期キャリアの傾斜が判断さ
れ、右上がりの場合にはＳ６に進み、（６ａ）式により
出力電圧基準Ｖ**が求められる。
【００２３】一方、Ｓ２において、同期キャリアの傾斜
が右下がりと判断された場合には、Ｓ７に進み、ここで
正弦波電圧基準Ｖ* が同期キャリアSYNC TRIより小さい
かどうかが判断され、小さい場合にはＳ８に進む。Ｓ８
において、同期キャリアSYNCTRIと同期キャリアの１サ
ンプリング当りのステップ量STEP SYNC の差が正弦波電
圧基準Ｖ* より小さいかまたは等しいかを判断し、小さ
いかまたは等しい場合には、Ｓ９に進み、ここで非同期
キャリアの傾斜が判断され、右下がりの場合にはＳ１０
に進み、（６ｂ）式により出力電圧基準Ｖ**が求められ
る。
が右下がりと判断された場合には、Ｓ７に進み、ここで
正弦波電圧基準Ｖ* が同期キャリアSYNC TRIより小さい
かどうかが判断され、小さい場合にはＳ８に進む。Ｓ８
において、同期キャリアSYNCTRIと同期キャリアの１サ
ンプリング当りのステップ量STEP SYNC の差が正弦波電
圧基準Ｖ* より小さいかまたは等しいかを判断し、小さ
いかまたは等しい場合には、Ｓ９に進み、ここで非同期
キャリアの傾斜が判断され、右下がりの場合にはＳ１０
に進み、（６ｂ）式により出力電圧基準Ｖ**が求められ
る。
【００２４】また、Ｓ７において正弦波電圧基準Ｖ* が
同期キャリアSYNC TRIより大きいと判断された場合には
Ｓ１１に進み、出力電圧基準Ｖ**を非同期キャリアの振
幅AMP と一致させ、Ｓ４において同期キャリアSYNC TRI
と同期キャリアの１サンプリング当りのステップ量STEP
SYNC の和が正弦波電圧基準Ｖ* より大きくまたは等し
くないと判断された場合もＳ１１に進み、さらにＳ５に
おいて非同期キャリアの傾斜が右下がりと判断された場
合Ｓ１１に進む。
同期キャリアSYNC TRIより大きいと判断された場合には
Ｓ１１に進み、出力電圧基準Ｖ**を非同期キャリアの振
幅AMP と一致させ、Ｓ４において同期キャリアSYNC TRI
と同期キャリアの１サンプリング当りのステップ量STEP
SYNC の和が正弦波電圧基準Ｖ* より大きくまたは等し
くないと判断された場合もＳ１１に進み、さらにＳ５に
おいて非同期キャリアの傾斜が右下がりと判断された場
合Ｓ１１に進む。
【００２５】さらに、Ｓ３において、正弦波電圧基準Ｖ
* が同期キャリアSYNC TRIより大きくないと判断された
場合にはＳ１２に進み、出力電圧基準Ｖ**を非同期キャ
リアの振幅AMP のマイナスと一致させる。Ｓ８において
同期キャリアSYNC TRIと同期キャリアの１サンプリング
当りのステップ量STEP SYNC の差が正弦波電圧基準Ｖ*
より大きいかまたは等しくないと判断された場合にはＳ
１２に進み、またＳ９において非同期キャリアの傾斜が
右上がりと判断された場合にはＳ１１に進む。
* が同期キャリアSYNC TRIより大きくないと判断された
場合にはＳ１２に進み、出力電圧基準Ｖ**を非同期キャ
リアの振幅AMP のマイナスと一致させる。Ｓ８において
同期キャリアSYNC TRIと同期キャリアの１サンプリング
当りのステップ量STEP SYNC の差が正弦波電圧基準Ｖ*
より大きいかまたは等しくないと判断された場合にはＳ
１２に進み、またＳ９において非同期キャリアの傾斜が
右上がりと判断された場合にはＳ１１に進む。
【００２６】図８は図６の結果、すなわち正弦波電圧基
準Ｖ* 、出力電圧基準Ｖ**、非同期キャリア、同期キャ
リアSYNC TRI、相電圧Ｖｌｕの波形を示している。図
中、Ｔerは本発明方式による出力パルス幅の誤差で、こ
れは非同期キャリアの半周期未満となるが、図５と比較
して、誤差を含む出力パルス（相電圧）が減少している
ことが分かる。
準Ｖ* 、出力電圧基準Ｖ**、非同期キャリア、同期キャ
リアSYNC TRI、相電圧Ｖｌｕの波形を示している。図
中、Ｔerは本発明方式による出力パルス幅の誤差で、こ
れは非同期キャリアの半周期未満となるが、図５と比較
して、誤差を含む出力パルス（相電圧）が減少している
ことが分かる。
【００２７】第２実施例によれば、第１実施例に比べて
出力電圧に含まれる誤差を少なくした、疑似同期ＰＷＭ
方式の実現が可能となる。次に、本発明の第３実施例に
ついて、図９を参照して説明するが、この実施例は図４
に示す中性点クランプ式（ＮＰＣ：Neutral Point Clam
ped ）インバータに適用するものであり、図９に示すよ
うにキャリアは正側、負側の２つが存在する。このた
め、疑似同期ＰＷＭ方式のための電圧基準変換式は、次
式となる。
出力電圧に含まれる誤差を少なくした、疑似同期ＰＷＭ
方式の実現が可能となる。次に、本発明の第３実施例に
ついて、図９を参照して説明するが、この実施例は図４
に示す中性点クランプ式（ＮＰＣ：Neutral Point Clam
ped ）インバータに適用するものであり、図９に示すよ
うにキャリアは正側、負側の２つが存在する。このた
め、疑似同期ＰＷＭ方式のための電圧基準変換式は、次
式となる。
【００２８】［ＮＰＣインバータ用の電圧基準変換式］ ・Ｖ* ≧０の場合 Ｖ* ＞SYNC TRI Pのとき Ｖ**＝Ｖmax …（７）ー１ Ｖ* ≦SYNC TRI Pのとき Ｖ**＝０ …（７）ー２ ・Ｖ* ＜０の場合 Ｖ* ＞SYNC TRI Nのとき Ｖ**＝０ …（７）ー３ Ｖ* ≦SYNC TRI Nのとき Ｖ**＝−Ｖmax …（７）ー４ ただし、SYNC TRI P：正側同期キャリア SYNC TRI N：負側同期キャリア 図９に正弦波電圧基準Ｖ* 、出力電圧基準Ｖ**、非同期
キャリア、同期キャリア、相電圧Ｖluの波形を示してお
り、Ｔerは本方式による出力パルス幅の誤差で、これは
非同期キャリアの半周期未満となる。
キャリア、同期キャリア、相電圧Ｖluの波形を示してお
り、Ｔerは本方式による出力パルス幅の誤差で、これは
非同期キャリアの半周期未満となる。
【００２９】以上述べた第３実施例によれば、非同期Ｎ
ＰＣーＰＷＭ方式のインバータ装置のハードウェアを変
更することなく、疑似的に同期ＰＷＭ方式の実現が可能
となる。
ＰＣーＰＷＭ方式のインバータ装置のハードウェアを変
更することなく、疑似的に同期ＰＷＭ方式の実現が可能
となる。
【００３０】次に、本発明の第４実施例について図１０
および図１１を参照して説明するが、この実施例は図４
に示す中性点クランプ式インバータに適用するものであ
る。この場合、図１０は疑似同期ＰＷＭ方式のための電
圧基準変換式を説明するためのフローチャートである。
および図１１を参照して説明するが、この実施例は図４
に示す中性点クランプ式インバータに適用するものであ
る。この場合、図１０は疑似同期ＰＷＭ方式のための電
圧基準変換式を説明するためのフローチャートである。
【００３１】Ｓ２１において、Ｖ* とSYNC TRIの差Ｘを
求め、次にＳ２２において同期キャリアの傾斜を判断
し、右上がりの場合にはＳ２３に進む。Ｓ３において、
正弦波電圧基準Ｖ* が零より大きいかどうかが判断さ
れ、大きい場合にはＳ２４に進む。Ｓ２４において、正
弦波電圧基準Ｖ* が正側同期キャリアSYNC TRI Pより大
きいかを判断し、大きい場合には、Ｓ２５に進む。Ｓ２
５において、正弦波電圧基準Ｖ* が、正側同期キャリア
SYNC TRI PとSTEP SYNC の和より小さいかまたは等しい
かが判断され、小さいかまたは等しい場合には、Ｓ２６
に進む。Ｓ２６において、非同期キャリアの傾斜が判断
され、右上がりの場合にはＳ２７に進み、（６ａ）式に
より出力電圧基準Ｖ**が求められる。
求め、次にＳ２２において同期キャリアの傾斜を判断
し、右上がりの場合にはＳ２３に進む。Ｓ３において、
正弦波電圧基準Ｖ* が零より大きいかどうかが判断さ
れ、大きい場合にはＳ２４に進む。Ｓ２４において、正
弦波電圧基準Ｖ* が正側同期キャリアSYNC TRI Pより大
きいかを判断し、大きい場合には、Ｓ２５に進む。Ｓ２
５において、正弦波電圧基準Ｖ* が、正側同期キャリア
SYNC TRI PとSTEP SYNC の和より小さいかまたは等しい
かが判断され、小さいかまたは等しい場合には、Ｓ２６
に進む。Ｓ２６において、非同期キャリアの傾斜が判断
され、右上がりの場合にはＳ２７に進み、（６ａ）式に
より出力電圧基準Ｖ**が求められる。
【００３２】一方、Ｓ２２において、同期キャリアの傾
斜が右下がりと判断された場合には、Ｓ２８に進み、こ
こで正弦波電圧基準Ｖ* が零より大きいかが判断され、
大きい場合にはＳ２９に進む。Ｓ２９において、正弦波
電圧基準Ｖ* が正側同期キャリアSYNC TRI Pより小さい
かを判断し、小さい場合には、Ｓ３０に進む。Ｓ３０に
おいて、正弦波電圧基準Ｖ* が、正側同期キャリアSYNC
TRI PとSTEP SYNC の差より大きいか等しいか判断さ
れ、大きいか等しい場合にはＳ３１に進む。Ｓ３１にお
いて、非同期キャリアの傾斜が判断され、Ｓ３１におい
て、右下がりと判断された場合には、Ｓ３２に進み、
（６ｂ）式により出力電圧基準Ｖ**が求められる。
斜が右下がりと判断された場合には、Ｓ２８に進み、こ
こで正弦波電圧基準Ｖ* が零より大きいかが判断され、
大きい場合にはＳ２９に進む。Ｓ２９において、正弦波
電圧基準Ｖ* が正側同期キャリアSYNC TRI Pより小さい
かを判断し、小さい場合には、Ｓ３０に進む。Ｓ３０に
おいて、正弦波電圧基準Ｖ* が、正側同期キャリアSYNC
TRI PとSTEP SYNC の差より大きいか等しいか判断さ
れ、大きいか等しい場合にはＳ３１に進む。Ｓ３１にお
いて、非同期キャリアの傾斜が判断され、Ｓ３１におい
て、右下がりと判断された場合には、Ｓ３２に進み、
（６ｂ）式により出力電圧基準Ｖ**が求められる。
【００３３】また、Ｓ２９において正弦波電圧基準Ｖ*
が正側同期キャリアSYNC TRI Pより大きいと判断された
場合にはＳ３３に進み、出力電圧基準Ｖ**を非同期キャ
リアの振幅AMP と一致させ、Ｓ２５において正側同期キ
ャリアSYNC TRIと同期キャリアの１サンプリング当りの
ステップ量STEP SYNC の和が正弦波電圧基準Ｖ* より小
さいと判断された場合もＳ３３に進み、さらにＳ２６に
おいて非同期キャリアの傾斜が右下がりと判断された場
合Ｓ３３に進む。
が正側同期キャリアSYNC TRI Pより大きいと判断された
場合にはＳ３３に進み、出力電圧基準Ｖ**を非同期キャ
リアの振幅AMP と一致させ、Ｓ２５において正側同期キ
ャリアSYNC TRIと同期キャリアの１サンプリング当りの
ステップ量STEP SYNC の和が正弦波電圧基準Ｖ* より小
さいと判断された場合もＳ３３に進み、さらにＳ２６に
おいて非同期キャリアの傾斜が右下がりと判断された場
合Ｓ３３に進む。
【００３４】さらに、Ｓ２４において、正弦波電圧基準
Ｖ* が同期キャリアSYNC TRIより小さいと判断された場
合にはＳ３４に進み、出力電圧基準Ｖ**を零にし、Ｓ３
０において正側同期キャリアSYNC TRI Pと同期キャリア
の１サンプリング当りのステップ量STEP SYNC の差が正
弦波電圧基準Ｖ* より小さいと判断された場合にはＳ３
４に進み、またＳ３１において非同期キャリアの傾斜が
右上がりと判断された場合にはＳ３４に進む。
Ｖ* が同期キャリアSYNC TRIより小さいと判断された場
合にはＳ３４に進み、出力電圧基準Ｖ**を零にし、Ｓ３
０において正側同期キャリアSYNC TRI Pと同期キャリア
の１サンプリング当りのステップ量STEP SYNC の差が正
弦波電圧基準Ｖ* より小さいと判断された場合にはＳ３
４に進み、またＳ３１において非同期キャリアの傾斜が
右上がりと判断された場合にはＳ３４に進む。
【００３５】図１１は図１０の結果、すなわち正弦波電
圧基準Ｖ* 、出力電圧基準Ｖ**、非同期キャリア、同期
キャリア、相電圧Ｖluの波形を示しており、Ｔerは本方
式による出力パルス幅の誤差で、これは非同期キャリア
の半周期未満となるが、図９と比較して、誤差を含む出
力パルス（相電圧）が減少していることがわかる。
圧基準Ｖ* 、出力電圧基準Ｖ**、非同期キャリア、同期
キャリア、相電圧Ｖluの波形を示しており、Ｔerは本方
式による出力パルス幅の誤差で、これは非同期キャリア
の半周期未満となるが、図９と比較して、誤差を含む出
力パルス（相電圧）が減少していることがわかる。
【００３６】以上述べた第４実施例によれば、第３実施
例に比べて出力電圧に含まれる誤差をなくした、ＮＰＣ
インバータにおける疑似同期ＰＷＭ方式の実現が可能と
なる。
例に比べて出力電圧に含まれる誤差をなくした、ＮＰＣ
インバータにおける疑似同期ＰＷＭ方式の実現が可能と
なる。
【００３７】次に、本発明の第５実施例について図１２
を参照して説明するが、この実施例は図４に示す中性点
クランプ式インバータに適用するものである。この実施
例は、図６の(A) ，(B) をそれぞれ図１２の(A) ，(B)
に変更したものである。このようにすることにより、出
力パルスに含まれる誤差が、非同期キャリアの１／４周
期未満に減少できる。
を参照して説明するが、この実施例は図４に示す中性点
クランプ式インバータに適用するものである。この実施
例は、図６の(A) ，(B) をそれぞれ図１２の(A) ，(B)
に変更したものである。このようにすることにより、出
力パルスに含まれる誤差が、非同期キャリアの１／４周
期未満に減少できる。
【００３８】また、図１０の(A) ，(B) をそれぞれ図１
２の(A) ，(B) に変更してもよい。このようにすること
により、出力パルスに含まれる誤差が、非同期キャリア
の１／４周期未満に減少できる。
２の(A) ，(B) に変更してもよい。このようにすること
により、出力パルスに含まれる誤差が、非同期キャリア
の１／４周期未満に減少できる。
【００３９】以上述べた第５実施例は、第２実施例また
は第４実施例に比べて出力電圧に含まれる誤差を半減で
き、より性能の良い疑似同期ＰＷＭ方式の実現が可能と
なる。
は第４実施例に比べて出力電圧に含まれる誤差を半減で
き、より性能の良い疑似同期ＰＷＭ方式の実現が可能と
なる。
【００４０】
【発明の効果】本発明によれば、非同期ＰＷＭ方式のイ
ンバータ装置のハードウェアを変更することなく、疑似
的に同期ＰＷＭ方式の実現が可能になるインバータ装置
を提供できる。
ンバータ装置のハードウェアを変更することなく、疑似
的に同期ＰＷＭ方式の実現が可能になるインバータ装置
を提供できる。
【図面の簡単な説明】
【図１】本発明の概略構成を示すＰＷＭ制御ブロック
図。
図。
【図２】図１の同期キャリア、非同期キャリアおよびサ
ンプリング・タイミングの関係を示す図。
ンプリング・タイミングの関係を示す図。
【図３】本発明が適用される６アームインバータの主回
路構成図。
路構成図。
【図４】本発明が適用されるＮＰＣインバータの主回路
構成図。
構成図。
【図５】本発明の第１実施例の相電圧、キャリア、正弦
波電圧基準、出力電圧基準、線間電圧の波形図。
波電圧基準、出力電圧基準、線間電圧の波形図。
【図６】本発明の第２実施例の疑似同期ＰＷＭ方式にお
ける電圧基準変換のフローチャート。
ける電圧基準変換のフローチャート。
【図７】本発明の第２，第４実施例の電圧基準変換方式
を説明するための図。
を説明するための図。
【図８】本発明の第２実施例の相電圧、キャリア、正弦
波電圧基準、出力電圧基準、線間電圧の波形図。
波電圧基準、出力電圧基準、線間電圧の波形図。
【図９】本発明の第３実施例の相電圧、キャリア、正弦
波電圧基準、出力電圧基準、線間電圧の波形図。
波電圧基準、出力電圧基準、線間電圧の波形図。
【図１０】本発明の第４実施例の相電圧、キャリア、正
弦波電圧基準、出力電圧基準、線間電圧の波形図。
弦波電圧基準、出力電圧基準、線間電圧の波形図。
【図１１】本発明の第４実施例の相電圧、キャリア、正
弦波電圧基準、出力電圧基準、線間電圧の波形図。
弦波電圧基準、出力電圧基準、線間電圧の波形図。
【図１２】本発明の第５実施例の相電圧、キャリア、正
弦波電圧基準、出力電圧基準、線間電圧の波形図。
弦波電圧基準、出力電圧基準、線間電圧の波形図。
【図１３】従来の同期ー非同期ＰＷＭ切り換えを行う場
合のＰＷＭインバータのハード構成図。
合のＰＷＭインバータのハード構成図。
１…Ｖ／Ｆコントローラ、２…同期キャリア発生部、３
…電圧基準変換部、４…コンパレータ、５…非同期キャ
リア発生回路。
…電圧基準変換部、４…コンパレータ、５…非同期キャ
リア発生回路。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０２Ｐ 7/63 Ｋ 9178−5Ｈ
Claims (2)
- 【請求項１】 ゲートパルスにより動作する複数の素子
からなり、非同期パルス幅変調制御を行うインバータ装
置において、 電圧／周波数の一定制御によって正弦波電圧基準を出力
し、かつ出力周波数および同期パルス幅変調制御出力パ
ルス数を出力するコントローラと、 非同期キャリアを出力する非同期キャリア発生回路と、 前記出力周波数と前記出力パルス数と非同期キャリア周
波数から決定される同期キャリアを作成する同期キャリ
ア作成手段と、 前記同期キャリアと前記正弦波電圧基準との大小比較を
行い、正弦波電圧基準が同期キャリアよりも大きいとき
は前記正弦波電圧基準を前記非同期キャリアの正の最大
値以上に変換して出力電圧基準を得、前記正弦波電圧基
準が同期キャリア以下のときは前記正弦波電圧基準を前
記非同期キャリアの負の最大値以下に変換して出力電圧
基準を得る電圧基準変換手段と、 この電圧基準変換手段からの出力電圧基準と前記非同期
キャリアとの大小比較を行い、前記素子のゲートパルス
を得る比較手段と、 を具備したインバータ装置。 - 【請求項２】 ゲートパルスにより動作する複数の素子
からなり、非同期パルス幅変調制御を行うインバータ装
置において、 電圧／周波数の一定制御によって正弦波電圧基準を出力
し、かつ出力周波数および同期パルス幅変調制御出力パ
ルス数を出力するコントローラと、 非同期キャリアを出力する非同期キャリア発生回路と、 前記出力周波数と前記出力パルス数と非同期キャリア周
波数から決定される同期キャリアを作成する同期キャリ
ア作成手段と、 前記正弦波電圧基準を前記同期キャリアと前記正弦波電
圧基準との差電圧から計算される中間電圧基準に変換す
る正弦波電圧基準変換手段と、 前記同期キャリアと前記正弦波電圧基準との大小比較を
行い、正弦波電圧基準が同期キャリアよりも大きいとき
は前記正弦波電圧基準を前記非同期キャリアの正の最大
値以上に変換して出力電圧基準を得、前記正弦波電圧基
準が同期キャリア以下のときは前記正弦波電圧基準を前
記非同期キャリアの負の最大値以下に変換して出力電圧
基準を得る電圧基準変換手段と、 この電圧基準変換手段からの出力電圧基準と前記非同期
キャリアとの大小比較を行い、前記素子のゲートパルス
を得る比較手段と、 を具備したインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5209458A JPH0767350A (ja) | 1993-08-24 | 1993-08-24 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5209458A JPH0767350A (ja) | 1993-08-24 | 1993-08-24 | インバータ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0767350A true JPH0767350A (ja) | 1995-03-10 |
Family
ID=16573213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5209458A Pending JPH0767350A (ja) | 1993-08-24 | 1993-08-24 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0767350A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6043624A (en) * | 1997-06-10 | 2000-03-28 | Hitachi, Ltd. | Motor control method and motor control system |
-
1993
- 1993-08-24 JP JP5209458A patent/JPH0767350A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6043624A (en) * | 1997-06-10 | 2000-03-28 | Hitachi, Ltd. | Motor control method and motor control system |
| US6225774B1 (en) | 1997-06-10 | 2001-05-01 | Hitachi, Ltd. | Motor control method and motor control system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6023417A (en) | Generalized discontinuous pulse width modulator | |
| Kwasinski et al. | Time domain comparison of pulse-width modulation schemes | |
| WO1995024069A1 (fr) | Convertisseur de courant a couplage multiple et son systeme de regulation | |
| JP6176495B2 (ja) | ３レベルインバータの制御方法及び制御装置 | |
| JP2004120979A (ja) | 電力変換装置 | |
| JP3755089B2 (ja) | 電気車の制御装置 | |
| JPH09149660A (ja) | Ｐｗｍ制御インバータの制御装置 | |
| JP3826363B2 (ja) | 電気車の制御装置 | |
| JPH08331856A (ja) | 電力変換装置 | |
| JP3700019B2 (ja) | 電気車の制御装置 | |
| JPH0767350A (ja) | インバータ装置 | |
| JP3531727B2 (ja) | 電力変換装置 | |
| JP3379578B2 (ja) | 電力変換装置 | |
| JP3747259B2 (ja) | 電気車の制御装置 | |
| JP3326790B2 (ja) | 電力変換装置の制御装置 | |
| JP3760248B2 (ja) | 電気車の制御装置 | |
| JP3431472B2 (ja) | 電力変換装置 | |
| Lai et al. | A PWM method for reduction of switching loss in a full-bridge inverter | |
| JP2002084757A (ja) | 交流−直流変換装置 | |
| JP3873221B2 (ja) | 電気車の制御装置 | |
| JPH10127093A (ja) | パルス幅変調方式インバータの制御装置 | |
| Gajbhiye et al. | Development of Cascaded Multilevel Inverter Topology | |
| JPH08228488A (ja) | 高周波リンクｄｃ／ａｃコンバータのデッドタイム補正法 | |
| JP3377039B2 (ja) | 電力変換装置とその制御装置 | |
| JP2001136750A (ja) | ３レベルｎｐｃインバータのｐｗｍパルス発生回路 |