JPH0766671B2 - 多値置数電子装置 - Google Patents

多値置数電子装置

Info

Publication number
JPH0766671B2
JPH0766671B2 JP4329398A JP32939892A JPH0766671B2 JP H0766671 B2 JPH0766671 B2 JP H0766671B2 JP 4329398 A JP4329398 A JP 4329398A JP 32939892 A JP32939892 A JP 32939892A JP H0766671 B2 JPH0766671 B2 JP H0766671B2
Authority
JP
Japan
Prior art keywords
circuit
flip
valued
flop
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4329398A
Other languages
English (en)
Other versions
JPH06176581A (ja
Inventor
信司 唐澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MYAGI KOGYO KOTO SENMONGATSUKOCHO
Original Assignee
MYAGI KOGYO KOTO SENMONGATSUKOCHO
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MYAGI KOGYO KOTO SENMONGATSUKOCHO filed Critical MYAGI KOGYO KOTO SENMONGATSUKOCHO
Priority to JP4329398A priority Critical patent/JPH0766671B2/ja
Priority to US08/098,830 priority patent/US5463341A/en
Publication of JPH06176581A publication Critical patent/JPH06176581A/ja
Publication of JPH0766671B2 publication Critical patent/JPH0766671B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/021—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of more than one type of element or means, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/29—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator multistable

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は従来の２値置数電子回路
であるフリップフロップ回路の結合回路に階段形の電圧
電流特性をもつ素子を挿入することにより、１桁が０か
１という２値ディジタル信号のかわりに｛０，1/2,１｝
の３値、｛０，1/3, 2/3, １｝の４値、又は｛０，1/4,
2/4, 3/4,１｝の５値といった多値ディジタル信号を電
気的に保持するよう構成した多値置数電子装置に関する
ものであって、本発明が応用できる産業上の利用分野と
して、多進数コンピュータを始めとする各種の情報処理
装置があるが、特に音声認識などの実時間アナログ・デ
ジタル混合の並列分散処理装置を構成するのに適してい
る。具体的な用途として階段特性を利用した量子化回
路、多進数メモリ、多進数レジスタ、多進数ループメモ
リ、多進数パターンマッチング回路、音声認識装置、図
形認識装置、連想メモリなどがあげられる。
【０００２】
【従来の技術】従来の２値置数回路であるフリップフロ
ップ回路による２値デジタルシステムは集積回路技術に
よって飛躍的に発展したが最近のＶＬＳＩ，ＵＬＳＩで
はチップ内部の配線量が増大してその７０％以上を占め
るともいわれる状況になってきた。そこで、多進数を使
ったコンピュータに対する期待が高まり、多進数の算術
演算など多値情報処理の研究が盛んに行われている。
【０００３】
【発明が解決しようとする課題】従来の多値論理の研究
はアルゴリズムを中心としたもので、ハードウエアは２
値デジタルシステムの回路を基本にしていた。その為に
２値と多値の変換などあるいは多値演算回路が複雑とな
り多値によるメリットを相殺していた。
【０００４】多数の安定値を持つ多値フリップフロップ
回路についてはArango et al. （ＩＥＥＥ Trans., Ｅ
Ｃ−１５，p.６６１，１９６６）あるいは三根等（電子
通信学会論文誌Vol.５２−Ｃ，No. １１，ｐ．６６７，
１９６９）の３つの安定値を持つフリップフロップ回路
がある。これ等の回路は複数の電源電圧を使って３つの
安定値を実現しており、このような回路では多進数の値
を４個、５個と拡張するにつれ困難が増大する。従来は
フリップフロップ回路は前の状態に依存するので順序論
理回路としてそのアルゴリズムを考え構成されていた。
フリップフロップ回路の取り得る値を３個、４個と拡張
することは順序論理を意識すると理解が困難であった。
すなわち、多値論理は２値論理とほぼ平行して研究され
たが、実用的な研究が進められるようになったのは、Ｌ
ＳＩの集積度が高くなり、内部配線がチップ内の多くの
部分を占め、微細化も限界に近づいてきた最近のことで
ある。また将来のデジタル情報処理では人間の頭脳と同
じ働きをするニューラルネットワーク又は音声のように
形態の曖昧な情報を取り扱うことが望まれており、そこ
では不確実な情報でも、その情報と最も関連の深い記憶
情報を呼び出すという作業を行うことが必要である。多
値レジスタや多値メモリがあればアナログ的な感覚で情
報を並列分散処理できる。これらの回路は置数機能を持
つ多値フリップフロップ回路で構成することができコン
パクトな多値フリップフロップ回路が重要性をもってい
る。これまでにも３値や４値のフリップフロップの回路
や論理回路について多くの研究がなされた。しかし、従
来の２進数のフリップフロップには順序論理回路素子と
しての機能があるが、４値以上の場合にはそのアルゴリ
ズムは状態設定が非常に複雑になってそのメリットが相
殺されてしまう。単に多進数を保持記憶するだけという
情報処理の機能をもつ多値フリップフロップ素子の改善
については画期的なものがなかった。ニューラルネット
・ファジイ論理・多値論理などポストバイナリコンピュ
ータの開発時代を迎えて、コンパクトな多値置数回路は
非常に重要な意義をもっている。
【０００５】
【課題を解決するための手段】多進数の値を単に置くだ
けの回路を実現するだけで、加算など算術演算は簡単な
アナログ回路でも可能である。多値置数電子装置として
単に多進数の値をセットし保持する回路を実現するだけ
で、多進数コンピュータの実用化に多大な貢献ができ
る。
【０００６】本発明は２値置数電子回路であるフリップ
フロップにおいて対となる反転増幅器の出力から入力に
互いに結合する回路に階段形の電圧電流特性を持つ素子
を挿入して少なくとも３値又は４値の多値ディジタル信
号を電気的に保持する回路を構成したことを特徴とする
多値置数電子装置である。
【０００７】本発明の多値置数電子装置においては、階
段形の電圧電流特性を相補の関係｛同じ電圧領域でステ
ップして、一方の定電流状態（ＱA ) が他方の定電流状
態（ＱB ) を互いに設定する関係；ＱA ＋ＱB ＝１，Ｖ
rn（ＱA ) ＋Ｖrn（ＱB ）＝VCC ｝を保つように構成す
る必要がある。
【０００８】
【作用】本発明の回路は次のように多値のフリップフロ
ップ回路の動作をする。電流一定状態では電圧が少し変
化しても電流状態は変わらないでその状態を保持する。
他方、電流が急変する領域では少しの電圧増加で結合回
路の電流が大きく増加し正帰還ループを形成する。
【０００９】具体的にはフリップフロップ回路の一方の
トランジスタＱA ＭＯＳ ＦＥＴ−１の出力端子の電圧
増加で他方のトランジスタＱB ＭＯＳ ＦＥＴ−２の入
力電流が増加すると電流状態がステップアップしたトラ
ンジスタＱB のコレクタ出力電圧は負荷抵抗によって電
圧がステップダウンする。前記一方のステップダウンし
た前記他方のトランジスタＱB の出力電圧は前記一方の
トランジスタＱA の電流状態をステップダウンさせ、ト
ランジスタＱA のコレクタ電圧は負荷抵抗によってステ
ップアップして正帰還ループを形成する。こうして、限
られた範囲で局部的なフリップフロップの動作をする。
実際回路では結合回路に寄生する並列静電容量によって
電流一定状態でも変化成分の伝達ループが形成されて発
振を起こすが寄生容量が小さな場合には両コレクタ間の
静電容量によって防止できる。
【００１０】本発明はこのような、多値置数回路によっ
て１桁が０か１というかわりに｛０，1/4, 2/4, 3/4,
1｝の５値といった多値ディジタル信号を電気的に保持
する回路ができる。言い換えれば１桁が１ケの珠を持つ
ソロバンのような従来の２値ディジタル信号のレジスタ
を１桁が４個の珠を持つ通常の４つ珠のソロバンのよう
なレジスタとすることができる。本発明はこのような多
値置数器によって多進数情報が２進数デジタル情報のよ
うに処理できて多くの情報を一本の配線で伝えたり、加
えあわせるなどの加算又は乗算演算が途中の回路をアナ
ログ回路にすることも可能となって回路構成が簡単にな
る。
【００１１】本発明は階段的な電圧電流特性の素子（階
段関数素子）を従来のフリップフロップの結合回路に用
いることによって階段の段数の安定値を保持する多値置
数回路が構成できるというものである。階段関数素子は
電流がステップアップする定電圧低抵抗部と低電流を保
持する高抵抗部があって結合回路では低抵抗部分で状態
遷移をおこし、高抵抗部分では状態保持をする。
【００１２】階段関数素子は電圧入力に対して電流を出
力するので直列接続される電流増幅器としては入力にお
よぼす影響をできるだけ少なくしたい。バイポーラトラ
ンジスタのベース・エミッタ接合は低い立ち上がり電圧
であり、インピーダンスも低いので階段関数素子の電流
を取り出す素子として適している。すなわち、階段関数
素子を入力電圧とトランジスタのベースに接続してコレ
クタの負荷抵抗から電圧を出力する回路である。階段関
数素子とバイポーラトランジスタと負荷抵抗の３つの部
品で量子化反転増幅回路となる。この回路の対を相互に
接続すれば従来のフリップフロップと同じ簡単な回路構
成で多値の置数回路ができる。この回路によって多値レ
ジスタおよび多値メモリが構成できる。この多値フリッ
プフロップのシステムはＡＤ変換を必要とせず入力がア
ナログでもタイミングパルスによってゲートを制御して
入力すればサンプリングされてはいるがアナログ感覚の
情報をデジタル技術で行う様に転送出力することも可能
となる。こうして、実時間で並列分散処理を行うシステ
ムが実現する。
【００１３】例えば、音声は周波数成分ごとに強弱に時
間変化するスペクトルパタンによって認識できる。これ
は、多値のフリップフロップを並べたメモリと入力デー
タの情報転送ラインとを対にして識別種類の対数を並列
にならべて、それぞれの記憶音声とパタンマッチングを
調べて最も一致した音声の番地を出力する回路で実現で
きる。
【００１４】並列分散処理は識別種類の音声数に周波数
帯数を乗じた対数を配列し、各対には最大時間分割数に
相当する多数のセルを並べることになるので、情報を多
値としてアナログ感覚で一致度の検討をすることが望ま
しい。本発明においては、もともと完全でない入力情報
を取り込む並列分散処理回路には融通のきかない複雑な
デジタル回路を必要としていない。本発明ではアナログ
信号の回路処理で充分である。このような並列分散処理
システムには階段型多値フリップフロップを使用すれば
アナログ信号の回路で処理することができ、従来の素子
で構成する並列分散処理と比較して著しく簡単化でき
る。
【００１５】以下図について、本発明の回路構成とその
条件について述べる。図１は階段的Ｉ−Ｖ特性の結合回
路素子を用いた階段形多値フリップフロップの回路図で
ある。図１において、ＱA は一方の定電流状態の出力、
ＱB は他方の定電流状態の出力を示す。ＲC ８，９は抵
抗である。図１に示すように反転増幅回路１，２の対を
設け、その出力を他方の入力に相互に階段関数素子によ
って接続して多値フリップフロップ回路が構成できる。
ここでＣｄは発振を抑える目的の安定化コンデンサーで
あり、階段関数素子３，４の記号としてＭＯＳＦＥＴゲ
ートを階段状にしたものを用いた。この回路は従来のフ
リップフロップの結合回路に階段関数素子ＳＦＭＯＳＦ
ＥＴを用いることによって階段の段数の安定値を保持す
るのでその特徴を表現したい時、階段型多値フリップフ
ロップと呼ぶ。Ｖg はゲートのバイアス電圧である。
【００１６】階段関数素子３，４の定電流領域では動抵
抗の値は大きく遮断領域となり、電流が階段的に急増す
る領域では動抵抗の値は小さく飛躍領域となり安定状態
が複数個存在する。すなわち、このフリップフロップの
安定値の種類数は階段関数ＭＯＳＦＥＴゲートの段数で
決まる。本発明装置の構成条件としては一方の安定状態
と他方の安定状態が互いに相補的な関係を安定に保つこ
とである。
【００１７】４値の階段形フリップフロップでは定電流
状態の条件として(1) 式の関係が成り立つように階段関
数素子を設定する。
【数１】
【００１８】図２にこれらの関係を示す。なお、出力Ｑ
A とＱB は表１のように補数の関係になる。
【００１９】
【表１】
【００２０】高周波特性の設計条件として次の様なもの
がある。結合回路の定電流状態の直流抵抗は非常に大き
いが、寄生するキャパシタンスによって高周波数インピ
ーダンスは減少し、変化分の電圧がバイパスされ非安定
マルチバイブレータと同様に発振を起こす。そこで、本
発明のフリップフロップ回路の結合回路では図１に示す
ように二つの出力（ＱA とＱB ）の間に安定化コンデン
サーＣｄを挿入し、ループの高周波利得を抑圧した。こ
の安定化コンデンサー（Ｃｄ）は通常のフリップフロッ
プ回路のスピードアップコンデンサーと逆位相の端子に
接続してあり、スピードアップコンデンサーとは逆に高
速応答のループ利得を減少させている。寄生容量が小さ
い場合にはこの安定化コンデンサーによって中間レベル
の安定状態を安定化することができる。
【００２１】コンデンサＣｄの値を見積もる際に、理想
階段特性の結合回路を仮定すると、正帰還ループが遮断
されている定常状態の出力電圧とトリガ入力の電位差を
【数２】△Ｖ＝（Ｖn −Ｖn-1) として遷移が階段ステップ電圧の半分の値のところで起
こる。この遷移に要する時間は半値幅Ｔｈ＝0.7 Ｒ・Ｃ
ｄである。ここで、Ｒはトリガ回路の抵抗であり、この
時間遅れＴｈはあまり大きなものとはならない。なお、
この間にコンデンサーＣｄに蓄積される電荷△Ｑは△Ｑ
＝0.5 △Ｖ・Ｃｄとなる。
【００２２】本発明者が試作した多値フリップフロップ
は入力がなければ幾つかの安定状態の内の１つの値を保
ち続ける。この状態は外部電圧によって別の安定状態に
移すことが可能であり、その時に他方の出力端子は相補
的な安定状態に移行し、その後はその状態を保ち続け
る。
【００２３】本発明はおけるフリップフロップ回路の結
合回路の対となる反転増幅器Ｉ−Ｂ１，Ｉ−Ｂ２に階段
形の電圧電流特性をもつ素子を挿入し、階段形電圧電流
特性の入力が水平のときは安定状態となり、垂直状態で
は瞬時にステップアップするので、出力は瞬時的に切断
されたとびとびに安定な出力が発生する。図２は階段形
多値フリップフロップの結合条件を示す図である。
【００２４】
【実施例】
〔実施例１〕個別部品で構成した多値フリップフロップ
定電流ダイオード（Ｅ−１０１Ｌ）ツェナーダイオード
を用いて階段形の電圧電流特性を持つフリップフロップ
回路を作製し、個別部品で多値フリップフロップを作製
した。図３に今回試作した階段形３値フリップフロップ
回路の回路図を示し、図４にはこの結合回路の測定され
た電圧電流特性を示す。図３中の各素子等には、これと
同等の役割を果たす図１中の各素子等と同じ引用番号又
は記号が付してある。階段形多値フリップフロップの一
方の出力端子ＱA に直接信号を入力すれば、他方の出力
端子ＱB は量子化出力が観測される。
【００２５】図５に一方の出力端子ＱA を三角波とした
場合の他方の出力端子ＱB の波形を示す。図５におい
て、ＶINは一方の出力端子ＱA の入力電圧、ＶOUT は他
方の出力端子ＱB の入力電圧を示す。結合コンデンサの
容量はＣｄ＝0.01μＦである。
【００２６】図６には安定化コンデンサー値が小さい場
合に発生する中間の安定状態付近の発振波形を示す。安
定化コンデンサー値が過度に大きい場合には量子化波形
は変形して、階段特性はソフトになり、中間の安定レベ
ルの値は減少する。入力の繰り返し周波数を上げると、
応答波形は図７に示すようになる。この回路の繰り返し
周波数の上限は５ｋＨｚ程度であり、静電容量の削減な
どによって改善の余地がある。
【００２７】結合コンデンサーを用いることによって多
値フリップフロップの動的応答特性が調べられる。結合
コンデンサーＣｄに矩形波を加えると微分回路特性によ
ってプラスとマイナスのトリガとなって多値フリップフ
ロップに電圧パルスが加えられることになり、図８に示
す様に入力に同期して二つの状態を交互にとる波形が得
られる。図９はトリガ入力が小さい場合には観測された
入力側と出力側の波形で、相補的な関係で３つの安定状
態があることを示している。
【００２８】図１０はチョッピングパルスでダイオード
ブリッジを導通させてサンプリングする回路である。ス
イッチング電流が発振器および多値フリップフロップに
流れ込まないようにカレントミラー回路の対を用いてい
る。カレントミラー回路は左右のトランジスタの特性が
同一で左右同一の電流が流れる。ｐｎｐトランジスタ１
１Ａ，１１Ｂのカレントミラー回路と直列のｎｐｎトラ
ンジスタ１２Ａ，１２Ｂのカレントミラー回路にも同一
の電流が流れる。チョッピングパルス電圧を加えると左
側の回路１１Ａ，１２Ａで電流を決定し、対となる右側
のトランジスタには同一の電流が流れる。右側の回路１
１Ｂ，１２Ｂのコレクタ間の電圧はダイオードに挟まれ
た中間点で発振器の電圧で設定されサンプリングの出力
となる。
【００２９】図１１は図１０のサンプリング回路に三角
波を入力し、出力端子に３値のフリップフロップを接続
した場合のダイオードブリッジの入力端子と出力端子の
波形である。出力側の端子には多値フリップフロップの
出力波形も現われている。多値フリップフロップの状態
はサンプリングの入力によって３つの安定状態のどれか
の値に定まる。
【００３０】図１２は３値のフリップフロップの一方の
出力端子ＱA と他方の出力端子ＱBとの波形で、入力が
接続されている端子ＱA では高レベル時にトリガ波形が
観測されるが、トランジスタが導通している低レベル時
にはトリガのレベルは小さい。入力が接続されていない
出力端子ＱB にはトリガの波形は殆ど現われない。この
階段形多値フリップフロップの特徴は構造が簡単で多値
のステップを増加することが簡単にできることにある。
【００３１】次に定電流ダイオードとツェナーダイオー
ドによってＩ−Ｖ特性を６段の階段とした回路の測定値
を図１３に示す。図１３に示す回路を結合回路素子とし
てｈFE＝３００のバイポーラトランジスタとＲL ＝２５
０Ωの負荷抵抗を用いて６値のフリップフロップを作製
した。図１４は図１０のサンプリング回路に三角波を入
力し、出力端子に６値のフリップフロップを接続した場
合のダイオードブリッジの両端子の波形である。この段
では入力トリガがフリップフロップの中間安定値を越え
ても遷移しない場合があるがフリップフロップの端子で
はトリガが中間安定値に達すると状態は必ず遷移する。
【００３２】図１５は６値のフリップフロップの出力端
子ＱA と出力端子ＱB の波形で６つの安定状態がサンプ
リング入力によって設定され保持されることが示されて
いる。図１６は入力の繰り返しを遅くして多値フリップ
フロップの中間の値の安定性を確認する目的で採取した
特性である。
【００３３】〔実施例２〕半導体集積回路で構成する階
段形多値フリップフロップを使用するには半導体集積回
路のなかに組込む技術を考えなければならない。半導体
集積回路で階段関数素子を実現するには定電流ダイオー
ドとツェナーダイオードで構成するよりは、ゲートとド
レインの間に間隙を挿入するＭＯＳＦＥＴの方が適して
いる。本発明においては、図１７に示すように、従来の
ＭＯＳＦＥＴのゲート２２とドレイン２３の間に矩形状
の間隙２４を挿入して並列に接続する。つまりゲートと
ドレインの間に階段状の間隙を挿入して、各間隙ごとに
独立するようにゲート電極の段差の境にスリットを入れ
ると階段状の電圧電流特性が得られる。
【００３４】図１７に階段関数ＭＯＳＦＥＴの構造を示
し、図１８にその測定値を示す。
【００３５】この階段関数ＭＯＳＦＥＴはドレイン空乏
層２５がゲートの反転層２６に達するとドレイン電流が
流れ始める素子で、従来のＭＯＳＦＥＴと比較してその
パンチスルー電圧だけピンチオフ飽和電流領域を大きく
した電圧電流特性を示す。この電圧電流特性をシャープ
な階段にする動作条件としてはゲート電圧をしきい値電
圧より僅かに大きい程度として、飽和電流領域を小さく
して動作させる。ゲート電圧を大きくするとドレイン空
乏層がゲートの反転層に達して電流が流れ始める電圧が
小さくなる傾向がある。これには間隙部分の汚染など表
面効果が関係するので間隙部分を凸形にしてパンチスル
ーが半導体内部で生ずるにする工夫が有効である。
【００３６】この階段関数ＭＯＳＦＥＴはその電圧電流
特性を利用するので、入力電圧とトランジスタのベース
間に挿入するいわば２端子素子として用いられる。そこ
で、ゲート電圧をしきい値電圧より僅かに大きい程度に
して使用するという条件とソースに電圧が印加されるこ
とから階段関数ＭＯＳＦＥＴの基板効果が問題になる。
測定の結果、階段関数ＭＯＳＦＥＴの基板効果は従来の
ＭＯＳＦＥＴの基板効果よりやや大きいが第一近似では
従来のＭＯＳＦＥＴと同様に扱えることが明らかになっ
た。すなわち、ソース電圧を基準にしてゲート電圧をし
きい値電圧より僅かに大きい程度にして使用し、ドレイ
ンの立ち上がり電圧もソース電圧を基準にして考えてソ
ース電圧の増加分より余分に大きくなる。
【００３７】実用化の際に応答速度は重要な検討項目で
ある。階段関数ＭＯＳＦＥＴの間隙領域はピンチオフ領
域として作用するだけであるが、階段関数ＭＯＳＦＥＴ
はゲート電圧がしきい値電圧より僅かに大きい程度とい
う条件で動作させるので動作電流が比較的少なく、また
ＯＮ，ＯＦＦ的な動作をさせることが通常のＭＯＳＦＥ
Ｔと相違している。この動作条件がこの素子の高速応答
の限界を下げている。
【００３８】図１９はエミッタ接地増幅器を接続した量
子化反転動作をする回路図を示す。この回路はバイポー
ラトランジスタのベース・エミッタ間の立ち上がり電圧
が小さくインピーダンスが低いのでほぼ階段関数ＭＯＳ
ＦＥＴによって入力電圧（ｖ in) とベース電流（ＩB )
の関係が決まる。ベース・エミッタ間の特性は0.55Ｖの
定電圧として近似できる。図式解法でベース電流とコレ
クタの電圧出力の関係はＶCEを横軸にＩC を縦軸として
バイポーラトランジスタの特性と負荷抵抗R1による負荷
線の交点として与えられる。図２０の階段関数ＭＯＳＦ
ＥＴの特性はソース電圧を−0.5 Ｖから−0.6 Ｖまで印
加したものである。この素子を図１９の回路に用いて測
定したのが図２１の特性である。図２１の特性は図２０
を正確に再現しており１ミリ秒程度の繰り返し変化には
忠実に応答できることを示している。
【００３９】図２２に示す２ｋＨｚの三角波を入力した
場合には出力波形がヒステリシスを持つかのように変形
している。しかし、この波形歪はトランジスタのベース
側のキャパシタンスにより積分回路が構成され、三角波
の積分つまり二乗特性によって波形が変形していると考
えられる。ところで、図１７から図２２の測定に用いた
階段関数ＭＯＳＦＥＴのゲート部分の静電容量はＴOX＝
0.037,Ｌ＝２００，Ｗ＝４００（μm ）であり、計算す
るとＣ＝７７ｐＦに達する。このキャパシタンスはソー
ス側に接続されており接合トランジスタのベース側のキ
ャパシタンスとして作用する。
【００４０】図２３に示す階段形電圧電流特性は縮小構
造の階段関数ＭＯＳＦＥＴによるものであり、ゲート長
は１０分の１のＬ＝２０μm 、ゲート幅はＷ＝３０×４
μmである。この素子の高周波応答は微分波形で重ね合
わされた特性が測定されてあまり改善されなかった。こ
の素子は最初のウエハー酸化で形成した間隙部の酸化膜
とｎ形半導体の界面を最後まで残し、再分布現象でリン
の界面における濃度を濃くしてパンチスルーを内部で起
こすようにしたが、このリンの濃度が濃いｎ+となった
導通界面がドレインと反転層付近で接合容量を介してバ
イパスしていると考えられる。
【００４１】こうして、階段関数ＭＯＳＦＥＴの動的応
答特性を向上させるには、素子構造をゲート酸化膜を薄
くして流れる電流を多くするとともに、サイズを小さく
してキャパシタンスを小さくするなどの、素子構造の設
計あるいは電気分極やトラップなどを起こさないように
汚染を防ぐ製造プロセスの工夫など種々の改善を重ねる
必要がある。
【００４２】多値フリップフロップ半導体集積回路を製
造プロセスの視点から検討すると、Ｂｉ−ＭＯＳ構造で
あってもｐｎｐトランジスタのｐ領域の形成の際にｐ−
チャンネルＭＯＳＦＥＴのソース並びにドレインおよび
拡散抵抗を形成することも可能で、製造工程はあまり複
雑にはならない。バイポーラトランジスタをラテラル型
とすればｐ形のエミッタおよびコレクタが同時に形成で
きるがラテラル型は電流増幅率（ｈFE) はやや小さな値
である。
【００４３】このようにして階段関数ＭＯＳＦＥＴを組
み込むことによって半導体集積回路で構成する多値フリ
ップフロップは非常にコンパクトになる。
【図面の簡単な説明】
【図１】階段的Ｉ−Ｖ特性の結合回路素子を用いた階段
型多値フリップフロップ回路図である。
【図２】階段型多値フリップフロップの結合条件を示す
特性図である。
【図３】本発明で試作した階段形３値フリップフロップ
回路の回路図である。
【図４】個別ダイオードによる３値フリップフロップ回
路の結合回路の特性図である。
【図５】直接入力による階段型３値フリップフロップの
量子化特性図である。
【図６】中間安定状態の発振（安定化コンデンサーの容
量が不足した場合）を示す特性図である。
【図７】繰り返し２ｋＨｚにおける量子化された出力波
形図である。
【図８】結合コンデンサーに矩形波を加えた場合の特性
図である。
【図９】結合コンデンサーに小振幅の矩形波を加えた場
合の３つの安定状態を示す特性図である。
【図１０】カレントミラー電流制御のダイオードブリッ
ジサンプリング回路図である。
【図１１】３値フリップフロップに接続したサンプリン
グダイオードブリッジの入出力波形図である。
【図１２】３値フリップフロップ回路の出力波形図であ
る。
【図１３】定電流ダイオードとツェナーダイオードによ
る６階段のＩ−Ｖ特性図である。
【図１４】６値フリップフロップに接続したサンプリン
グダイオードブリッジの入出力波形図である。
【図１５】６値フリップフロップ回路の出力波形図であ
る。
【図１６】６値フリップフロップ回路の中間安定状態の
確認のための試験特性図である。
【図１７】階段関数ＭＯＳＦＥＴの構造を示す平面図及
び断面図である。
【図１８】階段関数ＭＯＳＦＥＴの電圧電流特性図であ
る。
【図１９】階段関数ＭＯＳＦＥＴを用いた量子化反転増
幅回路図である。
【図２０】組み込み条件の階段関数ＭＯＳＦＥＴの電圧
電流特性図である。
【図２１】量子化反転増幅回路の動的応答（５００Ｈ
ｚ）特性図である。
【図２２】量子化反転増幅回路の動的応答（２ｋＨｚ）
特性図である。
【図２３】ゲート長２０μm の階段関数ＭＯＳＦＥＴの
電圧電流特性図である。
【符号の説明】
１，２ 反転増幅回路 ３，４ 階段関数素子 ８，９ 抵抗 11A, 11B pnp トランジスタ 12A, 12B npn トランジスタ 21 ソース 22 ゲート 23 ドレイン 24 間隙 25 空乏層 26 反転層 ＱA , ＱB 出力端子

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 ２値置数電子回路であるフリップフロッ
    プ回路において、対となる反転増幅器の出力から入力に
    互に結合する回路に階段形の電圧電流特性を持つ素子を
    挿入し、多値デジタル信号を保持する回路を構成したこ
    とを特徴とする多値置数電子装置。
  2. 【請求項２】 前記フリップフロップ回路において、両
    コレクタ間に静電容量を接続し、フリップフロップ回路
    の結合回路に寄生する並列静電容量によって電流一定状
    態でも変化成分の伝達ループが形成されて発振を起こす
    ことを防止し、安定な動作を実現させるよう構成した請
    求項１記載の多値置数電子装置。
  3. 【請求項３】 前記回路を駆動するゲート回路として、
    ゲートパルスが信号回路に影響を及ぼさない回路とし
    て、ｎｐｎトランジスタのカレントミラー回路と、ｐｎ
    ｐトランジスタのカレントミラー回路との対でダイオー
    ドブリッジをスイッチングする回路を具備する請求項１
    記載の多値置数電子装置。
  4. 【請求項４】 前記回路の結合回路に定電流ダイオード
    と、ツェナーダイオードとを用いて階段形電圧電流特性
    を持たせた回路を使用する請求項１記載の多値置数電子
    装置。
  5. 【請求項５】 ２値置数電子回路であるフリップフロッ
    プ回路において、対となる反転増幅器の出力から入力に
    互に結合する結合回路に、ゲートとドレーン間に階段形
    ギャップを挿入し、階段形電圧電流特性を持たせたＭＯ
    Ｓ ＦＥＴ素子（ＳＦＭＯＳＦＥＴ）を挿入し、とびと
    びに発生する出力を安定状態に保持することにより、多
    値デジタル信号を保持する半導体集積回路を構成したこ
    とを特徴とする多値置数電子装置。
JP4329398A 1992-12-09 1992-12-09 多値置数電子装置 Expired - Lifetime JPH0766671B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4329398A JPH0766671B2 (ja) 1992-12-09 1992-12-09 多値置数電子装置
US08/098,830 US5463341A (en) 1992-12-09 1993-07-29 Electronic multiple-valued register

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4329398A JPH0766671B2 (ja) 1992-12-09 1992-12-09 多値置数電子装置

Publications (2)

Publication Number Publication Date
JPH06176581A JPH06176581A (ja) 1994-06-24
JPH0766671B2 true JPH0766671B2 (ja) 1995-07-19

Family

ID=18220989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4329398A Expired - Lifetime JPH0766671B2 (ja) 1992-12-09 1992-12-09 多値置数電子装置

Country Status (2)

Country Link
US (1) US5463341A (ja)
JP (1) JPH0766671B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133754A (en) * 1998-05-29 2000-10-17 Edo, Llc Multiple-valued logic circuit architecture; supplementary symmetrical logic circuit structure (SUS-LOC)
US6567023B1 (en) * 1999-09-17 2003-05-20 Kabushiki Kaisha Toshiba Analog to digital to analog converter for multi-valued current data using internal binary voltage
US6712614B1 (en) 2001-02-07 2004-03-30 Gerald J Henderson Abacus calculator
US20110149676A1 (en) * 2009-10-09 2011-06-23 Southwick Kenneth J Methods of and Systems for Introducing Acoustic Energy into a Fluid in a Collider Chamber Apparatus
US9742431B1 (en) 2016-11-14 2017-08-22 Nxp Usa, Inc. Quaternary decoder

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3155833A (en) * 1959-12-21 1964-11-03 Gen Electric Bistable transistor circuit with ferroelectric memory element
US3292014A (en) * 1965-01-11 1966-12-13 Hewlett Packard Co Logic circuit having inductive elements to improve switching speed
US3849673A (en) * 1973-11-09 1974-11-19 Bell Telephone Labor Inc Compensated igfet flip-flop amplifiers
US4438351A (en) * 1981-06-09 1984-03-20 Schuermeyer Fritz L Gallium arsenide MIS integrated circuits
US4442509A (en) * 1981-10-27 1984-04-10 Fairchild Camera & Instrument Corporation Bit line powered translinear memory cell
EP0084844B1 (en) * 1982-01-20 1986-07-16 Matsushita Electric Industrial Co., Ltd. Fet circuits
US4491745A (en) * 1982-08-12 1985-01-01 Motorola, Inc. TTL flip-flop with clamping diode for eliminating race conditions
FR2543726B1 (fr) * 1983-03-31 1985-06-14 Efcis Cellule de memoire ram non volatile a transistors cmos a grille flottante commune
US4517475A (en) * 1983-08-29 1985-05-14 Motorola, Inc. Master-slave flip-flop arrangement with slave section having a faster output transistion and a greater resistance to output degradation
JPS61187362A (ja) * 1985-02-15 1986-08-21 Nec Corp 半導体集積回路装置
JPS622650A (ja) * 1985-06-28 1987-01-08 Shoji Kawahito 多値スタテイツクｒａｍの構成方法
US4855617A (en) * 1986-12-19 1989-08-08 Texas Instruments Incorporated Schottky transistor logic floating latch flip-flop
US5043939A (en) * 1989-06-15 1991-08-27 Bipolar Integrated Technology, Inc. Soft error immune memory

Also Published As

Publication number Publication date
US5463341A (en) 1995-10-31
JPH06176581A (ja) 1994-06-24

Similar Documents

Publication Publication Date Title
US6255852B1 (en) Current mode signal interconnects and CMOS amplifier
Inokawa et al. A multiple-valued logic and memory with combined single-electron and metal-oxide-semiconductor transistors
US4122360A (en) Logic circuit using CMOS transistors
US5162674A (en) Current-steering CMOS logic family
US7193264B2 (en) Floating gate transistors
GB1572190A (en) Integrated circuits
JPH0766671B2 (ja) 多値置数電子装置
US4656429A (en) Voltage comparison circuit with ripple component elimination
JP2551084B2 (ja) 電流モード全加算回路
US4158782A (en) I2 L interface with external inputs and method thereof
Dhaka et al. Subnanosecond emitter-coupled logic gate circuit using Isoplanar II
US5515007A (en) Triple buffered amplifier output stage
EP0664606B1 (en) Method of high frequency current amplification using mosfet devices
JPS6070822A (ja) 半導体集積回路
US5682120A (en) Differential amplifier circuit using lateral-type bipolar transistors with back gates
JPS6229158A (ja) 電圧クランプ回路を含む集積回路装置
JPH0220919A (ja) バイポーラ・ｃｍｏｓインターフェイス回路
JPS635552A (ja) バイポ−ラ／ｍｏｓデバイス
Kulkarni-Kohli et al. An integrable MOS neuristor line
JPS5896766A (ja) 半導体装置
JPS6328124A (ja) 電圧検出回路
Karasawa et al. Design and examination of a multiple-valued flip-flop circuit with stair shaped IV curved device as a coupling element
Kurz et al. New monolithic high-speed analog delay lines
JPS58137311A (ja) 差動ソ−スホロワ回路
KR890005033Y1 (ko) Cmos집적회로에서의 대전류 출력회로

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term