JPH0766329A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0766329A
JPH0766329A JP23882093A JP23882093A JPH0766329A JP H0766329 A JPH0766329 A JP H0766329A JP 23882093 A JP23882093 A JP 23882093A JP 23882093 A JP23882093 A JP 23882093A JP H0766329 A JPH0766329 A JP H0766329A
Authority
JP
Japan
Prior art keywords
resin
glass substrate
filler
semiconductor device
linear expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23882093A
Other languages
English (en)
Inventor
Hiroyuki Yamakawa
裕之 山川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP23882093A priority Critical patent/JPH0766329A/ja
Publication of JPH0766329A publication Critical patent/JPH0766329A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】ガラス基板上に半導体装置を実装する際の補強
材としての樹脂の耐久性を確保して半導体装置の信頼性
を高めること。 【構成】図1で、ガラス基板2上にフリップチップIC1
がバンプ半田付けされ、基板2とIC1との間にできたす
き間を樹脂4で固定してある。樹脂4に混入するフィラ
ーのシリカ粒径は、より大粒径のシリカが混入できるよ
う求め、係数値目標として、耐久性等の試験から35ppm/
℃以下を条件とし、粘度の観点からは、650poise以下で
あることを条件とした。その結果、望ましいフィラーと
して3μmの場合が最も良く、この場合のフィラーの含
有率は65%で、この樹脂の線膨張係数は23ppm/℃、粘度
は約500poiseとなり、IC1と基板2とのすき間に流動性
よく、均一に充填できて樹脂充填の偏りをなくし、耐久
性をクリアする充填樹脂が提供できた。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ガラスを基板とする半
導体装置に関し、特に、ガラス基板にICチップを実装
する構造を有する液晶表示装置等の半導体装置に関す
る。
【0002】
【従来の技術】近年、液晶表示装置等において、表示部
分と駆動回路とを一体化させたCOG(チップオンガラ
ス)技術が実施検討されている。このCOG技術は、ガ
ラス基板上に配線をパターン化して、ICチップ等を基
板上に実装させるものである。その際に、ICチップと
ガラス基板との間は半田付けされた部分以外は隙間が出
来ており、従来は、このままでは耐熱サイクル試験での
耐久性が確保されないことが判明しており、図4に示す
ようなフリップチップICの場合において、バンプ半田
の部位(矢印部分)にクラックが生じたりしていた。そ
のため、このギャップに樹脂を充填して補強することが
提案され行われている。この充填に用いられる樹脂は、
主としてエポキシ系樹脂が利用されるが、ガラス基板と
ICチップとのギャップを抜け漏れなく完全に充填でき
る必要があり、市販の樹脂をそのまま適用すると、完全
に充填できなかったり、線膨張率の差から基板にひび割
れを生じて配線を断線させたり、チップ剥がれを起こし
たりするという問題があった。そのため特公昭63-64055
号公報では、充填する樹脂の中に熱膨張率の小さい粒子
やゴム粉粒体を混合させている。
【0003】
【発明が解決しようとする課題】しかしながら、上記に
提案されているこの充填に用いられる樹脂に適当な粒子
体を添加するだけでは、ガラス基板においては、発明者
らの用いる30〜90μmのギャップにおいて充填した場合
に、なおガラス基板にクラックが生じることが判明した
(図5の矢印の部位)。従って、なおも樹脂の混合物に
関して問題があると発明者等は考え、最適な充填用の樹
脂を得ることがこの発明の目的である。
【0004】
【課題を解決するための手段】上記の課題を解決するた
め本発明の構成は、ガラス基板上にICを実装し、樹脂
で該ICを補強する構造の半導体装置において、前記I
Cと前記ガラス基板とのギャップ間に、樹脂を充填する
構造を有し、前記樹脂は、線膨張係数が35ppm/℃以下で
あり、粘度が650poise以下のエポキシ樹脂であって、平
均粒径3μm、最大粒径30μmのシリカ粒フィラーを65
±10%混合していることである。また関連発明の構成
は、前記ICチップが、該ICチップの電極部に盛られ
たバンプでもって前記ガラス基板上の電極に固着された
フリップチップICとなっていることである。
【0005】
【作用】充填する樹脂に、特定の混入物を含めること
で、充填材として適度な粘性・流動性をもたせ、ガラス
基板およびICチップに見合った線膨張係数とし、ガラ
ス基板その他に対するクラックの発生を防ぐ効果をもた
せる。
【0006】
【発明の効果】線膨張係数が基板とICチップとの中間
値になって、発生する応力を緩和させるように充填する
樹脂を調整するので、熱サイクル試験等でも耐久性の向
上が実現し、半導体装置の寿命を増大させ、半導体装置
の信頼性が向上する。
【0007】
【実施例】以下、本発明を具体的な実施例に基づいて説
明する。図1は、ガラス基板2上にフリップチップIC
1がバンプ半田付けされ、基板2とIC1との間にでき
たすき間を樹脂で固定してある。問題のクラック発生な
どを抑制するためには、このすき間に充填する樹脂4は
すき間をもれなく埋める必要がある。発明者らが経験す
る、ガラス基板2とIC1との通常30〜90μmのすき間
を漏れなく充填するには、粘度が適度に抑制された樹脂
を用いる必要があることが判っている。その特性を限定
することで望ましい充填性と耐久性が得られ、さらにま
た樹脂の供給量を制御して、IC1の端よりはみ出した
部分であるフィレット形状を規定することで装置の耐久
性向上が得られたものである。
【0008】一般に充填として利用可能な市販のエポキ
シ系樹脂単体では、線膨張係数がガラス基板より大き
く、およそ10倍である。そのため、樹脂の中にフィラー
として線膨張係数の小さいシリカ粒を混入させて線膨張
係数を緩和させる。シリカはガラス材と同様な成分なの
で、その混入された樹脂の線膨張係数はガラス基板に近
づく。しかし今度は逆に、粉末状の材料を混合すると通
常、樹脂の粘性が高まり、つまり流動性が低下して、樹
脂をすき間に浸透させることが難しくなる。
【0009】本発明を適用する構造は、ガラス基板2と
IC1とのすき間が30〜90μmの半導体装置がほとんど
であるので、樹脂に混入するフィラーのシリカ粒径を最
大でも30μmにする必要がある。従ってシリカ粒はふる
い(メッシュ)にかける等によりその粒径を揃えてお
く。そして、粒径の大きいシリカの含有率が多い程、線
膨張係数が小さくなるので、可能な限り大粒径のシリカ
が混入できるような条件を求めた。目標として、耐久性
等の試験から、ガラス基板で実用上差し支えない程度の
線膨張係数35ppm/℃以下を条件とした。またフィラーを
混入させる場合、粒径が小さいと添加量を増加させるこ
とが難しく、大量に添加すると粘度が急に上昇してしま
う。そのため、粘度の観点からは、これも実用上差し支
えない程度の650poise以下であることを条件とした。
【0010】図2に、発明者らによって得られた、フィ
ラーの含有率の違いによる樹脂全体の線膨張係数を示
す。線膨張係数がフィラーの粒子の大きさによっても依
存性を示している。図2からわかるように、粒径の大き
いフィラーの含有率が多い程、線膨張係数が小さくな
り、望ましい状態になり、問題の発生がなくなる。そこ
でガラス基板で実用上差し支えない程度の35ppm/℃以下
を目安として見ると、粒径が約1μm以上であれば良い
ことがわかる。粒径の細かい、例えば0.1 μm以下のシ
リカでは、IC1の下のすき間に充填する際に、シリカ
が凝集を生じて充填もれを生じた。
【0011】図3では、フィラーの含有率の違いによる
樹脂の粘度を示す。これもやはりフィラーの粒径によっ
て依存性を示している。ここで、粒径が大きいと含有率
は多くとれるが、図3に示すように、粘度が高くなって
すき間に充填させることが難しくなってしまう。そのた
め、これも実用上差し支えない程度の650poise以下であ
る条件からは、およそ5〜10μm以下のシリカ粒でな
くてはならないことが判明した。
【0012】その結果、望ましいフィラーのシリカ粒径
として3μmの場合が最もバランスがとれた特性を示し
た。この場合フィラーの含有率は65%で、この樹脂の線
膨張係数は23ppm/℃、粘度はおよそ500poiseとなった。
ただし、粒径の最大径は30μm以下である。この調整に
より、ICチップとガラス基板とのすき間に流動性よ
く、均一に充填できて樹脂充填の偏りをなくし、耐久性
をクリアする充填樹脂が提供できた。
【0013】なお、フィレット形状に関しては、図1に
示すような形状で、フィレットの脚長が2mm以下の場合
に、さらに望ましい耐久性を確保できることが発明者ら
によって明らかにされている。
【0014】以上のように、ガラス基板上に半導体装置
を実装する際の補強材としての樹脂に対して、シリカ粒
フィラーを用いて望ましい充填特性とすることができ、
耐久サイクル試験における耐久性を確保して半導体装置
の信頼性を高めることができた。
【図面の簡単な説明】
【図1】本発明を適用する半導体装置の構造を説明する
断面図。
【図2】線膨張係数の違いによるフィラー含有率特性
図。
【図3】粘度の違いによるフィラー含有率特性図。
【図4】従来の充填なしの場合の模式的断面図。
【図5】従来の充填樹脂が供給された場合の模式的断面
図。
【符号の説明】
1 フリップチップIC 2 ガラス基板 3 バンプ半田 4 充填樹脂(エポキシ樹脂) 5 配線導体

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 ガラス基板上にICを実装し、樹脂で該
    ICを補強する構造の半導体装置において、 前記ICと前記ガラス基板とのギャップ間に、樹脂を充
    填する構造を有し、 前記樹脂は、線膨張係数が35ppm/℃以下であり、粘度
    が650poise 以下のエポキシ樹脂であって平均粒径3
    μm、最大粒径30μmのシリカ粒フィラーを65±1
    0%混合していることを特徴とする半導体装置。
  2. 【請求項2】 前記ICチップは、 該ICチップの電極部にもられたバンプでもって、前記
    ガラス基板上の電極に固着されたフリップチップICで
    あることを特徴とする請求項1に記載の半導体装置。
JP23882093A 1993-08-30 1993-08-30 半導体装置 Pending JPH0766329A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23882093A JPH0766329A (ja) 1993-08-30 1993-08-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23882093A JPH0766329A (ja) 1993-08-30 1993-08-30 半導体装置

Publications (1)

Publication Number Publication Date
JPH0766329A true JPH0766329A (ja) 1995-03-10

Family

ID=17035770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23882093A Pending JPH0766329A (ja) 1993-08-30 1993-08-30 半導体装置

Country Status (1)

Country Link
JP (1) JPH0766329A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980070399A (ko) * 1997-02-04 1998-10-26 존에이치.무어 플립칩 부착물
KR100233006B1 (ko) * 1996-08-20 1999-12-01 윤종용 반도체 패키지
US8092900B2 (en) 2004-08-05 2012-01-10 Kaneka Corporation Solution, component for plating, insulating sheet, laminate, and printed circuit board
JP2013191721A (ja) * 2012-03-14 2013-09-26 Fujitsu Ltd 半導体装置とその製造方法
US8889250B2 (en) 2004-10-14 2014-11-18 Kaneka Corporation Plating target material, polyamic solution and polyimide resin solution which are used to form the plating target material, and printed-wiring board using them

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100233006B1 (ko) * 1996-08-20 1999-12-01 윤종용 반도체 패키지
KR19980070399A (ko) * 1997-02-04 1998-10-26 존에이치.무어 플립칩 부착물
US8092900B2 (en) 2004-08-05 2012-01-10 Kaneka Corporation Solution, component for plating, insulating sheet, laminate, and printed circuit board
US8889250B2 (en) 2004-10-14 2014-11-18 Kaneka Corporation Plating target material, polyamic solution and polyimide resin solution which are used to form the plating target material, and printed-wiring board using them
JP2013191721A (ja) * 2012-03-14 2013-09-26 Fujitsu Ltd 半導体装置とその製造方法

Similar Documents

Publication Publication Date Title
JP2848357B2 (ja) 半導体装置の実装方法およびその実装構造
US5629566A (en) Flip-chip semiconductor devices having two encapsulants
JPS62136865A (ja) モジユ−ル実装構造
JPH08195414A (ja) 半導体装置
JPH11260953A (ja) 半導体チップの実装構造
JPH0766326A (ja) 半導体装置
JPS6094744A (ja) 混成集積回路装置
JPS62149157A (ja) 半導体素子の封止構造
JP2002270732A (ja) アンダーフィル材付き電子部品
JP2000188469A (ja) 半導体装置実装構造
JPH0766329A (ja) 半導体装置
JP2005026579A (ja) ハンダバンプ付き電子部品の実装方法およびこれに用いるフラックスフィル
JPH09266229A (ja) 半導体装置の実装方法および半導体装置の実装体
JPH09246319A (ja) フリップチップ実装方法
JP2002284849A (ja) 液状樹脂組成物および半導体装置
JP2000260792A (ja) 半導体装置
JP2675003B2 (ja) Lsi実装構造体
JPH11260973A (ja) 半導体チップの実装構造
JP3708478B2 (ja) 電子部品の実装方法
JP4265174B2 (ja) 液状封止材料及び半導体装置
JPH05175262A (ja) 樹脂封止型半導体装置
JP2914569B1 (ja) 半導体素子の実装方法とその実装体
JP2003086630A (ja) 半導体装置の製造方法および半導体装置
JPH1126641A (ja) 半導体装置及びその製造方法
JP3846890B2 (ja) 半導体装置