JPH0766239A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0766239A JPH0766239A JP21056993A JP21056993A JPH0766239A JP H0766239 A JPH0766239 A JP H0766239A JP 21056993 A JP21056993 A JP 21056993A JP 21056993 A JP21056993 A JP 21056993A JP H0766239 A JPH0766239 A JP H0766239A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor chip
- conductive particles
- conductive adhesive
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の放熱特性を良くし、熱膨張によ
る応力の発生を防ぐこと。 【構成】 半導体チップ20の電極22、23が形成さ
れた面21を基板11上に固定された配線用導電体層1
2a〜12d及び基板11に導電性接着剤で接着する半
導体装置において、前記導電性接着剤を導電性粒子42
及びこの導電性粒子42よりも小径の熱伝導性粒子43
を有する異方性導電接着剤40としたことを特徴とする
半導体装置。更に、上記半導体装置において、前記基板
11の熱膨張係数と前記半導体チップ20の熱膨張係数
とをほぼ等しくしたこと。
る応力の発生を防ぐこと。 【構成】 半導体チップ20の電極22、23が形成さ
れた面21を基板11上に固定された配線用導電体層1
2a〜12d及び基板11に導電性接着剤で接着する半
導体装置において、前記導電性接着剤を導電性粒子42
及びこの導電性粒子42よりも小径の熱伝導性粒子43
を有する異方性導電接着剤40としたことを特徴とする
半導体装置。更に、上記半導体装置において、前記基板
11の熱膨張係数と前記半導体チップ20の熱膨張係数
とをほぼ等しくしたこと。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、放熱特性を良くした半導体装置に関するものであ
る。
に、放熱特性を良くした半導体装置に関するものであ
る。
【0002】
【従来の技術】従来の半導体装置における半導体チップ
の接着構造が特開昭51−115773号公報に開示さ
れている。図4はこの従来例の断面構造を示す。図4に
おいて、ヒートシンクを兼ねたハイブリッドIC用基板
51上に外部リード端子52a、52b、52cが固定
されている。半導体チップ60の電極用パッド62a、
62b、62cが形成された面61が異方性導電接着剤
70によって外部リード端子52a、52b、52c及
び基板51に接着されている。ここで、異方性導電接着
剤70は、ポリマー・バインダー71中に金属粒子72
(直径が10〜20μm)を分散させたものである。こ
の場合、異方性導電接着剤70は、電極用パッド62a
と外部リード端子52a、電極用パッド62bと外部リ
ード端子52b、電極用パッド62cと外部リード端子
52cをそれぞれ電気的に接続する。なお、異方性導電
接着剤70の性質のため、電極用パッド62a、62
b、62c相互間、外部リード端子52a、52b、5
2c相互間及び前記各電極用パッドと前記各外部リード
端子の前記以外の組み合わせの間の電気的絶縁が確保さ
れている。
の接着構造が特開昭51−115773号公報に開示さ
れている。図4はこの従来例の断面構造を示す。図4に
おいて、ヒートシンクを兼ねたハイブリッドIC用基板
51上に外部リード端子52a、52b、52cが固定
されている。半導体チップ60の電極用パッド62a、
62b、62cが形成された面61が異方性導電接着剤
70によって外部リード端子52a、52b、52c及
び基板51に接着されている。ここで、異方性導電接着
剤70は、ポリマー・バインダー71中に金属粒子72
(直径が10〜20μm)を分散させたものである。こ
の場合、異方性導電接着剤70は、電極用パッド62a
と外部リード端子52a、電極用パッド62bと外部リ
ード端子52b、電極用パッド62cと外部リード端子
52cをそれぞれ電気的に接続する。なお、異方性導電
接着剤70の性質のため、電極用パッド62a、62
b、62c相互間、外部リード端子52a、52b、5
2c相互間及び前記各電極用パッドと前記各外部リード
端子の前記以外の組み合わせの間の電気的絶縁が確保さ
れている。
【0003】
【発明が解決しようとする課題】上述の従来例におい
て、異方性導電接着剤70は、電気的特性は良好である
が、熱抵抗が十分に小さくなかった。このため、半導体
チップ60の許容電力損失を大きくすることができなか
った。また、半導体チップ60の発熱による温度上昇に
よって、半導体チップ60と基板51との熱膨張の差が
発生するために、半導体チップ60と基板51との間に
応力が発生し、この応力が半導体装置の劣化の原因とな
った。従って、本発明の課題は、上述の従来例の欠点を
なくし、半導体チップの発熱を良好に基板に伝えること
ができるとともに、熱膨張による応力が発生しないよう
にする半導体装置を提供することである。
て、異方性導電接着剤70は、電気的特性は良好である
が、熱抵抗が十分に小さくなかった。このため、半導体
チップ60の許容電力損失を大きくすることができなか
った。また、半導体チップ60の発熱による温度上昇に
よって、半導体チップ60と基板51との熱膨張の差が
発生するために、半導体チップ60と基板51との間に
応力が発生し、この応力が半導体装置の劣化の原因とな
った。従って、本発明の課題は、上述の従来例の欠点を
なくし、半導体チップの発熱を良好に基板に伝えること
ができるとともに、熱膨張による応力が発生しないよう
にする半導体装置を提供することである。
【0004】
【課題を解決するための手段】上記課題を解決するた
め、本発明の第1の構成は、半導体チップの電極が形成
された面を基板上に固定された配線用導電体層及び前記
基板に導電性接着剤で接着する半導体装置において、前
記導電性接着剤を導電性粒子及びこの導電性粒子よりも
小径の熱伝導性粒子を有する異方性導電接着剤としたこ
とである。更に、第2の構成は、半導体チップの電極が
形成された面を基板上に固定された配線用導電体層及び
前記基板に導電性接着剤で接着する半導体装置におい
て、前記導電性接着剤を導電性粒子及びこの導電性粒子
よりも小径の熱伝導性粒子を有する異方性導電接着剤と
し、前記基板の熱膨張係数と前記半導体チップの熱膨張
係数とをほぼ等しくしたことである。
め、本発明の第1の構成は、半導体チップの電極が形成
された面を基板上に固定された配線用導電体層及び前記
基板に導電性接着剤で接着する半導体装置において、前
記導電性接着剤を導電性粒子及びこの導電性粒子よりも
小径の熱伝導性粒子を有する異方性導電接着剤としたこ
とである。更に、第2の構成は、半導体チップの電極が
形成された面を基板上に固定された配線用導電体層及び
前記基板に導電性接着剤で接着する半導体装置におい
て、前記導電性接着剤を導電性粒子及びこの導電性粒子
よりも小径の熱伝導性粒子を有する異方性導電接着剤と
し、前記基板の熱膨張係数と前記半導体チップの熱膨張
係数とをほぼ等しくしたことである。
【0005】
【作用】上記第1の構成によって、異方性導電接着剤中
の熱伝導性粒子が、異方性導電接着剤の熱抵抗を小さく
する。また、異方性導電接着剤中の導電性粒子が半導体
チップの電極と配線用導電体層との間の電気的接続をす
る。このとき、異方性導電接着剤中の熱伝導性粒子の径
が導電性粒子の径よりも小さいので、熱伝導性粒子の存
在が、導電性粒子による半導体チップの電極と配線用導
電体層との間の電気的接続の妨げにならない。更に、上
記第2の構成によって、上述の第1の構成と同様に異方
性導電接着剤中の熱伝導性粒子が、異方性導電接着剤の
熱抵抗を小さくするとともに、基板と半導体チップの熱
膨張係数をほぼ等しくしているので、半導体チップの発
熱による半導体チップの熱膨張と基板の熱膨張をほぼ等
しくすることができるため、この熱膨張によって、半導
体チップと基板との間において応力がほとんど発生しな
いようにすることができる。
の熱伝導性粒子が、異方性導電接着剤の熱抵抗を小さく
する。また、異方性導電接着剤中の導電性粒子が半導体
チップの電極と配線用導電体層との間の電気的接続をす
る。このとき、異方性導電接着剤中の熱伝導性粒子の径
が導電性粒子の径よりも小さいので、熱伝導性粒子の存
在が、導電性粒子による半導体チップの電極と配線用導
電体層との間の電気的接続の妨げにならない。更に、上
記第2の構成によって、上述の第1の構成と同様に異方
性導電接着剤中の熱伝導性粒子が、異方性導電接着剤の
熱抵抗を小さくするとともに、基板と半導体チップの熱
膨張係数をほぼ等しくしているので、半導体チップの発
熱による半導体チップの熱膨張と基板の熱膨張をほぼ等
しくすることができるため、この熱膨張によって、半導
体チップと基板との間において応力がほとんど発生しな
いようにすることができる。
【0006】
【実施例】次に、本発明の一実施例を図面を参照して説
明する。図1は本発明の一実施例の断面構造を示し、図
2はこの一実施例の平面を示し、図3は図2のA−A断
面構造を示す。図1〜図3において、ヒートシンクを兼
ねた窒化アルミニウム(AlN)基板11の上に配線用
導電体層12a〜12dが固定されている。この窒化ア
ルミニウム基板11の熱膨張係数は、パワー半導体チッ
プ20の熱膨張係数にほぼ等しい。パワー半導体チップ
20には、パワートランジスタが組み込まれているの
で、このパワートランジスタのエミッタ電極22、ベー
ス電極23及びコレクタ電極24が形成されている。こ
のうち、エミッタ電極22及びベース電極23が形成さ
れている側の面21が配線用導電体層12b、12c及
び基板11に異方性導電接着剤40で接着されている。
コレクタ電極24は、アルミニウムボンディングワイヤ
13によって配線用導電体層12aに接続されている。
また、制御用ICチップ30の電極32、33等が形成
された面31が異方性導電接着剤40によって配線用導
電体層12c、12d及び基板11に接着されている。
異方性導電接着剤40は、バインダー41中に導電性粒
子42及び熱伝導性粒子43を混在させたものである。
このうち、熱伝導性粒子43の径は導電性粒子42の径
よりも小さく形成されている。このため、導電性粒子4
2の径は10〜20μm、熱伝導性粒子43の径は10
μm未満である。また、熱伝導性粒子43の材質はAl
Nであり、導電性粒子42の材質は金属である。更に、
異方性導電接着剤40中には、熱伝導性粒子43が導電
性粒子42よりも多く含まれている。なお、バインダー
41の材質はポリマー等である。
明する。図1は本発明の一実施例の断面構造を示し、図
2はこの一実施例の平面を示し、図3は図2のA−A断
面構造を示す。図1〜図3において、ヒートシンクを兼
ねた窒化アルミニウム(AlN)基板11の上に配線用
導電体層12a〜12dが固定されている。この窒化ア
ルミニウム基板11の熱膨張係数は、パワー半導体チッ
プ20の熱膨張係数にほぼ等しい。パワー半導体チップ
20には、パワートランジスタが組み込まれているの
で、このパワートランジスタのエミッタ電極22、ベー
ス電極23及びコレクタ電極24が形成されている。こ
のうち、エミッタ電極22及びベース電極23が形成さ
れている側の面21が配線用導電体層12b、12c及
び基板11に異方性導電接着剤40で接着されている。
コレクタ電極24は、アルミニウムボンディングワイヤ
13によって配線用導電体層12aに接続されている。
また、制御用ICチップ30の電極32、33等が形成
された面31が異方性導電接着剤40によって配線用導
電体層12c、12d及び基板11に接着されている。
異方性導電接着剤40は、バインダー41中に導電性粒
子42及び熱伝導性粒子43を混在させたものである。
このうち、熱伝導性粒子43の径は導電性粒子42の径
よりも小さく形成されている。このため、導電性粒子4
2の径は10〜20μm、熱伝導性粒子43の径は10
μm未満である。また、熱伝導性粒子43の材質はAl
Nであり、導電性粒子42の材質は金属である。更に、
異方性導電接着剤40中には、熱伝導性粒子43が導電
性粒子42よりも多く含まれている。なお、バインダー
41の材質はポリマー等である。
【0007】以上の構成によって、本実施例において
は、図1に示すように、導電性粒子42が図示横方向に
一列に並んでいるが、導電性粒子42相互間に隙間が生
じるため、異方性導電接着剤40は、図示縦方向に導電
性を有し、図示横方向には導電性を有しない。また、熱
伝導性粒子43は、その径が導電性粒子42の径よりも
小さいので、導電性粒子42の間に入り込むように分散
されることになる。このため、熱伝導の異方性は生じな
い。なお、本実施例においては、異方性導電接着剤40
の熱伝導の異方性がない方が、パワー半導体チップ20
で発生した熱を異方性導電接着剤40を通じて基板11
へ放熱しやすくなる。なお、図1において、異方性導電
接着剤40は、基板11のうちパワー半導体チップ20
の図示下方に相当する部分の全面に塗布されているが、
異方性導電接着剤40の塗布範囲は、配線用導電体層1
2b、12cのある部分のみでもよい。また、制御用I
Cチップ30と基板11との接着においても、上述のパ
ワー半導体チップ20と基板11との接着と同様の効果
がある。更に、基板11とパワー半導体チップ20の熱
膨張係数をほぼ等しくしているので、パワー半導体チッ
プ20の発熱によるパワー半導体チップ20の熱膨張と
基板11の熱膨張をほぼ等しくすることができるため、
この熱膨張によって、半導体チップ20と基板11との
間において応力がほとんど発生しない。なお、上述の本
実施例において、窒化アルミニウム(AlN)の代わり
に酸化ベリリウム(BeO)を用いることもできる。
は、図1に示すように、導電性粒子42が図示横方向に
一列に並んでいるが、導電性粒子42相互間に隙間が生
じるため、異方性導電接着剤40は、図示縦方向に導電
性を有し、図示横方向には導電性を有しない。また、熱
伝導性粒子43は、その径が導電性粒子42の径よりも
小さいので、導電性粒子42の間に入り込むように分散
されることになる。このため、熱伝導の異方性は生じな
い。なお、本実施例においては、異方性導電接着剤40
の熱伝導の異方性がない方が、パワー半導体チップ20
で発生した熱を異方性導電接着剤40を通じて基板11
へ放熱しやすくなる。なお、図1において、異方性導電
接着剤40は、基板11のうちパワー半導体チップ20
の図示下方に相当する部分の全面に塗布されているが、
異方性導電接着剤40の塗布範囲は、配線用導電体層1
2b、12cのある部分のみでもよい。また、制御用I
Cチップ30と基板11との接着においても、上述のパ
ワー半導体チップ20と基板11との接着と同様の効果
がある。更に、基板11とパワー半導体チップ20の熱
膨張係数をほぼ等しくしているので、パワー半導体チッ
プ20の発熱によるパワー半導体チップ20の熱膨張と
基板11の熱膨張をほぼ等しくすることができるため、
この熱膨張によって、半導体チップ20と基板11との
間において応力がほとんど発生しない。なお、上述の本
実施例において、窒化アルミニウム(AlN)の代わり
に酸化ベリリウム(BeO)を用いることもできる。
【0008】
【発明の効果】以上詳細に説明したように、本発明の半
導体装置によれば、半導体チップと基板上の配線用導電
体層及び前記基板との接着に異方性導電接着剤を使用し
た半導体装置の放熱特性を著しく向上させることができ
る。このため、半導体チップの許容電力損失を大きくす
ることができる。更に、基板と半導体チップの熱膨張係
数をほぼ等しくすることによって熱膨張による応力の発
生を防ぐことができるので、この応力による半導体装置
の劣化を防ぐことができる。
導体装置によれば、半導体チップと基板上の配線用導電
体層及び前記基板との接着に異方性導電接着剤を使用し
た半導体装置の放熱特性を著しく向上させることができ
る。このため、半導体チップの許容電力損失を大きくす
ることができる。更に、基板と半導体チップの熱膨張係
数をほぼ等しくすることによって熱膨張による応力の発
生を防ぐことができるので、この応力による半導体装置
の劣化を防ぐことができる。
【図1】本発明の一実施例の断面図である。
【図2】本発明の一実施例の平面図である。
【図3】図2のA−A断面図である。
【図4】従来例の断面図である。
11 基板 12a〜12d 配線用導電体層 20 パワー半導体チップ 21 パワー半導体チップの面 22 エミッタ電極 23 ベース電極 40 異方性導電接着剤 42 導電性粒子 43 熱伝導性粒子
Claims (2)
- 【請求項1】 半導体チップの電極が形成された面を基
板上に固定された配線用導電体層及び前記基板に導電性
接着剤で接着する半導体装置において、 前記導電性接着剤を導電性粒子及びこの導電性粒子より
も小径の熱伝導性粒子を有する異方性導電接着剤とした
ことを特徴とする半導体装置。 - 【請求項2】 半導体チップの電極が形成された面を基
板上に固定された配線用導電体層及び前記基板に導電性
接着剤で接着する半導体装置において、 前記導電性接着剤を導電性粒子及びこの導電性粒子より
も小径の熱伝導性粒子を有する異方性導電接着剤とし、
前記基板の熱膨張係数と前記半導体チップの熱膨張係数
とをほぼ等しくしたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21056993A JPH0766239A (ja) | 1993-08-25 | 1993-08-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21056993A JPH0766239A (ja) | 1993-08-25 | 1993-08-25 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0766239A true JPH0766239A (ja) | 1995-03-10 |
Family
ID=16591495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21056993A Pending JPH0766239A (ja) | 1993-08-25 | 1993-08-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0766239A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006148105A (ja) * | 2004-11-15 | 2006-06-08 | Samsung Electronics Co Ltd | 半導体モジュール及びその製造方法 |
JP2009289729A (ja) * | 2008-04-28 | 2009-12-10 | Hitachi Chem Co Ltd | 異方導電フィルム |
-
1993
- 1993-08-25 JP JP21056993A patent/JPH0766239A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006148105A (ja) * | 2004-11-15 | 2006-06-08 | Samsung Electronics Co Ltd | 半導体モジュール及びその製造方法 |
JP2009289729A (ja) * | 2008-04-28 | 2009-12-10 | Hitachi Chem Co Ltd | 異方導電フィルム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7501700B2 (en) | Semiconductor power module having an electrically insulating heat sink and method of manufacturing the same | |
JP2004047883A (ja) | 電力半導体装置 | |
US4314270A (en) | Hybrid thick film integrated circuit heat dissipating and grounding assembly | |
JP3216305B2 (ja) | 半導体装置 | |
JPH0766239A (ja) | 半導体装置 | |
JPH0645504A (ja) | 半導体装置 | |
JP3522975B2 (ja) | 半導体装置 | |
JP3502511B2 (ja) | 半導体装置 | |
JPS60136348A (ja) | 半導体装置 | |
JPH0834273B2 (ja) | 発熱体の放熱構造 | |
JPH0613487A (ja) | マルチチップモジュール | |
WO2023120185A1 (ja) | 半導体装置 | |
JP2531125B2 (ja) | Icチップキャリアモジュ―ル | |
JP3127149B2 (ja) | 半導体装置 | |
JP3460930B2 (ja) | 電子回路パッケージ | |
JPS5835956A (ja) | 混成集積回路装置 | |
JP2800605B2 (ja) | 半導体装置 | |
JPH06196587A (ja) | 半導体装置 | |
JPS59224149A (ja) | 発熱電子素子の取付構造 | |
JP2583507B2 (ja) | 半導体実装回路装置 | |
JPS60206673A (ja) | サ−マルヘツド | |
JP2892687B2 (ja) | 半導体素子用パツケージ | |
JPH0786469A (ja) | 電子部品 | |
JP2001217361A (ja) | 放熱材及びそれを用いた半導体装置及び電子装置 | |
KR20220135054A (ko) | 양면 냉각 파워 모듈 패키지 |