JPH0766071A - Capacitor and semiconductor device having it - Google Patents
Capacitor and semiconductor device having itInfo
- Publication number
- JPH0766071A JPH0766071A JP5212779A JP21277993A JPH0766071A JP H0766071 A JPH0766071 A JP H0766071A JP 5212779 A JP5212779 A JP 5212779A JP 21277993 A JP21277993 A JP 21277993A JP H0766071 A JPH0766071 A JP H0766071A
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- capacitor
- thin film
- temperature
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 81
- 239000004065 semiconductor Substances 0.000 title claims description 83
- 239000013078 crystal Substances 0.000 claims abstract description 117
- 239000000463 material Substances 0.000 claims abstract description 86
- 150000001875 compounds Chemical class 0.000 claims abstract description 12
- 229910021645 metal ion Inorganic materials 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 74
- 239000010409 thin film Substances 0.000 claims description 74
- 239000000758 substrate Substances 0.000 claims description 40
- 239000013590 bulk material Substances 0.000 claims description 26
- 239000010410 layer Substances 0.000 claims description 26
- 239000011247 coating layer Substances 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 4
- 230000008859 change Effects 0.000 abstract description 56
- 239000000919 ceramic Substances 0.000 abstract description 34
- 239000000843 powder Substances 0.000 abstract description 13
- 239000002994 raw material Substances 0.000 abstract description 9
- 230000015572 biosynthetic process Effects 0.000 abstract description 8
- 239000000126 substance Substances 0.000 abstract description 7
- 238000003786 synthesis reaction Methods 0.000 abstract description 4
- BVKZGUZCCUSVTD-UHFFFAOYSA-L Carbonate Chemical compound [O-]C([O-])=O BVKZGUZCCUSVTD-UHFFFAOYSA-L 0.000 abstract description 2
- 239000011230 binding agent Substances 0.000 abstract description 2
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 239000012071 phase Substances 0.000 description 26
- 238000000034 method Methods 0.000 description 20
- 239000003985 ceramic capacitor Substances 0.000 description 15
- 230000007423 decrease Effects 0.000 description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 7
- 239000002245 particle Substances 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 238000005245 sintering Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000002194 synthesizing effect Effects 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000000654 additive Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 3
- 229910002113 barium titanate Inorganic materials 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 150000002222 fluorine compounds Chemical class 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910003310 Ni-Al Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- 150000004649 carbonic acid derivatives Chemical class 0.000 description 2
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000006104 solid solution Substances 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910016036 BaF 2 Inorganic materials 0.000 description 1
- 229910001369 Brass Inorganic materials 0.000 description 1
- -1 CaTiO 3 Chemical class 0.000 description 1
- 150000004703 alkoxides Chemical class 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000010951 brass Substances 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000003301 hydrolyzing effect Effects 0.000 description 1
- 238000001027 hydrothermal synthesis Methods 0.000 description 1
- 230000005865 ionizing radiation Effects 0.000 description 1
- ODNHQUQWHMGWGT-UHFFFAOYSA-N iridium;oxotin Chemical compound [Ir].[Sn]=O ODNHQUQWHMGWGT-UHFFFAOYSA-N 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000634 powder X-ray diffraction Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000001308 synthesis method Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052716 thallium Inorganic materials 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Ceramic Capacitors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はセラミックコンデンサお
よび半導体集積回路などに用いられる薄膜コンデンサな
どのコンデンサの構造に関する。さらに詳しくは、誘電
率の大きい強誘電体材料を使用したコンデンサで、結晶
粒径を小さくして温度変化に対して誘電率の変動を小さ
くしたコンデンサおよびそのコンデンサを使用した半導
体素子に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the structure of capacitors such as ceramic capacitors and thin film capacitors used in semiconductor integrated circuits. More specifically, the present invention relates to a capacitor using a ferroelectric material having a large dielectric constant, in which the crystal grain size is reduced to reduce fluctuations in the dielectric constant with respect to temperature changes, and to a semiconductor device using the capacitor.
【０００２】ここに結晶粒径とは、薄膜中結晶粒の膜厚
方向の大きさを意味し、それと垂直方向の結晶粒の大き
さではない。塊状の結晶粒よりなる薄膜では両者はほぼ
同一の値となるが、柱状構造あるいは繊維状構造の薄膜
においては結晶粒は膜厚方向に細長い形状となり両者は
異なる値となる。Here, the crystal grain size means the size of the crystal grains in the thin film in the film thickness direction, not the size of the crystal grains in the direction perpendicular thereto. In a thin film made of massive crystal grains, the two values are almost the same, but in a thin film having a columnar structure or a fibrous structure, the crystal grains are elongated in the film thickness direction, and the two have different values.
【０００３】[0003]
【従来の技術】図８は従来のセラミックコンデンサの断
面説明図である。図８（ａ）において11はたとえば強誘
電体セラミックスなどからなる誘電体層、12ａ、12ｂは
電極、13ａ、13ｂはリード線、14は絶縁被覆層、図８
（ｂ）はセラミックスの部分拡大図で結晶粒を示してい
る。強誘電体セラミックスはＴｉＯ2、ＢａＣＯ3などの
酸化物、炭酸塩などの原料を造粒し、焼結することによ
り作製される。焼結により合成されたセラミックスの結
晶粒径は通常１μｍ以上であり、焼結条件により１μｍ
から１ｍｍの値になっている。2. Description of the Related Art FIG. 8 is a cross sectional view showing a conventional ceramic capacitor. 8A, 11 is a dielectric layer made of, for example, ferroelectric ceramics, 12a and 12b are electrodes, 13a and 13b are lead wires, 14 is an insulating coating layer, and FIG.
(B) is a partially enlarged view of the ceramic showing crystal grains. Ferroelectric ceramics are produced by granulating raw materials such as oxides and carbonates such as TiO 2 and BaCO 3 and sintering them. The crystal grain size of ceramics synthesized by sintering is usually 1 μm or more, and 1 μm depending on the sintering conditions.
To 1 mm.
【０００４】コンデンサの容量Ｃは、電極12ａ、12ｂの
面積Ｓと誘電体層11の比誘電率εrおよびその膜厚ｔに
より、 Ｃ＝εrεoＳ／ｔ と表現できる。ここで、εoは真空の誘電率である。The capacitance C of the capacitor can be expressed as C = ε r ε o S / t by the area S of the electrodes 12a and 12b, the relative permittivity ε r of the dielectric layer 11 and its film thickness t. Here, ε o is the dielectric constant of vacuum.
【０００５】このような強誘電体セラミックスの誘電率
は非常に大きく、誘電率が小さい材料を用いたコンデン
サよりも、電極面積が小さく小型のものや、同じ電極面
積では厚い誘電体を用いることで耐圧が向上するという
利点がある。しかし強誘電体の性質として誘電率がキュ
リー温度で極大となるために、温度による誘電率の変化
が大きいという欠点を有する。The dielectric constant of such a ferroelectric ceramic is very large, and it is possible to use a capacitor having a small electrode area and a small size, or a thick dielectric having the same electrode area as compared with a capacitor using a material having a small dielectric constant. There is an advantage that the breakdown voltage is improved. However, since the dielectric constant has a maximum dielectric constant at the Curie temperature, it has a drawback that the change in the dielectric constant with temperature is large.
【０００６】従来のセラミックコンデンサではその誘電
率の大きさおよびその温度変化は、単結晶の値とほぼ同
等の値をしめす。チタン酸バリウムの結晶はその粒径が
１μｍ程度に小さくされたときに誘電率が大きくなるこ
とが、ジャーナル オブ アプライド フィジックス
（J.Appl.Phys.）58巻、第４号、1617頁、1985年に報告
されている。この報告によれば結晶粒径を0.5μｍまで
小さくしたばあいには誘電率の大きさは変化するが、誘
電率の温度依存性については100℃の温度範囲で200％か
ら500％ほど変化しており、温度特性の改善が認められ
ない。In the conventional ceramic capacitor, the magnitude of its permittivity and its temperature change are almost the same as those of a single crystal. The crystal of barium titanate has a large dielectric constant when the grain size is reduced to about 1 μm. Journal of Applied Physics (J.Appl.Phys.) Volume 58, No. 4, page 1617, 1985 Has been reported to. According to this report, when the crystal grain size is reduced to 0.5 μm, the magnitude of the dielectric constant changes, but the temperature dependence of the dielectric constant changes from 200% to 500% in the temperature range of 100 ° C. The temperature characteristics are not improved.
【０００７】通常のセラミックス合成法は、酸化物また
は炭酸塩の原料を混合して仮焼する。この仮焼物をボー
ルミルなどで粉砕および造粒した原料を、鋳型にいれて
プレス成形し、本焼成する。この製法によるセラミック
スは通常数μｍから数十μｍの粒径を有するが、気孔率
が大きく、緻密なセラミックスを合成するにはＣＩＰ法
（Cold Isostatic Press）またはＨＰ法（Hot Press）
を用いる。これらの製法では気孔率が小さく緻密なセラ
ミックスがえられるが、このセラミックスの粒径は１μ
ｍ程度となる。In the usual ceramics synthesis method, raw materials of oxide or carbonate are mixed and calcined. A raw material obtained by crushing and granulating the calcined product with a ball mill or the like is put into a mold, press-molded, and then main-baked. Ceramics produced by this method usually have a particle size of several μm to several tens of μm, but have a large porosity, and for synthesizing dense ceramics, the CIP method (Cold Isostatic Press) or HP method (Hot Press)
To use. Although these methods produce dense ceramics with small porosity, the grain size of this ceramic is 1μ.
It will be about m.
【０００８】ＢａＴｉＯ3はペロブスカイト型結晶構造
をもつ強誘電体であり、130℃のキュリー温度以上の常
誘電相では立方晶、キュリー温度以下では正方晶の強誘
電相となり、比誘電率はキュリー温度で10000以上の極
大値をとる。室温においては比誘電率は2000程度であ
る。BaTiO 3 is a ferroelectric substance having a perovskite type crystal structure, and becomes a cubic ferroelectric phase at a paraelectric phase above the Curie temperature of 130 ° C. and a tetragonal phase below the Curie temperature, and its relative dielectric constant is the Curie temperature. Takes a maximum value of 10,000 or more. The dielectric constant is about 2000 at room temperature.
【０００９】アルト（Ａｒｌｔ）らはＢａＴｉＯ3をＣ
ＩＰ法とＨＰ法を組み合わせて合成し結晶粒径が最小0.
28μｍのセラミックスを合成し、これらの誘電率を報告
している（前述のジャーナル オブ アプライド フィ
ジックス（J.Appl.Phys.）５８巻、第４号、１６１７
頁、1985年参照）。結晶粒径10μｍ以上のセラミックス
の比誘電率は室温において2000程度であるが１μｍでは
5000程度に増加し、１μｍ以下では粒径の減少とともに
誘電率が低下する。またキュリー温度が数度シフトする
ことが報告されている。最小粒径（0.28μｍ）のセラミ
ックスの室温での比誘電率は2400であり、-50℃〜125℃
では25％程度の温度変化が存在する。Arlt et al. Used BaTiO 3 as C
Synthesized by combining the IP method and HP method, and the crystal grain size is at least 0.
28 μm ceramics were synthesized and their dielectric constants were reported (Journal of Applied Physics (J.Appl.Phys.) Vol. 58, No. 4, 1617).
Page, 1985). The relative permittivity of ceramics with a grain size of 10 μm or more is about 2000 at room temperature, but at 1 μm
If it is less than 1 μm, the dielectric constant decreases as the particle size decreases. It is also reported that the Curie temperature shifts by several degrees. The dielectric constant at room temperature of ceramics with the smallest particle size (0.28 μm) is 2400, -50 ℃ to 125 ℃
There is a temperature change of about 25%.
【００１０】内野らは水熱合成法によりＢａＴｉＯ3の
微粉を合成し、粉末Ｘ線回折により結晶構造の温度変化
を調べた（ジャーナル オブ アメリカン セラミック
ソサイアティ（J.Am.Ceram.Soc.）72巻、第８号、155
5頁、1989年参照）。粒径0.12μｍから１μｍの微粉で
は立方晶と正方晶の相転移温度は粒径に依存し、次式の
ように変化することが報告されている。Uchino et al. Synthesized fine powder of BaTiO 3 by hydrothermal method and investigated the temperature change of the crystal structure by powder X-ray diffraction (Journal of American Ceramic Society (J. Am. Ceram. Soc.), Vol. 72). , Issue 8, 155
See page 5, 1989). It has been reported that the phase transition temperature of cubic crystal and tetragonal crystal depends on the grain size in the case of fine powder having a grain size of 0.12 μm to 1 μm and changes as shown in the following equation.
【００１１】[0011]
【数３】 ただしＴcはキュリー温度、Ｄは結晶粒径（ｎｍ）であ
る。[Equation 3] However, T c is the Curie temperature, and D is the crystal grain size (nm).
【００１２】石川らはＰｂＴｉＯ3の微粉についてキュ
リー温度の低下を報告しており（フィジカル レビュー
ビー（Phys.Rev.B）37巻、第10号、5852頁、1988年参
照）、そのキュリー温度は次式で表される。Ishikawa et al. Have reported a decrease in the Curie temperature of PbTiO 3 fine powder (see Physical Review B (Phys. Rev. B) Vol. 37, No. 10, page 5852, 1988). It is expressed by the following equation.
【００１３】[0013]
【数４】 ＢａＴｉＯ3セラミックスにおいての結晶粒径が小さい
ものは、その誘電率の温度変化はちいさくなることが知
られているが、その最小温度変化率は100℃の温度範囲
で25％程度あり、コンデンサの特性としては従来の温度
特性改善法以上には温度変化率が改善されていない。[Equation 4] It is known that the BaTiO 3 ceramics having a small crystal grain size have a small temperature change in the dielectric constant, but the minimum temperature change rate is about 25% in the temperature range of 100 ° C. As a result, the temperature change rate is not improved more than the conventional temperature characteristic improvement method.
【００１４】一方、キュリー温度が粒径に依存する現象
が微粉では報告されており、その低下量は材料により異
なる。またセラミックスではキュリー温度の変化はわず
かである。On the other hand, a phenomenon in which the Curie temperature depends on the particle size has been reported for fine powders, and the amount of decrease depends on the material. In the case of ceramics, the Curie temperature changes only slightly.
【００１５】このような欠点を克服するため、強誘電体
セラミックスでは主成分の強誘電体化合物に種々の酸化
物やフッ化物たとえばＭｇＺｒＯ3、ＢａＦ2などを添加
し、誘電率の温度変化を小さくする手法がとられてき
た。また主成分の化合物と他の成分たとえばＣａＴｉＯ
3、ＭｇＳｎＯ3、ＮｉＳｎＯ3などの固溶体を用いるこ
とで温度変化の小さいセラミックコンデンサをうること
ができる。しかしこれらの手法では、誘電率の温度変化
による誤差をおさえることができず、100℃の温度範囲
においてコンデンサの精度を±20％以下にすることが困
難である。In order to overcome such drawbacks, in ferroelectric ceramics, various oxides and fluorides such as MgZrO 3 and BaF 2 are added to the ferroelectric compound as a main component to reduce the temperature change of the dielectric constant. The method of doing has been taken. In addition, the main component compound and other components such as CaTiO
3, it is possible to sell a small ceramic capacitor having a temperature change by using a solid solution such as MgSnO 3, NiSnO 3. However, these methods cannot suppress the error due to the temperature change of the dielectric constant, and it is difficult to keep the accuracy of the capacitor within ± 20% in the temperature range of 100 ° C.
【００１６】一方、半導体基板に設けられたトランジス
タとコンデンサとからなるメモリセルが形成される半導
体素子がある。図９は、その一例のメモリ素子（ＤＲＡ
Ｍ）の１セル部分の断面説明図であり、16はシリコン基
板、17ａはトランジスタのソース領域、17ｂはトランジ
スタのドレイン領域、17ｃはトランジスタのゲート領域
であり、17ａ、17ｂ、17ｃでトランジスタ17が構成され
ている。18はビット線、19ａはソース領域17ａとビット
線18とを接続する埋込みプラグ、19ｂはドレイン領域17
ｂとコンデンサ下部電極21ｂをつなぐ埋込みプラグ、20
は絶縁膜、21ｃは誘電体膜としてのチタン酸ストロンチ
ウム薄膜、21ａは上部電極で、上部電極21ａ、下部電極
21ｂおよび誘電体膜21ｃからでコンデンサ21が形成され
ている。On the other hand, there is a semiconductor element in which a memory cell including a transistor and a capacitor provided on a semiconductor substrate is formed. FIG. 9 shows an example of the memory device (DRA
16 is a silicon substrate, 16a is a transistor source region, 17b is a transistor drain region, 17c is a transistor gate region, and 17a, 17b, and 17c are transistor 17 regions. It is configured. 18 is a bit line, 19a is a buried plug connecting the source region 17a and the bit line 18, and 19b is a drain region 17.
embedded plug that connects b to the capacitor lower electrode 21b, 20
Is an insulating film, 21c is a strontium titanate thin film as a dielectric film, 21a is an upper electrode, an upper electrode 21a and a lower electrode.
A capacitor 21 is formed from 21b and the dielectric film 21c.
【００１７】つぎに、動作について説明する。図９に示
した素子は、半導体集積回路に用いられるもので、その
ばあい、同一基板上に形成されたトランジスタなどによ
り制御された信号電荷を薄膜コンデンサ下部電極21ｂに
蓄積することによって情報の記憶が行われる。蓄積され
る電荷量Ｑは、コンデンサの電極面積Ｓと誘電体膜21ｃ
の比誘電率εrおよびその膜厚ｔにより、 Ｑ＝εrεoＳＶc／ｔ と表現できる。ここで、εoは真空の誘電率、Ｖcはコン
デンサに印加される電圧である。この蓄積電荷量Ｑは、
外部からの擾乱、とくに、ソフトエラーと呼ばれる電離
放射線によって発生する過剰電荷による誤記憶を引き起
こさない程度に大きいことが必要である。Next, the operation will be described. The element shown in FIG. 9 is used in a semiconductor integrated circuit, in which case the signal charge controlled by a transistor or the like formed on the same substrate is stored in the thin film capacitor lower electrode 21b to store information. Is done. The accumulated charge amount Q depends on the capacitor electrode area S and the dielectric film 21c.
It can be expressed as Q = ε r ε o SV c / t by the relative permittivity ε r and the film thickness t. Here, ε o is the dielectric constant of vacuum, and V c is the voltage applied to the capacitor. This accumulated charge amount Q is
It is necessary to be large enough not to cause erroneous memory due to external disturbances, in particular, soft errors called excess charges generated by ionizing radiation.
【００１８】集積度の低い半導体素子においては、誘電
体膜として、シリコンを熱酸化した酸化シリコン膜やＣ
ＶＤによって形成されるチッ化シリコン膜が用いられて
いた。集積化が進むにつれて、コンデンサ電極面積Ｓは
減少するため、上述した酸化シリコン膜やチッ化シリコ
ン膜では、ソフトエラーを引き起こさないだけの蓄積電
荷をうることが出来なくなった。そこで、新たに、誘電
体膜として、酸化タンタルやチタン酸ストロンチウムな
どの常誘電体や、チタン酸ジルコン酸鉛（ＰＺＴ）、お
よび、チタン酸バリウムなどの強誘電体の誘電率が高い
材料を用いることが考えられている。たとえば、チタン
酸バリウムおよびＰＺＴは1000以上の高い比誘電率を示
し、かつ、それぞれ酸素欠陥が生じないように成膜する
ことで高い絶縁性がえられることが知られている。In a semiconductor device having a low degree of integration, a silicon oxide film obtained by thermally oxidizing silicon or C is used as a dielectric film.
A silicon nitride film formed by VD has been used. As the integration progresses, the capacitor electrode area S decreases, so that the silicon oxide film or the silicon nitride film described above cannot obtain the accumulated charges enough to cause no soft error. Therefore, a material having a high dielectric constant such as a paraelectric material such as tantalum oxide or strontium titanate, a lead zirconate titanate (PZT), or a ferroelectric material such as barium titanate is newly used as the dielectric film. Is being considered. For example, it is known that barium titanate and PZT have a high relative dielectric constant of 1000 or more, and high insulating properties can be obtained by forming films so that oxygen defects do not occur.
【００１９】酸化物強誘電体の薄膜は、通常、スパッタ
リング法やＣＶＤ法で形成される。このばあい、酸素欠
陥によるリーク電流の増加を防ぐために、500〜700℃程
度の高温、酸化雰囲気中で成膜されることが多い。ま
た、成膜後、酸素雰囲気中で高温アニールが施され、リ
ーク電流の低減や絶縁耐圧の増加が図られることもあ
る。また、これらの酸化物を用いた薄膜コンデンサの下
部電極材料としては、耐酸化性の高い白金などが用いら
れている。The oxide ferroelectric thin film is usually formed by a sputtering method or a CVD method. In this case, in order to prevent an increase in leak current due to oxygen defects, the film is often formed at a high temperature of about 500 to 700 ° C. in an oxidizing atmosphere. Further, after the film formation, high temperature annealing may be performed in an oxygen atmosphere to reduce the leak current and increase the withstand voltage. Further, platinum or the like having high oxidation resistance is used as a lower electrode material of a thin film capacitor using these oxides.
【００２０】[0020]
【発明が解決しようとする課題】前述のように、ディス
クリートのセラミックコンデンサや半導体メモリに用い
られるコンデンサは一定容量を確保しつつ小型化が要求
され、小さな面積で大きな容量をうるため、誘電体膜と
して強誘電体材料の使用が検討されている。そして強誘
電体材料であるＢａＴｉＯ3の微粉について結晶粒径と
比誘電率やキュリー温度の関係が調べられている。しか
し、結晶粒径が１μｍ以下では比誘電率が小さくなり、
粒径を小さくするという研究はなされておらず、最小粒
径0.28μｍで比誘電率が2400、−50℃〜125℃で比誘電
率の変化が25％程度になることが報告されているのみで
ある。As described above, a discrete ceramic capacitor or a capacitor used in a semiconductor memory is required to be downsized while ensuring a certain capacity, and a large capacity can be obtained in a small area. For this reason, the use of ferroelectric materials is being considered. The relationship between the crystal grain size and the relative dielectric constant or Curie temperature of fine powder of BaTiO 3 which is a ferroelectric material has been investigated. However, when the crystal grain size is 1 μm or less, the relative dielectric constant becomes small,
No research has been done to reduce the grain size, only a minimum grain size of 0.28 μm and a relative permittivity of 2400, and a change of about 25% at −50 ° C to 125 ° C was reported. Is.
【００２１】また結晶粒度とキュリー温度との関係はＰ
ｂＴｉＯ3やＢａＴｉＯ3の微紛で報告されているが、微
粉であるため、結晶粒径は120ｎｍ以上であり、しかも
強誘電体材料を使用した薄膜についてのコンデンサの使
用時の温度とキュリー温度さらには結晶粒径との関係な
どについては何ら報告されていない。The relationship between the grain size and the Curie temperature is P
Although reported in fine powders of bTiO 3 and BaTiO 3 , since it is a fine powder, the crystal grain size is 120 nm or more, and the temperature and Curie temperature during use of the capacitor for thin films using ferroelectric materials Has not been reported on the relationship with the crystal grain size.
【００２２】そのため、強誘電体材料を使用したセラミ
ックコンデンサは種々の酸化物やフッ化物を添加してコ
ンデンサの使用時の周囲温度−20℃〜80℃の範囲での比
誘電率の変化が小さくなるようにし、20％程度の変化に
抑まるようにして製造されている。しかしそれ以上の温
度による変化率を制御することができず、さらなる高精
度の電子部品としては強誘電体材料を使用したセラミッ
クコンデンサは適さないという問題がある。Therefore, in a ceramic capacitor using a ferroelectric material, various oxides and fluorides are added, and the change in the relative dielectric constant in the ambient temperature range of −20 ° C. to 80 ° C. during use of the capacitor is small. It is manufactured so that the change is suppressed by about 20%. However, there is a problem in that the rate of change due to temperature cannot be controlled further, and a ceramic capacitor using a ferroelectric material is not suitable as an electronic component with higher precision.
【００２３】また、強誘電体薄膜をメモリ素子（ＤＲＡ
Ｍ）のコンデンサとして用いるばあい、前述のように温
度変化に伴う比誘電率の変化によりソフトエラーが発生
し易いという問題のほかに、セラミックコンデンサと同
程度の印加電圧であっても薄膜であるために印加する電
界強度が大きくなり、メモリの書き換え毎に自発分極の
反転が生じる。書き換え回数が多くなると蓄積電荷量の
減少や絶縁特性の劣化が生じる（この現象は疲労と呼ば
れている）ことが報告されている。Further, the ferroelectric thin film is used as a memory element (DRA
When used as a capacitor of M), in addition to the problem that a soft error is likely to occur due to a change in the relative dielectric constant due to a change in temperature as described above, it is a thin film even if the applied voltage is similar to that of a ceramic capacitor. Therefore, the strength of the applied electric field increases, and spontaneous polarization inversion occurs every time the memory is rewritten. It has been reported that as the number of times of rewriting increases, the amount of accumulated charges decreases and the insulation characteristics deteriorate (this phenomenon is called fatigue).
【００２４】強誘電体はキュリー温度より高い温度では
強誘電体としての性質をもたない常誘電相であり、キュ
リー温度以下では強誘電相となり自発分極が生じる。し
たがって半導体素子の使用動作温度において強誘電相と
なる強誘電体は疲労のためＤＲＡＭにおけるコンデンサ
材料として不適当であった。メモリ素子の使用温度は通
常−20℃から80℃であり、メモリ素子内では、トランジ
スタの動作のために温度が上昇し、動作中の半導体素子
の温度は０℃から100℃となる。この温度範囲で、強誘
電体の誘電率は大きく変化し、半導体デバイスの使用温
度範囲において蓄積電荷量の変動が生じ、正常な動作が
できなくなるという問題がある。The ferroelectric substance is a paraelectric phase having no property as a ferroelectric substance at a temperature higher than the Curie temperature, and becomes a ferroelectric phase at a temperature lower than the Curie temperature to cause spontaneous polarization. Therefore, the ferroelectric substance which becomes the ferroelectric phase at the operating temperature of the semiconductor element is not suitable as the capacitor material in the DRAM due to fatigue. The operating temperature of the memory element is usually −20 ° C. to 80 ° C., the temperature rises in the memory element due to the operation of the transistor, and the temperature of the operating semiconductor element becomes 0 ° C. to 100 ° C. In this temperature range, the dielectric constant of the ferroelectric material changes greatly, and the amount of accumulated charges varies in the operating temperature range of the semiconductor device, which causes a problem that normal operation cannot be performed.
【００２５】一方、チタン酸ストロンチウムや酸化タン
タルの常誘電体材料は誘電率が強誘電体材料ほど大きく
なく、蓄積容量を確保するためには膜厚を薄くする必要
があり、膜厚が薄くなると絶縁性が減少するため、高集
積化される半導体素子のコンデンサ用誘電体膜として使
用することに問題がある。そのため、メモリ素子の高集
積化に伴い、64Ｍビット以上のメモリ素子を作るために
は、従来の常誘電体材料では作製することができず、強
誘電体材料の開発が急務となっている。On the other hand, paraelectric materials such as strontium titanate and tantalum oxide do not have as large a dielectric constant as ferroelectric materials, and it is necessary to reduce the film thickness in order to secure storage capacitance. Since the insulating property is reduced, there is a problem in using it as a dielectric film for capacitors of highly integrated semiconductor devices. Therefore, with the high integration of memory devices, conventional paraelectric materials cannot be used to manufacture memory devices of 64 Mbits or more, and development of ferroelectric materials is an urgent task.
【００２６】本発明はこのような問題を解消するために
なされたもので、強誘電体材料を使用して小型で容量変
化の小さいセラミックコンデンサを提供すると共に、強
誘電体材料の薄膜をメモリ用のコンデンサとして用いた
半導体素子において、コンデンサの電極面積が小さく、
絶縁性に優れ、静電容量の温度変化が小さい薄膜コンデ
ンサ構造を有する半導体素子を提供することを目的とす
る。The present invention has been made to solve such a problem, and provides a ceramic capacitor using a ferroelectric material that is small in size and has a small change in capacitance, and uses a thin film of the ferroelectric material for a memory. In the semiconductor element used as the capacitor of, the electrode area of the capacitor is small,
It is an object of the present invention to provide a semiconductor element having a thin film capacitor structure which is excellent in insulation and has a small capacitance temperature change.
【００２７】[0027]
【課題を解決するための手段】本発明者らは強誘電体材
料を誘電体層として使用したコンデンサの100℃程度の
温度変化に対しても容量変化が小さく、また半導体素子
のメモリ用コンデンサとして使用しても疲労が生じない
小型で容量の大きいコンデンサをうるために鋭意検討を
重ねた結果、強誘電体材料の結晶粒度により強誘電特性
を制御できることを見出し、結晶粒径を調製することに
より特性の優れたコンデンサやメモリ用半導体素子がえ
られることを見出し、本発明を完成した。SUMMARY OF THE INVENTION The present inventors have found that the capacitance change of a capacitor using a ferroelectric material as a dielectric layer is small even with a temperature change of about 100 ° C. As a result of intensive studies to obtain a small capacitor with a large capacity that does not cause fatigue even when used, it was found that the ferroelectric characteristics can be controlled by the crystal grain size of the ferroelectric material, and by adjusting the crystal grain size, The present invention has been completed by finding that a semiconductor device for a capacitor or a memory having excellent characteristics can be obtained.
【００２８】すなわち、本発明のコンデンサは、強誘電
体化合物または強誘電体化合物を主成分とする材料から
なる誘電体層と、該誘電体層の両側に設けられた２つの
電極と、前記誘電体層および２つの電極を被覆する絶縁
被覆層と、前記２つの電極から該絶縁被覆層の外側にそ
れぞれ導出される２本のリード線とからなるコンデンサ
であって、前記化合物の多結晶体の平均結晶粒径が150
ｎｍ以下に調製されていることを特徴とする。That is, the capacitor of the present invention comprises a dielectric layer made of a ferroelectric compound or a material containing a ferroelectric compound as a main component, two electrodes provided on both sides of the dielectric layer, and the dielectric layer. What is claimed is: 1. A capacitor comprising a body layer and an insulating coating layer that covers two electrodes, and two lead wires that are respectively led from the two electrodes to the outside of the insulating coating layer. Average grain size is 150
It is characterized in that it is adjusted to be not more than nm.
【００２９】前記誘電体層および２つの電極が基板上に
設けられ、該基板も前記被覆層により覆われていること
が好ましい。It is preferable that the dielectric layer and the two electrodes are provided on a substrate, and the substrate is also covered with the coating layer.
【００３０】また、前記基板が金属材料または良導体か
らなり、前記２つの電極の一方と兼用されていることが
好ましい。Further, it is preferable that the substrate is made of a metal material or a good conductor and also serves as one of the two electrodes.
【００３１】請求項４記載の半導体素子は、半導体基板
に形成されたトランジスタと、該半導体基板に設けら
れ、かつ、前記トランジスタに接続されるコンデンサと
からなる半導体素子であって、前記コンデンサの誘電体
膜が強誘電体材料の薄膜からなり、該強誘電体材料の薄
膜の平均結晶粒径が該薄膜の膜厚より小さく、かつ、15
0ｎｍ以下とされていることを特徴とする。A semiconductor element according to a fourth aspect is a semiconductor element including a transistor formed on a semiconductor substrate and a capacitor provided on the semiconductor substrate and connected to the transistor, wherein a dielectric of the capacitor. The body film is made of a thin film of a ferroelectric material, and the average crystal grain size of the thin film of the ferroelectric material is smaller than the film thickness of the thin film, and 15
It is characterized by being set to 0 nm or less.
【００３２】ここに誘電体膜を構成する強誘電体材料の
薄膜には強誘電体材料に他の通常の誘電体材料などが含
まれるものも含む意味である。The thin film of the ferroelectric material forming the dielectric film is meant to include the ferroelectric material containing other ordinary dielectric materials.
【００３３】また、請求項５記載の半導体素子は、半導
体基板に形成されたトランジスタと、該半導体基板に設
けられ、かつ、前記トランジスタに接続されるコンデン
サとからなる半導体素子であって、前記コンデンサの誘
電体膜が強誘電体材料の薄膜からなり、該強誘電体材料
の薄膜の結晶格子の体積Ｖがバルク材料の体積の値より
も１％以上大きくなるように結晶が調製されていること
を特徴とする。A semiconductor element according to a fifth aspect is a semiconductor element including a transistor formed on a semiconductor substrate and a capacitor provided on the semiconductor substrate and connected to the transistor. The dielectric film is made of a thin film of a ferroelectric material, and the crystal is prepared such that the volume V of the crystal lattice of the thin film of the ferroelectric material is 1% or more larger than the value of the volume of the bulk material. Is characterized by.
【００３４】ここにバルク材料とは、単結晶または結晶
粒径が10μｍ以上の多結晶体の材料をいう。Here, the bulk material means a single crystal material or a polycrystalline material having a crystal grain size of 10 μm or more.
【００３５】さらに、請求項６記載の半導体素子は、半
導体基板に形成されたトランジスタと、該半導体基板に
設けられ、かつ、前記トランジスタに接続されるコンデ
ンサとからなる半導体素子であって、前記コンデンサの
誘電体膜が強誘電体材料の薄膜からなり、該強誘電体材
料がバルク材料で半導体素子の使用温度範囲において強
誘電相をもつ強誘電体材料であり、かつ、薄膜の平均結
晶粒径Ｄがバルク材料のキュリー温度Ｔcおよび半導体
素子の下限使用温度Ｔoに対してFurther, a semiconductor element according to claim 6 is a semiconductor element comprising a transistor formed on a semiconductor substrate and a capacitor provided on the semiconductor substrate and connected to the transistor, wherein the capacitor Of the ferroelectric material is a thin film of a ferroelectric material, the ferroelectric material is a bulk material, is a ferroelectric material having a ferroelectric phase in the operating temperature range of a semiconductor device, and has an average crystal grain size of the thin film. D is the Curie temperature T c of the bulk material and the lower limit operating temperature T o of the semiconductor device
【００３６】[0036]
【数５】 ただしｋ1＝4800ｎｍ℃ であることを特徴とする。[Equation 5] However, it is characterized in that k 1 = 4800 nm ° C.
【００３７】さらに、請求項７記載の半導体素子は、半
導体基板に形成されたトランジスタと、該半導体基板に
設けられ、かつ、前記トランジスタに接続されるコンデ
ンサとからなる半導体素子であって、前記コンデンサの
誘電体膜が強誘電体材料の薄膜からなり、該強誘電体材
料がバルク材料で半導体素子の使用温度範囲において強
誘電相をもつ強誘電体材料であり、かつ、該薄膜の結晶
格子の体積Ｖがバルク材料のキュリー温度Ｔc、半導体
素子の下限使用温度Ｔoおよびバルク材料の結晶格子の
体積Ｖoに対して Ｖ＞Ｖo｛１＋（Ｔc−Ｔo）ｋ2｝ ただしｋ2＝0.0003／℃ であることを特徴とする。Further, the semiconductor element according to claim 7 is a semiconductor element comprising a transistor formed on a semiconductor substrate and a capacitor provided on the semiconductor substrate and connected to the transistor, wherein the capacitor Of the ferroelectric film is a thin film of a ferroelectric material, the ferroelectric material is a bulk material and has a ferroelectric phase in the operating temperature range of the semiconductor element, and the crystal lattice of the thin film is Curie temperature T c, the lower limit use of the semiconductor element temperature T o and V the volume V o of the crystal lattice of the bulk material> V o {1+ (T c -T o) k 2} where k volume V bulk materials 2 = 0.0003 / ° C.
【００３８】さらに、請求項８記載の半導体素子は、半
導体基板に形成されたトランジスタと、該半導体基板に
設けられ、かつ、前記トランジスタに接続されるコンデ
ンサとからなる半導体素子であって、前記コンデンサの
誘電体膜が強誘電体材料の薄膜からなり、該強誘電体材
料がバルク材料で半導体素子の使用温度範囲に強誘電相
をもつ強誘電体材料であり、かつ、該薄膜の膜厚ｔがバ
ルク材料のキュリー温度Ｔcおよび半導体素子の下限使
用温度Ｔoに対してFurther, the semiconductor element according to claim 8 is a semiconductor element comprising a transistor formed on a semiconductor substrate and a capacitor provided on the semiconductor substrate and connected to the transistor, wherein the capacitor Of the ferroelectric material is a thin film of a ferroelectric material, the ferroelectric material is a bulk material and is a ferroelectric material having a ferroelectric phase in the operating temperature range of a semiconductor device, and the thickness t of the thin film is Is the Curie temperature T c of the bulk material and the lower limit operating temperature T o of the semiconductor device
【００３９】[0039]
【数６】 ただしｋ3＝9600ｎｍ℃ であることを特徴とする。[Equation 6] However, it is characterized in that k 3 = 9600 nm ° C.
【００４０】前記強誘電体材料はＢａＴｉＯ3のＢａお
よび／またはＴｉの一部が他の金属イオンで置換された
材料であることが好ましい。The ferroelectric material is preferably a material in which part of Ba and / or Ti of BaTiO 3 is replaced by another metal ion.
【００４１】[0041]
【作用】本発明によれば、メモリ用コンデンサの強誘電
体材料の結晶粒径を150ｎｍ以下に調製しているため、
強誘電体材料のキュリー温度近傍における誘電率の温度
変化が激減し、精度が良好なセラミックコンデンサがえ
られる。According to the present invention, since the crystal grain size of the ferroelectric material of the memory capacitor is adjusted to 150 nm or less,
A change in the dielectric constant with temperature near the Curie temperature of the ferroelectric material is drastically reduced, and a ceramic capacitor with good accuracy can be obtained.
【００４２】また、本発明によれば、メモリ用コンデン
サの強誘電体薄膜の結晶粒径または格子定数を調整して
いるため、誘電率の温度変化が激減し、信頼性の高い半
導体素子がえられる。Further, according to the present invention, since the crystal grain size or the lattice constant of the ferroelectric thin film of the memory capacitor is adjusted, the temperature change of the dielectric constant is drastically reduced, and a highly reliable semiconductor element can be obtained. To be
【００４３】さらに、強誘電体薄膜において、結晶粒径
の減少、格子定数の調整または膜厚の調整により、キュ
リー温度を低下させることにより、強誘電体材料の常誘
電相で動作させることができ、従来のメモリ使用動作温
度域において強誘電相にあるために疲労により使用でき
なかった強誘電体材料を疲労を起させることなく使用で
きる。したがって絶縁性の劣化、蓄積電荷の減少などの
疲労現象がなくなり、小さな面積で誘電率の大きい、薄
膜コンデンサがえられ、高集積化された信頼性の高い半
導体素子がえられる。Further, in the ferroelectric thin film, it is possible to operate in the paraelectric phase of the ferroelectric material by lowering the Curie temperature by decreasing the crystal grain size, adjusting the lattice constant or adjusting the film thickness. The ferroelectric material that cannot be used due to fatigue because it is in the ferroelectric phase in the conventional memory operating temperature range can be used without causing fatigue. Therefore, fatigue phenomena such as deterioration of insulation and reduction of accumulated charges are eliminated, a thin film capacitor with a large dielectric constant can be obtained in a small area, and a highly integrated and highly reliable semiconductor element can be obtained.
【００４４】[0044]
【実施例】つぎに、図面を参照しながら本発明について
説明する。図１は本発明のコンデンサの一実施例を示す
図で、（ａ）はその断面説明図、（ｂ）は結晶粒を示す
図、図２は本発明のコンデンサの他の実施例を示す断面
説明図、図３は本発明のコンデンサのさらに他の実施例
を示す断面説明図、図４は（Ｂａ0.65Ｓｒ0.35）ＴｉＯ
3の結晶粒径に対する比誘電率の温度変化率を示す図、
図５は（Ｂａ0.65Ｓｒ0.35）ＴｉＯ3のばあいの結晶格
子の体積による比誘電率の温度変化率を示す図、図６は
種々の材料の結晶粒径の逆数に対するキュリー温度の変
化量を示す図、図７は種々の材料の結晶粒の体積に対す
るキュリー温度の変化量を示す図である。The present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing an embodiment of a capacitor of the present invention, (a) is a sectional explanatory view thereof, (b) is a diagram showing crystal grains, and FIG. 2 is a sectional view showing another embodiment of the capacitor of the present invention. Explanatory drawing, FIG. 3 is a sectional explanatory view showing still another embodiment of the capacitor of the present invention, and FIG. 4 is (Ba 0.65 Sr 0.35 ) TiO 2.
3 is a diagram showing the temperature change rate of the relative dielectric constant with respect to the crystal grain size of 3 ,
FIG. 5 is a diagram showing the temperature change rate of the relative dielectric constant depending on the volume of the crystal lattice in the case of (Ba 0.65 Sr 0.35 ) TiO 3 , and FIG. 6 is the change amount of the Curie temperature with respect to the reciprocal of the crystal grain size of various materials. FIG. 7 and FIG. 7 are graphs showing changes in Curie temperature with respect to crystal grain volumes of various materials.
【００４５】前述のように本発明者らは強誘電体特性の
改善について鋭意検討を重ねた結果、電子部品の使用さ
れる温度範囲での比誘電率の変化やキュリー温度などの
強誘電体特性が強誘電体層または強誘電体薄膜の結晶粒
径により制御され、とくに平均の結晶粒径を150ｎｍ以
下にすることにより、強誘電体材料の比誘電率の変化が
電子部品の使用される周囲の温度範囲−20℃〜80℃のあ
いだで20％程度以下の変化に抑えることができることを
見出した。また、結晶粒径を小さくすることによりキュ
リー温度を下げることができ、キュリー温度を電子部品
の使用温度範囲より下に下げて強誘電体材料の常誘電相
で使用することにより、誘電率が大きく、しかも温度変
化が小さい、かつ、疲労の生じないメモリ用半導体素子
がえられることを見出したものである。As described above, the inventors of the present invention have made extensive studies as to the improvement of the ferroelectric characteristics, and as a result, the ferroelectric characteristics such as the change of the relative permittivity and the Curie temperature in the temperature range in which the electronic component is used are obtained. Is controlled by the crystal grain size of the ferroelectric layer or the ferroelectric thin film, and especially by setting the average crystal grain size to 150 nm or less, the change in the relative permittivity of the ferroelectric material is affected by the surroundings of electronic parts. It was found that the change can be suppressed to about 20% or less in the temperature range of -20 ° C to 80 ° C. Also, the Curie temperature can be lowered by reducing the crystal grain size, and the Curie temperature can be lowered below the operating temperature range of electronic parts and used in the paraelectric phase of the ferroelectric material, thereby increasing the dielectric constant. Moreover, the inventors have found that a semiconductor element for memory can be obtained in which temperature change is small and fatigue does not occur.
【００４６】ここに強誘電体材料としてはＢａＴｉＯ3
やＰｂＴｉＯ3のほか、ＢａＴｉＯ3の固溶体すなわち、
ＢａＴｉＯ3のＢａまたはＴｉの一部を１種以上の他の
金属イオンで置換したものがとくに優れ、Ｂａの置換イ
オンとしては、たとえばＳｒ、Ｃａ、Ｃｄ、Ｍｇ、
（Ｋ、Ｂｉ）の対、（Ｔｌ、Ｂｉ）の対、（Ｒｂ、Ｂ
ｉ）の対などが用いられ、Ｔｉの置換イオンとしては、
たとえばＺｒ、Ｈｆ、（Ｚｎ、Ｎｂ）の対、（Ｍｇ、Ｎ
ｂ）の対、（Ｃｏ、Ｔａ）の対などが用いられる。ま
た、本発明の誘電体層または誘電体薄膜は強誘電体材料
のみからなるばあいのみならず、絶縁特性、温度による
誘電率の変化抑制などの電気的特性や機械的強度などの
機械的特性を向上させるため、種々の酸化物やフッ化物
などが数モル％程度混入され、強誘電体材料を主成分と
する材料についても同様の効果がえられる。Here, as the ferroelectric material, BaTiO 3 is used.
In addition to PbTiO 3 and PbTiO 3 , a solid solution of BaTiO 3 , that is,
Particularly preferred are those obtained by substituting a part of Ba or Ti of BaTiO 3 with one or more other metal ions, and examples of the substitution ions of Ba include Sr, Ca, Cd, Mg,
(K, Bi) pair, (Tl, Bi) pair, (Rb, B
The pair i) or the like is used, and as the substitution ion of Ti,
For example, Zr, Hf, (Zn, Nb) pair, (Mg, N
A pair of b), a pair of (Co, Ta), and the like are used. Further, the dielectric layer or the dielectric thin film of the present invention is not limited to the case where the dielectric layer or the dielectric thin film is made of only the ferroelectric material, but also the insulating property, the electrical property such as the suppression of the change of the dielectric constant with temperature, and the mechanical property such as the mechanical strength. In order to improve the above, various oxides, fluorides and the like are mixed in about several mol%, and the same effect can be obtained even with a material containing a ferroelectric material as a main component.
【００４７】すなわち、図４に（Ｂａ0.65Ｓｒ0.35）Ｔ
ｉＯ3の平均の結晶粒径に対する周囲温度が−20℃〜80
℃の範囲での比誘電率の温度変化率を示すように、平均
の結晶粒径が200ｎｍ程度では26％程度の変化があるの
に対し、150ｎｍの平均結晶粒径にすることにより温度
変化率を20％程度にすることができ、従来のように添加
物を混入することなく、温度変化率を20％程度にするこ
とができる。さらに平均粒径を小さくし、たとえば20ｎ
ｍ程度にすることにより誘電率の変化率を５％程度に抑
えることができる。なお、結晶粒径を小さくすることに
より、比誘電率は220ｎｍのときの740程度が20ｎｍでは
300程度に下がる。That is, in FIG. 4, (Ba 0.65 Sr 0.35 ) T
Ambient temperature for the average crystal grain size of iO 3 is -20 ° C to 80 ° C.
As shown in the rate of temperature change of the relative permittivity in the range of ℃, while the average crystal grain size is about 200 nm, there is a change of about 26%, whereas the average crystal grain size of 150 nm changes the temperature change rate. Can be set to about 20%, and the temperature change rate can be set to about 20% without mixing an additive as in the conventional case. Further reduce the average particle size to, for example, 20n
By setting it to about m, the rate of change of the dielectric constant can be suppressed to about 5%. By decreasing the crystal grain size, the relative permittivity of about 740 at 220 nm is about 20 nm at 20 nm.
It goes down to around 300.
【００４８】図４に示した関係は（Ｂａ0.65Ｓｒ0.35）
ＴｉＯ3のばあいを示しているが、（ＢａxＳｒ1-x）Ｔ
ｉＯ3のｘが0.5≦ｘ≦0.75の範囲内で同様の傾向を示す
ことを確認した。また、（ＢａxＳｒ1-x）ＴｉＯ3以外
にもＢａＴｉＯ3、ＰＺＴ、ＰＬＺＴでも同様の傾向を
示した。The relationship shown in FIG. 4 is (Ba 0.65 Sr 0.35 ).
Although the case of TiO 3 is shown, (Ba x Sr 1-x ) T
It was confirmed that x of iO 3 showed the same tendency in the range of 0.5 ≦ x ≦ 0.75. In addition to (Ba x Sr 1-x ) TiO 3 , BaTiO 3 , PZT and PLZT showed the same tendency.
【００４９】このような平均結晶粒径が小さい微結晶粒
セラミックスを形成するには、焼結時の条件を700〜110
0℃で短時間行うことによりえられ、また、気相反応蒸
着法（ＣＶＤ法）により行うばあいには、蒸着時の基板
温度を400〜550℃にして成膜することによりえられ、さ
らに、強誘電体化合物の気化する有機金属材料を原料と
して用い、光またはプラズマまたは熱のエネルギーによ
り300〜500℃程度で数秒〜数十分程度にして原料を分解
して酸化物を堆積することによってもえられる。In order to form such fine-grained ceramics having a small average grain size, the sintering condition is 700 to 110.
It can be obtained by performing at 0 ° C for a short time, and when performing by vapor phase reaction vapor deposition method (CVD method), the substrate temperature at the time of vapor deposition is set to 400 to 550 ° C to form a film. By using an organic metal material that vaporizes a ferroelectric compound as a raw material and decomposing the raw material for about several seconds to several tens of minutes at about 300 to 500 ° C by the energy of light, plasma or heat, and depositing an oxide You can get it.
【００５０】また結晶粒の小さい酸化物誘電体薄膜の成
膜法については、通常スパッタリング法やＣＶＤ法で形
成されるが、通常のこれらの形成法で成膜温度を200〜5
00℃の低い成膜温度にすることにより非常に細かい塊状
の結晶粒を有する膜構造をうることができる。また、ア
モルファスで成膜したのちに、500〜700℃で数秒〜数十
分間アニールすることなどによっても細かい塊状の結晶
粒がえられる。The oxide dielectric thin film having a small crystal grain is usually formed by a sputtering method or a CVD method, and the film forming temperature is 200 to 5 by the ordinary forming method.
By setting the film formation temperature as low as 00 ° C., a film structure having very fine lump-like crystal grains can be obtained. Also, after forming an amorphous film, by annealing at 500 to 700 ° C. for several seconds to several tens of minutes, fine lump-shaped crystal grains can be obtained.
【００５１】さらに、図５に示すように、結晶格子の体
積Ｖをバルク材料の体積Ｖoより大きくすることにより
強誘電体の誘電率の温度変化率を大幅に減少させること
ができることを見出した。従来の100℃の温度変化に対
して添加物の混入などにより20％の変化率に抑えていた
ものを実現するには格子体積をバルク材料の体積に対
し、１％増加させればえられ、6.7％増加させれば100℃
の温度変化に対して５％の誘電率の変化率に抑えること
ができる。Further, as shown in FIG. 5, it was found that the temperature change rate of the dielectric constant of the ferroelectric substance can be greatly reduced by making the volume V of the crystal lattice larger than the volume V o of the bulk material. . In order to realize the conventional rate of change of 20% by mixing additives with respect to temperature change of 100 ° C, it is possible to increase the lattice volume by 1% with respect to the bulk material volume. 100 ℃ if increased by 6.7%
The rate of change of the dielectric constant can be suppressed to 5% with respect to the temperature change.
【００５２】この結晶格子の体積Ｖを大きくするために
は、たとえばスパッタリング法により成膜するばあいは
反応ガスとしての酸素が混入されたＡｒガスの流量比を
大きく調整したり、成膜圧力を高く調整することにより
えられ、これは薄膜中にＡｒが混入され、格子定数が通
常より大きくなるものと考えられる。In order to increase the volume V of the crystal lattice, for example, when a film is formed by a sputtering method, the flow rate ratio of Ar gas mixed with oxygen as a reaction gas is greatly adjusted or the film forming pressure is set. It is obtained by adjusting to a high value, and it is considered that Ar is mixed in the thin film and the lattice constant becomes larger than usual.
【００５３】なお、図５に示す関係は（Ｂａ0.65Ｓｒ
0.35）ＴｉＯ3のばあいであるが、（ＢａxＳｒ1-x）Ｔ
ｉＯ3のｘが0.5≦ｘ≦0.75の範囲では同様の傾向がみら
れ、また（ＢａxＳｒ1-x）ＴｉＯ3以外にもＢａＴｉ
Ｏ3、ＰＺＴについても同様の傾向がえられた。The relationship shown in FIG. 5 is (Ba 0.65 Sr
0.35 ) TiO 3 , but (Ba x Sr 1-x ) T
A similar tendency is observed when x of iO 3 is in the range of 0.5 ≦ x ≦ 0.75, and BaTi is not limited to (Ba x Sr 1-x ) TiO 3.
Similar trends were obtained for O 3 and PZT.
【００５４】さらに図７または図８に示すように、結晶
粒径を小さくすることにより、または結晶格子を大きく
することにより、あとで詳細に説明するように、強誘電
体材料のキュリー温度を低下させることができる。その
ためキュリー温度Ｔcを半導体素子の使用温度範囲の下
限Ｔoより低くすることにより、半導体素子の使用温度
の範囲のいずれにおいても常にキュリー温度より高い温
度で動作することになる。その結果、常に強誘電体材料
の常誘電相で使用することができ、比誘電率は小さくな
る（たとえば（Ｂａ0.65Ｓｒ0.35）ＴｉＯ3では10000程
度が400程度）が、前述の常誘電体（たとえばＴａ2Ｏ5
の比誘電率は20程度）より大きく、しかもメモリへの書
込み回数が1012回以上になっても疲労することがなく、
安定な半導体素子がえられる。Further, as shown in FIG. 7 or FIG. 8, by decreasing the crystal grain size or increasing the crystal lattice, the Curie temperature of the ferroelectric material is lowered, as will be described later in detail. Can be made. By lower than the lower limit T o of the operating temperature range of the semiconductor device Curie temperature T c Therefore, always to operate at higher than the Curie temperature temperatures in any of the range of use temperature of the semiconductor device. As a result, it can always be used in the paraelectric phase of a ferroelectric material, and the relative dielectric constant is small (for example, (Ba 0.65 Sr 0.35 ) TiO 3 has a value of about 10000 to about 400), but the paraelectric material For example Ta 2 O 5
Has a relative dielectric constant of about 20), and does not cause fatigue even if the number of writing times to the memory exceeds 10 12 times.
A stable semiconductor device can be obtained.
【００５５】つぎに具体的な実施例によりさらに詳細に
説明する。Next, more detailed description will be given with reference to specific examples.
【００５６】［実施例１］図１は本発明のコンデンサの
一実施例を示す図であり、（ａ）は断面説明図、（ｂ）
は誘電体層１の部分拡大図で結晶粒を示す説明図であ
る。図１において１は強誘電体セラミックスなどからな
る誘電体層、２ａ、２ｂは電極、３ａ、３ｂはリード
線、４は絶縁被覆層である。従来のセラミックコンデン
サにおける結晶粒径は数μｍ以上であるが、本発明では
結晶粒径は150ｎｍ以下に調整されている。[Embodiment 1] FIGS. 1A and 1B are views showing an embodiment of the capacitor of the present invention, in which FIG.
FIG. 3 is an explanatory view showing crystal grains in a partially enlarged view of the dielectric layer 1. In FIG. 1, 1 is a dielectric layer made of ferroelectric ceramics, 2a and 2b are electrodes, 3a and 3b are lead wires, and 4 is an insulating coating layer. The crystal grain size in the conventional ceramic capacitor is several μm or more, but in the present invention, the crystal grain size is adjusted to 150 nm or less.
【００５７】（Ｂａ0.65Ｓｒ0.35）ＴｉＯ3の結晶粒径
を細かくしたばあいの誘電率の温度変化率を図４に示
す。図４において、横軸は結晶粒径（ｎｍ）を示し、縦
軸は100℃の温度範囲における誘電率の変化率を示す。
結晶粒径が200ｎｍでは温度変化率は27％程度であり、7
0ｎｍの微結晶粒では温度変化は10％程度に減少する。
温度変化率を100℃の温度範囲において20％以下（従来
の強誘電体セラミックスでは添加剤により20％程度の温
度特性がえられている）とするためには結晶粒径を150
ｎｍ以下とする必要がある。FIG. 4 shows the temperature change rate of the dielectric constant when the crystal grain size of (Ba 0.65 Sr 0.35 ) TiO 3 is made fine. In FIG. 4, the horizontal axis represents the crystal grain size (nm) and the vertical axis represents the rate of change of the dielectric constant in the temperature range of 100 ° C.
When the crystal grain size is 200 nm, the temperature change rate is about 27%.
With 0 nm fine crystal grains, the temperature change is reduced to about 10%.
In order to keep the temperature change rate at 20% or less in the temperature range of 100 ° C (the conventional ferroelectric ceramics have a temperature characteristic of about 20% due to the additive), the crystal grain size is 150
It is necessary to make it below nm.
【００５８】セラミックスの通常の製法では結晶粒径は
大きくなり１μｍ以下とはならない。微結晶粒セラミッ
クスの合成法を以下に述べる。通常のセラミックスの合
成と同様に、炭酸塩、酸化物などの原料を混合し、プレ
ス成形したのち、仮焼する。仮焼した強誘電体化合物を
ボールミルで100時間程度粉砕して、100ｎｍ以下の平均
粒径の微粉を合成する。この微粉にバインダを混合し、
低温で短時間焼結することによりセラミックスをうる。
他に微粉を鋳型にいれ加圧して成形することもできる。
また加圧しながら加熱してセラミックスを合成すること
もできる。このセラミックスに電極２ａ、２ｂ、リード
線３ａ、３ｂがそれぞれ蒸着や接着または焼きつけなど
により設けられ、絶縁被覆層４が施されてコンデンサと
なる。In the usual method for producing ceramics, the crystal grain size becomes large and does not fall below 1 μm. The method of synthesizing the microcrystalline ceramics will be described below. Similar to the usual synthesis of ceramics, raw materials such as carbonates and oxides are mixed, press-molded, and then calcined. The calcined ferroelectric compound is crushed by a ball mill for about 100 hours to synthesize fine powder having an average particle diameter of 100 nm or less. Mix the fine powder with a binder,
Ceramics are obtained by sintering at low temperature for a short time.
Alternatively, fine powder may be put into a mold and pressed to mold.
It is also possible to synthesize ceramics by heating while applying pressure. Electrodes 2a, 2b and lead wires 3a, 3b are provided on this ceramic by vapor deposition, adhesion or baking, and an insulating coating layer 4 is applied to form a capacitor.
【００５９】微粉の合成法としては、強誘電体酸化物を
構成する金属のアルコキシドを加水分解してうる方法が
ある。As a method for synthesizing the fine powder, there is a method obtained by hydrolyzing an alkoxide of a metal constituting the ferroelectric oxide.
【００６０】微結晶粒セラミックスの合成法として他に
気相反応蒸着法（ＣＶＤ法）があげられる。強誘電体化
合物の気化する有機金属材料を原料として用い、光また
はプラズマまたは熱のエネルギーにより原料を分解して
酸化物を堆積する方法である。このばあいに合成温度や
合成圧力を調整し微結晶粒セラミックスをうる。As another method for synthesizing the fine crystal grain ceramics, there is a vapor phase reactive vapor deposition method (CVD method). In this method, an organic metal material that vaporizes a ferroelectric compound is used as a raw material, and the raw material is decomposed by energy of light, plasma, or heat to deposit an oxide. In this case, the synthesis temperature and the synthesis pressure are adjusted to obtain fine crystal grain ceramics.
【００６１】コンデンサの構造として他に電極と誘電体
層を交互に積層した構造があり、同様の効果を期待でき
る。Another structure of the capacitor is a structure in which electrodes and dielectric layers are alternately laminated, and similar effects can be expected.
【００６２】［実施例２］本発明のコンデンサの他の実
施例である微結晶粒セラミックコンデンサの断面説明図
を図２に示す。５は基板であり、基板５上に電極２ａ、
２ｂおよび誘電体層１のコンデンサ構造を有する。この
コンデンサは以下の方法で製作する。溶融石英板、アル
ミナセラミックス、シリコン基板などの基板上にＮｉ−
Ａｌ合金、Ｔｉ、Ａｕ、Ａｌなどの電極２ａ用の材料を
真空蒸着などにより成膜し、その電極上にＣＶＤ法など
で強誘電体層１を堆積し、さらに電極２ｂを成膜する。
さらにリード線３ａ、３ｂをとりつけ絶縁被覆層４を施
す。このような構造にしたことにより、細かい結晶粒で
薄い誘電体層１を形成することができ、部品の小型化を
達成できると共に、ＣＶＤ法で堆積したセラミックスの
機械的強度を補強し、信頼性が高く、温度特性の良好
な、セラミックコンデンサがえられる。また電極と誘電
体層を交互に積層した積層型コンデンサにおいても同様
の効果を期待できる。[Embodiment 2] FIG. 2 shows a sectional view of a microcrystalline ceramic capacitor which is another embodiment of the capacitor of the present invention. Reference numeral 5 denotes a substrate on which electrodes 2a,
2b and the dielectric layer 1 has a capacitor structure. This capacitor is manufactured by the following method. Ni-on the substrate such as fused quartz plate, alumina ceramics, silicon substrate
A material for the electrode 2a, such as an Al alloy, Ti, Au, or Al, is formed into a film by vacuum evaporation or the like, a ferroelectric layer 1 is deposited on the electrode by a CVD method, and an electrode 2b is further formed.
Further, the lead wires 3a and 3b are attached and an insulating coating layer 4 is applied. With such a structure, the thin dielectric layer 1 can be formed with fine crystal grains, miniaturization of parts can be achieved, and the mechanical strength of the ceramics deposited by the CVD method can be reinforced to improve reliability. A ceramic capacitor with high temperature characteristics and good temperature characteristics can be obtained. The same effect can be expected in a multilayer capacitor in which electrodes and dielectric layers are alternately laminated.
【００６３】［実施例３］本発明のコンデンサのさらに
他の実施例を図３に示す。本実施例では前記基板６とし
て金属板を用い、一方の電極の機能をもたせることがで
きる。基板６の材料としては良導体であれば良く、半導
体もしくは酸化物伝導体であっても同等の効果をもつ。
たとえば、Ｎｉ−Ａｌ合金、真ちゅう、ステンレス板、
またはこれらの金属板にプラチナメッキをしたもの、Ｒ
ｕＯ2などの伝導性酸化物を塗布した金属板などを用い
ることができる。[Embodiment 3] FIG. 3 shows still another embodiment of the capacitor of the present invention. In this embodiment, a metal plate is used as the substrate 6 so that it can function as one of the electrodes. The material of the substrate 6 may be any good conductor, and a semiconductor or an oxide conductor has the same effect.
For example, Ni-Al alloy, brass, stainless steel plate,
Or these metal plates plated with platinum, R
A metal plate coated with a conductive oxide such as uO 2 can be used.
【００６４】［実施例４］つぎに、本発明のコンデンサ
を半導体素子のメモリ用コンデンサに適用した実施例に
ついて説明する。半導体素子の外観は図９に示した従来
例と全く同一の構造であるが、コンデンサ21の誘電体膜
21ｃとして強誘電体薄膜がもちいられており、この強誘
電体薄膜の結晶粒が本実施例では平均粒径が50ｎｍ程度
に調製されている。[Embodiment 4] Next, an embodiment in which the capacitor of the present invention is applied to a memory capacitor of a semiconductor element will be described. The external appearance of the semiconductor element is exactly the same as that of the conventional example shown in FIG.
A ferroelectric thin film is used as 21c, and the crystal grains of this ferroelectric thin film are adjusted to have an average grain size of about 50 nm in this embodiment.
【００６５】前述したように動作中のメモリ素子の温度
は０℃から100℃となる。強誘電体薄膜の結晶粒径を50
ｎｍ程度に調製したことにより、比誘電率が300程度に
低下するが、100℃の範囲でその温度変化率は５％と非
常に小さくなり、信頼性の高いメモリ素子がえられる。As described above, the temperature of the operating memory element is 0 ° C. to 100 ° C. The crystal grain size of the ferroelectric thin film is 50
By adjusting the thickness to about nm, the relative dielectric constant is reduced to about 300, but the temperature change rate is extremely small at 5% in the range of 100 ° C., and a highly reliable memory element can be obtained.
【００６６】つぎに結晶粒の小さい強誘電体薄膜の成膜
法について述べる。酸化物強誘電体の薄膜は、通常、ス
パッタリング法やＣＶＤ法で形成される。このばあい、
酸素欠陥によるリーク電流の増加を防ぐために、従来は
500〜700℃程度の高温、酸化雰囲気中で成膜されること
が多い。また、成膜後、酸素雰囲気中で高温アニールが
施され、リーク電流の低減や絶縁耐圧の増加が図られる
こともある。そのため、ＣＶＤ法によりえられる薄膜
は、柱状構造を有し、誘電体膜の膜厚と結晶粒径とが等
しくなる。スパッタリング法で強誘電体薄膜を成膜する
ばあいは、通常、柱状構造または繊維状の膜構造となり
膜厚方向にそろった結晶粒の膜がえられる。このような
柱状構造の誘電体膜では比誘電率は比較的大きいが、リ
ーク電流が流れ易く、薄膜の膜厚を薄くして結晶粒径を
小さくするのに限界がある。Next, a method for forming a ferroelectric thin film having small crystal grains will be described. The oxide ferroelectric thin film is usually formed by a sputtering method or a CVD method. In this case,
To prevent the increase of leak current due to oxygen defects,
The film is often formed in an oxidizing atmosphere at a high temperature of about 500 to 700 ° C. Further, after the film formation, high temperature annealing may be performed in an oxygen atmosphere to reduce the leak current and increase the withstand voltage. Therefore, the thin film obtained by the CVD method has a columnar structure, and the film thickness of the dielectric film and the crystal grain size are equal. When a ferroelectric thin film is formed by a sputtering method, a film having a columnar structure or a fibrous film structure and having crystal grains aligned in the film thickness direction is usually obtained. The dielectric film having such a columnar structure has a relatively large relative dielectric constant, but leak current easily flows, and there is a limit in reducing the film thickness of the thin film to reduce the crystal grain size.
【００６７】しかし本発明では、つぎのような成膜条件
を選択し、低温度で成膜することにより、非常に細かい
塊状の結晶粒で、薄膜の膜厚より小さい結晶粒径をもつ
膜構造をうることができた。However, in the present invention, the following film forming conditions are selected and the film is formed at a low temperature, so that a film structure having very fine agglomerate crystal grains and a crystal grain size smaller than the film thickness of the thin film is formed. I was able to get
【００６８】（１）低い成膜温度（200〜500℃） （２）低い成膜圧力（２Ｐａ以下） （３）高いＡｒ／Ｏ2比（Ａｒ：９／Ｏ2：１） （４）比較的高いスパッタ出力 なお、細かい塊状の結晶粒をうる条件として成膜温度は
大きく影響するが、他の圧力などの条件は必ずしもこの
条件に従わなくても、他の条件で成膜することができ
る。なお、本発明の誘電体膜は前述のように、膜全体の
厚さにわたって結晶粒が形成される柱状構造ではなく、
結晶粒径が必ず誘電体層の厚さより小さくなるように形
成されている。その結果、塊状構造となる。(1) Low film forming temperature (200 to 500 ° C.) (2) Low film forming pressure (2 Pa or less) (3) High Ar / O 2 ratio (Ar: 9 / O 2 : 1) (4) Comparison High sputter output The film forming temperature has a large effect as a condition for obtaining fine agglomerate crystal grains, but it is possible to form a film under other conditions without necessarily complying with other conditions such as pressure. . As described above, the dielectric film of the present invention does not have a columnar structure in which crystal grains are formed over the entire thickness of the film,
It is formed so that the crystal grain size is always smaller than the thickness of the dielectric layer. The result is a massive structure.
【００６９】また、電極材料としては、Ｐｔ、ドープド
シリコン、Ｐｄ、Ｎｉ−Ａｌ合金、Ｔｉ、Ａｕ、Ａｌ、
ＩＴＯ（イリジウムティンオキサイド）、ＲｕＯ2など
が用いられる。As the electrode material, Pt, doped silicon, Pd, Ni-Al alloy, Ti, Au, Al,
ITO (iridium tin oxide), RuO 2 or the like is used.
【００７０】［実施例５］つぎにコンデンサの誘電体膜
の結晶格子の体積Ｖによる誘電率の温度による変化率に
ついて説明する。半導体素子の外観は図９に示した従来
例と全く同一の構造であるが、誘電体膜21ｃとして強誘
電体薄膜が用いられており、強誘電体膜21ｃの格子定数
は通常のバルクのときの値よりも大きく、結晶格子の体
積Ｖが通常のバルク材料の値よりも１％以上大きくなる
ように調製されている。[Embodiment 5] Next, the rate of change of the dielectric constant due to the volume V of the crystal lattice of the dielectric film of the capacitor with temperature will be described. The appearance of the semiconductor element is exactly the same as that of the conventional example shown in FIG. 9, but a ferroelectric thin film is used as the dielectric film 21c, and the ferroelectric film 21c has a lattice constant of a normal bulk. And the volume V of the crystal lattice is 1% or more larger than the value of a normal bulk material.
【００７１】薄膜における格子定数は単結晶またはセラ
ミックスなどのバルク材料と異なることがある。これは
成膜法に関係しており、たとえばスパッタリング法によ
り成膜するばあいはＡｒガスの他に反応ガスとして酸素
を混入するが、酸素とＡｒの流量比を調整したり、成膜
圧力を調整することにより薄膜の格子定数が変化する。
これは薄膜中にＡｒが混入されたことにより、格子定数
が通常の値よりも大きくなったと考えられている。また
薄膜を異なる基板に成膜することにより、応力が生じ、
格子定数が変化する効果も考えられている。Lattice constants in thin films may differ from bulk materials such as single crystals or ceramics. This is related to the film forming method. For example, when a film is formed by the sputtering method, oxygen is mixed as a reaction gas in addition to Ar gas, but the flow rate ratio of oxygen and Ar is adjusted and the film forming pressure is adjusted. The adjustment causes the lattice constant of the thin film to change.
It is considered that this is because the lattice constant became larger than the usual value because Ar was mixed in the thin film. Also, by forming thin films on different substrates, stress is generated,
The effect of changing the lattice constant is also considered.
【００７２】成膜条件により格子定数が変化することが
知られている。立方晶の材料において格子定数ａと成膜
条件の相関が考えられたが、強誘電体材料の結晶構造は
立方晶以外の構造をとるばあいがあり、一つの格子定数
では議論できない。ここではＡｒの混入または膜応力に
よる格子定数の変化の代りに結晶格子の体積で規定す
る。立方晶であればＶ＝ａ3である。It is known that the lattice constant changes depending on the film forming conditions. In the cubic material, a correlation between the lattice constant a and the film formation condition was considered, but the crystal structure of the ferroelectric material may be a structure other than the cubic crystal, and it cannot be discussed with one lattice constant. Here, the volume of the crystal lattice is defined instead of the change of the lattice constant due to the mixing of Ar or the film stress. If it is a cubic crystal, V = a 3 .
【００７３】格子定数が大きい強誘電体薄膜は誘電率の
温度変化が小さくなる。強誘電体である（Ｂａ0.65Ｓｒ
0.35）ＴｉＯ3の薄膜の結晶構造は（擬）立方晶であ
り、図５はこの薄膜の結晶格子の体積Ｖと100℃の温度
範囲における誘電率の温度変化率を示す図である。体積
Ｖが通常の値よりも1.0％以上大きい薄膜においては誘
電率の温度による変化が20％以下となることがわかる。A ferroelectric thin film having a large lattice constant has a small change in dielectric constant with temperature. Ferroelectric (Ba 0.65 Sr
The crystal structure of the 0.35 ) TiO 3 thin film is a (pseudo) cubic crystal, and FIG. 5 is a diagram showing the volume V of the crystal lattice of this thin film and the temperature change rate of the dielectric constant in the temperature range of 100 ° C. It can be seen that in a thin film having a volume V larger than the usual value by 1.0% or more, the change in dielectric constant with temperature is 20% or less.
【００７４】［実施例６］つぎに、結晶粒径によりキュ
リー温度を調整して、半導体素子の使用温度範囲内で常
に常誘電相になる実施例について説明する。半導体素子
の構造は図９に示した従来例と全く同一の構造である
が、誘電体膜21ｃとして、バルク材料でキュリー温度Ｔ
cがメモリ用半導体素子の使用下限温度Ｔoよりも高い強
誘電体で構成されており、その平均結晶粒径Ｄは[Embodiment 6] An embodiment in which the Curie temperature is adjusted according to the crystal grain size so that the semiconductor element always has a paraelectric phase within the operating temperature range will be described. The structure of the semiconductor element is exactly the same as that of the conventional example shown in FIG. 9, but the dielectric film 21c is made of a bulk material and has a Curie temperature T.
c is composed of a ferroelectric substance having a temperature lower than the lower limit temperature T o of the semiconductor device for memory, and its average crystal grain size D is
【００７５】[0075]
【数７】 ただしｋ1＝4800 となるように調製されている。[Equation 7] However, it was prepared so that k 1 = 4800.
【００７６】すなわち、キュリー温度は強誘電相と常誘
電相の相転移温度であり、誘電率が極大となる。結晶粒
径を小さくすることによりキュリー温度の低下の程度を
図６に示す。図６において、（Ｂａ0.65Ｓｒ0.35）Ｔｉ
Ｏ3（以下、ＢＳＴという）、Ｐｂ（Ｚｒ0.52Ｔ
ｉ0.48）Ｏ3（以下、ＰＺＴという）、ＢａＴｉＯ3（以
下、ＢＴという）、（Ｐｂ0.95Ｌａ0.05）（Ｚｒ0.52Ｔ
ｉ0.48）Ｏ3（以下、ＰＬＺＴという）の薄膜につい
て、それぞれ結晶粒径を変えたときのキュリー温度の低
下量（バルク材料のキュリー温度との差）ΔＴの関係が
示されている。その温度低下量ΔＴは図６に示すよう
に、平均結晶粒径Ｄに反比例し、次式により表される。That is, the Curie temperature is the phase transition temperature between the ferroelectric phase and the paraelectric phase, and the dielectric constant becomes maximum. FIG. 6 shows the extent to which the Curie temperature is lowered by reducing the crystal grain size. In FIG. 6, (Ba 0.65 Sr 0.35 ) Ti
O 3 (hereinafter referred to as BST), Pb (Zr 0.52 T
i 0.48 ) O 3 (hereinafter referred to as PZT), BaTiO 3 (hereinafter referred to as BT), (Pb 0.95 La 0.05 ) (Zr 0.52 T
For a thin film of i 0.48 ) O 3 (hereinafter referred to as PLZT), the relationship between the amount of decrease in Curie temperature (difference from the Curie temperature of the bulk material) ΔT when the crystal grain size is changed is shown. The temperature decrease amount ΔT is inversely proportional to the average crystal grain size D, as shown in FIG. 6, and is represented by the following equation.
【００７７】[0077]
【数８】 ここで比例係数ｋ1の値は図６の直線の傾きからえら
れ、表１のようになる。[Equation 8] Here, the value of the proportional coefficient k 1 is obtained from the slope of the straight line in FIG. 6 and is as shown in Table 1.
【００７８】[0078]
【表１】 結晶粒径の計測精度は50％程度であるため、ｋの値とし
ては600から4800の範囲にとれば、メモリ素子の強誘電
体薄膜として充分な特性がえられる。[Table 1] Since the measurement accuracy of the crystal grain size is about 50%, when the value of k is in the range of 600 to 4800, sufficient characteristics can be obtained as the ferroelectric thin film of the memory element.
【００７９】したがってメモリ素子使用温度範囲におい
てバルク材料で強誘電相をもつ強誘電体薄膜の結晶粒径
を式（１）のように調製することにより、強誘電体薄膜
はメモリ素子使用温度範囲において常誘電相となる。Therefore, by adjusting the crystal grain size of the ferroelectric thin film having a ferroelectric phase as a bulk material in the memory element operating temperature range according to the formula (1), the ferroelectric thin film can be made in the memory element operating temperature range. It becomes a paraelectric phase.
【００８０】［実施例７］つぎに結晶格子の体積により
キュリー温度を調整して半導体素子の使用温度範囲内で
常に常誘電相になる実施例について説明する。半導体素
子の外観は図９に示した従来例と全く同一の構造である
が、誘電体膜21ｃとして、バルク材料でキュリー温度Ｔ
cがメモリ素子使用下限温度Ｔoよりも高い強誘電体材料
で構成されており、強誘電体材料のバルク材料の結晶格
子体積をＶoとして、その結晶格子の体積Ｖが Ｖ＞Ｖo｛１＋（Ｔc−Ｔo）ｋ2｝ （２） ただしｋ2＝0.0003／℃ となるように調製されている。[Embodiment 7] Next, an embodiment will be described in which the Curie temperature is adjusted by the volume of the crystal lattice so that the semiconductor element always has a paraelectric phase within the operating temperature range. The appearance of the semiconductor element is exactly the same as that of the conventional example shown in FIG. 9, except that the dielectric film 21c is made of a bulk material and has a Curie temperature T.
c is composed of a ferroelectric material having a temperature lower than the memory element lower limit temperature T o , and the crystal lattice volume of the bulk material of the ferroelectric material is V o , and the volume V of the crystal lattice is V> V o { 1+ (T c −T o ) k 2 } (2) where k 2 = 0.0003 / ° C. is prepared.
【００８１】すなわち、ＢＳＴ、ＰＺＴ、ＢＴの３種の
薄膜について、格子体積を種々変えたときのＶ／Ｖoに
対するキュリー温度の低下量ΔＴの関係を図７に示す。
この関係はThat is, FIG. 7 shows the relationship between the Curie temperature decrease amount ΔT and V / V o when the lattice volume is variously changed for the three types of thin films of BST, PZT and BT.
This relationship
【００８２】[0082]
【数９】 で表わされ、１／ｋ2およびｋ2の値は表２にようにな
る。[Equation 9] The values of 1 / k 2 and k 2 are shown in Table 2.
【００８３】[0083]
【表２】 表２からｋ2の値としては、0.0003から0.001の範囲にと
れば、メモリ素子用強誘電体薄膜の特性を改善すること
ができる。[Table 2] From Table 2, if the value of k 2 is in the range of 0.0003 to 0.001, the characteristics of the ferroelectric thin film for memory device can be improved.
【００８４】したがってメモリ素子使用温度範囲におい
てバルク材料で強誘電相をもつ強誘電体薄膜の格子体積
Ｖが式（２）を満たすように結晶粒を調製することによ
り、強電体薄膜はメモリ素子使用温度範囲において常誘
電相となる。Therefore, by adjusting the crystal grains so that the lattice volume V of the ferroelectric thin film having a ferroelectric phase is a bulk material in the memory element use temperature range, the ferroelectric thin film can be used as a memory element. It becomes a paraelectric phase in the temperature range.
【００８５】［実施例８］つぎに、結晶粒径を小さく
し、常誘電相で動作させると共にリーク特性を改善する
本発明の実施例を説明する。半導体素子の構造は図９に
示した従来例と全く同一の構造であるが、誘電体膜21ｃ
としてバルク材料でキュリー温度Ｔcがメモリ素子使用
下限温度Ｔoよりも高い強誘電体材料で構成されてお
り、かつその膜厚ｔは、[Embodiment 8] Next, an embodiment of the present invention will be described in which the crystal grain size is reduced to operate in the paraelectric phase and the leak characteristic is improved. The structure of the semiconductor element is exactly the same as that of the conventional example shown in FIG.
As a bulk material, the Curie temperature T c is higher than the memory element lower limit temperature T o , and the film thickness t is
【００８６】[0086]
【数１０】 ただしｋ3＝9600ｎｍ℃ となるように調製されている。[Equation 10] However, it was prepared so that k 3 = 9600 nm ° C.
【００８７】柱状または繊維状の膜構造をとる薄膜にお
いてはリーク特性がわるく、メモリ素子のコンデンサに
は適さない。一方、キュリー温度は結晶粒径に依存して
変化するため塊状構造の薄膜でかつ結晶粒径を小さくと
り、使用温度範囲に強誘電相をもたないためには、膜厚
として式（１）であらわされる粒径の２倍以上の膜厚が
望ましい。A thin film having a columnar or fibrous film structure has poor leak characteristics and is not suitable for a capacitor of a memory element. On the other hand, since the Curie temperature changes depending on the crystal grain size, it is a thin film having a lump structure and the crystal grain size is made small. It is desirable that the film thickness is at least twice the particle size represented by the above.
【００８８】[0088]
【発明の効果】本発明は以上説明したように、強誘電体
層の結晶粒径または結晶の格子の体積を制御しているた
め、以下に記載されるような効果を奏する。 （１）容量の温度変化が小さく、高精度、かつ、小型の
セラミックコンデンサがえられる。 （２）基板上にコンデンサを形成するため、強度があが
り、信頼性の高いコンデンサがえられる。 （３）基板と電極を一体にすることで部品点数の少ない
コンデンサがえられる。 （４）強誘電体薄膜のコンデンサを用いたメモリ用の半
導体素子において、強誘電体薄膜の結晶粒径または格子
定数を調整したことにより、静電容量の温度変化が小さ
くなり、信頼性の高いメモリ素子がえられる。 （５）メモリ素子の使用温度範囲に強誘電相をもつ強誘
電体薄膜のコンデンサを用いたメモリ素子において強誘
電体薄膜の結晶粒径または格子定数または膜厚を調整し
たことにより、キュリー温度が低下し使用温度範囲で常
誘電相となるため、信頼性の高いメモリ素子がえられ
る。As described above, the present invention controls the crystal grain size of the ferroelectric layer or the volume of the crystal lattice, and therefore has the following effects. (1) It is possible to obtain a highly accurate and small ceramic capacitor with a small change in capacitance with temperature. (2) Since the capacitor is formed on the substrate, the strength is increased and a highly reliable capacitor can be obtained. (3) A capacitor with a small number of parts can be obtained by integrating the substrate and the electrodes. (4) In a semiconductor device for a memory using a ferroelectric thin film capacitor, the crystal grain size or the lattice constant of the ferroelectric thin film is adjusted, so that the temperature change of the capacitance becomes small and the reliability is high. A memory device can be obtained. (5) By adjusting the crystal grain size, lattice constant, or film thickness of the ferroelectric thin film in a memory device using a ferroelectric thin film capacitor having a ferroelectric phase in the operating temperature range of the memory device, the Curie temperature is Since it decreases and becomes a paraelectric phase in the operating temperature range, a highly reliable memory element can be obtained.
【図１】本発明のコンデンサの一実施例の断面説明図で
ある。FIG. 1 is a cross-sectional explanatory view of an example of a capacitor of the present invention.
【図２】本発明のコンデンサの第２の実施例の断面説明
図である。FIG. 2 is a cross-sectional explanatory view of a second embodiment of the capacitor of the present invention.
【図３】本発明のコンデンサの第３の実施例の断面説明
図である。FIG. 3 is a cross-sectional explanatory view of a third embodiment of the capacitor of the present invention.
【図４】本発明における強誘電体材料の結晶粒径に対す
る誘電率の温度依存性を示す図である。FIG. 4 is a diagram showing the temperature dependence of the dielectric constant with respect to the crystal grain size of the ferroelectric material in the present invention.
【図５】本発明における強誘電体薄膜の結晶格子体積Ｖ
と誘電率の温度変化率の関係を示す図である。FIG. 5 is a crystal lattice volume V of the ferroelectric thin film according to the present invention.
It is a figure which shows the relationship of the temperature change rate of a dielectric constant with.
【図６】本発明における強誘電体薄膜の結晶粒径とキュ
リー温度の低下量ΔＴの関係を示す図である。FIG. 6 is a diagram showing the relationship between the crystal grain size of the ferroelectric thin film and the Curie temperature decrease ΔT in the present invention.
【図７】本発明における強誘電体薄膜の結晶格子体積Ｖ
とキュリー温度の低下量ΔＴの関係を示す図である。FIG. 7 is a crystal lattice volume V of the ferroelectric thin film according to the present invention.
It is a figure which shows the relationship of the fall amount (DELTA) T of Curie temperature.
【図８】従来のセラミックコンデンサの断面説明図であ
る。FIG. 8 is a cross-sectional explanatory view of a conventional ceramic capacitor.
【図９】従来の半導体素子の断面説明図である。FIG. 9 is a cross-sectional explanatory diagram of a conventional semiconductor device.
１ 誘電体層 ２ａ、２ｂ 電極 ３ａ、３ｂ リード線 ４ 絶縁被覆層 ５ 基板 ６ 金属基板 17 トランジスタ 21 コンデンサ 21ａ、21ｂ 電極 21ｃ 誘電体膜 1 Dielectric layer 2a, 2b Electrodes 3a, 3b Lead wire 4 Insulation coating layer 5 Substrate 6 Metal substrate 17 Transistor 21 Capacitor 21a, 21b Electrode 21c Dielectric film
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 一直 尼崎市塚口本町８丁目１番１号 三菱電機 株式会社材料デバイス研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Kazunao Sato 8-1-1 Tsukaguchihonmachi, Amagasaki City Mitsubishi Electric Corporation
Claims (9)
主成分とする材料からなる誘電体層と、該誘電体層の両
側に設けられた２つの電極と、前記誘電体層および２つ
の電極を被覆する絶縁被覆層と、前記２つの電極から該
絶縁被覆層の外側にそれぞれ導出される２本のリード線
とからなるコンデンサであって、前記化合物の多結晶体
の平均結晶粒径が150ｎｍ以下に調製されてなるコンデ
ンサ。1. A dielectric layer made of a ferroelectric compound or a material containing a ferroelectric compound as a main component, two electrodes provided on both sides of the dielectric layer, the dielectric layer and two electrodes. Which is composed of an insulating coating layer for covering the insulating layer and two lead wires which are respectively led out from the two electrodes to the outside of the insulating coating layer, wherein a polycrystal of the compound has an average crystal grain size of 150 nm. A capacitor prepared as follows.
に設けられ、該基板も前記被覆層により覆われてなる請
求項１記載のコンデンサ。2. The capacitor according to claim 1, wherein the dielectric layer and two electrodes are provided on a substrate, and the substrate is also covered with the coating layer.
り、前記２つの電極の一方と兼用されてなる請求項２記
載のコンデンサ。3. The capacitor according to claim 2, wherein the substrate is made of a metal material or a good conductor and also serves as one of the two electrodes.
と、該半導体基板に設けられ、かつ、前記トランジスタ
に接続されるコンデンサとからなる半導体素子であっ
て、前記コンデンサの誘電体膜が強誘電体材料の薄膜か
らなり、該強誘電体材料の薄膜の平均結晶粒径が該薄膜
の膜厚より小さく、かつ、150ｎｍ以下とされてなる半
導体素子。4. A semiconductor element comprising a transistor formed on a semiconductor substrate and a capacitor provided on the semiconductor substrate and connected to the transistor, wherein a dielectric film of the capacitor is a ferroelectric material. Of the ferroelectric material, the average crystal grain size of the thin film of the ferroelectric material is smaller than the film thickness of the thin film, and is 150 nm or less.
と、該半導体基板に設けられ、かつ、前記トランジスタ
に接続されるコンデンサとからなる半導体素子であっ
て、前記コンデンサの誘電体膜が強誘電体材料の薄膜か
らなり、該強誘電体材料の薄膜の結晶格子の体積Ｖがバ
ルク材料の体積の値よりも１％以上大きくなるように結
晶が調製されてなる半導体素子。5. A semiconductor element comprising a transistor formed on a semiconductor substrate and a capacitor provided on the semiconductor substrate and connected to the transistor, wherein a dielectric film of the capacitor is a ferroelectric material. And a crystal prepared such that the volume V of the crystal lattice of the thin film of the ferroelectric material is larger than the volume value of the bulk material by 1% or more.
と、該半導体基板に設けられ、かつ、前記トランジスタ
に接続されるコンデンサとからなる半導体素子であっ
て、前記コンデンサの誘電体膜が強誘電体材料の薄膜か
らなり、該強誘電体材料がバルク材料で半導体素子の使
用温度範囲において強誘電相をもつ強誘電体材料であ
り、かつ、薄膜の平均結晶粒径Ｄがバルク材料のキュリ
ー温度Ｔcおよび半導体素子の下限使用温度Ｔoに対して 【数１】 ただしｋ1＝4800ｎｍ℃ である半導体素子。6. A semiconductor element comprising a transistor formed on a semiconductor substrate and a capacitor provided on the semiconductor substrate and connected to the transistor, wherein a dielectric film of the capacitor is a ferroelectric material. Is a bulk material, the ferroelectric material is a ferroelectric material having a ferroelectric phase in the operating temperature range of a semiconductor element, and the average crystal grain size D of the thin film is the Curie temperature T c of the bulk material. And the lower limit operating temperature T o of the semiconductor element, However, a semiconductor device with k 1 = 4800 nm ° C.
と、該半導体基板に設けられ、かつ、前記トランジスタ
に接続されるコンデンサとからなる半導体素子であっ
て、前記コンデンサの誘電体膜が強誘電体材料の薄膜か
らなり、該強誘電体材料がバルク材料で半導体素子の使
用温度範囲において強誘電相をもつ強誘電体材料であ
り、かつ、該薄膜の結晶格子の体積Ｖがバルク材料のキ
ュリー温度Ｔc、半導体素子の下限使用温度Ｔoおよびバ
ルク材料の結晶格子の体積Ｖoに対して Ｖ＞Ｖo｛１＋（Ｔc−Ｔo）ｋ2｝ ただしｋ2＝0.0003／℃ である半導体素子。7. A semiconductor element comprising a transistor formed on a semiconductor substrate and a capacitor provided on the semiconductor substrate and connected to the transistor, wherein a dielectric film of the capacitor is a ferroelectric material. Is a bulk material, the ferroelectric material is a ferroelectric material having a ferroelectric phase in the operating temperature range of the semiconductor element, and the volume V of the crystal lattice of the thin film is the Curie temperature T of the bulk material. c , V> V o {1+ (T c −T o ) k 2 } with respect to the lower limit operating temperature T o of the semiconductor device and the volume V o of the crystal lattice of the bulk material, where k 2 = 0.0003 / ° C. .
と、該半導体基板に設けられ、かつ、前記トランジスタ
に接続されるコンデンサとからなる半導体素子であっ
て、前記コンデンサの誘電体膜が強誘電体材料の薄膜か
らなり、該強誘電体材料がバルク材料で半導体素子の使
用温度範囲に強誘電相をもつ強誘電体材料であり、か
つ、該薄膜の膜厚ｔがバルク材料のキュリー温度Ｔcお
よび半導体素子の下限使用温度Ｔoに対して 【数２】 ただしｋ3＝9600ｎｍ℃ である半導体素子。8. A semiconductor element comprising a transistor formed on a semiconductor substrate and a capacitor provided on the semiconductor substrate and connected to the transistor, wherein a dielectric film of the capacitor is a ferroelectric material. Is a bulk material, the ferroelectric material is a ferroelectric material having a ferroelectric phase in the operating temperature range of a semiconductor element, and the thickness t of the thin film is the Curie temperature T c of the bulk material and For the lower limit operating temperature T o of the semiconductor element, However, a semiconductor device with k 3 = 9600 nm ° C.
および／またはＴｉの一部が他の金属イオンで置換され
た材料である請求項４、５、６、７または８記載の半導
体素子。9. The ferroelectric material is BaTiO 3 of Ba.
9. The semiconductor device according to claim 4, wherein the material is a material in which a part of Ti and / or Ti is replaced with another metal ion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21277993A JP3249653B2 (en) | 1993-08-27 | 1993-08-27 | Capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21277993A JP3249653B2 (en) | 1993-08-27 | 1993-08-27 | Capacitor |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000082642A Division JP2000299449A (en) | 2000-01-01 | 2000-03-23 | Semiconductor element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0766071A true JPH0766071A (en) | 1995-03-10 |
| JP3249653B2 JP3249653B2 (en) | 2002-01-21 |
Family
ID=16628257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21277993A Expired - Fee Related JP3249653B2 (en) | 1993-08-27 | 1993-08-27 | Capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3249653B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0978854A2 (en) * | 1998-08-04 | 2000-02-09 | Kabushiki Kaisha Toshiba | Ceramic capacitor mounting structure |
| CN109494215A (en) * | 2017-09-11 | 2019-03-19 | 松下知识产权经营株式会社 | The manufacturing method of capacity cell, imaging sensor and capacity cell |
-
1993
- 1993-08-27 JP JP21277993A patent/JP3249653B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0978854A2 (en) * | 1998-08-04 | 2000-02-09 | Kabushiki Kaisha Toshiba | Ceramic capacitor mounting structure |
| EP0978854A3 (en) * | 1998-08-04 | 2007-08-01 | Kabushiki Kaisha Toshiba | Ceramic capacitor mounting structure |
| CN109494215A (en) * | 2017-09-11 | 2019-03-19 | 松下知识产权经营株式会社 | The manufacturing method of capacity cell, imaging sensor and capacity cell |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3249653B2 (en) | 2002-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7349195B2 (en) | Thin film capacitor and method for manufacturing the same | |
| US5397446A (en) | Method of forming a ferroelectric film | |
| US7906889B2 (en) | Metal oxide, piezoelectric material and piezoelectric element | |
| JP6296207B2 (en) | Dielectric thin film, capacitive element and electronic component | |
| US6162293A (en) | Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor | |
| JP2001007299A (en) | Lead germanate ferroelectric structure of multilayer electrode and deposition method thereof | |
| US7319081B2 (en) | Thin film capacity element composition, high-permittivity insulation film, thin film capacity element, thin film multilayer capacitor, electronic circuit and electronic apparatus | |
| KR19990083104A (en) | Semiconductor memory device and manufacturing method thereof | |
| CN114388693A (en) | Dielectric material, and device and memory device including the same | |
| JP2676304B2 (en) | Ferroelectric thin film manufacturing method | |
| JP3249653B2 (en) | Capacitor | |
| JP2000299449A (en) | Semiconductor element | |
| JPH10214947A (en) | Thin film dielectric element | |
| JPH1187634A (en) | Thin-film capacitor | |
| Lim et al. | Dependence of ferroelectric performance of sol–gel-derived Pb (Zr, Ti) O 3 thin films on bottom-Pt-electrode thickness | |
| JP4471668B2 (en) | Capacitor and nonvolatile memory device using the capacitor | |
| Li et al. | The effect of bottom electrode on structure and electrical properties of BaZr0. 15Ti0. 85O3 films on SrTiO3 substrates | |
| JP4573234B2 (en) | Bismuth layered ferroelectric, ferroelectric element, and method for manufacturing ferroelectric thin film | |
| CN109767915B (en) | Metal oxynitride thin film, method for producing metal oxynitride thin film, and capacitor element | |
| JPH1093029A (en) | Thin-film dielectric element | |
| JPH088403A (en) | Substrate covered with ferroelectric crystal thin film ferroelectric thin film element including the same, and method of manufacturing the ferroelectric thin film element | |
| JPH09312381A (en) | Semiconductor device and manufacture thereof | |
| WO2000014804A1 (en) | Dielectric element and production method thereof and semiconductor device | |
| JPH08340086A (en) | Ferroelectric thin film, its manufacture, and capacitor-structure device | |
| JP2003179210A (en) | Semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |