JPH0764476A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH0764476A JPH0764476A JP5212592A JP21259293A JPH0764476A JP H0764476 A JPH0764476 A JP H0764476A JP 5212592 A JP5212592 A JP 5212592A JP 21259293 A JP21259293 A JP 21259293A JP H0764476 A JPH0764476 A JP H0764476A
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- data
- stored
- time
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【目的】 データの内容が変化したときにのみサンプリ
ングをすることにより記憶装置の記憶容量を小さくする
ことを可能にしたPCを提供することを目的とする。 【構成】 サンプリング時のカレンダー及びサンプリン
グ項目のデータが格納されるRAM5と、サンプリング
項目のデータをサンプリングし、そのデータが1つでも
前回サンプリングしたときに比べて変化したときに、そ
の時の日時及びサンプリング項目のデータをRAM5に
格納するCPU1とを有する。
ングをすることにより記憶装置の記憶容量を小さくする
ことを可能にしたPCを提供することを目的とする。 【構成】 サンプリング時のカレンダー及びサンプリン
グ項目のデータが格納されるRAM5と、サンプリング
項目のデータをサンプリングし、そのデータが1つでも
前回サンプリングしたときに比べて変化したときに、そ
の時の日時及びサンプリング項目のデータをRAM5に
格納するCPU1とを有する。
Description
【0001】
【産業上の利用分野】本発明はプログラマブルコントロ
ーラ、特にデータのサンプリングに関するものである。
ーラ、特にデータのサンプリングに関するものである。
【0002】
【従来の技術及び発明が解決しようとする課題】従来、
プログラマブルコントローラ(以下PCという)におい
て、データをサンプリングするときには、一定の周期毎
にデータをサンプリングしてそれを記憶装置に格納して
いた。従って、データが変化しなくとも記憶装置に格納
されるので同じ内容のデータが経時的に格納され、記憶
装置の記憶領域を大きくとらなければならない、という
問題点があった。
プログラマブルコントローラ(以下PCという)におい
て、データをサンプリングするときには、一定の周期毎
にデータをサンプリングしてそれを記憶装置に格納して
いた。従って、データが変化しなくとも記憶装置に格納
されるので同じ内容のデータが経時的に格納され、記憶
装置の記憶領域を大きくとらなければならない、という
問題点があった。
【0003】本発明は、このような問題点を解決するた
めになされたものであり、データの内容が変化したとき
にのみサンプリングをすることにより記憶装置の記憶領
域を小さくすることを可能にしたPCを提供することを
目的とする。
めになされたものであり、データの内容が変化したとき
にのみサンプリングをすることにより記憶装置の記憶領
域を小さくすることを可能にしたPCを提供することを
目的とする。
【0004】
【課題を解決するための手段】本発明に係るプログラマ
ブルコントローラは、サンプリング時のカレンダー及び
サンプリング項目のデータが格納される記憶手段と、サ
ンプリング項目のデータをサンプリングし、そのいずれ
か1つ以上のデータが前回サンプリングしたときに比べ
て変化したときに、その時の日時及びサンプリング項目
のデータを記憶手段に格納する中央処理装置とを有す
る。
ブルコントローラは、サンプリング時のカレンダー及び
サンプリング項目のデータが格納される記憶手段と、サ
ンプリング項目のデータをサンプリングし、そのいずれ
か1つ以上のデータが前回サンプリングしたときに比べ
て変化したときに、その時の日時及びサンプリング項目
のデータを記憶手段に格納する中央処理装置とを有す
る。
【0005】
【作用】本発明においては、サンプリング項目のデータ
が変化しないときにはそのデータは記憶装置には格納さ
れず、サンプリング項目のデータのいずか1つでも前回
サンプリングしたときに比べて変化したときに、その時
の日時及びサンプリング項目のデータが記憶手段に格納
される。従って、有用なデータのみが記憶装置に格納さ
れ、かつその記憶容量を小さくすることができる。
が変化しないときにはそのデータは記憶装置には格納さ
れず、サンプリング項目のデータのいずか1つでも前回
サンプリングしたときに比べて変化したときに、その時
の日時及びサンプリング項目のデータが記憶手段に格納
される。従って、有用なデータのみが記憶装置に格納さ
れ、かつその記憶容量を小さくすることができる。
【0006】
【実施例】図1は本発明の一実施例に係るPCのハード
構成を示すブロック図である。図において、1はCP
U、2はCPUの演算処理を司どるシステムプログラム
が格納されているROM、3はユーザープログラムが格
納されているRAM、4は入出力データや各種フラグが
格納されるRAM、5はサンプリングデータが格納され
るRAMであり、6は外部機器との間でデータの授受を
行うための入出力ポートである。7は表示器であり、8
はキーボードである。
構成を示すブロック図である。図において、1はCP
U、2はCPUの演算処理を司どるシステムプログラム
が格納されているROM、3はユーザープログラムが格
納されているRAM、4は入出力データや各種フラグが
格納されるRAM、5はサンプリングデータが格納され
るRAMであり、6は外部機器との間でデータの授受を
行うための入出力ポートである。7は表示器であり、8
はキーボードである。
【0007】図2はRAM5に記憶されるデータ領域を
示した図である。RAM5は、ポインタ10と、カレン
ダー領域a及びサンプリングデータ領域bとからなる各
データ領域11〜16とから構成されている。カレンダ
ー領域aにはサンプリングデータを格納する時の日時が
格納され、サンプリングデータ領域bには所定のサンプ
リング項目のデータが格納される。
示した図である。RAM5は、ポインタ10と、カレン
ダー領域a及びサンプリングデータ領域bとからなる各
データ領域11〜16とから構成されている。カレンダ
ー領域aにはサンプリングデータを格納する時の日時が
格納され、サンプリングデータ領域bには所定のサンプ
リング項目のデータが格納される。
【0008】図3は図1のPCの動作を示すフローチャ
ートである。CPU1は、まず、I/Oポート6を介し
て入力データをRAM4に取り込む(S1)。CPU1
はRAM2に格納されているユーザープログラムを順次
読み出して、その命令を演算・実行し、その結果をRA
M4に格納する(S2)。次に、CPU1はサンプリン
グ命令があるかどうかを判断し(S3)、サンプリング
命令がある場合にはサンプリング終了条件が成立してい
るかどうかを判断する(S4)。
ートである。CPU1は、まず、I/Oポート6を介し
て入力データをRAM4に取り込む(S1)。CPU1
はRAM2に格納されているユーザープログラムを順次
読み出して、その命令を演算・実行し、その結果をRA
M4に格納する(S2)。次に、CPU1はサンプリン
グ命令があるかどうかを判断し(S3)、サンプリング
命令がある場合にはサンプリング終了条件が成立してい
るかどうかを判断する(S4)。
【0009】図4はサンプリング開始条件及び終了条件
の成立とフラグとの関係を示した図である。例えば上述
のユーザープログラムの演算・実行によりサンプリング
開始条件が成立していればフラグSP100がセットさ
れ、また、サンプリング終了条件が成立していればフラ
グSP101がセットされる。従って、CPU1は、サ
ンプリ終了条件が成立しているかどうかを判断する際に
は、フラグSP101がセットされているかどうか見て
判断する。フラグSP101がセットされていないと、
サンプリング終了条件が成立していないとして、次にサ
ンプリング開始条件が成立しているかどうかを判断する
(S5)。この判断は、フラグSP100がセットされ
ているかどうかを見て行われる。フラグSP100がセ
ットされていると、サンプリング開始条件が成立してい
るものとして、次に、サンプリング項目のデータが前回
のサンプリングの際のデータと異なるかどうかを判断す
る(S6)。最初のサンプリングは、それ以前のデータ
がないので、そのデータはRAM5のポインタ10の示
す値(0)のデータ領域(#0)11のサンプリングデ
ータ領域bに格納される。なお、サンプリングが2回目
以降のときには、その時のサンプリングデータとRAM
5のサンリングデータ領域aに格納されている最新のデ
ータとを比較することにより、サンプリング項目のデー
タが前回のサンプリングの際のデータと異なるかどうか
を判断する。
の成立とフラグとの関係を示した図である。例えば上述
のユーザープログラムの演算・実行によりサンプリング
開始条件が成立していればフラグSP100がセットさ
れ、また、サンプリング終了条件が成立していればフラ
グSP101がセットされる。従って、CPU1は、サ
ンプリ終了条件が成立しているかどうかを判断する際に
は、フラグSP101がセットされているかどうか見て
判断する。フラグSP101がセットされていないと、
サンプリング終了条件が成立していないとして、次にサ
ンプリング開始条件が成立しているかどうかを判断する
(S5)。この判断は、フラグSP100がセットされ
ているかどうかを見て行われる。フラグSP100がセ
ットされていると、サンプリング開始条件が成立してい
るものとして、次に、サンプリング項目のデータが前回
のサンプリングの際のデータと異なるかどうかを判断す
る(S6)。最初のサンプリングは、それ以前のデータ
がないので、そのデータはRAM5のポインタ10の示
す値(0)のデータ領域(#0)11のサンプリングデ
ータ領域bに格納される。なお、サンプリングが2回目
以降のときには、その時のサンプリングデータとRAM
5のサンリングデータ領域aに格納されている最新のデ
ータとを比較することにより、サンプリング項目のデー
タが前回のサンプリングの際のデータと異なるかどうか
を判断する。
【0010】サンプリングデータ領域bにデータが格納
されると、カレンダー領域aにはその時の日時が格納さ
れる。そして、ポインタ10の示す値をインクリメント
し(0→1)してサンプリングの処理を終了する(S
7)。次に、CPU1は、RAM4に格納されている出
力データをI/Oポートを介して外部機器に出力する
(S8)。以上の処理が終了の指示があるまでサイクリ
ックに繰り返される。
されると、カレンダー領域aにはその時の日時が格納さ
れる。そして、ポインタ10の示す値をインクリメント
し(0→1)してサンプリングの処理を終了する(S
7)。次に、CPU1は、RAM4に格納されている出
力データをI/Oポートを介して外部機器に出力する
(S8)。以上の処理が終了の指示があるまでサイクリ
ックに繰り返される。
【0011】図5はサンプリング項目のデータのタイミ
ングチャートである。図示の例は、サインプリング項目
として信号M100,i10,Q20が特定された場合
である。信号M100,i10,Q20のいずか1つが
変化したとき、図示のt1,t2,t3,t4,t5,
t6,t7,t8のタイミングでその時の信号M10
0,i10,Q20がRAM5に格納される。
ングチャートである。図示の例は、サインプリング項目
として信号M100,i10,Q20が特定された場合
である。信号M100,i10,Q20のいずか1つが
変化したとき、図示のt1,t2,t3,t4,t5,
t6,t7,t8のタイミングでその時の信号M10
0,i10,Q20がRAM5に格納される。
【0012】
【発明の効果】以上のように本発明によれば、サンプリ
ング項目のデータのいずか1つでも前回サンプリングし
たときに比べて変化したときに、その時の日時及びサン
プリング項目のデータを記憶手段に格納するようにした
ので、有用なデータのみが記憶装置に格納され、かつそ
の記憶容量を小さくすることができる。
ング項目のデータのいずか1つでも前回サンプリングし
たときに比べて変化したときに、その時の日時及びサン
プリング項目のデータを記憶手段に格納するようにした
ので、有用なデータのみが記憶装置に格納され、かつそ
の記憶容量を小さくすることができる。
【図1】本発明の一実施例に係るPCのハード構成を示
すブロック図である。
すブロック図である。
【図2】サンプリングデータが格納されるRAMのデー
タ領域を示した図である。
タ領域を示した図である。
【図3】図1のPCの動作を示すフローチャートであ
る。
る。
【図4】サンプリング開始条件及び終了条件の成立とフ
ラグとの関係を示した図である。
ラグとの関係を示した図である。
【図5】サンプリング項目のデータのタイミングチャー
トである。
トである。
Claims (1)
- 【請求項1】 サンプリング時のカレンダー及びサンプ
リング項目のデータが格納される記憶手段と、 サンプリング項目のデータをサンプリングし、そのいず
れか1つ以上のデータが前回サンプリングしたときに比
べて変化したときに、その時の日時及びサンプリング項
目のデータを前記記憶手段に格納する中央処理装置とを
有することを特徴とするプログラマブルコントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5212592A JPH0764476A (ja) | 1993-08-27 | 1993-08-27 | プログラマブルコントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5212592A JPH0764476A (ja) | 1993-08-27 | 1993-08-27 | プログラマブルコントローラ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0764476A true JPH0764476A (ja) | 1995-03-10 |
Family
ID=16625254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5212592A Pending JPH0764476A (ja) | 1993-08-27 | 1993-08-27 | プログラマブルコントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0764476A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH086611A (ja) * | 1994-06-20 | 1996-01-12 | Nissan Motor Co Ltd | シーケンスの高速演算方法及びその方法を使用したシーケンス制御装置 |
WO2017203583A1 (ja) * | 2016-05-23 | 2017-11-30 | 三菱電機株式会社 | プログラマブルロジックコントローラ |
JP6727472B1 (ja) * | 2019-07-26 | 2020-07-22 | 三菱電機株式会社 | プログラマブルロジックコントローラ、設定ツール、及びプログラム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5327781A (en) * | 1976-08-25 | 1978-03-15 | Kyosan Electric Mfg | Carrier memory system |
JPS61133416A (ja) * | 1984-11-30 | 1986-06-20 | Yaskawa Electric Mfg Co Ltd | シ−ケンストレ−スバツク装置 |
JPH03135604A (ja) * | 1989-10-20 | 1991-06-10 | Kao Corp | 制御信号の状態変化通知装置及び状態変化通知装置を備えた制御装置 |
-
1993
- 1993-08-27 JP JP5212592A patent/JPH0764476A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5327781A (en) * | 1976-08-25 | 1978-03-15 | Kyosan Electric Mfg | Carrier memory system |
JPS61133416A (ja) * | 1984-11-30 | 1986-06-20 | Yaskawa Electric Mfg Co Ltd | シ−ケンストレ−スバツク装置 |
JPH03135604A (ja) * | 1989-10-20 | 1991-06-10 | Kao Corp | 制御信号の状態変化通知装置及び状態変化通知装置を備えた制御装置 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH086611A (ja) * | 1994-06-20 | 1996-01-12 | Nissan Motor Co Ltd | シーケンスの高速演算方法及びその方法を使用したシーケンス制御装置 |
WO2017203583A1 (ja) * | 2016-05-23 | 2017-11-30 | 三菱電機株式会社 | プログラマブルロジックコントローラ |
JPWO2017203583A1 (ja) * | 2016-05-23 | 2018-07-12 | 三菱電機株式会社 | プログラマブルロジックコントローラ |
CN109154803A (zh) * | 2016-05-23 | 2019-01-04 | 三菱电机株式会社 | 可编程逻辑控制器 |
KR20200121919A (ko) * | 2016-05-23 | 2020-10-26 | 미쓰비시덴키 가부시키가이샤 | 프로그래머블 로직 컨트롤러 |
CN109154803B (zh) * | 2016-05-23 | 2022-04-08 | 三菱电机株式会社 | 可编程逻辑控制器 |
JP6727472B1 (ja) * | 2019-07-26 | 2020-07-22 | 三菱電機株式会社 | プログラマブルロジックコントローラ、設定ツール、及びプログラム |
WO2021019615A1 (ja) * | 2019-07-26 | 2021-02-04 | 三菱電機株式会社 | プログラマブルロジックコントローラ、設定ツール、及びプログラム |
CN114174939A (zh) * | 2019-07-26 | 2022-03-11 | 三菱电机株式会社 | 可编程逻辑控制器、设定工具及程序 |
CN114174939B (zh) * | 2019-07-26 | 2024-01-12 | 三菱电机株式会社 | 可编程逻辑控制器、设定工具及记录介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920010431A (ko) | 정보처리장치 및 이를 이용한 정보처리방법 | |
JPH0792789B2 (ja) | グラフ表示装置 | |
US6964049B2 (en) | Smart internetworking operating system for low computational power microprocessors | |
JPH0764476A (ja) | プログラマブルコントローラ | |
JP2963676B2 (ja) | プログラマブルコントローラ | |
US5758035A (en) | Graphic plotting apparatus plotting diagram represented by function and graphic plotting method thereof | |
JPH0764475A (ja) | プログラマブルコントローラ | |
JPH0573296A (ja) | マイクロコンピユータ | |
KR100264765B1 (ko) | 제어기의 제어 알고리즘 변경 시스템 및 그 변경 방법 | |
JPS5914005A (ja) | マイクロコンピユ−タによるシ−ケンス制御方式 | |
JPS62162105A (ja) | フロ−チヤ−ト式プログラマブルコントロ−ラ | |
JP2558721B2 (ja) | 入出力回路 | |
JPH03105503A (ja) | プログラマブルコントローラ | |
JPH0751610Y2 (ja) | オーバーライド機能を備えたプログラマブルコントローラ | |
JPS63116210A (ja) | シ−ケンスコントロ−ラの入出力制御方式 | |
JPH0731563B2 (ja) | プログラム終了予定時刻通知方式 | |
JPS6250904A (ja) | 実行周期管理法 | |
JPH0683652A (ja) | マイクロコンピュ−タシステム | |
KR900008536B1 (ko) | 시이퀀스 제어 및 서보제어의 실행에 적합한 컴퓨터제어 시스템 | |
JPH02202682A (ja) | データ入力処理方法 | |
JPS62171026A (ja) | パイプライン演算装置 | |
JPH01236309A (ja) | 数値制御装置の表示装置 | |
JPS6182248A (ja) | メモリ内容のモニタ方法 | |
JPH0277947A (ja) | 計測装置 | |
JPH1083204A (ja) | プログラマブルコントローラ及び制御演算パラメータ出力方法 |