JPH0760987B2 - Frequency characteristic adjustment circuit - Google Patents
Frequency characteristic adjustment circuitInfo
- Publication number
- JPH0760987B2 JPH0760987B2 JP61129423A JP12942386A JPH0760987B2 JP H0760987 B2 JPH0760987 B2 JP H0760987B2 JP 61129423 A JP61129423 A JP 61129423A JP 12942386 A JP12942386 A JP 12942386A JP H0760987 B2 JPH0760987 B2 JP H0760987B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- amplifier
- terminal
- output
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えばVTRのシャープネス制御に用いて好
適な周波数特性調整回路に関する。The present invention relates to a frequency characteristic adjusting circuit suitable for use in VTR sharpness control, for example.
この発明は、例えばVTRのシャープネス制御に用いて好
適な周波数特性調整回路において、入力信号が正相の入
力端子に供給され、出力信号が逆相の入力端子に供給さ
れる第1,第２の増幅器と、第２の増幅器の正相出力が正
相の入力端子に供給され、出力信号が逆相の入力端子に
供給される第３の増幅器と、入力−出力間に挿入される
第１のコンデンサと、第２の増幅器の正相出力と接地間
に設けられたコンデンサと、第１の増幅器の相互コンダ
クタンスを制御する制御回路とを設けることにより、位
相特性及び遅延特性が変化することなく、任意の周波数
のゲインが可変できるようにしたものである。The present invention, for example, in a frequency characteristic adjustment circuit suitable for use in VTR sharpness control, the first and second input signals are supplied to the positive-phase input terminals and the output signals are supplied to the negative-phase input terminals. An amplifier, a third amplifier in which the positive phase output of the second amplifier is supplied to the positive phase input terminal, and an output signal is supplied to the negative phase input terminal, and a first amplifier inserted between the input and the output. By providing the capacitor, the capacitor provided between the positive phase output of the second amplifier and the ground, and the control circuit for controlling the transconductance of the first amplifier, the phase characteristic and the delay characteristic do not change, The gain of an arbitrary frequency is made variable.
VTRのシャープネス制御は、高域成分例えば2M Hzの周波
数成分のゲインを制御する周波数特性調整回路により、
再生ビデオ信号中の例えば2M Hzの周波数成分のゲイン
を持ち上げることによりなされている。すなわち、再生
ビデオ信号中の高域成分を持ち上げると、ビデオ信号の
エッジ部が強調され、輪郭が強調される。VTR sharpness control is performed by a frequency characteristic adjustment circuit that controls the gain of high frequency components, for example, 2M Hz frequency components.
This is done by raising the gain of the frequency component of, for example, 2 MHz in the reproduced video signal. That is, when the high frequency component in the reproduced video signal is raised, the edge portion of the video signal is emphasized and the contour is emphasized.
このように、ビデオ信号中の任意の周波数例えば2M Hz
のゲインを制御する周波数特性調整回路は、従来、第５
図に示すように構成されていた。Thus, any frequency in the video signal, e.g. 2M Hz
The frequency characteristic adjusting circuit for controlling the gain of
It was configured as shown.
第５図において151が中心周波数f0が例えば2M Hzのバン
ドパスフィルタである。入力端子152からのビデオ信号
が加算回路153に供給されると共に、バンドパスフィル
タ151に供給される。バンドパスフィルタ151でビデオ信
号の中から2M Hzの周波数成分の信号が取り出される。
バンドパスフィルタ151の出力が可変ゲインのアンプ154
に供給される。アンプ154のゲインは、端子155からの制
御信号により可変される。アンプ154の出力が加算回路1
53に供給される。加算回路153で入力端子152からのビデ
オ信号と、バンドパスフィルタ151で取り出され、アン
プ154でゲイン調整がなされた例えば2M Hzの周波数成分
の信号とが加算される。加算回路153の出力が出力端子1
56から取り出される。In FIG. 5, 151 is a bandpass filter whose center frequency f 0 is, for example, 2 MHz. The video signal from the input terminal 152 is supplied to the addition circuit 153 and the bandpass filter 151. The band pass filter 151 extracts a signal having a frequency component of 2 MHz from the video signal.
The output of the bandpass filter 151 is a variable gain amplifier 154.
Is supplied to. The gain of the amplifier 154 is changed by the control signal from the terminal 155. The output of the amplifier 154 is the adder circuit 1
Supplied to 53. The addition circuit 153 adds the video signal from the input terminal 152 and the signal of the frequency component of, for example, 2 MHz extracted by the bandpass filter 151 and gain-adjusted by the amplifier 154. The output of adder circuit 153 is output terminal 1
Taken out from 56.
上述の従来の周波数特性調整回路では、そのゲイン特性
のみならず、その遅延特性及び位相特性が変化する。遅
延特性及び位相特性が変化してしまうと、リンギングが
現れ、画面が乱れるという問題が生じる。そこで、この
遅延特性及び位相特性を、例えば特願昭60−9266号明細
書で示されるようなイコライザでもって、補償する必要
がある。In the conventional frequency characteristic adjusting circuit described above, not only its gain characteristic but also its delay characteristic and phase characteristic change. When the delay characteristic and the phase characteristic change, ringing appears and the screen is disturbed. Therefore, it is necessary to compensate for the delay characteristic and the phase characteristic with an equalizer as shown in Japanese Patent Application No. 60-9266.
ところが、上述の従来の周波数特性調整回路では、その
ゲイン特性を変化させると、これとともに遅延特性及び
位相特性が変化してしまう。このため、その変化に応じ
て位相補償を行わなければならず、上述のような一定の
特性のイコライザではその補償を行うことができない。However, in the above-mentioned conventional frequency characteristic adjusting circuit, when the gain characteristic is changed, the delay characteristic and the phase characteristic are changed accordingly. Therefore, the phase compensation must be performed according to the change, and the equalizer having the constant characteristic as described above cannot perform the compensation.
したがってこの発明の目的は、位相特性及び遅延特性が
変化することなく、任意の周波数のゲインが可変できる
周波数特性調整回路を提供することにある。Therefore, an object of the present invention is to provide a frequency characteristic adjusting circuit in which the gain of an arbitrary frequency can be changed without changing the phase characteristic and the delay characteristic.
この発明は、入力信号が正相の入力端子に供給され、出
力信号が逆相の入力端子に供給される第1,第２の増幅器
と、第２の増幅器の正相出力が正相の入力端子に供給さ
れ、出力信号が逆相の入力端子に供給される第３の増幅
器と、入力−出力間に挿入される第１のコンデンサと、
第２の増幅器の正相出力と接地間に設けられたコンデン
サと、第１の増幅器の相互コンダクタンスを制御する制
御回路とを有する周波数特性調整回路である。According to the present invention, an input signal is supplied to a positive phase input terminal and an output signal is supplied to a negative phase input terminal, and a positive phase output of the second amplifier is a positive phase input terminal. A third amplifier which is supplied to the terminal and whose output signal is supplied to the opposite phase input terminal; and a first capacitor which is inserted between the input and the output,
It is a frequency characteristic adjusting circuit having a capacitor provided between the positive phase output of the second amplifier and the ground, and a control circuit for controlling the transconductance of the first amplifier.
アンプ1,アンプ2,アンプ3,コンデンサ6,コンデンサ７か
らなる回路の伝達関数は、 となる。この伝達関数は、バンドパスフィルタの特性の
伝達関数とイコライザの伝達関数の和である。ここで、
アンプ１の相互コンダクタンス（1/r3）を変化させる
と、バンドパスフィルタの中心周波数のゲインが変化す
る。この時、イコライザの遅延特性もこれに応じて変化
する。その結果、出力の遅延特性及び位相特性は殆ど変
化しない。The transfer function of the circuit consisting of amplifier 1, amplifier 2, amplifier 3, capacitor 6 and capacitor 7 is Becomes This transfer function is the sum of the transfer function of the characteristic of the bandpass filter and the transfer function of the equalizer. here,
When the transconductance (1 / r 3 ) of the amplifier 1 is changed, the gain of the center frequency of the bandpass filter changes. At this time, the delay characteristic of the equalizer also changes accordingly. As a result, the delay characteristic and the phase characteristic of the output hardly change.
以下、この発明の一実施例について図面を参照して説明
する。この一実施例の説明は、以下の順序に従ってなさ
れる。An embodiment of the present invention will be described below with reference to the drawings. The description of this embodiment will be made in the following order.
a.基本構成 b.具体構成 a.基本構成 第１図において1,2,3が夫々差動回路を基本構成とする
アンプである。アンプ１は、gm制御回路４の出力によ
り、その相互コンダクタンスgmを任意に設定できるよう
になされている。a. Basic configuration b. Specific configuration a. Basic configuration In FIG. 1, 1, 2 and 3 are amplifiers each having a basic configuration of a differential circuit. The mutual conductance gm of the amplifier 1 can be arbitrarily set by the output of the gm control circuit 4.
アンプ１及びアンプ２の非反転入力端子が入力端子５に
接続され、アンプ1,アンプ2,アンプ３の反転入力端子が
出力端子８に接続される。アンプ１の反転出力端子が出
力端子８に接続される。アンプ２の非反転出力端子がア
ンプ３の非反転入力端子に接続され、アンプ３の非反転
出力端子が出力端子８に接続される。入力端子５と出力
端子８との間にコンデンサ６が接続される。アンプ２の
非反転出力端子と接地間にコンデンサ７が接続される。The non-inverting input terminals of the amplifier 1 and the amplifier 2 are connected to the input terminal 5, and the inverting input terminals of the amplifier 1, the amplifier 2 and the amplifier 3 are connected to the output terminal 8. The inverting output terminal of the amplifier 1 is connected to the output terminal 8. The non-inverting output terminal of the amplifier 2 is connected to the non-inverting input terminal of the amplifier 3, and the non-inverting output terminal of the amplifier 3 is connected to the output terminal 8. A capacitor 6 is connected between the input terminal 5 and the output terminal 8. A capacitor 7 is connected between the non-inverting output terminal of the amplifier 2 and the ground.
gm制御回路４は、その電流値によりアンプ１の相互コン
ダクタンスgmを設定する構成とされている。gm制御回路
４には、可変電流回路９が接続される。この可変電流回
路９の電流を可変させることにより、アンプ１の相互コ
ンダクタンスgmが任意に設定される。The gm control circuit 4 is configured to set the mutual conductance gm of the amplifier 1 according to its current value. A variable current circuit 9 is connected to the gm control circuit 4. By varying the current of the variable current circuit 9, the mutual conductance gm of the amplifier 1 is arbitrarily set.
この一実施例は、このように、アンプ１の相互コンダク
タンスgmを変化させることにより、任意の周波数のゲイ
ンが可変される。そして、このように周波数特性を可変
した際にも、遅延特性が殆ど変化しない。このことにつ
いて、以下に説明する。In this embodiment, the gain at an arbitrary frequency is changed by changing the mutual conductance gm of the amplifier 1 in this way. Even when the frequency characteristic is changed in this way, the delay characteristic hardly changes. This will be described below.
第１図に示すこの発明の一実施例の伝達関数を求めると
以下のようになる。The transfer function of the embodiment of the present invention shown in FIG. 1 is calculated as follows.
第１図において、アンプ１の相互コンダクタンスgmを1/
r3とし、アンプ２の相互コンダクタンスgmを1/r2とし、
アンプ３の相互コンダクタンスgmを1/r1とし、コンデン
サ６のキャパシタンスをc1とし、コンデンサ７のキャパ
シタンスをc2とする。入力信号をVin、出力信号をVoと
し、中間点Ｙの信号Vyとすると、 となる。したがって、式より、伝達関数Ｈが として求められる。In Fig. 1, the transconductance gm of the amplifier 1 is 1 /
r 3 and the transconductance gm of the amplifier 2 is 1 / r 2
The transconductance gm of the amplifier 3 is 1 / r 1 , the capacitance of the capacitor 6 is c 1, and the capacitance of the capacitor 7 is c 2 . The input signal Vin, an output signal as V o, when the signal V y midpoint Y, Becomes Therefore, from the equation, the transfer function H is Is required as.
一般に、二次の伝達関数は、 で示されるので、Ｑ及びω０は、式，式より、 として求められる。In general, the quadratic transfer function is Since Q and ω 0 are expressed by Is required as.
ただし、r1＜r3とする。However, r 1 <r 3 .
ここで、式を変形すると、 となる。Here, if we transform the equation, Becomes
式は、 式と、 式との和で表現されている。式は、ゲインが一定のイ
コライザの特性を示している。式は、バンドパスフィ
ルタの特性を示している。したがって、この一実施例
は、イコライザの特性とバンドパスフィルタの特性を合
わせた特性を有している。ceremony, Expression and It is expressed as the sum of the formula. The equation shows the characteristics of an equalizer with a constant gain. The equation shows the characteristics of the bandpass filter. Therefore, this embodiment has a characteristic in which the characteristic of the equalizer and the characteristic of the bandpass filter are combined.
r3＝2r1とおくとすると、式は０になる。したがっ
て、この時には、イコライザだけの特性を持つ。If r 3 = 2r 1 is set, the equation becomes 0. Therefore, at this time, it has the characteristics of only the equalizer.
r3を大きくとると、式が負の値をとる。この時には、
中心周波数でディップが生じる。When r 3 is large, the expression takes a negative value. At this time,
A dip occurs at the center frequency.
r3を小さくとると、式で求められる値が大きくなり、
中心周波数でのピークが大になる。When r 3 is small, the value calculated by the formula becomes large,
The peak at the center frequency becomes large.
このように、周波数特性は、アンプ１の相互コンダクタ
ンスgm（gm＝1/r3）を変化させることにより、設定され
る。In this way, the frequency characteristic is set by changing the mutual conductance gm (gm = 1 / r 3 ) of the amplifier 1.
つまり、この周波数特性調整及び位相補償回路は、第２
図に等価ブロック図で示すように、入力信号Vinをイコ
ライザ12及びバンドパスフィルタ13に供給し、イコライ
ザ12の出力とバンドパスフィルタ13の出力とを加算器14
で加算したのと等価である。バンドパスフィルタ13の周
波数特性を変化させるために、端子15に制御信号を供給
してアンプ１の相互コンダクタンス1/r3を変化させる
と、バンドパスフィルタ13の遅延特性が変化する。この
時、アンプ１の相互コンダクタンス1/r3を変化させる
と、イコライザ12の遅延特性がバンドパスフィルタ13の
遅延特性を補償するように変化する。その結果、出力の
遅延特性は、常に殆ど変化しない。In other words, this frequency characteristic adjustment and phase compensation circuit is
As shown in an equivalent block diagram in the figure, the input signal Vin is supplied to the equalizer 12 and the bandpass filter 13, and the output of the equalizer 12 and the output of the bandpass filter 13 are added by an adder 14
It is equivalent to adding in. When a control signal is supplied to the terminal 15 to change the mutual conductance 1 / r 3 of the amplifier 1 in order to change the frequency characteristic of the bandpass filter 13, the delay characteristic of the bandpass filter 13 changes. At this time, if the transconductance 1 / r 3 of the amplifier 1 is changed, the delay characteristic of the equalizer 12 changes so as to compensate the delay characteristic of the bandpass filter 13. As a result, the delay characteristic of the output hardly changes at all times.
以下、具体的な数値を代入し、夫々の場合の特性を示
し、遅延特性及び位相特性が略々一定であることを示
す。第３図Ａ〜第３図Ｆは、下表で示す場合の夫々の特
性を示すものである。回路のＱは、r1,r2,r3により決ま
り、中心周波数f0は、r1とr2により決まる。この例で
は、r1は3468Ω、r2は、31050Ω、中心周波数f0は2M Hz
としている。In the following, specific numerical values are substituted, the characteristics in each case are shown, and it is shown that the delay characteristics and the phase characteristics are substantially constant. FIGS. 3A to 3F show respective characteristics in the cases shown in the table below. The Q of the circuit is determined by r 1 , r 2 and r 3 , and the center frequency f 0 is determined by r 1 and r 2 . In this example, r 1 is 3468 Ω, r 2 is 31050 Ω, and the center frequency f 0 is 2 MHz.
I am trying.
第３図Ａ〜第３図Ｆに示すグラフから明らかなように、
遅延特性及び位相特性は、アンプ１の相互コンダクタン
スgm（＝1/r3）を変化させ、中心周波数f0のゲインをど
のように変化させても略々一定である。 As is clear from the graphs shown in FIGS. 3A to 3F,
The delay characteristic and the phase characteristic are substantially constant no matter how the mutual conductance gm (= 1 / r 3 ) of the amplifier 1 is changed and the gain of the center frequency f 0 is changed.
b.具体構成 第４図はこの発明の一実施例の具体構成である。b. Concrete structure FIG. 4 shows a concrete structure of an embodiment of the present invention.
第４図において51,52,53が夫々差動回路を基本構成とす
るアンプである。これらのアンプ51〜53は、変形ギルバ
ート形のものである。これらのアンプ51,52,53は、前述
の第１図におけるアンプ1,2,3と夫々に対応している。
また、第４図におけるコンデンサ54及び55が第１図にお
けるコンデンサ６及び７に夫々対応している。In FIG. 4, 51, 52 and 53 are amplifiers each having a differential circuit as a basic configuration. These amplifiers 51 to 53 are of modified Gilbert type. These amplifiers 51, 52, 53 correspond to the amplifiers 1, 2, 3 in FIG. 1 described above, respectively.
The capacitors 54 and 55 in FIG. 4 correspond to the capacitors 6 and 7 in FIG. 1, respectively.
アンプ51は、互いにエミッタが共通接続されたトランジ
スタ56及び57から構成される。トランジスタ56及び57の
エミッタが電流源としてのトランジスタ58,59のコレク
タに接続され、トランジスタ58,59のエミッタが抵抗60
を介して接地端子50に接続される。The amplifier 51 is composed of transistors 56 and 57 whose emitters are commonly connected to each other. The emitters of transistors 56 and 57 are connected to the collectors of transistors 58 and 59 as current sources, and the emitters of transistors 58 and 59 are resistors 60 and 59.
Is connected to the ground terminal 50 via.
トランジスタ56のコレクタが電流源としてのPNP形トラ
ンジスタ61のコレクタに接続されると共に、コンデンサ
54の一端に接続される。トランジスタ61のエミッタが抵
抗62を介して＋Vccの電源端子49に接続される。トラン
ジスタ57のコレクタが電源端子49に接続される。The collector of the transistor 56 is connected to the collector of the PNP transistor 61 as a current source, and the capacitor
It is connected to one end of 54. The emitter of the transistor 61 is connected to the power supply terminal 49 of + Vcc through the resistor 62. The collector of the transistor 57 is connected to the power supply terminal 49.
トランジスタ61のベースがトランジスタ63のベースに共
通接続され、この接続点がgm制御及び可変電流回路120
の出力端子に接続される。トランジスタ63のエミッタが
抵抗65を介して電源端子49に接続される。トランジスタ
63のコレクタがトランジスタ66のコレクタに接続される
と共に、トランジスタ67のベースに接続される。トラン
ジスタ66のエミッタが抵抗68を介して接地端子50に接続
される。トランジスタ67のコレクタが電源端子49に接続
される。トランジスタ67のエミッタが抵抗69を介して接
地端子50に接続されると共に、トランジスタ67のエミッ
タとトランジスタ66のベースが共通接続され、この接続
点がトランジスタ58及び59のベースに接続される。The base of the transistor 61 is commonly connected to the base of the transistor 63, and this connection point is the gm control and variable current circuit 120.
Connected to the output terminal of. The emitter of the transistor 63 is connected to the power supply terminal 49 via the resistor 65. Transistor
The collector of 63 is connected to the collector of the transistor 66 and the base of the transistor 67. The emitter of the transistor 66 is connected to the ground terminal 50 via the resistor 68. The collector of the transistor 67 is connected to the power supply terminal 49. The emitter of the transistor 67 is connected to the ground terminal 50 via the resistor 69, the emitter of the transistor 67 and the base of the transistor 66 are commonly connected, and this connection point is connected to the bases of the transistors 58 and 59.
gm制御及び可変電流回路120は、端子121からの制御電圧
を電圧−電流変換し、この制御電圧に基づく電流を形成
するものである。このgm制御及び可変電流回路120で形
成された電流に応じて、カレントミラー回路により、ト
ランジスタ63を流れる電流及びトランジスタ61を流れる
電流が決められる。また、トランジスタ63を流れる電流
により、トランジスタ66を流れる電流が決められ、これ
とカレントミラー接続されたトランジスタ58,59を流れ
る電流が決められる。したがって、端子121に供給する
制御電圧を可変させると、トランジスタ61を流れる電流
及びトランジスタ58,59を流れる電流が変化する。The gm control and variable current circuit 120 converts the control voltage from the terminal 121 into a voltage-current and forms a current based on this control voltage. According to the current formed by the gm control and variable current circuit 120, the current flowing through the transistor 63 and the current flowing through the transistor 61 are determined by the current mirror circuit. Further, the current flowing through the transistor 63 determines the current flowing through the transistor 66, and the current flowing through the transistors 58 and 59 which are current-mirror connected to this. Therefore, when the control voltage supplied to the terminal 121 is changed, the current flowing through the transistor 61 and the current flowing through the transistors 58 and 59 change.
トランジスタ56のベースが抵抗70を介してトランジスタ
71のエミッタに接続されると共に、ダイオード77を介し
て電流源として動作するトランジスタ78のコレクタに接
続される。トランジスタ78のエミッタが抵抗79を介して
接地端子50に接続される。トランジスタ71のコレクタが
電源端子49に接続される。トランジスタ71のベースがコ
ンデンサ54の他端に接続されると共に、PNP形トランジ
スタ72のエミッタに接続される。トランジスタ72のエミ
ッタが電流源としてのトランジスタ73のコレクタに接続
される。トランジスタ73のエミッタが抵抗74を介して電
源端子49に接続される。トランジスタ72のベースが入力
端子122に接続され、トランジスタ72のコレクタが接地
端子50に接続される。The base of transistor 56 is a transistor via resistor 70
It is connected to the emitter of 71 as well as to the collector of a transistor 78 that operates as a current source via a diode 77. The emitter of the transistor 78 is connected to the ground terminal 50 via the resistor 79. The collector of the transistor 71 is connected to the power supply terminal 49. The base of the transistor 71 is connected to the other end of the capacitor 54 and also to the emitter of the PNP transistor 72. The emitter of the transistor 72 is connected to the collector of the transistor 73 as a current source. The emitter of the transistor 73 is connected to the power supply terminal 49 via the resistor 74. The base of the transistor 72 is connected to the input terminal 122, and the collector of the transistor 72 is connected to the ground terminal 50.
アンプ51の非反転入力は、トランジスタ56のベースに供
給される。この入力は、エミッタフォロワトランジスタ
72,エミッタフォロワトランジスタ71を介して供給され
る。トランジスタ73は、エミッタフォロワトランジスタ
72を駆動する。トランジスタ78は、エミッタフォロワト
ランジスタ71を駆動する。アンプ51の反転入力は、トラ
ンジスタ57のベースに供給される。アンプ56の反転出力
は、トランジスタ56のコレクタから取り出される。トラ
ンジスタ61は、能動負荷として動作する。The non-inverting input of amplifier 51 is provided to the base of transistor 56. This input is an emitter follower transistor
72, supplied via the emitter follower transistor 71. Transistor 73 is an emitter follower transistor
Drive 72. Transistor 78 drives emitter follower transistor 71. The inverting input of the amplifier 51 is supplied to the base of the transistor 57. The inverted output of the amplifier 56 is taken out from the collector of the transistor 56. The transistor 61 operates as an active load.
アンプ52は、互いにエミッタが共通接続されたトランジ
スタ81及び82から構成される。トランジスタ81及び82の
エミッタが電流源としてのトランジスタ83のコレクタに
接続される。トランジスタ83のエミッタが抵抗84を介し
て接地端子50に接続される。トランジスタ83のベースが
端子85に接続される。The amplifier 52 is composed of transistors 81 and 82 whose emitters are commonly connected to each other. The emitters of transistors 81 and 82 are connected to the collector of transistor 83 as a current source. The emitter of the transistor 83 is connected to the ground terminal 50 via the resistor 84. The base of the transistor 83 is connected to the terminal 85.
トランジスタ81のコレクタが電源端子49に接続される。
トランジスタ82のコレクタが電流源としてのPNP形トラ
ンジスタ86のコレクタに接続されると共に、トランジス
タ87のベースに接続される。トランジスタ87のベースと
接地間にコンデンサ55が接続される。トランジスタ86の
エミッタが抵抗88を介して電源端子49に接続される。The collector of the transistor 81 is connected to the power supply terminal 49.
The collector of the transistor 82 is connected to the collector of a PNP transistor 86 serving as a current source and the base of the transistor 87. The capacitor 55 is connected between the base of the transistor 87 and the ground. The emitter of the transistor 86 is connected to the power supply terminal 49 via the resistor 88.
トランジスタ81のベースがトランジスタ56のベースに接
続される。トランジスタ82のベースが抵抗89を介してト
ランジスタ90のエミッタに接続されると共に、ダイオー
ド91を介してトランジスタ78のコレクタに接続される。
トランジスタ90のコレクタが電源端子49に接続される。
トランジスタ90のベースが出力端子92に接続される。The base of the transistor 81 is connected to the base of the transistor 56. The base of the transistor 82 is connected to the emitter of the transistor 90 via the resistor 89, and is connected to the collector of the transistor 78 via the diode 91.
The collector of the transistor 90 is connected to the power supply terminal 49.
The base of the transistor 90 is connected to the output terminal 92.
アンプ52の非反転入力は、トランジスタ81のベースに供
給される。トランジスタ81のベースは、トランジスタ56
のベースと共通接続されているので、この入力は、アン
プ51と同様に、エミッタフォロワトランジスタ72,エミ
ッタフォロワトランジスタ71を介して供給される。アン
プ52の反転入力は、トランジスタ82のベースに供給され
る。この入力は、エミッタフォロワトランジスタ90を介
して供給される。アンプ52の非反転出力は、トランジス
タ82のコレクタから取り出される。トランジスタ86は、
能動負荷として動作する。The non-inverting input of amplifier 52 is provided to the base of transistor 81. The base of transistor 81 is transistor 56
This input is supplied through the emitter follower transistor 72 and the emitter follower transistor 71, as is the case with the amplifier 51, since it is commonly connected to the base of the. The inverting input of amplifier 52 is provided to the base of transistor 82. This input is provided via an emitter follower transistor 90. The non-inverting output of the amplifier 52 is taken out from the collector of the transistor 82. The transistor 86 is
Operates as an active load.
アンプ53は、互いのエミッタが共通接続されたトランジ
スタ93,94から構成される。トランジスタ93及び94のエ
ミッタが電流源として動作するトランジスタ95,96のコ
レクタに接続される。トランジスタ95,96のエミッタが
抵抗97を介して接地端子50に接続される。トランジスタ
95及び96のベースが端子85に接続される。The amplifier 53 is composed of transistors 93 and 94 whose emitters are commonly connected. The emitters of transistors 93 and 94 are connected to the collectors of transistors 95 and 96, which act as current sources. The emitters of the transistors 95 and 96 are connected to the ground terminal 50 via the resistor 97. Transistor
The bases of 95 and 96 are connected to terminal 85.
トランジスタ93のコレクタが電源端子49に接続される。
トランジスタ94のコレクタが電流源として動作するPNP
形トランジスタ98のコレクタに接続されると共に、出力
端子92に接続される。トランジスタ98のエミッタが抵抗
99を介して電源端子49に接続される。The collector of the transistor 93 is connected to the power supply terminal 49.
PNP with collector of transistor 94 acting as current source
Connected to the collector of the transistor 98 and to the output terminal 92. The emitter of the transistor 98 is a resistor
It is connected to the power supply terminal 49 via 99.
トランジスタ93のベースが抵抗100を介してトランジス
タ87のエミッタに接続されると共に、ダイオード101を
介して電流源としてのトランジスタ102のコレクタに接
続される。トランジスタ102のエミッタが抵抗103を介し
て接地端子50に接続される。トランジスタ94のベースが
抵抗104を介してトランジスタ105のエミッタに接続され
ると共に、ダイオード106を介してトランジスタ102のコ
レクタに接続される。トランジスタ105のコレクタが電
源端子49に接続される。トランジスタ105のベースが出
力端子92に接続される。The base of the transistor 93 is connected to the emitter of the transistor 87 via the resistor 100, and is connected to the collector of the transistor 102 as a current source via the diode 101. The emitter of the transistor 102 is connected to the ground terminal 50 via the resistor 103. The base of the transistor 94 is connected to the emitter of the transistor 105 via the resistor 104, and is connected to the collector of the transistor 102 via the diode 106. The collector of the transistor 105 is connected to the power supply terminal 49. The base of the transistor 105 is connected to the output terminal 92.
アンプ53の非反転入力は、トランジスタ93のベースに供
給される。この入力は、エミッタフォロワトランジスタ
87を介して供給される。アンプ53の反転入力は、トラン
ジスタ94のベースに供給される。この入力は、エミッタ
フォロワトランジスタ105を介して供給される。アンプ5
3の非反転出力は、トランジスタ94のコレクタから取り
出される。トランジスタ98は、能動負荷として動作す
る。The non-inverting input of the amplifier 53 is supplied to the base of the transistor 93. This input is an emitter follower transistor
Supplied via 87. The inverting input of the amplifier 53 is supplied to the base of the transistor 94. This input is provided through the emitter follower transistor 105. Amplifier 5
The non-inverting output of 3 is taken from the collector of transistor 94. Transistor 98 operates as an active load.
端子85がトランジスタ107のベースに接続され、トラン
ジスタ107のエミッタが抵抗108を介して接地端子50に接
続される。トランジスタ107のコレクタがトランジスタ1
09のコレクタに接続されると共に、トランジスタ110の
ベースに接続される。トランジスタ109のエミッタが抵
抗111を介して電源端子49に接続される。トランジスタ1
09のベースがトランジスタ73,トランジスタ86,トランジ
スタ98のベースと共通接続される。トランジスタ110の
エミッタが抵抗112を介して電源端子49に接続されると
共に、トランジスタ109のベースに接続される。トラン
ジスタ110のコレクタが接地端子50に接続される。The terminal 85 is connected to the base of the transistor 107, and the emitter of the transistor 107 is connected to the ground terminal 50 via the resistor 108. The collector of transistor 107 is transistor 1
It is connected to the collector of 09 and to the base of the transistor 110. The emitter of the transistor 109 is connected to the power supply terminal 49 via the resistor 111. Transistor 1
The base of 09 is commonly connected to the bases of the transistor 73, the transistor 86, and the transistor 98. The emitter of the transistor 110 is connected to the power supply terminal 49 via the resistor 112 and the base of the transistor 109. The collector of transistor 110 is connected to ground terminal 50.
端子85に直流電圧Vr1例えば0.9Vが供給される。これに
より、定電流源として動作するトランジスタ83,トラン
ジスタ95,96,トランジスタ107が駆動される。そして、
トランジスタ107を流れる電流により、トランジスタ10
9,110が駆動され、トランジスタ109,110とカレントミラ
ー接続されたトランジスタ73,86,98が駆動される。A DC voltage Vr 1 of 0.9 V, for example, is supplied to the terminal 85. As a result, the transistor 83, the transistors 95, 96, and the transistor 107 that operate as a constant current source are driven. And
The current flowing through the transistor 107 causes the transistor 10
9,110 are driven, and transistors 73,86,98 which are current mirror connected to the transistors 109,110 are driven.
トランジスタ78,102のベースがトランジスタ113のベー
スに接続される。トランジスタ113のエミッタが抵抗114
を介して接地端子50に接続される。トランジスタ113の
コレクタが抵抗115を介して端子106に接続されると共
に、トランジスタ118のベースに接続される。トランジ
スタ118のエミッタが抵抗117を介して接地端子50に接続
されると共に、トランジスタ113のベースに接続され
る。トランジスタ118のコレクタが電源端子49に接続さ
れる。The bases of the transistors 78 and 102 are connected to the base of the transistor 113. The emitter of transistor 113 is resistor 114
Is connected to the ground terminal 50 via. The collector of the transistor 113 is connected to the terminal 106 via the resistor 115 and the base of the transistor 118. The emitter of the transistor 118 is connected to the ground terminal 50 via the resistor 117 and the base of the transistor 113. The collector of the transistor 118 is connected to the power supply terminal 49.
端子116に直流電圧Vr2例えば（4.2V−VBE）が供給され
る（VBE＝ベース・エミッタ間電圧）。この直流電圧に
より抵抗115に電流が流れ、これにより、トランジスタ1
13及びトランジスタ118が駆動される。そして、トラン
ジスタ113を流れる電流により、これとカレントミラー
接続されたトランジスタ78,トランジスタ102が駆動され
る。A DC voltage Vr 2 (for example, (4.2V−V BE )) is supplied to the terminal 116 (V BE = base-emitter voltage). This DC voltage causes a current to flow in the resistor 115, which causes the transistor 1
13 and transistor 118 are driven. Then, the current flowing through the transistor 113 drives the transistor 78 and the transistor 102, which are current-mirror connected to the transistor 113.
エミッタフォロワトランジスタ72のベースから導出され
た入力端子122に入力信号が供給される。この入力信号
は、トランジスタ72のエミッタからエミッタフォロワト
ランジスタ71を介してアンプ51の非反転入力端子である
トランジスタ56のベースに供給されると共に、アンプ52
の非反転入力端子であるトランジスタ81のベースに供給
される。出力端子92からの出力信号は、エミッタフォロ
ワトランジスタ105を介してアンプ53の反転入力端子で
あるトランジスタ94のベースに供給されると共に、エミ
ッタフォロワトランジスタ90を介してアンプ52の反転入
力端子であるトランジスタ82のベース及びアンプ51の反
転入力端子であるトランジスタ57のベースに供給され
る。アンプ51の反転出力端子であるトランジスタ56のコ
レクタとエミッタフォロワトランジスタ72のエミッタと
の間にはコンデンサ54が接続され、トランジスタ56のコ
レクタの出力が出力端子92に出力される。アンプ52の非
反転出力端子であるトランジスタ82のコレクタの出力
は、エミッタフォロワトランジスタ87を介してアンプ３
の非反転入力端子であるトランジスタ93のベースに供給
される。トランジスタ82のコレクタと接地間には、コン
デンサ55が接続される。アンプ53の非反転出力端子であ
るトランジスタ94のコレクタの出力は、出力端子92に供
給される。An input signal is supplied to the input terminal 122 derived from the base of the emitter follower transistor 72. This input signal is supplied from the emitter of the transistor 72 via the emitter follower transistor 71 to the base of the transistor 56, which is the non-inverting input terminal of the amplifier 51, and also the amplifier 52.
Is supplied to the base of the transistor 81 which is the non-inverting input terminal of the. The output signal from the output terminal 92 is supplied to the base of the transistor 94, which is the inverting input terminal of the amplifier 53, via the emitter follower transistor 105, and is also the transistor that is the inverting input terminal of the amplifier 52 via the emitter follower transistor 90. It is supplied to the base of 82 and the base of the transistor 57 which is the inverting input terminal of the amplifier 51. A capacitor 54 is connected between the collector of the transistor 56, which is the inverting output terminal of the amplifier 51, and the emitter of the emitter follower transistor 72, and the output of the collector of the transistor 56 is output to the output terminal 92. The output of the collector of the transistor 82, which is the non-inverting output terminal of the amplifier 52, is fed to the amplifier 3 via the emitter follower transistor 87.
Is supplied to the base of the transistor 93 which is the non-inverting input terminal of the. A capacitor 55 is connected between the collector of the transistor 82 and the ground. The output of the collector of the transistor 94, which is the non-inverting output terminal of the amplifier 53, is supplied to the output terminal 92.
したがって、これらのアンプ51,52,53及びコンデンサ5
4,55からなる回路構成は、第１図に示す構成と同様であ
る。Therefore, these amplifiers 51, 52, 53 and capacitor 5
The circuit configuration of 4,55 is similar to that shown in FIG.
アンプ51の相互コンダクタンスgmは、トランジスタ61を
流れる電流及びトランジスタ58,59を流れる電流を制御
することによりなされる。この電流は、端子120からの
制御電圧に応じて、gm制御及び可変電流回路121で形成
される電流により制御される。The transconductance gm of the amplifier 51 is made by controlling the current flowing through the transistor 61 and the current flowing through the transistors 58 and 59. This current is controlled by the current formed by the gm control and variable current circuit 121 according to the control voltage from the terminal 120.
この発明に依れば、位相特性及び遅延特性を殆ど変化さ
せることなく、任意の周波数のゲインを可変させること
ができる。また、低域の位相，遅延特性は、ゲイン特性
変化により変化しない。したがって、リンギングが発生
し、画面が乱れることがない。According to the present invention, the gain at an arbitrary frequency can be changed without changing the phase characteristic and the delay characteristic. Further, the phase and delay characteristics in the low frequency band do not change due to the change in the gain characteristics. Therefore, ringing does not occur and the screen is not disturbed.
また、この発明に依れば、アンプとコンデンサだけで構
成できるので、集積回路化が容易である。Further, according to the present invention, since it can be configured only with an amplifier and a capacitor, it can be easily integrated into an integrated circuit.
第１図はこの発明の一実施例の基本構成を示すブロック
図、第２図はこの発明の一実施例の説明に用いる等価ブ
ロック図、第３図はこの発明の一実施例の説明に用いる
グラフ、第４図はこの発明の一実施例の具体構成を示す
接続図、第５図は従来の周波数特性調整回路のブロック
図である。 図面における主要な符号の説明 1,2,3:アンプ、6,7:コンデンサ、4:gm制御回路、9:可変
電流回路。FIG. 1 is a block diagram showing the basic structure of an embodiment of the present invention, FIG. 2 is an equivalent block diagram used for explaining the embodiment of the present invention, and FIG. 3 is used for explaining the embodiment of the present invention. FIG. 4 is a connection diagram showing a concrete configuration of an embodiment of the present invention, and FIG. 5 is a block diagram of a conventional frequency characteristic adjusting circuit. Description of main symbols in the drawings 1,2,3: amplifier, 6,7: capacitor, 4: gm control circuit, 9: variable current circuit.
フロントページの続き (72)発明者 三宅 仁毅 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (56)参考文献 特開 昭61−170113（ＪＰ，Ａ)Front page continuation (72) Inventor Hitoki Miyake 6-735 Kita-Shinagawa, Shinagawa-ku, Tokyo Inside Sony Corporation (56) Reference JP-A-61-170113 (JP, A)
Claims (1)
子とを有し、その正相入力端子とその反転出力端子との
間に第１のコンデンサが設けられた第１の増幅器と、 上記第１の増幅器の相互コンダクタンスを可変させるコ
ンダクタンス制御回路と、 正相入力端子と反転入力端子と正相出力端子とを有し、
その正相出力端子と接地間に第２のコンデンサが設けら
れた第２の増幅器と、 正相入力端子と反転入力端子と正相出力端子とを有し、
上記第２の増幅器の正相出力端子と上記第２のコンデン
サとの接続点の出力がその正相入力端子に供給される第
３の増幅器と からなり、 入力端子からの入力信号を上記第１の増幅器の正相入力
端子に供給し、上記第１の増幅器の反転出力端子からの
出力信号を出力端子に供給すると共に、 上記入力端子からの入力信号を上記第２の増幅器の正相
入力端子に供給し、上記第２の増幅器の正相出力端子と
上記第２のコンデンサとの接続点の出力信号を上記第３
の増幅器の正相入力端子に供給し、上記第３の増幅器の
正相出力端子からの出力信号を上記出力端子に供給し、 上記出力端子からの出力信号を上記第１、第２、及び第
３の増幅器の反転入力端子に帰還し、 上記コンダクタンス制御回路により上記第１の増幅器の
相互コンダクタンスを可変させて、所定周波数の利得を
調整すると共に微調整時の位相補償を行うようにした周
波数特性調整回路。1. A first amplifier having a positive-phase input terminal, an inverting input terminal, and an inverting output terminal, and a first capacitor provided between the positive-phase input terminal and the inverting output terminal thereof. A conductance control circuit for varying the mutual conductance of the first amplifier; a positive phase input terminal, an inverting input terminal, and a positive phase output terminal;
A second amplifier provided with a second capacitor between the positive-phase output terminal and the ground, a positive-phase input terminal, an inverting input terminal, and a positive-phase output terminal,
A third amplifier whose output at the connection point between the positive phase output terminal of the second amplifier and the second capacitor is supplied to the positive phase input terminal of the second amplifier; To the positive phase input terminal of the amplifier, the output signal from the inverting output terminal of the first amplifier to the output terminal, and the input signal from the input terminal to the positive phase input terminal of the second amplifier. And an output signal at the connection point between the positive phase output terminal of the second amplifier and the second capacitor is supplied to the third amplifier.
To the positive phase input terminal of the amplifier, the output signal from the positive phase output terminal of the third amplifier to the output terminal, and the output signal from the output terminal to the first, second, and A frequency characteristic which is fed back to the inverting input terminal of the amplifier No. 3 and the transconductance of the first amplifier is varied by the conductance control circuit to adjust the gain of a predetermined frequency and perform phase compensation at the time of fine adjustment. Adjustment circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61129423A JPH0760987B2 (en) | 1986-06-04 | 1986-06-04 | Frequency characteristic adjustment circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61129423A JPH0760987B2 (en) | 1986-06-04 | 1986-06-04 | Frequency characteristic adjustment circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62285508A JPS62285508A (en) | 1987-12-11 |
| JPH0760987B2 true JPH0760987B2 (en) | 1995-06-28 |
Family
ID=15009137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61129423A Expired - Lifetime JPH0760987B2 (en) | 1986-06-04 | 1986-06-04 | Frequency characteristic adjustment circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0760987B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4413928A1 (en) * | 1994-04-21 | 1995-10-26 | Philips Patentverwaltung | Circuit arrangement with an adjustable amplitude-frequency response |
| US6157248A (en) * | 1998-05-20 | 2000-12-05 | Matsushita Electric Industrial Co., Ltd. | Active filter circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0626297A (en) * | 1992-07-09 | 1994-02-01 | Shimizu Corp | Tunnel drilling method |
-
1986
- 1986-06-04 JP JP61129423A patent/JPH0760987B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62285508A (en) | 1987-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4327319A (en) | Active power supply ripple filter | |
| JPH01160107A (en) | Balanced voltage- current converter | |
| US4996498A (en) | Common mode compensation for differential integrating filter | |
| US4404529A (en) | Lowpass filter with electronic control of cutoff and resonance | |
| JPS6155288B2 (en) | ||
| JP2884869B2 (en) | Frequency mixer circuit | |
| US4048577A (en) | Resistor-controlled circuit for improving bandwidth of current gain cells | |
| JPH0760987B2 (en) | Frequency characteristic adjustment circuit | |
| JPS585594B2 (en) | rectifier circuit | |
| JPH0326565B2 (en) | ||
| JPS6232523B2 (en) | ||
| JPH0821831B2 (en) | Integrator circuit | |
| JP2901248B2 (en) | Variable reactance circuit | |
| JP3041871B2 (en) | Signal correction circuit | |
| JP2661303B2 (en) | Modulation circuit | |
| JPS6034289B2 (en) | gain control device | |
| JP2876701B2 (en) | Operational amplifier circuit | |
| JP3427647B2 (en) | Sound quality adjustment circuit | |
| JPS6319925Y2 (en) | ||
| JPH0715274Y2 (en) | Sound quality adjustment circuit | |
| JPS5827538Y2 (en) | Complementary push-pull amplifier | |
| JPH0122263Y2 (en) | ||
| JPS5827537Y2 (en) | Complementary push-pull amplifier | |
| JPH0832369A (en) | Current output amplifier and active filter using it | |
| JPS6356071A (en) | Frequency characteristic adjustment circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |