JPH0759183A - 時分割時間スイッチの制御方式 - Google Patents
時分割時間スイッチの制御方式Info
- Publication number
- JPH0759183A JPH0759183A JP20171593A JP20171593A JPH0759183A JP H0759183 A JPH0759183 A JP H0759183A JP 20171593 A JP20171593 A JP 20171593A JP 20171593 A JP20171593 A JP 20171593A JP H0759183 A JPH0759183 A JP H0759183A
- Authority
- JP
- Japan
- Prior art keywords
- switching information
- memory
- information memory
- time
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 時分割交換機全体としての試験用ハードウェ
ア量を少なくし、しかも、高精度に信号装置を試験す
る。 【構成】 タイムスロット収容がスイッチング情報メモ
リの格納スイッチング情報(パス設定情報)によって固
定的に割付られる装置を前提とする。スイッチング情報
メモリ2aとして、書換え可能なものを適用し、通常の
パス設定を実行させる際には、書込スイッチング情報選
択手段13、14によって基本スイッチング情報書込手
段11、13を選択させて、装置に本来求められている
スイッチング情報をスイッチング情報メモリに書込む。
一方、試験等の際には、書込スイッチング情報選択手段
によって特殊スイッチング情報書込手段12、13を選
択させて、外部装置からの試験等の特殊時用スイッチン
グ情報をスイッチング情報メモリに書込む。
ア量を少なくし、しかも、高精度に信号装置を試験す
る。 【構成】 タイムスロット収容がスイッチング情報メモ
リの格納スイッチング情報(パス設定情報)によって固
定的に割付られる装置を前提とする。スイッチング情報
メモリ2aとして、書換え可能なものを適用し、通常の
パス設定を実行させる際には、書込スイッチング情報選
択手段13、14によって基本スイッチング情報書込手
段11、13を選択させて、装置に本来求められている
スイッチング情報をスイッチング情報メモリに書込む。
一方、試験等の際には、書込スイッチング情報選択手段
によって特殊スイッチング情報書込手段12、13を選
択させて、外部装置からの試験等の特殊時用スイッチン
グ情報をスイッチング情報メモリに書込む。
Description
【0001】
【産業上の利用分野】本発明は、デジタル交換機(時分
割交換機)の時分割時間スイッチの制御方式に関するも
のである。
割交換機)の時分割時間スイッチの制御方式に関するも
のである。
【0002】
【従来の技術】従来、時分割交換機の信号装置は、図2
に示すような構成を有する。
に示すような構成を有する。
【0003】図2において、時分割交換機の信号装置
は、時間スイッチ(通話メモリ:TSW)1、時間スイ
ッチ1上の固定的スイッチング情報(パス設定情報:タ
イムスロット変換情報)を格納しているスイッチング情
報メモリ(TSC ROM)2、MF信号(多周波信
号)の送信機能やを有する多周波信号送信回路(MF
S)3、図示しない他装置の多周波信号送信回路と対向
し、MF信号を受信する多周波信号受信回路(MFR)
4、入ハイウェイ(入HW)5とのインタフェースを行
なうハイウェイインタフェース部(INF)6、出ハイ
ウェイ(出HW)7とのインタフェースを行なうハイウ
ェイインタフェース部(INF)8、入ハイウェイ5か
らのデータ又は多周波信号送信回路3からのデータをシ
リアル/パラレル変換すると共に多重する直並列変換部
(SPC)9、及び、時間スイッチ1からのデータをパ
ラレル/シリアル変換すると共に出ハイウェイ7又は多
周波信号受信回路4に出力する並直列変換部(PSC)
10から構成されている。
は、時間スイッチ(通話メモリ:TSW)1、時間スイ
ッチ1上の固定的スイッチング情報(パス設定情報:タ
イムスロット変換情報)を格納しているスイッチング情
報メモリ(TSC ROM)2、MF信号(多周波信
号)の送信機能やを有する多周波信号送信回路(MF
S)3、図示しない他装置の多周波信号送信回路と対向
し、MF信号を受信する多周波信号受信回路(MFR)
4、入ハイウェイ(入HW)5とのインタフェースを行
なうハイウェイインタフェース部(INF)6、出ハイ
ウェイ(出HW)7とのインタフェースを行なうハイウ
ェイインタフェース部(INF)8、入ハイウェイ5か
らのデータ又は多周波信号送信回路3からのデータをシ
リアル/パラレル変換すると共に多重する直並列変換部
(SPC)9、及び、時間スイッチ1からのデータをパ
ラレル/シリアル変換すると共に出ハイウェイ7又は多
周波信号受信回路4に出力する並直列変換部(PSC)
10から構成されている。
【0004】ハイウェイ5、7のタイムスロットの収容
が固定的に割付される信号装置の時間スイッチ1の接続
は、固定的であれば良く、例えば読出し専用メモリでな
るスイッチング情報メモリ2によって固定化されてい
る。
が固定的に割付される信号装置の時間スイッチ1の接続
は、固定的であれば良く、例えば読出し専用メモリでな
るスイッチング情報メモリ2によって固定化されてい
る。
【0005】そして、他装置からのデータは、入ハイウ
ェイ5、ハイウェイインタフェース部6、直並列変換部
9を経由して時間スイッチ1に入力され、時間スイッチ
1の出力側の特定タイムスロットにスイッチングされ、
並直列変換部10を経由して多周波信号受信回路4を接
続される。また、多周波信号送信回路3からの出力デー
タは、直並列変換部9を経由して時間スイッチ1に入力
され、時間スイッチ1で特定タイムスロットにスイッチ
ングされ、並直列変換部10、ハイウェイインタフェー
ス部8を経由し、出ハイウェイ7から他装置へ接続され
る。
ェイ5、ハイウェイインタフェース部6、直並列変換部
9を経由して時間スイッチ1に入力され、時間スイッチ
1の出力側の特定タイムスロットにスイッチングされ、
並直列変換部10を経由して多周波信号受信回路4を接
続される。また、多周波信号送信回路3からの出力デー
タは、直並列変換部9を経由して時間スイッチ1に入力
され、時間スイッチ1で特定タイムスロットにスイッチ
ングされ、並直列変換部10、ハイウェイインタフェー
ス部8を経由し、出ハイウェイ7から他装置へ接続され
る。
【0006】なお、スイッチング情報メモリ2からは周
期的にタイムスロット毎のスイッチング情報が時間スイ
ッチ1へ与えられ、時間スイッチ1はそのスイッチング
情報に基づきスイッチングを実施している。
期的にタイムスロット毎のスイッチング情報が時間スイ
ッチ1へ与えられ、時間スイッチ1はそのスイッチング
情報に基づきスイッチングを実施している。
【0007】
【発明が解決しようとする課題】ところで、時分割交換
機に障害が発生した場合、その障害発生箇所がどこであ
るかを特定する必要があり、図2に示した信号装置に故
障が生じているか否かを試験することがある。
機に障害が発生した場合、その障害発生箇所がどこであ
るかを特定する必要があり、図2に示した信号装置に故
障が生じているか否かを試験することがある。
【0008】しかしながら、上記構成の時分割交換機の
信号装置では、装置内に送信回路3及び受信回路4があ
るにもかかわらず、パスが固定しているため、送信回路
3及び受信回路4間を接続することができない。そのた
め、従来、以下のような試験方法が考えられている。
信号装置では、装置内に送信回路3及び受信回路4があ
るにもかかわらず、パスが固定しているため、送信回路
3及び受信回路4間を接続することができない。そのた
め、従来、以下のような試験方法が考えられている。
【0009】送信回路3又は受信回路4の故障の有無を
確認する場合、送信回路3からのデータを出ハイウェイ
7に出力させ、信号装置以外の当該時分割交換機内の装
置でハイウェイを折り返させ、入ハイウェイ5からのそ
のデータを受信回路4で受信させて確認する。又は、当
該時分割交換機内であって信号装置の外部に、送信回路
3及び受信回路4と同一構成の送信回路及び受信回路を
別途設け、外部の送信回路からのデータを信号装置内の
受信回路4に与え、また、信号装置内の送信回路3から
のデータを外部の受信回路に与えて故障の有無を確認す
る。
確認する場合、送信回路3からのデータを出ハイウェイ
7に出力させ、信号装置以外の当該時分割交換機内の装
置でハイウェイを折り返させ、入ハイウェイ5からのそ
のデータを受信回路4で受信させて確認する。又は、当
該時分割交換機内であって信号装置の外部に、送信回路
3及び受信回路4と同一構成の送信回路及び受信回路を
別途設け、外部の送信回路からのデータを信号装置内の
受信回路4に与え、また、信号装置内の送信回路3から
のデータを外部の受信回路に与えて故障の有無を確認す
る。
【0010】しかし、いずれの試験方法であっても、時
分割交換機全体として試験用のハードウェア量が非常に
多いという問題があると共に、試験専用の折返し構成や
送信回路や受信回路が故障していた場合には、信号装置
に対して正しい試験結果が得られないという問題があっ
た。
分割交換機全体として試験用のハードウェア量が非常に
多いという問題があると共に、試験専用の折返し構成や
送信回路や受信回路が故障していた場合には、信号装置
に対して正しい試験結果が得られないという問題があっ
た。
【0011】なお、図2では、送信回路3及び受信回路
4としてMF信号に対するものを示したが、PB信号
(プッシュボタン信号)や共通線導通試験音信号などの
送信回路や受信回路も実際上存在し、従って、上記問題
は大きなものである。
4としてMF信号に対するものを示したが、PB信号
(プッシュボタン信号)や共通線導通試験音信号などの
送信回路や受信回路も実際上存在し、従って、上記問題
は大きなものである。
【0012】本発明は、以上の点を考慮してなされたも
のであり、時分割交換機全体としての試験用ハードウェ
ア量を少なくし、しかも、高精度に信号装置を試験する
ことができる時分割時間スイッチの制御方式を提供しよ
うとしたものである。
のであり、時分割交換機全体としての試験用ハードウェ
ア量を少なくし、しかも、高精度に信号装置を試験する
ことができる時分割時間スイッチの制御方式を提供しよ
うとしたものである。
【0013】
【課題を解決するための手段】かかる課題を解決するた
め、請求項1の本発明においては、ハイウェイのタイム
スロット収容がスイッチング情報メモリに格納されてい
るスイッチング情報によって固定的に割付られる装置の
時分割時間スイッチの制御方式において、スイッチング
情報メモリとして、書換え可能なものを適用すると共
に、(1) 上記装置に本来求められているスイッチング情
報を固定的に格納したメモリを有し、格納しているスイ
ッチング情報をスイッチング情報メモリに書込む基本ス
イッチング情報書込手段と、(2) 外部装置から与えられ
たスイッチング情報をスイッチング情報メモリに書込む
特殊スイッチング情報書込手段と、(3) 両書込手段の一
方を選択してスイッチング情報メモリへの書込みを実行
させる書込スイッチング情報選択手段とを設けた。
め、請求項1の本発明においては、ハイウェイのタイム
スロット収容がスイッチング情報メモリに格納されてい
るスイッチング情報によって固定的に割付られる装置の
時分割時間スイッチの制御方式において、スイッチング
情報メモリとして、書換え可能なものを適用すると共
に、(1) 上記装置に本来求められているスイッチング情
報を固定的に格納したメモリを有し、格納しているスイ
ッチング情報をスイッチング情報メモリに書込む基本ス
イッチング情報書込手段と、(2) 外部装置から与えられ
たスイッチング情報をスイッチング情報メモリに書込む
特殊スイッチング情報書込手段と、(3) 両書込手段の一
方を選択してスイッチング情報メモリへの書込みを実行
させる書込スイッチング情報選択手段とを設けた。
【0014】また、請求項2の本発明においては、ハイ
ウェイのタイムスロット収容がスイッチング情報メモリ
に格納されているスイッチング情報によって固定的に割
付られる装置の時分割時間スイッチの制御方式におい
て、スイッチング情報メモリとして、書換え可能なもの
を適用すると共に、(1) 上記装置に本来求められている
スイッチング情報を固定的に格納したメモリを有し、格
納しているスイッチング情報をスイッチング情報メモリ
に書込む基本スイッチング情報書込手段と、(2)スイッ
チング情報を固定的に格納したメモリを有し、外部装置
から指令されたときに、格納しているスイッチング情報
をスイッチング情報メモリに書込む特殊スイッチング情
報書込手段と、(3) 両書込手段の一方を選択してスイッ
チング情報メモリへの書込みを実行させる書込スイッチ
ング情報選択手段とを設けた。
ウェイのタイムスロット収容がスイッチング情報メモリ
に格納されているスイッチング情報によって固定的に割
付られる装置の時分割時間スイッチの制御方式におい
て、スイッチング情報メモリとして、書換え可能なもの
を適用すると共に、(1) 上記装置に本来求められている
スイッチング情報を固定的に格納したメモリを有し、格
納しているスイッチング情報をスイッチング情報メモリ
に書込む基本スイッチング情報書込手段と、(2)スイッ
チング情報を固定的に格納したメモリを有し、外部装置
から指令されたときに、格納しているスイッチング情報
をスイッチング情報メモリに書込む特殊スイッチング情
報書込手段と、(3) 両書込手段の一方を選択してスイッ
チング情報メモリへの書込みを実行させる書込スイッチ
ング情報選択手段とを設けた。
【0015】
【作用】請求項1及び2の本発明は共に、ハイウェイの
タイムスロット収容がスイッチング情報メモリに格納さ
れているスイッチング情報によって固定的に割付られる
装置の時分割時間スイッチの制御方式に関する。
タイムスロット収容がスイッチング情報メモリに格納さ
れているスイッチング情報によって固定的に割付られる
装置の時分割時間スイッチの制御方式に関する。
【0016】タイムスロット収容が固定的に割付られる
ので、スイッチング情報メモリとしてスイッチング情報
を固定的に格納する例えばROM構成を適用することが
考えられるが、試験時等では本来のパス設定とは異なる
パス設定が求められ、ROM構成を適用した場合には、
かかる要求に応じられない。
ので、スイッチング情報メモリとしてスイッチング情報
を固定的に格納する例えばROM構成を適用することが
考えられるが、試験時等では本来のパス設定とは異なる
パス設定が求められ、ROM構成を適用した場合には、
かかる要求に応じられない。
【0017】そこで、請求項1の本発明においては、ス
イッチング情報メモリとして、書換え可能なものを適用
し、通常のパス設定を実行させる際には、書込スイッチ
ング情報選択手段によって基本スイッチング情報書込手
段を選択させて、装置に本来求められているスイッチン
グ情報(パス設定情報)をスイッチング情報メモリに書
込み、一方、試験等の際には、書込スイッチング情報選
択手段によって特殊スイッチング情報書込手段を選択さ
せて、外部装置からの試験等の特殊時用スイッチング情
報(パス設定情報)をスイッチング情報メモリに書込む
こととした。
イッチング情報メモリとして、書換え可能なものを適用
し、通常のパス設定を実行させる際には、書込スイッチ
ング情報選択手段によって基本スイッチング情報書込手
段を選択させて、装置に本来求められているスイッチン
グ情報(パス設定情報)をスイッチング情報メモリに書
込み、一方、試験等の際には、書込スイッチング情報選
択手段によって特殊スイッチング情報書込手段を選択さ
せて、外部装置からの試験等の特殊時用スイッチング情
報(パス設定情報)をスイッチング情報メモリに書込む
こととした。
【0018】請求項2の本発明も、基本的な考えは請求
項1の本発明と同様であり、請求項1の本発明と異なる
点は、特殊時用スイッチング情報が外部装置から与えら
れるのではなく、特殊スイッチング情報書込手段が、特
殊時用スイッチング情報を固定的に格納したメモリを有
し、外部装置から指令されたときに、このスイッチング
情報をスイッチング情報メモリに書込む点である。
項1の本発明と同様であり、請求項1の本発明と異なる
点は、特殊時用スイッチング情報が外部装置から与えら
れるのではなく、特殊スイッチング情報書込手段が、特
殊時用スイッチング情報を固定的に格納したメモリを有
し、外部装置から指令されたときに、このスイッチング
情報をスイッチング情報メモリに書込む点である。
【0019】
【実施例】以下、本発明による一実施例を図面を参照し
ながら詳述する。ここで、図1がこの実施例に係る時分
割交換機の信号装置の構成を示すものであり、上述した
図2との同一、対応部分には同一符号を付して示してい
る。
ながら詳述する。ここで、図1がこの実施例に係る時分
割交換機の信号装置の構成を示すものであり、上述した
図2との同一、対応部分には同一符号を付して示してい
る。
【0020】実施例に係る時分割交換機の信号装置も、
図1に示すように、時間スイッチ1、スイッチング情報
メモリ(SCM)2a、多周波信号送信回路3、多周波
信号受信回路4、ハイウェイインタフェース部6、ハイ
ウェイインタフェース部8、直並列変換部9、及び、並
直列変換部10を備えている。
図1に示すように、時間スイッチ1、スイッチング情報
メモリ(SCM)2a、多周波信号送信回路3、多周波
信号受信回路4、ハイウェイインタフェース部6、ハイ
ウェイインタフェース部8、直並列変換部9、及び、並
直列変換部10を備えている。
【0021】しかし、時間スイッチ1のスイッチング情
報(パス設定情報:タイムスロット変換情報)を格納し
ていて、各タイムスロット毎に書き込まれた接続情報を
周期的に出力して時間スイッチ1を制御する、この実施
例のスイッチング情報メモリ2aは、従来のROM構成
のものとは異なって、RAM等の書換え可能なメモリに
よって構成されている。
報(パス設定情報:タイムスロット変換情報)を格納し
ていて、各タイムスロット毎に書き込まれた接続情報を
周期的に出力して時間スイッチ1を制御する、この実施
例のスイッチング情報メモリ2aは、従来のROM構成
のものとは異なって、RAM等の書換え可能なメモリに
よって構成されている。
【0022】また、実施例に係る時分割交換機の信号装
置は、上述した従来とほぼ同様な構成に加えて、図1に
示すように、基本スイッチング情報メモリ部(ROM)
11、バスインタフェース部(BUS−INF)12、
制御部(CONT)13及び選択回路(SEL)14を
有する。
置は、上述した従来とほぼ同様な構成に加えて、図1に
示すように、基本スイッチング情報メモリ部(ROM)
11、バスインタフェース部(BUS−INF)12、
制御部(CONT)13及び選択回路(SEL)14を
有する。
【0023】基本スイッチング情報メモリ部11は、読
出し専用メモリ、カウンタ、データバッファ等から構成
されており、後述する制御部13の制御下で、カウンタ
の出力データ及び読出し専用メモリの出力データから、
自律的にスイッチング情報メモリ2aへ与えるアドレス
データや書込みデータを作成し、これらデータを選択回
路14経由でスイッチング情報メモリ2aに与えてスイ
ッチング情報メモリ2aに格納させる。基本スイッチン
グ情報メモリ部11内のカウンタは、スイッチング情報
メモリ2aのアドレスに対応した容量を持ち、順次カウ
ント値を更新する。また、このカウンタの更新により読
出し専用メモリからの出力データも順次更新され、この
出力データを選択回路14経由でスイッチング情報メモ
リ2aへ与える。以上の転送動作を、スイッチング情報
メモリ2aの全アドレスまでくり返すことにより自律書
込みが終了する。
出し専用メモリ、カウンタ、データバッファ等から構成
されており、後述する制御部13の制御下で、カウンタ
の出力データ及び読出し専用メモリの出力データから、
自律的にスイッチング情報メモリ2aへ与えるアドレス
データや書込みデータを作成し、これらデータを選択回
路14経由でスイッチング情報メモリ2aに与えてスイ
ッチング情報メモリ2aに格納させる。基本スイッチン
グ情報メモリ部11内のカウンタは、スイッチング情報
メモリ2aのアドレスに対応した容量を持ち、順次カウ
ント値を更新する。また、このカウンタの更新により読
出し専用メモリからの出力データも順次更新され、この
出力データを選択回路14経由でスイッチング情報メモ
リ2aへ与える。以上の転送動作を、スイッチング情報
メモリ2aの全アドレスまでくり返すことにより自律書
込みが終了する。
【0024】なお、基本スイッチング情報メモリ部11
からスイッチング情報メモリ2aに与えて格納させるス
イッチング情報は、従来の時分割交換機の信号装置にお
けるスイッチング情報メモリ2に格納されていた情報と
等しい。
からスイッチング情報メモリ2aに与えて格納させるス
イッチング情報は、従来の時分割交換機の信号装置にお
けるスイッチング情報メモリ2に格納されていた情報と
等しい。
【0025】制御部13は、スイッチング情報メモリ2
aの制御に必要な各種タイミング信号を作成し、また自
律動作の制御を行なうものである。さらに、選択回路1
4に対して選択制御信号を与えるものである。
aの制御に必要な各種タイミング信号を作成し、また自
律動作の制御を行なうものである。さらに、選択回路1
4に対して選択制御信号を与えるものである。
【0026】バスインタフェース部12は、処理装置等
の図示しない外部装置とスイッチング情報メモリ2aと
のインタフェース部であり、外部装置からスイッチング
情報メモリ2aへのアクセス時に制御情報や制御データ
の変換を行なって、選択回路14を経由してスイッチン
グ情報メモリ2aに格納されるものである。なお、外部
装置からスイッチング情報メモリ2aへのアクセスは、
バスインタフェース部12から制御部13に通知され、
このとき、制御部13は選択回路14をバスインタフェ
ース部12からのデータを選択する状態に切り替える。
の図示しない外部装置とスイッチング情報メモリ2aと
のインタフェース部であり、外部装置からスイッチング
情報メモリ2aへのアクセス時に制御情報や制御データ
の変換を行なって、選択回路14を経由してスイッチン
グ情報メモリ2aに格納されるものである。なお、外部
装置からスイッチング情報メモリ2aへのアクセスは、
バスインタフェース部12から制御部13に通知され、
このとき、制御部13は選択回路14をバスインタフェ
ース部12からのデータを選択する状態に切り替える。
【0027】外部装置がスイッチング情報メモリ2aに
格納させるスイッチング情報は、例えば、多周波信号送
信回路3を時間スイッチ1を介して多周波信号受信回路
4に接続させるような試験時に必要なパス設定情報であ
る。
格納させるスイッチング情報は、例えば、多周波信号送
信回路3を時間スイッチ1を介して多周波信号受信回路
4に接続させるような試験時に必要なパス設定情報であ
る。
【0028】次に、以上の構成を有する時分割交換機の
信号装置の動作を説明する。
信号装置の動作を説明する。
【0029】試験時以外のパス接続を実行させる通常動
作時には、予め、制御部13の制御によって、基本スイ
ッチング情報メモリ部11から自律的にスイッチング情
報メモリ2aへスイッチング情報を書込み、この書き込
まれたスイッチング情報によって時間スイッチ1の接続
が行なわれる。この状態では、従来と同様なパス接続が
実行される。
作時には、予め、制御部13の制御によって、基本スイ
ッチング情報メモリ部11から自律的にスイッチング情
報メモリ2aへスイッチング情報を書込み、この書き込
まれたスイッチング情報によって時間スイッチ1の接続
が行なわれる。この状態では、従来と同様なパス接続が
実行される。
【0030】すなわち、他装置からのデータは、入ハイ
ウェイ5、ハイウェイインタフェース部6、直並列変換
部9を経由して時間スイッチ1に入力され、スイッチン
グ情報メモリ2aからの情報により時間スイッチ1の出
力側の特定タイムスロットにスイッチングされ、並直列
変換部10を経由して多周波信号受信回路4を接続され
る。また、多周波信号送信回路3からの出力データは、
直並列変換部9を経由して時間スイッチ1に入力され、
スイッチング情報メモリ2aからの情報により時間スイ
ッチ1で特定タイムスロットにスイッチングされ、並直
列変換部10、ハイウェイインタフェース部8を経由
し、出ハイウェイ7から他装置へ接続される。
ウェイ5、ハイウェイインタフェース部6、直並列変換
部9を経由して時間スイッチ1に入力され、スイッチン
グ情報メモリ2aからの情報により時間スイッチ1の出
力側の特定タイムスロットにスイッチングされ、並直列
変換部10を経由して多周波信号受信回路4を接続され
る。また、多周波信号送信回路3からの出力データは、
直並列変換部9を経由して時間スイッチ1に入力され、
スイッチング情報メモリ2aからの情報により時間スイ
ッチ1で特定タイムスロットにスイッチングされ、並直
列変換部10、ハイウェイインタフェース部8を経由
し、出ハイウェイ7から他装置へ接続される。
【0031】このような状態において、時分割交換機に
障害が生じて、その障害発生箇所が信号装置であるか否
かの確認が必要となると、オペレータは図示しない外部
装置を起動して試験時用のパス設定情報を図1に示す信
号装置に与える。このような転送開始を、バスインタフ
ェース部12から通知された制御部13は選択回路14
をバスインタフェース部12側に切替え、バスインタフ
ェース部12がスイッチング情報メモリ2aに格納でき
るデータに変換したパス設定情報を選択回路14を経由
してスイッチング情報メモリ2aに与えて格納させる。
障害が生じて、その障害発生箇所が信号装置であるか否
かの確認が必要となると、オペレータは図示しない外部
装置を起動して試験時用のパス設定情報を図1に示す信
号装置に与える。このような転送開始を、バスインタフ
ェース部12から通知された制御部13は選択回路14
をバスインタフェース部12側に切替え、バスインタフ
ェース部12がスイッチング情報メモリ2aに格納でき
るデータに変換したパス設定情報を選択回路14を経由
してスイッチング情報メモリ2aに与えて格納させる。
【0032】そして、制御部13は信号線の図示は省略
しているが、多周波信号送信回路3及び多周波信号受信
回路4を試験起動させ、多周波信号送信回路3からのデ
ータを直並列変換部9、時間スイッチ1、並直列変換部
10を介して多周波信号受信回路4に与え、図示しない
照合部によって多周波信号送信回路3が出力したデータ
と多周波信号受信回路4が受信したデータとを照合し
て、当該信号装置部分に障害が発生しているか否かを確
認させる。
しているが、多周波信号送信回路3及び多周波信号受信
回路4を試験起動させ、多周波信号送信回路3からのデ
ータを直並列変換部9、時間スイッチ1、並直列変換部
10を介して多周波信号受信回路4に与え、図示しない
照合部によって多周波信号送信回路3が出力したデータ
と多周波信号受信回路4が受信したデータとを照合し
て、当該信号装置部分に障害が発生しているか否かを確
認させる。
【0033】このような試験が終了して当該信号装置部
分の正常性が確認されると、制御部13は、選択回路1
4を基本スイッチング情報メモリ部11側に切り替える
と共に、基本スイッチング情報メモリ部11を起動し
て、選択回路14経由でスイッチング情報メモリ2aに
試験時以外のスイッチング情報(パス設定情報)を格納
させ、当該信号装置を通常動作時の状態に復帰させる。
分の正常性が確認されると、制御部13は、選択回路1
4を基本スイッチング情報メモリ部11側に切り替える
と共に、基本スイッチング情報メモリ部11を起動し
て、選択回路14経由でスイッチング情報メモリ2aに
試験時以外のスイッチング情報(パス設定情報)を格納
させ、当該信号装置を通常動作時の状態に復帰させる。
【0034】なお、図示しない照合部は、送受信データ
の不一致を検出したときには、そのことの報知処理を行
なう。
の不一致を検出したときには、そのことの報知処理を行
なう。
【0035】以上では、多周波信号の送受信による試験
を示したが、実際上は、試験時用のパス設定情報とし
て、PB信号(プッシュボタン信号)の送信回路及び受
信回路を接続する情報や、共通線導通試験音信号の送信
回路及び受信回路を接続する情報などを用意してこれら
信号に係る送受信構成部分も試験する。
を示したが、実際上は、試験時用のパス設定情報とし
て、PB信号(プッシュボタン信号)の送信回路及び受
信回路を接続する情報や、共通線導通試験音信号の送信
回路及び受信回路を接続する情報などを用意してこれら
信号に係る送受信構成部分も試験する。
【0036】従って、上記実施例によれば、信号装置以
外の部分に試験のための構成を設ける必要がなく、しか
も試験用に設ける構成が送信回路や受信回路ではないの
で、試験構成を従来より簡単なものとすることができ、
その結果、時分割交換機の構成も簡単なものとすること
ができる。また、当該信号装置内で試験を実行できるの
で、試験結果に対する信頼性を従来より高めることがで
きる。
外の部分に試験のための構成を設ける必要がなく、しか
も試験用に設ける構成が送信回路や受信回路ではないの
で、試験構成を従来より簡単なものとすることができ、
その結果、時分割交換機の構成も簡単なものとすること
ができる。また、当該信号装置内で試験を実行できるの
で、試験結果に対する信頼性を従来より高めることがで
きる。
【0037】なお、上記実施例においては、試験時用の
パス設定情報も外部装置から与えられるものを示した
が、このような試験時用のパス設定情報を固定的に格納
しているメモリ部(ROMを中心とした構成部)を当該
信号装置内に設け、外部装置からの指令によってスイッ
チング情報メモリ2aに転送させて試験時のパス設定を
実行させるようにしても良い。このようにしても、上記
実施例と同様な効果を得ることができる。
パス設定情報も外部装置から与えられるものを示した
が、このような試験時用のパス設定情報を固定的に格納
しているメモリ部(ROMを中心とした構成部)を当該
信号装置内に設け、外部装置からの指令によってスイッ
チング情報メモリ2aに転送させて試験時のパス設定を
実行させるようにしても良い。このようにしても、上記
実施例と同様な効果を得ることができる。
【0038】
【発明の効果】以上のように、本発明によれば、時間ス
イッチのタイムスロット収容を固定的に規定する情報を
格納したスイッチング情報メモリとして書換え可能なも
のを適用し、動作モードに応じてスイッチング情報を書
き換える構成を装置内部に設けるようにしたので、時分
割交換機全体としての試験用ハードウェア量を少なく
し、しかも、高精度に信号装置を試験することができる
ようになった。
イッチのタイムスロット収容を固定的に規定する情報を
格納したスイッチング情報メモリとして書換え可能なも
のを適用し、動作モードに応じてスイッチング情報を書
き換える構成を装置内部に設けるようにしたので、時分
割交換機全体としての試験用ハードウェア量を少なく
し、しかも、高精度に信号装置を試験することができる
ようになった。
【図1】実施例に係る時分割交換機の信号装置の構成を
示すブロック図である。
示すブロック図である。
【図2】従来の時分割交換機の信号装置の構成を示すブ
ロック図である。
ロック図である。
1…時間スイッチ(TSW)、2a…スイッチング情報
メモリ(SCM)、3…多周波信号送信回路(MF
S)、4…多周波信号受信回路(MFR)、11…基本
スイッチング情報メモリ部(ROM)、12…バスイン
タフェース部(BUS−INF)、13…制御部(CO
NT)、14…選択回路(SEL)。
メモリ(SCM)、3…多周波信号送信回路(MF
S)、4…多周波信号受信回路(MFR)、11…基本
スイッチング情報メモリ部(ROM)、12…バスイン
タフェース部(BUS−INF)、13…制御部(CO
NT)、14…選択回路(SEL)。
Claims (2)
- 【請求項1】 ハイウェイのタイムスロット収容がスイ
ッチング情報メモリに格納されているスイッチング情報
によって固定的に割付られる装置の時分割時間スイッチ
の制御方式において、 上記スイッチング情報メモリとして、書換え可能なもの
を適用すると共に、 上記装置に本来求められているスイッチング情報を固定
的に格納したメモリを有し、格納しているスイッチング
情報を上記スイッチング情報メモリに書込む基本スイッ
チング情報書込手段と、 外部装置から与えられたスイッチング情報を上記スイッ
チング情報メモリに書込む特殊スイッチング情報書込手
段と、 両書込手段の一方を選択して上記スイッチング情報メモ
リへの書込みを実行させる書込スイッチング情報選択手
段とを備えたことを特徴とする時分割時間スイッチの制
御方式。 - 【請求項2】 ハイウェイのタイムスロット収容がスイ
ッチング情報メモリに格納されているスイッチング情報
によって固定的に割付られる装置の時分割時間スイッチ
の制御方式において、 上記スイッチング情報メモリとして、書換え可能なもの
を適用すると共に、 上記装置に本来求められているスイッチング情報を固定
的に格納したメモリを有し、格納しているスイッチング
情報を上記スイッチング情報メモリに書込む基本スイッ
チング情報書込手段と、 スイッチング情報を固定的に格納したメモリを有し、外
部装置から指令されたときに、格納しているスイッチン
グ情報を上記スイッチング情報メモリに書込む特殊スイ
ッチング情報書込手段と、 両書込手段の一方を選択して上記スイッチング情報メモ
リへの書込みを実行させる書込スイッチング情報選択手
段とを備えたことを特徴とする時分割時間スイッチの制
御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5201715A JP2650834B2 (ja) | 1993-08-13 | 1993-08-13 | 時分割時間スイッチの制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5201715A JP2650834B2 (ja) | 1993-08-13 | 1993-08-13 | 時分割時間スイッチの制御方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0759183A true JPH0759183A (ja) | 1995-03-03 |
JP2650834B2 JP2650834B2 (ja) | 1997-09-10 |
Family
ID=16445734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5201715A Expired - Fee Related JP2650834B2 (ja) | 1993-08-13 | 1993-08-13 | 時分割時間スイッチの制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2650834B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100408655B1 (ko) * | 2001-08-31 | 2003-12-06 | 주식회사 현대시스콤 | 교환기의 시간분할 교환장치 및 그 제어방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63220695A (ja) * | 1987-03-09 | 1988-09-13 | Nec Corp | 時分割回線交換機における半固定回線収容方式 |
-
1993
- 1993-08-13 JP JP5201715A patent/JP2650834B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63220695A (ja) * | 1987-03-09 | 1988-09-13 | Nec Corp | 時分割回線交換機における半固定回線収容方式 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100408655B1 (ko) * | 2001-08-31 | 2003-12-06 | 주식회사 현대시스콤 | 교환기의 시간분할 교환장치 및 그 제어방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2650834B2 (ja) | 1997-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4146749A (en) | Telecommunications network having multi-function spare network block | |
US5208803A (en) | Circuit for testing digital lines | |
US4076970A (en) | Switching system having a central controller for accessing individual telephone circuits for testing | |
US5530949A (en) | Transmission equipment | |
US4685102A (en) | Switching system loopback test circuit | |
EP0335848A1 (en) | Packet data switch for transferring data packets from one or a plurality of incoming data links to one or a plurality of outgoing data links | |
CA1203876A (en) | Peripheral control for a digital telephone system | |
GB2110056A (en) | A communication system interconnecting radios and operators located at different positions | |
US20020023195A1 (en) | Switching mechanism and disk array apparatus having the switching mechanism | |
EP0351386A1 (en) | Method and apparatus for through-connecting a widebandconnection in a digital time switch | |
CA2340633C (en) | Memory supervision | |
JPH0759183A (ja) | 時分割時間スイッチの制御方式 | |
SE461432B (sv) | Tidsmultiplexkopplingssystem med utrustning foer testning av ledig tidsluckevaeg | |
JP2776679B2 (ja) | 情報処理システム | |
JP2635733B2 (ja) | 保守試験方法 | |
KR940004732B1 (ko) | 실시간 운영체계에서의 입출력 장치의 초기화 방법 | |
SU1389011A1 (ru) | Коммутатор | |
KR950003970B1 (ko) | 디지탈 전자교환기의 피시엠 데이타 접속장치 | |
KR0153012B1 (ko) | 전전자 교환기용 채널 할당회로 | |
JPH1023048A (ja) | 通信制御方法 | |
JP2561366B2 (ja) | 機能確認機能を有するデータ転送装置 | |
JPH01211043A (ja) | データ転送装置 | |
JPH0151226B2 (ja) | ||
JPH0612340A (ja) | メモリ回路 | |
JPS6230558B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080516 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |