JPH0759087A - 画像信号受信装置 - Google Patents

Abstract

(57)【要約】 【目的】量子化ビット数が少ない画像や急俊なエッジを
含む画像が送られてきた場合を検出し、デコード出力画
像をメディアンフィルタに通し、モスキートノイズを軽
減し、良好な画像を得ることができる。 【構成】画像信号をＤＣＴ処理し、ビット数が変動する
量子化を施した符号化信号を復号しデコード出力を得る
復号化装置、つまり受信バッファ３００、可変長符号化
回路３０２、逆量子化回路３０３、逆ＤＣＴ回路３０
４、加算回路３０５、フレームメモリ３０６、動き補正
回路３０７、スイッチ３０８、ブロックラスタ変換回路
３０９からなる装置において、メディアンフィルタ３１
０、セレクタ３１１、メディアンオン／オフ制御回路３
１３を設けて、ノイズが発生するとみられる画像信号が
入力した場合は、メディアンフィルタを機能させるよう
にしている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、フレーム間予測、Ｄ
ＣＴ（離散コサイン変換）処理等を用いてデジタル符号
化した符号化信号を受信し、復号化する画像信号受信機
に関する。

【０００２】

【従来の技術】近年、テレビ放送が多用化し、日本のハ
イビジョン技術が急速に進展するにつれ、アメリカ国内
でも地上放送業者を中心に次世代のＴＶ方式であるＡＴ
Ｖの開発が行われてきた。１９８７年にＦＣＣ（アメリ
カ連邦通信委員会）は、諮問委員会を設置して、内外の
各団体からＡＴＶの伝送方式を公募し、提案された方式
について画質、伝搬などの比較実験を行った上で、方式
を決定するとの方式を明らかにしている。この状況では
アメリカのＡＴＶは、デジタル伝送方式が有力になって
いる。

【０００３】一般的に映像信号をデジタル化すると、そ
の情報量は膨大になり、これを直接伝送路にて伝送した
り記録媒体に蓄積するのはかなりの困難が予想される。
例えば、現行の５２５、２：１インターレース信号の全
体データレートは、２１６Ｍｂｐｓとなり、５２５、
１：１ノンインターレース信号では４３２なＭｂｐｓに
もなる。

【０００４】そこで画像圧縮技術が必須となるが、多種
の画像圧縮技術アイテムの中からＤＣＴ処理、フレーム
間予測符号化、ランレングス符号化、エントロピー符号
化を複合的に用いて映像信号を符号化する技術として、
テレビ会議等に用いられるＣＣＩＴＴのＨ２６１モデル
があり、この技術をベースにしてデジタル伝送ＴＶシス
テムの提案がなされている。

【０００５】図１０には、ＣＣＩＴＴのＨ２６１の一般
的なモデルエンコーダのブロック図を示している。映像
入力端子１００には、ラスタ走査の映像信号が入力さ
れ、ラスタブロック変換回路１０１において、ラスタで
入力された信号が水平、垂直方向へ８画素となる８×８
画素（以下ＤＣＴブロックと称する）のブロック変換さ
れる。変換された映像信号は、差分回路１０２と動きベ
クトル検出回路１０９に入力される。動きベクトル検出
回路１０９には、ラスタブロック変換回路１０１から入
力された現信号とフレームメモリ１０８から１フレーム
遅延された信号が同時に入力され、その信号に基づいて
ＤＣＴブロック単位または１６×１６画素（以下マクロ
ブロックと称する）単位での画像動きベクトルが検出さ
れる。この動きベクトルは、動き補正回路１１０に伝送
される。動き補正回路１１０は、動きベクトルに従って
フレームメモリ１０８の出力を動き補正し、その出力を
差分回路１０２及び加算回路１０７に供給する。ここで
スイッチ１１１は、図示しない判定回路によって、現信
号と１フレーム遅延された信号の差分値（８×８画素分
の合計）がしきい値より大きいときはオフされ、その結
果、差分回路１０２及び加算回路１０７には信号が送ら
れない。スイッチ１１１がオフ状態になるのは、動きの
早い映像やシーンチェンジの時及び受信機側で映像を再
生するために必要なフレーム差分を行わない信号処理を
行う時である。一般にこのモードをイントラモードと呼
ぶ。逆に、スイッチ１１１がオン状態になる場合は、差
分回路１０２ではフレーム差分処理が行われ、加算回路
１０７ではフレーム加算処理が行われる。このモードを
一般的にインターモードと呼ぶ。このようにイントラ／
インター処理された差分回路１０２の出力は、ＤＣＴ回
路１０３に送られる。ＤＣＴ回路１０３では、送られて
きたＤＣＴブロック単位の信号をＤＣＴ処理し、量子化
回路１０４に送出する。量子化回路１０４では、入力さ
れたＤＣＴ係数を量子化テーブル選択回路１１４から与
えられた量子化テーブルをもとに量子化を行い、その出
力を可変長符号化回路１１２に送出する。この信号は一
般的にはランレングス符号とレベル信号となっている。

【０００６】一方、量子化回路１０４の出力は、逆量子
化回路１０５に入力され、ここで逆量子化され、量子化
回路１０４の入力信号とほぼ同じ信号に変換される。さ
らに逆量子化回路１０５の出力信号は、逆ＤＣＴ回路１
０６に入力され逆ＤＣＴ処理され、ＤＣＴ回路１０３の
入力信号にほぼ等しい信号に変換される。ここでほぼ等
しいとしたのは、量子化誤差を含んでいるからである。
次に加算回路１０７では、逆ＤＣＴ回路１０６の出力信
号と、１フレーム遅延された信号（インターモードの
時）とを加算し、その加算出力をフレームメモリ１０８
に入力する。イントラモードのときは、スイッチ１１１
がオフされるので、逆ＤＣＴ回路１０６の出力がそのま
ま加算回路１０７を介してフレームメモリ１０８に入力
されることになる。加算回路１０７の出力信号は、一般
にローカルデコーダ出力となる。

【０００７】可変長符号化回路１１２に入力された信号
は、ハフマンテーブル等を用いて可変長符号化処理され
る。可変長符号化された信号は、送信バッファ１１３に
入力される。送信バッファ１１３は、符号化される映像
内容によってデータ量が変化するためにデータを一時保
持し、出力端子１１５から一定レートで信号を送出する
ためのものである。このために、送信バッファ１１３に
おいて可変長符号化された信号が極端に少なくなりバッ
ファのデータ占有量が０％になることや、逆に入力され
る信号が極端に多くなりデータ占有量が１００％になる
のを防止している。そこで、バッファのデータ占有量
は、量子化テーブル選択回路１１４において常時監視さ
れる。量子化テーブル選択回路１１４は、データ占有量
が少なくなると量子化回路１０４におけるテーブル選択
を行い量子化ビット数を増やして送信バッファ１１３に
入力するデータ量を増加させ、逆にデータ占有量が多く
なると、量子化ビット数を減らして送信バッファ１１３
に入力するデータ量を低減させている。これにより送信
バッファ１１３からの出力データは一定レートを維持で
きるようになっている。

【０００８】図１１には、上記エンコーダに対応したデ
コーダのブロック図を示している。映像入力端子２００
には、可変長符号化された信号が入力される。受信バッ
ファ２０１では、可変長符号化された信号を可変長復号
化回路２０２で復号化するレートに合わせて信号を出力
する。可変長復号化回路２０２では、送信側とマッチし
た可変長復号化が行われる。可変長復号化された信号
は、逆量子化回路２０３に入力され逆量子化がなされ、
この逆量子化された信号は逆ＤＣＴ回路２０４に入力さ
れて逆ＤＣＴ処理される。逆ＤＣＴ回路２０４の出力
は、加算回路２０５に供給される。加算回路２０５で
は、インターモードの場合、逆ＤＣＴ回路２０４より得
られる信号と、フレームメモリ２０６でフレーム遅延さ
れた信号を動き補正回路２０７で動き補正した信号とが
加算される。また、イントラモードの場合、スイッチ２
０８がオフされ１フレーム遅延された信号は加算回路２
０５には入力されない。スイッチ２０８は、可変長復号
化回路２０２から得られるインタ／イントラ切り替え信
号によって切り替えられる。加算回路２０５の出力は、
ブロックラスタ変換回路２０９によってラスタ走査信号
に変換された後、デコーダ出力として映像信号出力端子
２１０に送出される。

【０００９】以上、Ｈ２６１モデルのエンコーダ・デコ
ーダについて述べたが、このモデルでは符号化された信
号は固定レートで送出されるため、映像信号の内容が複
雑になればなるほど１画素当たりの割り当てビット数が
減少してくることになり、モスキートノイズ等が増加し
てくる。また、スーパーインポーズされた画像を量子化
する場合に、スーパーが高域成分を持っているため、ス
ーパーの回りにモスキートノイズが多く発生する傾向に
ある。これらの画質劣化を排除するには、送信レートを
上げるか符号化前に水平、垂直方向のローパスフィルタ
を用いて符号化し水平、垂直の高域成分を削除しておく
ことが考えられる。

【００１０】

【発明が解決しようとする課題】上記したように、従来
の装置であると映像信号やスーパーインポーズされた信
号を少ないビット数で量子化する場合、量子化ビット数
の不足に伴うモスキートノイズ等が増加している。

【００１１】そこでこの発明は、エンコーダの構成を変
えずにデコーダ側のみでモスキートノイズ等を低減する
ことができる画像信号受信装置を提供することを目的と
する。

【００１２】

【課題を解決するための手段】この発明は、デコーダの
出力部にメディアンフィルタを設け、復号化する信号の
成分に応じて前記メディアンフィルタのオンオフ制御を
行う手段を設けるものである。

【００１３】

【作用】上記の手段により、映像信号やスーパーインポ
ーズされた信号を少ないビット数で量子化された信号等
が到来した場合、メディアンフィルタが作用し効果的に
モスキートノイズを低減することができる。

【００１４】

【実施例】以下、この発明の実施例を図面を参照して説
明する。図１はこの発明の一実施例である。映像入力端
子３００には、可変長符号化された信号が入力され、受
信バッファ３０１に導入される。受信バッファ３０１
は、可変長符号化された信号を、次段の可変長復号化回
路３０２で復号化するレートに合わせた信号にして出力
し、可変長復号化回路３０２に供給する。可変長復号化
回路３０２では、送信側とマッチした可変長復号化が行
われる。この可変長復号化された信号は、逆量子化回路
３０３に入力される。逆量子化回路３０３では、入力信
号の逆量子化が行われ、その出力は、逆ＤＣＴ回路３０
４に入力される。逆ＤＣＴ回路３０４では、入力信号の
逆ＤＣＴ処理が行われる。逆ＤＣＴ処理された信号は、
加算回路３０５に入力される。加算回路３０５は、イン
ターモードの場合には、逆ＤＣＴ回路３０４からの信号
と、フレームメモリ３０６でフレーム遅延されかつ動き
補正回路３０７で画像動き補正された信号とを加算す
る。またイントラモードの場合には、動き補正回路３０
７と加算回路３０５の間に設けられたスイッチ３０８が
オフされるので、１フレーム遅延された信号の加算は行
われない。

【００１５】スイッチ３０８は、可変長復号化回路３０
２から得られるインタ／イントラ切り替え信号によって
切り替え制御される。加算回路３０５の出力は、先のフ
レームメモリ３０６に供給されると共に、ブロックラス
タ変換回路３０９に入力される。ここでは、画素ブロッ
クをラスタ走査信号に変換しており、その変換出力は、
メディアンフィルタ３１０とセレクタ３１１に供給され
る。メディアンフィルタ３１０の構成は、図２乃至図４
において説明する。また、ブロックラスタ変換回路３０
９の出力が、直接セレクタ３１１に入力するラインに
は、メディアンフィルタ３１０の遅延分を補償する遅延
回路が設けられているが図示していない。メディアンフ
ィルタ３１０の出力は、セレクタ３１１に入力されてい
る。セレクタ３１１で選択された信号は、映像信号出力
端子３１４にデコーダ出力として出力される。

【００１６】セレクタ３１１の入力選択動作は、次のよ
うに行われる。受信バッファ３０１の入力データ占有情
報は、遅延回路３１２を介してメディアンオン／オフ制
御回路３１３に入力される。遅延回路３１２は、可変長
復号化回路３０２、逆量子化回路３０３、逆ＤＣＴ回路
３０４、加算回路３０５、ブロックラスタ変換回路３０
９、及びメディアンフィルタ３０９の遅延分を補償する
ためのものである。メディアンオン／オフ制御回路３１
３は、受信バッファ３０１のデータ占有率が、設定して
いるしきい値を越えた場合には、セレクタ３１１がメデ
ィアンフィルタ３１０の出力を選択するように制御す
る。メディアンオン／オフ制御回路３１３には、入力デ
ータ占有情報として、例えば受信バッファ３０１のデー
タそのものが入力される。

【００１７】これにより、次のことが言える。即ち、受
信バッファ３０１のデータ占有率が大きいことは、１画
素当たりに対する量子化ビット数が少ないデータが送ら
れてきたり、高域成分多いデータが送られてきたことで
ある。しかし、１画素当たりの量子化ビット数が少ない
ことは、デコード出力にモスキートノイズを発生する可
能性があることを意味する。そこで、このシステムで
は、デコード出力をメディアンフィルタ３１０に通して
取り出すようにし、確実にモスキートノイズを除去した
最終出力を得られるようにするものである。

【００１８】図２には、水平方向３画素を用いるメディ
アンフィルタの構成を示している。入力端子４００に供
給された信号は、ラッチ回路４０１と最大値検出回路４
０３、４０５に入力され、ラッチ回路４０１の出力は、
ラッチ回路４０２及び最大値検出回路４０３、４０４に
入力され、ラッチ回路４０２の出力は最大値検出回路４
０４、４０５に入力される。最大値検出回路４０３〜４
０５では、入力された２つの信号の大きい方が検出さ
れ、それぞれ最小値検出回路４０６に供給さる。最小値
検出回路４０６では、入力された信号の最小値が検出さ
れ、この出力がメディアンフィルタの出力となる。

【００１９】図３には、水平方向５画素を用いるメディ
アンフィルタの構成を示している。入力端子４１０の信
号は、ラッチ回路４１１と最大値検出回路４１５、最小
値検出回路４１６、及びセレクタ回路４１８に入力さ
れ、ラッチ回路４１１の出力はラッチ回路４１２及び最
大値検出回路４１５、最小値検出回路４１６及びセレク
タ４１８、４１９に入力され、ラッチ回路４１２の出力
はラッチ回路４１３及び最大値検出回路４１５、最小値
検出回路４１６及びセレクタ４１８、４１９、４２０に
入力され、ラッチ回路４１３の出力はラッチ回路４１４
及び最大値検出回路４１５、最小値検出回路４１６及び
セレクタ４２０に入力され、ラッチ回路４１４の出力
は、最大値検出回路４１５、最小値検出回路４１６及び
セレクタ４１９、４２０に入力される。つまり、入力信
号及びラッチ回路４１１〜４１４の出力がメディアンフ
ィルタの５画素の入力データとなる。

【００２０】最大値検出回路４１５では、入力された５
画素のデータから最大のものを検出し、このデータがど
の系統の入力信号なのかを（０００〜１００）の３ビッ
トで出力し、同様に最小値検出回路４１６では、入力さ
れた５画素のデータから最小のものを検出し、このデー
タがどの系統の入力信号なのかを（０００〜１００）の
３ビットで出力し、最大値検出回路４１５と最小値検出
回路４１６では、入力された結果から最大値と最小値の
系統を除いた３系統の信号を選択する選択信号がセレク
タ４１８〜４２０に向けて出力される。

【００２１】データ選択回路４１７は、ＲＯＭ等で構成
され、図４に示すような変換テーブルを備えている。セ
レクタ４１８には、入力端子４１０から得られるデー
タ、ラッチ回路４１１及び４１２の出力が入力され、セ
レクタ４１９には、ラッチ回路４１１、４１２及び４１
３の出力が入力され、セレクタ４２０には、ラッチ回路
４１２、４１３及び４１４の出力が入力され、それぞれ
図４に示すセレクタ制御信号により制御されて出力を導
出する。

【００２２】セレクタ４１８から得られる信号は、最大
値検出回路４２１、４２２に入力され、セレクタ４１９
から得られる信号は、最大値検出回路４２１、４２３に
入力され、セレクタ４２０から得られる信号は、最大値
検出回路４２２、４２３に入力され、それぞれの最大値
検出が行われる。最大値検出回路４２１〜４２３の出力
信号は、最小値検出回路４２４に入力され、最小値のも
のが出力端子４３５に得られる。出力端子４２５の出力
がメディアンフィルタの出力となる。

【００２３】図５（Ａ）には、水平、垂直方向計５画素
のメディアンフィルタのブロック図を示している。回路
動作は、図３のものとほぼ同様であり、違っているの
は、図３のラッチ回路４１１と４１４のそれぞれの容量
が（ラインの画素数−１）のメモリ回路４３１と４３４
に置き変わっているだけである。つまり、ラインメモリ
回路４３１、４３４を配することにより、図５（Ｂ）に
示すような水平、垂直の５画素のメディアンフィルタを
構成することができる。他の部分は、図３の回路と同じ
であるために、図３と同一符号を付して説明は省略す
る。その他、図示しない水平垂直９画素のメディアンフ
ィルタ等が考えられるが、メディアンフィルタ３１０に
はいずれかのものが配される。

【００２４】図６は、この発明の第２の実施例のデコー
ダのブロック図を示している。図１の実施例と同一部分
には同一符号を付して説明は省略する。この第２の実施
例の場合は、セレクタ３１１を制御する制御信号は、可
変長復号化回路３０２においてデコードされる逆量子化
信号のテーブルをメディアンフィルタオン／オフ制御回
路３１３で監視している。メディアンフィルタオン／オ
フ制御回路３１３は、逆量子化のテーブルが設定したし
きい値よりもビット数の少ないテーブルであるときの
み、セレクタ３１１がメディアンフィルタ３１０の出力
を選択するようにしている。

【００２５】メディアンフィルタオン／オフ制御回路３
１３から得られるセレクタ切り替えタイミングは、ＤＣ
Ｔブロック単位であるために、ブロックラスタ変換回路
５１４によってラスタに変換され、画像のＤＣＴブロッ
クと一致したタイミングでメディアンフィルタのオン／
オフが制御される。この場合、量子化テーブルのビット
数が少ないとしたが、具体的にはある範囲を設定して効
果的にフィルタ作用を働かせている。また、上記の説明
では、メディアンフィルタのオン／オフ制御を、量子化
テーブルのビット数を参照して行っているが、この他に
可変長符号化回路３０２から得られるインター／イント
ラの情報や、動き補正の有り無し、動き補正の程度に応
じて制御しても良い。

【００２６】図７は、この発明の第３の実施例のデコー
ダのブロック図を示している。図１の実施例と同一部分
には同一符号を付して説明は省略する。この実施例の場
合、加算回路３０５の出力が、ＤＣＴブロック内エッジ
検出回路５０１に入力され、このＤＣＴブロック内エッ
ジ検出回路５０１の出力が、メディアンオン／オフ制御
回路５０２に入力される。ＤＣＴブロック内エッジ検出
回路５０１及びメディアンオン／オフ制御回路５０２
は、ＤＣＴブロック内（８×８画素：計１６画素）を用
いて、上下斜めの隣合う画素間の差分絶対値を取り、そ
の大きさが設定したしきい値を越えた場合に、メディア
ンフィルタ３１０の出力を取り出すための制御信号を得
るようにしている。メディアンオン／オフ制御回路５０
２では、メディアンフィルタ３１０の出力をＤＣＴブロ
ック単位で切り替え導出するようにタイミング制御も行
っている。ブロックラスタ変換回路５０３では、映像信
号に合わせて、メディアンオン／オフ制御回路５０２の
からのブロック単位で得られる制御信号をセレクタ３１
１に切り替え信号として与えるように調整している。

【００２７】図８（Ａ）は、上記ＤＣＴブロック内エッ
ジ検出回路５０１の具体的例を示している。入力端子６
５０に入力された信号は、ラッチ回路６５１、減算回路
６５５〜６５８に入力される。ラッチ回路６５１の出力
は、６クロック遅延回路６５２と減算回路６５５に供給
され、６クロック遅延回路６５２の出力は、ラッチ回路
６５３と減算回路６５６に供給され、ラッチ回路６５３
の出力はラッチ回路６５４と減算回路６５７に供給さ
れ、ラッチ回路６５４の出力は減算回路６５８に供給さ
れる。減算回路６５５〜６５８の出力は、最大値抽出回
路６５９に入力される。最大値抽出回路６５９の出力
は、ホールド回路６６１と最大値検出回路６６０に入力
される。最大値検出回路６６０は、ホールド回路６６１
の入力側と出力側のデータを比較し、入力側のデータの
値が大きい場合のみ、ホールド回路６６１のホールドデ
ータを入れ替えるように、ホールド回路６１１を制御す
る。ホールド回路６１１にホールドされたデータは、出
力端子６６２に現れる。

【００２８】ラッチ回路６５１、６５３、６５４は１ク
ロック分の遅延量を有する。この回路において減算回路
６５５〜６５８はは、入力信号に対して水平、垂直、斜
め方向に隣接する画素間での差分をとることになる。図
８（Ｂ）にはその概念を示している。黒丸が入力端子６
５０のデータである。この演算処理において、図８
（Ｃ）の黒部分においては、図８（Ｂ）の白丸部分のデ
ータが、ＤＣＴブロックからはみでることになり、その
部分のデータはここでは図示しないが、最大値抽出回路
６５９には入力されないようになっている。

【００２９】上記のような回路によりＤＣＴブロック内
のエッジが検出される。そして大きなエッジ（高周波）
があり、そのレベルが設定値を越えるような場合には、
メディアンフィルタが機能することになり、ノイズ低減
を得る。

【００３０】図９は、さらにこの発明の第４の実施例の
デコーダのブロック図を示している。図７の実施例と同
一部分には同一符号を付して説明は省略する。この実施
例の場合、加算回路３０５の出力が、ＤＣＴブロック内
最小／最大差分検出回路５１０に入力される。このＤＣ
Ｔブロック内最小／最大差分検出回路５１０の検出出力
が、メディアンオン／オフ制御回路５０２に入力されて
いる。他の部分は、先の実施例と同じである。この実施
例では、ＤＣＴブロック内最小／最大差分検出回路５１
０において、ＤＣＴブロック内（８×８画素：計１６画
素）を用いて、最小値と最大値のデータを検出し、その
差分が設定したしきい値を越えた場合に、メディアンフ
ィルタ３１０の出力を選択導出する制御信号を作成して
いる。

【００３１】

【発明の効果】上記したようにこの発明によると、量子
化ビット数が少ない画像や急俊なエッジを含む画像が送
られてきた場合を検出して、デコード出力画像にメディ
アンフィルタによるフィルタリングを施すようにして、
モスキートノイズを軽減し、良好な画像を得ることがで
きる。

【図面の簡単な説明】

【図１】この発明の第１の実施例を示す図。

【図２】図１のメディアンフィルタの例を示す図。

【図３】図１のメディアンフィルタの他の例を示す図。

【図４】図３のデータ選択回路の変換テーブルの例を示
す図。

【図５】図１のメディアンフィルタのさらに他の例を示
す図。

【図６】この発明の第２の実施例を示す図。

【図７】この発明の第３の実施例を示す図。

【図８】図７のＤＣＴブロック内エッジ検出回路の具体
例を示す図とその動作説明のための図。

【図９】この発明の第４の実施例を示す図。

【図１０】従来の画像圧縮エンコーダを示す図。

【図１１】従来のデコーダを示す図。

【符号の説明】

３０１…受信バッファ、３０２…可変長復号化回路、３
０３…逆量子化回路、３０４…逆ＤＣＴ回路、３０５…
加算回路、３０６…フレームメモリ、３０７…動き補正
回路、３０８…スイッチ、３０９…ブロックラスタ変換
回路、３１０…メディアンフィルタ、３１１…セレク
タ、３１２…遅延回路、３１３…メディアンオン／オフ
制御回路。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｍ 7/30 Ａ 8522−5Ｊ 9191−5Ｌ Ｇ０６Ｆ 15/68 ４００ Ａ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 画像信号を離散コサイン変換（ＤＣＴ）
   処理し、ビット数が変動する量子化を施した符号化信号
   を復号し、デコード出力を得る復号化装置において、 前記符号化信号を取り込む受信バッファにおけるデータ
   占有率が設定された値よりも大きいか否かを検出する検
   出手段と、 前記検出手段が、前記受信バッファにおけるデータ占有
   率が設定された値よりも大きいことを検出したときに、
   前記デコード出力に対してメディアンフィルタによるフ
   ィルタリングを行わせて最終デコード出力とする手段と
   を具備したことを特徴とする画像信号受信装置。
2. 【請求項２】 画像信号を離散コサイン変換（ＤＣＴ）
   処理し、ビット数が変動する量子化を施した符号化信号
   を復号し、デコード出力を得る復号化装置において、 前記符号化信号を逆量子化する逆量子化手段と、 前記逆量子化手段の逆量子化係数のビット数が設定され
   た値よりも大きいか否かを検出する検出手段と、 前記検出手段が、前記逆量子化係数のビット数が設定さ
   れた値よりも小さいことを検出したときに、前記デコー
   ド出力に対してメディアンフィルタによるフィルタリン
   グを行わせて最終デコード出力とする手段とを具備した
   ことを特徴とする画像信号受信装置。
3. 【請求項３】 画像信号を離散コサイン変換（ＤＣＴ）
   処理し、ビット数が変動する量子化を施した符号化信号
   を復号し、デコード出力を得る復号化装置において、 前記符号化信号を逆量子化し、次に逆ＤＣＴ処理し、次
   に、この逆ＤＣＴ出力に前フレームの対応逆ＤＣＴ出力
   を加算した段階のＤＣＴブロックを用いて、このＤＣＴ
   ブロック内のエッジを検出し、このエッジが設定したし
   きい値よりも大きいか否かを検出する検出手段と、 前記検出手段が、前記エッジが設定したしきい値よりも
   大きいことを検出したときに、前記デコード出力に対し
   てメディアンフィルタによるフィルタリングを行わせて
   最終デコード出力とする手段とを具備したことを特徴と
   する画像信号受信装置。
4. 【請求項４】 画像信号を離散コサイン変換（ＤＣＴ）
   処理し、ビット数が変動する量子化を施した符号化信号
   を復号し、デコード出力を得る復号化装置において、 前記符号化信号を逆量子化し、次に逆ＤＣＴ処理し、次
   に、この逆ＤＣＴ出力に前フレームの対応逆ＤＣＴ出力
   を加算した段階のＤＣＴブロックを用いて、このＤＣＴ
   ブロック内の最大値と最小値を検出し、この最大値と最
   小値の差が設定したしきい値よりも大きいか否かを検出
   する検出手段と、 前記検出手段が、前記差が設定したしきい値よりも大き
   いことを検出したときに、前記デコード出力に対してメ
   ディアンフィルタによるフィルタリングを行わせて最終
   デコード出力とする手段とを具備したことを特徴とする
   画像信号受信装置。