JPH0758285A - 高密度回路装置およびその形成方法 - Google Patents

高密度回路装置およびその形成方法

Info

Publication number
JPH0758285A
JPH0758285A JP18644793A JP18644793A JPH0758285A JP H0758285 A JPH0758285 A JP H0758285A JP 18644793 A JP18644793 A JP 18644793A JP 18644793 A JP18644793 A JP 18644793A JP H0758285 A JPH0758285 A JP H0758285A
Authority
JP
Japan
Prior art keywords
layer
integrated circuit
substrate
circuit layer
electrically insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18644793A
Other languages
English (en)
Inventor
L Gates James
ジェームス・エル・ゲーツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Priority to JP18644793A priority Critical patent/JPH0758285A/ja
Publication of JPH0758285A publication Critical patent/JPH0758285A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 本発明は、高い回路密度を有し、処理技術や
材料の異なるものを混合して使用することができ、容易
に回路層を付加拡張できる3次元回路構造を得ることを
目的とする。 【構成】 2つのウエハ2a, 2bが結合され、その第1の
ウエハ2bは基体6bと、絶縁層8bと、第1の集積回路層10
b とからなり、他方のウエハ2aは第2の集積回路層10a
を有するかまたは光検出器基体である。両ウエハが絶縁
性接着材料層4 により結合された後、ウエハ2bの基体6b
が除去され、絶縁層10b を貫通して第1の集積回路層の
パッド12b まで第1の組の開口14b が形成され、第2の
組の開口12a が絶縁層8b、第1の集積回路層10b および
接着材料層4 を貫通して下方の基体のパッド12a まで形
成される。これらの開口は導電材料で満たされて上方の
集積回路層と下方の基体とを接続する電気接続手段を形
成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、高密度回路パッケー
ジ、特に3次元回路構造および単一構造としての多重集
積回路層、或いは関係する読取り回路装置と共に焦点平
面アレイをパッケージするための製造技術に関する。
【0002】
【従来の技術】集積回路パッケージの密度を増加する試
みにおいて、異なった層の相互接続のための種々の機構
を備えた同じパッケージ内の多重回路層を含み、外部か
らアクセス可能な入力、出力ポートを設ける努力がなさ
れている。同様の方向で読取り回路を備えた焦点平面ア
レイを集積して製造する努力がなされている。3次元回
路(以下3D回路という)パッケージを構成する成功し
た1つの試みは、使用者は容易に利用できるようにパッ
ケージの外部に内部回路層のための接続を引出すことで
あった。その1つの方法は本出願人であるヒューズ・エ
アクラフト社によって開発され、熱傾斜(thermal grad
ient)溶融技術と呼ばれる技術である。この方法は文献
(Proc. of IEEE Int'1.Conf. on Wafer Scale Integra
tion,1989 年1月3日,55〜64頁)に記載されている。
それは回路層が製造されるシリコンウエハの表面に分布
して設けられたアルミニウムのドットを備えている。装
置は約1100〜1200°Cに加熱され、アルミニウムのドッ
トは溶融してその下にあるシリコン中に溶融する。これ
は各ドットの位置からウエハ中に延在するアルミニウム
・シリコン合金からなりその周囲のシリコンよりはるか
に低い抵抗を有する導電性給電路を生成する。この給電
路は下方の回路層まで延在し、それによって外部からの
電気的アクセス手段を提供する。回路層に対する給電路
は良好な結果を与えるが、この技術は帯域溶融において
密度に制限を受け、ある種の応用に対しては過大な給電
路キャパシタンスを生じる。
【0003】焦点平面アレイの分野では、「ループホー
ル」または「VIMIS」(垂直集積金属絶縁体半導
体)技術が開発され、それにおいては光検出器材料のチ
ップが読取り回路に接着されている。光検出器はそれか
ら薄くされ、チップの反対側の集積回路用の接触パッド
にアクセスするために開口がエッチングされる。開口は
金属で満たされて光検出器と読取り回路との間の電気接
続を与える。この技術は文献に記載されている(例えば
Amingual,SPIE Infrared and Optoelectronic Material
s and Device,Vol.1512,1991,40 〜51頁)。しかしなが
ら、これはp型半導体の上にn型半導体が位置する検出
器に限られ、充填係数が制限され、光検出器を貫通する
エッチングされた開口は光検出機能を行うために残され
る材料の区域を減少させる。検出器基体は比較的厚くな
ければならないから、エッチングされた開口は光検出器
の表面に向かって拡大されている。
【0004】別の焦点平面アレイ構造は検出器チップを
セル処理チップに機械的に固定し、電気接続マトリック
スを設けるためにインジュウムバンプを使用している。
この技術は米国特許4,740,700 号明細書に記載されてい
る。インジュウムバンプは全体の装置の2つの内側層間
の相互接続を設定するが、装置の外面から読取り回路に
アクセスを与えることはできない。
【0005】
【発明が解決しようとする課題】本発明の目的は、上記
のような従来の装置の欠点のない、高い回路密度を有
し、所望ならば処理技術や材料の異なるものを混合して
使用することができ、所望に応じて容易に回路層を付加
して拡張でき、焦点平面アレイとして使用する場合には
他の目的に光検出器の区域を使用する必要のない3D回
路構造を提供することである。
【0006】
【課題を解決するための手段】この目的を達成するため
に、2つの完全なウエハが互いに結合され、その1つは
その表面に集積回路層を有し、他方は第2の集積回路層
を有するかまたは光検出器基体である。第1のウエハは
順番に基体と、薄い絶縁層と、第1の集積回路層とから
なる。2つのウエハが絶縁性接着材料または絶縁性熱融
着材料層によって互いに結合された後、一方(例えば上
方)の基体が除去されて上方の絶縁層が露出される。第
1の組の開口が上方の絶縁層を貫通して第1の集積回路
層まで形成され、第2の組の開口が上方の絶縁層、第1
の集積回路層および接着材料層を貫通して下方の基体ま
で形成される。これらの開口は導電材料で満たされて上
方の集積回路層と下方の基体とを接続する外部からアク
セス可能な導電路を形成する。所望によりそれらを上方
の絶縁層上に延在させて相互接続を形成することもでき
る。
【0007】下方の基体は電気接続が形成される第2の
集積回路層を有していてもよい。その代りに下方の基体
が光検出器として動作するとき画素接触パッドを設けら
れ、それにより上方の層を貫通する開口を通って電気接
続が形成される。開口は上方の集積回路層との電気的な
短絡を避けるために絶縁材料で内面を被覆されることが
好ましい。
【0008】装置の2つの部分を固定するために使用さ
れる結合材料は通常下方の基体と異なる熱膨脹係数を有
しているが、基体の熱的運動に実質的に追従するように
十分に薄く形成される。上方の集積回路層および絶縁層
も同様に厚い基体の熱的運動に実質的に追従する。付加
的な集積回路層が上方絶縁層上に形成されることがで
き、各付加的な集積回路層はそれぞれ絶縁層によって直
ぐ下の集積回路層から絶縁されている。付加的な集積回
路層に対する1組の電気接続が第1の集積回路層および
下方の基体に対する接続と同様の方法で主集積回路層の
上の集積回路層および絶縁層を通って形成される。これ
らの各付加的な集積回路層もまた下方の基体の熱的運動
に実質的に追従するように十分に薄くされることが好ま
しい。これら、およびその他の本発明の特徴および利点
は、添付図面を参照にした以下の実施例の説明によって
明らかになるであろう。
【0009】
【実施例】本発明は、それぞれそれ自身の回路層を有す
る2以上の標準のウエハから3D回路構造を製造するこ
とを可能にする。好ましい製造方法の第1の工程は図1
の(a)に示されている。図には2個の通常の結合され
たシリコンウエハ2aおよび2bが示されており、上方のウ
エハ2bは裏返しにされ、電気絶縁性接着剤の薄層4によ
って下方ウエハ2aに固定され、ウエハの配置後接着剤は
硬化される。上記バンプボンド技術と関連して開発され
た正確なウエハ整列技術が利用される。
【0010】各ウエハは比較的厚いシリコン基体6a,6
b、シリコン基体6a,6b上の薄い電気絶縁性2酸化シリ
コン層8a,8b、各2酸化シリコン層8a,8b上の薄いシリ
コンベース集積回路層10a,10b を備えている。電気絶縁
性2酸化シリコン層8aは集積回路層10a に対する絶縁体
として望ましくなければ省略されることもできる。一般
に集積回路層10b の上方の絶縁の必要がない場合でも2
酸化シリコン層8bは含まれることが望ましい。それは2
酸化シリコン層8bは以下説明するように上方基体6bの後
続する除去工程中のエッチング停止部として作用するか
らである。下方の基体6aは通常除去されない。したがっ
て2酸化シリコン層8aは絶縁作用のみであり、エッチン
グ停止部として作用することはない。
【0011】各結合されたウエハの素子に対する典型的
な厚さは、シリコン基体6a,6bに対して525 ミクロンで
あり、SiO2 層8a,8bに対して0.2 〜2 ミクロンであ
り、集積回路層10a,10b に対して0.2 〜2 ミクロンであ
る。集積回路層中に製造される実際の回路の詳細は示さ
れていないが、通常回路それ自身は集積回路層内に約0.
3 ミクロンの深さに延在し、トランジスタ、キャパシタ
等の装置を含んでいる。アルミニウム接触パッド12a,12
b は2個のウエハ2a, 2bの回路表面上に設けられ、薄い
絶縁フィルム(図示せず)の開口を通ってそれぞれの集
積回路に電気的に接続されている。
【0012】本発明の利点の1つは、2個のウエハ2a,
2b上の回路が異なった処理技術、例えばバイポーラとM
OS(相補型金属酸化物半導体)技術によって形成され
ることができることである。ウエハは互いに結合される
前は標準的なものとして提供されるから、それらは全体
的に互いに独立して製造されることができる。さらにシ
リコンベースの回路が示されているが、GaAsのよう
な他の材料もまた使用できる。一方のウエハに1つの材
料を使用し、他方のウエハに別の材料を使用することも
2個のウエハ間に相互接続が設けられる限り両立性があ
る。また絶縁層8aおよび8bに対する材料の選択にも柔軟
性がある。窒化アルミニウムまたは窒化シリコンはSi
2 層8a,8bに置換することができる。
【0013】シリコン基体6a,6bおよびシリコンベース
の集積回路層10a, 10bは熱膨脹係数が類似している。し
かしこの熱膨脹係数は絶縁層8a, 8bおよび接着剤層4 に
対しては異なっている。これは−55°C乃至−125
°Cの通常の設計温度範囲でクラックを発生させる可能
性があるから、接着剤層4 は数ミクロンの厚さに維持さ
れる。絶縁層8a, 8bおよび接着剤層4 の薄い寸法はそれ
らが結合されるはるかに厚いシリコン基体6aの熱膨脹係
数にしたがわせ、そのため絶縁層8a, 8bおよび接着剤層
4 の熱膨脹および収縮はシリコン基体の熱膨脹係数によ
って制御され、ほぼ整合する。この薄い層の引伸しは大
きい温度叉に遭遇したときでもクラックや剥離を防止す
る。
【0014】接着剤層4 として適切な材料はアブレスチ
ック(Ablestick )社で生産されているGA47-2LVであ
る。接着剤層4 の代りに高温度ガラスのような融着材料
の薄層を使用することができ、ウエハは融着材料を加熱
することにより互い結合される。この場合に結合層の厚
さは数ミクロンに制限されることが好ましい。
【0015】図1の(b)に示されている次の製造工程
で、上方の基体6bは好ましくはエッチングによって除去
され、SiO2 層8bがエッチング停止部として使用され
る。その代りに上方の基体6bがまず除去され、残りの集
積回路層10b と絶縁層8bは中間支持体の補助により下の
ウエハ2aと整列されいもよい。開口が装置を通って形成
され、選択された接触パッド12a,12b にアクセスするこ
とを可能にし、これらの接触パッド12a, 12bが接続され
る回路の部分に電気接続を形成する通路を露出する。
【0016】集積回路層10b に対する接触パッド12b は
上方のSiO2 層8bと集積回路層10b とを貫通する開口
14b によってアクセスされ、一方下方の集積回路層10a
に対する接触パッド12a は上方のSiO2 層8b、上方の
集積回路層10b 、および接着剤層4 を貫通する開口14a
によってアクセスされる。現在利用されているトレンチ
法(Copper他Extended Abstract ,The Electrochemical
Society,Vol.90-2 Oct.13 〜19 410〜411
頁、および米国特許4,702,795 号明細書)では直径数ミ
クロン以下にこれらの開口を形成することが可能であ
る。比較的厚い上方基体6aが開口を形成する前に除去さ
れるから、開口は薄い層8b, 10b, 4を通過することだけ
が必要であり、したがって広がりは最小にされる。
【0017】貫通開口14a, 14bは化学エッチングまたは
反応性イオンエッチングによって形成することができ
る。接触パッド12a,12b に対するトレンチ法が記載され
ているが、貫通開口14a, 14bはまた集積回路自身上に直
接所望の金属位置を設定し、集積回路または接触パッド
の金属化はエッチング停止部を使用して行われることが
好ましい。貫通開口位置は通常のマスク技術によって制
御され、上方のSiO2層8bはエッチングマスクとして
機能する。
【0018】図2は装置の製造の最終段階を示す。貫通
開口の側壁はガラス(SiO2 )のような絶縁材料のス
リーブ16によって被覆され、スリーブ16は化学蒸気付着
のような処理によって形成され、好ましくはフォトエッ
チング処理によって貫通開口の底部から絶縁材料が反応
性イオンエッチングまたはフッ酸処理によって除去され
る。アルミニウムであることが好ましい金属18がSiO
2 層8bの上面および貫通開口中に付着され、それによっ
て各接触パッド12a, 12bに対する電気接続を設定する導
電部材が形成される。スリーブ16はそれを囲む集積回路
層10b から電気接続部を絶縁する。
【0019】次にSiO2 層8bの上面の金属層はフォト
エッチングされて2つの集積回路層10a, 10bの接触パッ
ド間の所望の接続を形成する。所望の場合には、金属層
はSiO2 層8bの上面に延在するままにされ、1つの集
積回路に対する1つのコンタクトと他の集積回路に対す
る1つのコンタクトとを相互接続することもできる。図
2にはそのような相互接続の1つが20で示されている。
【0020】この時点で装置は実質的に完成したものと
考えてよい。ウエハはテストされ、通常の技術を使用し
て切断される。その結果1組の頑丈な構造の高密度3D
回路構造チップが得られ、それは通常の全温度範囲にわ
たって有用であり、異なった回路処理および異なった材
料を使用する異なった回路層を有することもできる。
【0021】図1および2に示された3D回路構造パッ
ケージおよびその製造方法の変形が図3に示されてい
る。図3の(a)において、ウエハ2bから上部の基体6b
(図1のa参照)が除去された後、第3の通常の結合さ
れたウエハ2cが裏返しにされてウエハ2bのSiO2 層8b
に接着されている。新しいウエハ2cはシリコン(または
他の所望の半導体)基体6c、絶縁層8cおよび集積回路層
10c 並びに関連する接触パッド12c からなる。それは接
着剤層4 に類似した接着または溶融結合材料の薄層22に
よってその下にあるSiO2 層8bに接着されている。最
上のウエハの絶縁層8c、集積回路層10c 、および接着材
料層22は再び十分に薄く、ずっと厚い底部基体6aと共に
膨脹収縮を可能にしている。
【0022】上部ウエハが取り付けられた後、その基体
はエッチングして除去される。その代りに基体6cは最初
に除去され、ウエハの残りの部分が下方の構造に中間支
持体の助けにより整列され接着されてもよい。それから
図3のbに示されるように図2で示した貫通開口の形成
と類似した方法で、開口が3つの集積回路層に対する選
択された接触パッドに対してエッチングされ、開口の内
壁は絶縁スリーブ16’によって被覆される。それから
金属18’ がSiO2 層8bの上面および貫通開口中に
付着され、それは絶縁スリーブ16' によってそれを囲む
集積回路層10b から絶縁される。図2の実施例のよう
に、金属18' はエッチングされてSiO2 層8bの上面に
延在する所望の金属相互接続部20' が残され、それによ
って装置の異なるレベルの選択された接触パッドが相互
接続され、必要のない区域から金属は除去される。
【0023】付加的な集積回路層が同様に追加されるこ
とができる。しかしながら、各付加的な層により得られ
る回路密度は順次多少減少する。それは上部の集積回路
層はそれ自身のリード線(それらの接触パッドがその下
側に位置する場合)および下方の全集積回路層に対する
リード線によって横断されるからである。さらに付加的
な層の設置は材料の全体の厚さを増加させ、それは下方
の集積回路層にアクセスするためにエッチングされなけ
ればならず、これらの層に対する開口はパッケージの上
面に近付くにしたがって幾分広がる傾向があるから、そ
れは上部の層の回路に利用できる面積をさらに減少させ
る。
【0024】本発明の別の応用は赤外線焦点平面アレイ
のような電磁放射線の検出装置である。この適用の1例
が図4に示されている。図1乃至3の下部の結合された
ウエハ2aに代って下方の基体24はHgCdTe/CdT
eのような適当な光検出器材料から形成され、パッケー
ジの下側に入射する赤外線を検出するために使用され
る。光検出はその抵抗が放射線に応じて変化する光導電
材料または放射線に応じて電圧が誘起する光起電材料の
いずれかにより行われることができる。放射線は基体24
の下面の反射防止被覆26を通過し、基体は画素のマトリ
ックスに組織化され、各画素は基体24の上面の各画素接
触パッドを備えている。光導電材料の基体では、電圧が
電極としても機能する反射防止被覆26に供給され、各画
素の照射量に応じた基体24を横切る電圧降下が各画素に
対して決定される。光起電材料の基体では、コンタクト
(図示せず)が接触パッド12a と同じ基体24の表面に形
成され、電圧降下が基体のフォトダイオード空乏領域を
横切って生じる。
【0025】上部のウエハ2bの集積回路層10b および絶
縁層8bは前の実施例と類似した方法で光検出器基体24に
接着される。焦点平面アレイのための読取り回路は集積
回路層10b 中に設けられ、前の実施例と類似した方法で
金属で相互接続される。その結果光検出器と共に集積さ
れた高密度読取り回路層を有する焦点平面アレイの一体
のパッケージが得られる。所望ならば、追加の読取り回
路層が図3に示されたような方法で設けられることがで
きる。以上高密度回路構造および関連する製造方法の幾
つかの例が示され、説明されたが、当業者には多数の変
形、変更が可能であろう。したがって本発明は特許請求
の範囲の記載によってのみ限定されるものである。
【図面の簡単な説明】
【図1】本発明による3D回路構造の製造の連続する工
程における断面図。
【図2】本発明による3D回路構造の製造の最終工程に
おける断面図。
【図3】図1のものに少なくとも1つの付加的な回路層
を備えた3D回路構造の連続する工程における断面図。
【図4】本発明を使用する焦点平面アレイの断面図。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 基体と、 この基体を覆ってそれから間隔を隔てて配置された第1
    の集積回路層と、 この第1の集積回路層を覆う第1の電気絶縁層と、 前記第1の集積回路層と基体とを接着し、それらを互い
    に電気的に絶縁する電気絶縁性接着材料層であって、分
    離したとき前記基体の熱膨脹係数と実質的に異なった熱
    膨脹係数を有するが、前記基体の熱膨脹運動に実質上し
    たがうような十分に薄い電気絶縁性接着材料層と、 電気絶縁層の開口を通って延在し、前記第1の集積回路
    層と電気接触を設定する1以上の第1の電気接続手段
    と、 前記電気絶縁層と、前記第1の集積回路層と、前記電気
    絶縁性接着材料層との開口を通って延在し、前記基体と
    電気接続を設定する1以上の第2の電気接続手段とを具
    備していることを特徴とする3次元回路構造。
  2. 【請求項2】 第2の集積回路層が前記第1の集積回路
    層に面する前記基体中に設けられ、前記第2の電気コン
    タクト手段が第2の集積回路層と電気接続を設定する請
    求項1記載の3次元回路構造。
  3. 【請求項3】 前記第1の集積回路層と前記基体が熱的
    に溶融可能な絶縁材料の層を設けられ、この熱的に溶融
    可能な絶縁材料の層が構造を強固に固定している請求項
    1記載の3次元回路構造。
  4. 【請求項4】 前記第1の集積回路層と前記電気絶縁層
    がそれぞれ前記基体よりも実質的に薄く、実質的に前記
    基体の熱運動にしたがう請求項1記載の3次元回路構
    造。
  5. 【請求項5】 前記第1の絶縁層を覆い、直ぐ下の集積
    回路層から電気絶縁層によって電気的に絶縁された1以
    上の付加的な集積回路層と、各付加的な集積回路層に対
    する付加的な電気接続手段のセットとを備え、電気接続
    手段の各セットはそれぞれの集積回路層の上方の集積回
    路層および電気絶縁層を通って延在して各集積回路層と
    電気接触を形成し、前記付加的な集積回路層および電気
    絶縁層がそれぞれ前記基体よりも実質的に薄く、実質的
    に前記基体の熱運動にしたがう請求項1記載の3次元回
    路構造。
  6. 【請求項6】 前記基体は光検出器を構成し、前記第1
    の集積回路層に面する画素接触パッドのアレイを具備
    し、前記第2の電気接触手段は前記第1の電気絶縁層
    と、第1の集積回路層と、接着材料層とを通って延在す
    る個別の導電性部材を含み、各画素接触パッドと電気接
    続を形成している請求項1記載の3次元回路構造。
JP18644793A 1993-07-28 1993-07-28 高密度回路装置およびその形成方法 Pending JPH0758285A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18644793A JPH0758285A (ja) 1993-07-28 1993-07-28 高密度回路装置およびその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18644793A JPH0758285A (ja) 1993-07-28 1993-07-28 高密度回路装置およびその形成方法

Publications (1)

Publication Number Publication Date
JPH0758285A true JPH0758285A (ja) 1995-03-03

Family

ID=16188618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18644793A Pending JPH0758285A (ja) 1993-07-28 1993-07-28 高密度回路装置およびその形成方法

Country Status (1)

Country Link
JP (1) JPH0758285A (ja)

Similar Documents

Publication Publication Date Title
US5489554A (en) Method of making a 3-dimensional circuit assembly having electrical contacts that extend through the IC layer
AU715673B2 (en) Suspended microstructures
US20090275165A1 (en) Process for fabricating a high-integration-density image sensor
US6388256B1 (en) Thermal detector array
US7868362B2 (en) SOI on package hypersensitive sensor
US12002773B2 (en) Hybrid pocket post and tailored via dielectric for 3D-integrated electrical device
US5679267A (en) Dual etching of ceramic materials with an elevated thin film
US5904495A (en) Interconnection technique for hybrid integrated devices
EP0635885B1 (en) High density circuit assembly
WO1994017557A1 (en) Thermally matched readout/detector assembly and method for fabricating same
US5973257A (en) Reflector layer for the well surface of a photovoltaic generator
JPH02199860A (ja) 高密度半導体構造体及びその製造方法
JPH0758285A (ja) 高密度回路装置およびその形成方法
JP2020074484A (ja) 半導体装置
TWI846249B (zh) 垂直整合式紅外線感測裝置及其製造方法
US20220416095A1 (en) Low-stress dielectric layer, planarization method, and low-temperature processing for 3d-integrated electrical device
JPS59112652A (ja) 半導体撮像装置
US20240213148A1 (en) Device for detecting an electromagnetic radiation including a thermal detector over a readout substrate an active electronic element of which is located the closest to the thermal detector
US6204164B1 (en) Method of making electrical connections to integrated circuit
JPS5913926A (ja) 焦電素子
JPH0527270B2 (ja)
KR100308785B1 (ko) 열영상검출용초전소자및그제조방법
KR100437150B1 (ko) 적외선 감지소자의 범프 제조방법 및 범프구조
CN118281093A (zh) 垂直整合式红外线感测装置及其制造方法
US20100101324A1 (en) Mems sensor