JPH0758053A - イオン注入時帯電防止方法 - Google Patents
イオン注入時帯電防止方法Info
- Publication number
- JPH0758053A JPH0758053A JP22212793A JP22212793A JPH0758053A JP H0758053 A JPH0758053 A JP H0758053A JP 22212793 A JP22212793 A JP 22212793A JP 22212793 A JP22212793 A JP 22212793A JP H0758053 A JPH0758053 A JP H0758053A
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- substrate
- insulating layer
- insulating
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】
【目的】 イオン注入時における基板の帯電を防止す
る。 【構成】 絶縁層１を介して半導体領域２にイオン注入
を行なう際、予め絶縁層１の上に導電性膜３を被覆する
事により帯電を防止する。この方法は、例えば絶縁基板
４に成膜され且つ絶縁層１により覆われた薄膜半導体領
域２に適用可能である。
る。 【構成】 絶縁層１を介して半導体領域２にイオン注入
を行なう際、予め絶縁層１の上に導電性膜３を被覆する
事により帯電を防止する。この方法は、例えば絶縁基板
４に成膜され且つ絶縁層１により覆われた薄膜半導体領
域２に適用可能である。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造等に応
用されるイオン注入技術に関する。より詳しくは、イオ
ン注入時帯電防止方法に関する。
用されるイオン注入技術に関する。より詳しくは、イオ
ン注入時帯電防止方法に関する。
【０００２】
【従来の技術】イオン注入技術は、イオンビームを固体
に照射してその表面近傍に不純物を導入する方法であ
る。イオン注入技術は例えばＬＳＩ製造等に応用されて
おり、シリコンウエハの表面領域に不純物を導入してト
ランジスタ素子等を形成している。近年、イオン注入技
術は絶縁基板の表面に形成された半導体薄膜にも盛んに
適用されており、例えばアクティブマトリクス型液晶表
示素子の駆動基板製造に用いられている。イオン注入技
術を利用する事により、素子性能向上、歩留り改善、プ
ロセスの簡略化、コスト低減等の点で様々な利点が得ら
れる。
に照射してその表面近傍に不純物を導入する方法であ
る。イオン注入技術は例えばＬＳＩ製造等に応用されて
おり、シリコンウエハの表面領域に不純物を導入してト
ランジスタ素子等を形成している。近年、イオン注入技
術は絶縁基板の表面に形成された半導体薄膜にも盛んに
適用されており、例えばアクティブマトリクス型液晶表
示素子の駆動基板製造に用いられている。イオン注入技
術を利用する事により、素子性能向上、歩留り改善、プ
ロセスの簡略化、コスト低減等の点で様々な利点が得ら
れる。
【０００３】
【発明が解決しようとする課題】絶縁基板に形成された
半導体薄膜に対してイオン注入を行なう場合等基板に発
生する帯電（チャージアップ）が従来から問題とされて
いた。特に、基板表面が絶縁層に覆われている場合、顕
著である。これを防ぐ為に、エネルギーの弱い２次電子
を基板表面に対して強制的に供給しイオンの中和を図る
エレクトロンシャワー方式が行なわれている。しかしな
がら、２次電子の制御性に難点があり完全な解決策には
なっていないのが現状である。最近では、基板の大口径
化、デバイスサイズの微細化及びイオンビームの大電流
化に伴ない、チャージアップによる弊害がより顕著にな
ってきている。高電流イオン注入においてはイオンビー
ムの電流密度がかなり大きくなる為、エレクトロンシャ
ワーによる２次電子の供給で大量のイオンを均一に中和
するのは困難である。基板表面でエレクトロンの量が不
足している部分は正に帯電する一方、エレクトロンの量
が過剰の部分は負に帯電してしまう。又、基板が大口径
であればある程、基板に蓄積した電荷は放電経路を失い
帯電し易い状態になっている。この帯電により巨大な空
間電場が形成され、イオンビームの電流密度が変化す
る。これにより、基板に注入された不純物イオンの面内
分布が不均一になってしまう。
半導体薄膜に対してイオン注入を行なう場合等基板に発
生する帯電（チャージアップ）が従来から問題とされて
いた。特に、基板表面が絶縁層に覆われている場合、顕
著である。これを防ぐ為に、エネルギーの弱い２次電子
を基板表面に対して強制的に供給しイオンの中和を図る
エレクトロンシャワー方式が行なわれている。しかしな
がら、２次電子の制御性に難点があり完全な解決策には
なっていないのが現状である。最近では、基板の大口径
化、デバイスサイズの微細化及びイオンビームの大電流
化に伴ない、チャージアップによる弊害がより顕著にな
ってきている。高電流イオン注入においてはイオンビー
ムの電流密度がかなり大きくなる為、エレクトロンシャ
ワーによる２次電子の供給で大量のイオンを均一に中和
するのは困難である。基板表面でエレクトロンの量が不
足している部分は正に帯電する一方、エレクトロンの量
が過剰の部分は負に帯電してしまう。又、基板が大口径
であればある程、基板に蓄積した電荷は放電経路を失い
帯電し易い状態になっている。この帯電により巨大な空
間電場が形成され、イオンビームの電流密度が変化す
る。これにより、基板に注入された不純物イオンの面内
分布が不均一になってしまう。
【０００４】
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明は効果的且つ実用的なイオン注入時帯
電防止方法を提供する事を目的とする。かかる目的を達
成する為に以下の手段を講じた。即ち、本発明にかかる
イオン注入時帯電防止方法は、絶縁層を介して半導体領
域にイオン注入を行なう際、予め絶縁層の上に導電性膜
を被覆する事を特徴とする。かかるイオン注入時帯電防
止方法は、例えば絶縁基板上に成膜され且つ該絶縁層に
より覆われた薄膜半導体領域に適用可能である。あるい
は、シリコン基板に設けられ且つ該絶縁層により覆われ
た表面半導体領域に適用する事も可能である。前記導電
性膜はイオン照射を受けて導電性を呈する材料であれば
良く、あるいはイオン照射の有無に関わらず常時導電性
を有する材料であっても良い。
題に鑑み、本発明は効果的且つ実用的なイオン注入時帯
電防止方法を提供する事を目的とする。かかる目的を達
成する為に以下の手段を講じた。即ち、本発明にかかる
イオン注入時帯電防止方法は、絶縁層を介して半導体領
域にイオン注入を行なう際、予め絶縁層の上に導電性膜
を被覆する事を特徴とする。かかるイオン注入時帯電防
止方法は、例えば絶縁基板上に成膜され且つ該絶縁層に
より覆われた薄膜半導体領域に適用可能である。あるい
は、シリコン基板に設けられ且つ該絶縁層により覆われ
た表面半導体領域に適用する事も可能である。前記導電
性膜はイオン照射を受けて導電性を呈する材料であれば
良く、あるいはイオン照射の有無に関わらず常時導電性
を有する材料であっても良い。
【０００５】
【作用】半導体領域は酸化膜や窒化膜あるいはレジスト
等の絶縁層により被覆されている場合がある。この絶縁
層に対して直接イオンビームを照射するとチャージアッ
プが発生する。そこで、絶縁層の上に導電性膜を被覆す
る事によりイオン注入時のチャージアップを抑制し、注
入均一性の改善、静電破壊の防止及び酸化膜耐圧悪化の
防止等を図る。
等の絶縁層により被覆されている場合がある。この絶縁
層に対して直接イオンビームを照射するとチャージアッ
プが発生する。そこで、絶縁層の上に導電性膜を被覆す
る事によりイオン注入時のチャージアップを抑制し、注
入均一性の改善、静電破壊の防止及び酸化膜耐圧悪化の
防止等を図る。
【０００６】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかるイオン注入時帯
電防止方法の第１実施例を示す模式図である。図示する
様に、絶縁層１を介して半導体領域２にイオン注入（矢
印で模式的に示す）を行なう際、予め絶縁層１の上に導
電性膜３を被覆する事を特徴とする。本例の方法は、絶
縁基板４上に成膜され且つ絶縁層１により覆われた薄膜
半導体領域２に適用されている。より具体的には、絶縁
基板４は例えば石英ガラス等から構成されている。又半
導体領域２は絶縁基板４の表面に成膜された非晶質シリ
コンあるいは多結晶シリコンから構成されている。さら
に、絶縁層１は例えばシリコン酸化膜やシリコン窒化膜
等で構成されている。本発明の特徴的な要素である導電
性膜３は、例えば燐等を高濃度で拡散したドープトポリ
シリコンあるいは導電性高分子を含むフォトレジスト等
から構成されている。これらの導電性膜はイオン照射の
有無に関らず常時導電性を備えている。これに代えて、
イオン照射を受けて導電性を呈する材料を用いても良
い。例えば、通常のポリシリコン膜でもイオン照射を行
なう事により導電性を呈し、チャージ電位を抑制する傾
向がある為有効である。なお、帯電防止の為設けられた
導電性膜３はイオン注入後取り除けば良い。あるいは、
そのまま残しておき所定の形状にパタニングして半導体
素子の一部としても良い。
詳細に説明する。図１は本発明にかかるイオン注入時帯
電防止方法の第１実施例を示す模式図である。図示する
様に、絶縁層１を介して半導体領域２にイオン注入（矢
印で模式的に示す）を行なう際、予め絶縁層１の上に導
電性膜３を被覆する事を特徴とする。本例の方法は、絶
縁基板４上に成膜され且つ絶縁層１により覆われた薄膜
半導体領域２に適用されている。より具体的には、絶縁
基板４は例えば石英ガラス等から構成されている。又半
導体領域２は絶縁基板４の表面に成膜された非晶質シリ
コンあるいは多結晶シリコンから構成されている。さら
に、絶縁層１は例えばシリコン酸化膜やシリコン窒化膜
等で構成されている。本発明の特徴的な要素である導電
性膜３は、例えば燐等を高濃度で拡散したドープトポリ
シリコンあるいは導電性高分子を含むフォトレジスト等
から構成されている。これらの導電性膜はイオン照射の
有無に関らず常時導電性を備えている。これに代えて、
イオン照射を受けて導電性を呈する材料を用いても良
い。例えば、通常のポリシリコン膜でもイオン照射を行
なう事により導電性を呈し、チャージ電位を抑制する傾
向がある為有効である。なお、帯電防止の為設けられた
導電性膜３はイオン注入後取り除けば良い。あるいは、
そのまま残しておき所定の形状にパタニングして半導体
素子の一部としても良い。
【０００７】図２は本発明にかかるイオン注入時帯電防
止方法の第２実施例を示す模式図である。本例では、イ
オン注入時帯電防止方法はシリコン基板５に設けられ且
つ絶縁層１により覆われた表面半導体領域２に適用され
ている。この場合も絶縁層１は通常酸化物あるいは窒化
物で構成されている。図１に示した実施例では絶縁基板
４を対象としているが、本実施例はシリコン基板に対し
てイオン注入を行なっている。シリコン基板は半導体で
あるので石英ガラス等の絶縁基板に比べ帯電し難い傾向
にある。しかしながら、通常シリコン基板の表面には酸
化物あるいは窒化物等の絶縁層が被覆されており、これ
を介してイオン注入が行なわれる。従って、絶縁層自体
が帯電する為、本発明に従って導電性膜を設ける事がイ
オン注入時帯電の防止に効果的である。
止方法の第２実施例を示す模式図である。本例では、イ
オン注入時帯電防止方法はシリコン基板５に設けられ且
つ絶縁層１により覆われた表面半導体領域２に適用され
ている。この場合も絶縁層１は通常酸化物あるいは窒化
物で構成されている。図１に示した実施例では絶縁基板
４を対象としているが、本実施例はシリコン基板に対し
てイオン注入を行なっている。シリコン基板は半導体で
あるので石英ガラス等の絶縁基板に比べ帯電し難い傾向
にある。しかしながら、通常シリコン基板の表面には酸
化物あるいは窒化物等の絶縁層が被覆されており、これ
を介してイオン注入が行なわれる。従って、絶縁層自体
が帯電する為、本発明に従って導電性膜を設ける事がイ
オン注入時帯電の防止に効果的である。
【０００８】次に、図３を参照して本発明の帯電防止機
能を詳細に説明する。図はイオン注入装置の模式的な断
面構造を表わしている。ホルダー６には処理対象となる
絶縁基板４が保持されており、その表面には予め導電性
膜３が形成されている。イオン加速機構（図示せず）に
より加速されたイオンビーム７はホルダー６に保持され
た絶縁基板４に照射される。仮に、絶縁基板４の表面が
導電性膜３で被覆されていないとすると、イオンビーム
７に含まれる正電荷が絶縁基板４に蓄積される。これに
より基板表面に大きな静電場が形成され、絶縁基板４に
向って入射するイオンビーム７がブローアップを起し電
流密度に変化が生じる。これにより基板に注入されるイ
オンの面内分布が不均一なものになる。又、帯電により
生じたチャージ電位は絶縁基板４に形成される素子の静
電破壊やゲート絶縁膜等酸化膜の耐圧悪化を引き起す。
これを回避する為、通常エレクトロンシャワーガン８に
より低エネルギーの２次電子を発生させる。しかしなが
ら、この２次電子を絶縁基板４及びイオンビーム７に供
給し帯電の緩和を図ろうとしても、イオンビーム７に含
まれる正電荷を均一に中和させる事は困難である。負電
荷を含むエレクトロンシャワーが不足する部分は正に帯
電し、エレクトロンシャワーに含まれる負電荷が過剰の
部分は負に帯電する。そこで、本発明ではイオン注入処
理前に、予め絶縁基板４の表面最上層に導電性膜３を形
成しておく。これにより、イオン注入時発生する絶縁基
板４上の電荷が低減し、基板面内で均一化される。
能を詳細に説明する。図はイオン注入装置の模式的な断
面構造を表わしている。ホルダー６には処理対象となる
絶縁基板４が保持されており、その表面には予め導電性
膜３が形成されている。イオン加速機構（図示せず）に
より加速されたイオンビーム７はホルダー６に保持され
た絶縁基板４に照射される。仮に、絶縁基板４の表面が
導電性膜３で被覆されていないとすると、イオンビーム
７に含まれる正電荷が絶縁基板４に蓄積される。これに
より基板表面に大きな静電場が形成され、絶縁基板４に
向って入射するイオンビーム７がブローアップを起し電
流密度に変化が生じる。これにより基板に注入されるイ
オンの面内分布が不均一なものになる。又、帯電により
生じたチャージ電位は絶縁基板４に形成される素子の静
電破壊やゲート絶縁膜等酸化膜の耐圧悪化を引き起す。
これを回避する為、通常エレクトロンシャワーガン８に
より低エネルギーの２次電子を発生させる。しかしなが
ら、この２次電子を絶縁基板４及びイオンビーム７に供
給し帯電の緩和を図ろうとしても、イオンビーム７に含
まれる正電荷を均一に中和させる事は困難である。負電
荷を含むエレクトロンシャワーが不足する部分は正に帯
電し、エレクトロンシャワーに含まれる負電荷が過剰の
部分は負に帯電する。そこで、本発明ではイオン注入処
理前に、予め絶縁基板４の表面最上層に導電性膜３を形
成しておく。これにより、イオン注入時発生する絶縁基
板４上の電荷が低減し、基板面内で均一化される。
【０００９】図４は、本発明の一応用例を示す工程図で
ある。この応用例は、例えば薄膜トランジスタが集積的
に形成されたアクティブマトリクス液晶表示素子用の駆
動基板製造に適用可能である。先ず工程Ａで絶縁基板４
を用意する。この絶縁基板４は例えば石英ガラスからな
る。次に工程Ｂで、絶縁基板４の上に被注入層２を形成
する。本例ではこの被注入層２は多結晶シリコン薄膜か
らなり、例えば薄膜トランジスタの素子領域を構成す
る。次に工程Ｃで被注入層２の上に絶縁層１を形成す
る。この絶縁層１は高温成長したＳｉＯ2 薄膜からな
り、例えばゲート絶縁膜として利用される。続いて工程
Ｄで、絶縁層１の上に導電性膜３を形成する。本例で
は、この導電性膜３は高濃度で燐が拡散されたドープと
ポリシリコンからなり、比較的低抵抗を有する。この導
電性膜３は後工程でパタニング加工する事によりゲート
電極や配線電極等に転換可能である。あるいは、使用済
みになった段階で全面的に除去しても良い。最後に工程
Ｅでイオン注入を行ない、被注入層２に所望の不純物を
均一に注入する。イオン注入処理中エレクトロンシャワ
ーを併用しても良い。イオンビームの加速エネルギーを
適宜設定する事により、被注入層２に集中的に不純物を
導入する事ができる。イオン種として例えば燐や砒素を
選択すると、被注入層２を構成する多結晶シリコン薄膜
にＮ型の不純物領域を形成する事ができる。あるいは、
イオン種としてボロンを選択すると、多結晶シリコン薄
膜中にＰ型の不純物領域を形成する事ができる。
ある。この応用例は、例えば薄膜トランジスタが集積的
に形成されたアクティブマトリクス液晶表示素子用の駆
動基板製造に適用可能である。先ず工程Ａで絶縁基板４
を用意する。この絶縁基板４は例えば石英ガラスからな
る。次に工程Ｂで、絶縁基板４の上に被注入層２を形成
する。本例ではこの被注入層２は多結晶シリコン薄膜か
らなり、例えば薄膜トランジスタの素子領域を構成す
る。次に工程Ｃで被注入層２の上に絶縁層１を形成す
る。この絶縁層１は高温成長したＳｉＯ2 薄膜からな
り、例えばゲート絶縁膜として利用される。続いて工程
Ｄで、絶縁層１の上に導電性膜３を形成する。本例で
は、この導電性膜３は高濃度で燐が拡散されたドープと
ポリシリコンからなり、比較的低抵抗を有する。この導
電性膜３は後工程でパタニング加工する事によりゲート
電極や配線電極等に転換可能である。あるいは、使用済
みになった段階で全面的に除去しても良い。最後に工程
Ｅでイオン注入を行ない、被注入層２に所望の不純物を
均一に注入する。イオン注入処理中エレクトロンシャワ
ーを併用しても良い。イオンビームの加速エネルギーを
適宜設定する事により、被注入層２に集中的に不純物を
導入する事ができる。イオン種として例えば燐や砒素を
選択すると、被注入層２を構成する多結晶シリコン薄膜
にＮ型の不純物領域を形成する事ができる。あるいは、
イオン種としてボロンを選択すると、多結晶シリコン薄
膜中にＰ型の不純物領域を形成する事ができる。
【００１０】最後に図５を参照して本発明にかかるイオ
ン注入時帯電防止方法の効果を詳細に説明する。種々の
積層構造を有する基板サンプルＡないしＦに対してイオ
ン注入処理を施し、チャージ電位を測定した。このチャ
ージ電位は基板サンプルの帯電状態を表わしており、チ
ャージ電位が高い程基板サンプルのチャージアップが顕
著である。サンプルＡはシリコン基板単体からなる。サ
ンプルＢは石英ガラス基板単体からなる。サンプルＣは
シリコン基板の表面に多結晶シリコン膜を堆積したもの
である。サンプルＥはシリコン基板の表面に絶縁性フォ
トレジスト膜を塗布したものである。サンプルＤは石英
ガラス基板の表面に多結晶シリコン膜を堆積したもので
ある。サンプルＦは石英ガラス基板の表面に絶縁性フォ
トレジスト膜を塗布したものである。
ン注入時帯電防止方法の効果を詳細に説明する。種々の
積層構造を有する基板サンプルＡないしＦに対してイオ
ン注入処理を施し、チャージ電位を測定した。このチャ
ージ電位は基板サンプルの帯電状態を表わしており、チ
ャージ電位が高い程基板サンプルのチャージアップが顕
著である。サンプルＡはシリコン基板単体からなる。サ
ンプルＢは石英ガラス基板単体からなる。サンプルＣは
シリコン基板の表面に多結晶シリコン膜を堆積したもの
である。サンプルＥはシリコン基板の表面に絶縁性フォ
トレジスト膜を塗布したものである。サンプルＤは石英
ガラス基板の表面に多結晶シリコン膜を堆積したもので
ある。サンプルＦは石英ガラス基板の表面に絶縁性フォ
トレジスト膜を塗布したものである。
【００１１】図５のグラフから明らかな様に、サンプル
Ｂのチャージ電位は極めて高く、石英ガラス基板単体に
イオン注入を行なうと帯電が顕著である。同様にサンプ
ルＦのチャージ電位も極めて高く、絶縁性フォトレジス
ト膜を介して石英ガラス基板にイオン注入を行なうとチ
ャージアップが顕著になる。これに対してサンプルＤの
チャージ電位は低くなっている。即ち、石英ガラス基板
の表面に多結晶シリコン膜を被覆した状態でイオン注入
を行なうとチャージアップを効果的に抑制できる。
Ｂのチャージ電位は極めて高く、石英ガラス基板単体に
イオン注入を行なうと帯電が顕著である。同様にサンプ
ルＦのチャージ電位も極めて高く、絶縁性フォトレジス
ト膜を介して石英ガラス基板にイオン注入を行なうとチ
ャージアップが顕著になる。これに対してサンプルＤの
チャージ電位は低くなっている。即ち、石英ガラス基板
の表面に多結晶シリコン膜を被覆した状態でイオン注入
を行なうとチャージアップを効果的に抑制できる。
【００１２】一方サンプルＡのチャージ電位も極めて低
く、シリコン基板単体にイオン注入を行なってもチャー
ジアップは実質的に発生しない事が理解される。しかし
ながら、サンプルＥのチャージ電位は極めて高く、シリ
コン基板の表面に絶縁性フォトレジスト膜を被覆した状
態でイオン注入を行なうとチャージアップが激しい。一
方サンプルＣのチャージ電位が低い事から理解される様
に、シリコン基板の表面に多結晶シリコン膜を形成した
状態でイオン注入を行なうとチャージアップを効果的に
抑制できる。以上の事から明らかな様に、シリコン基板
は半導体でありある程度の導電性を有する為単体の状態
ではイオン注入によるチャージアップが小さい。しかし
ながら、製造プロセス上シリコン基板の表面に絶縁層を
形成した状態でイオン注入を行なうとチャージアップが
発生する。この点、本発明ではシリコン基板の最上層に
導電性膜を設ける事により帯電を効果的に抑制可能であ
る。
く、シリコン基板単体にイオン注入を行なってもチャー
ジアップは実質的に発生しない事が理解される。しかし
ながら、サンプルＥのチャージ電位は極めて高く、シリ
コン基板の表面に絶縁性フォトレジスト膜を被覆した状
態でイオン注入を行なうとチャージアップが激しい。一
方サンプルＣのチャージ電位が低い事から理解される様
に、シリコン基板の表面に多結晶シリコン膜を形成した
状態でイオン注入を行なうとチャージアップを効果的に
抑制できる。以上の事から明らかな様に、シリコン基板
は半導体でありある程度の導電性を有する為単体の状態
ではイオン注入によるチャージアップが小さい。しかし
ながら、製造プロセス上シリコン基板の表面に絶縁層を
形成した状態でイオン注入を行なうとチャージアップが
発生する。この点、本発明ではシリコン基板の最上層に
導電性膜を設ける事により帯電を効果的に抑制可能であ
る。
【００１３】
【発明の効果】以上説明した様に、本発明によれば、絶
縁層を介して半導体領域にイオン注入を行なう際、予め
最上層に導電性膜を形成する事により帯電の抑制及び均
一化を図る事ができるという効果がある。又、イオンビ
ームのブローアップによりビーム電流密度が変化し、注
入された不純物の基板面内均一性が悪化するのを防ぐ事
ができるという効果がある。さらに、基板の帯電が抑え
られる事により、半導体デバイスの静電破壊やゲート酸
化膜の耐圧悪化を防止する事ができるという効果があ
る。加えて、帯電を抑制する事によりイオンビームの大
電流化が容易に行なえる事で半導体製造プロセスにおけ
るスループットが改善可能になるという効果がある。
縁層を介して半導体領域にイオン注入を行なう際、予め
最上層に導電性膜を形成する事により帯電の抑制及び均
一化を図る事ができるという効果がある。又、イオンビ
ームのブローアップによりビーム電流密度が変化し、注
入された不純物の基板面内均一性が悪化するのを防ぐ事
ができるという効果がある。さらに、基板の帯電が抑え
られる事により、半導体デバイスの静電破壊やゲート酸
化膜の耐圧悪化を防止する事ができるという効果があ
る。加えて、帯電を抑制する事によりイオンビームの大
電流化が容易に行なえる事で半導体製造プロセスにおけ
るスループットが改善可能になるという効果がある。
【図１】本発明にかかるイオン注入時帯電防止方法の第
１実施例を示す模式図である。
１実施例を示す模式図である。
【図２】同じく本発明にかかるイオン注入時帯電防止方
法の第２実施例を示す模式図である。
法の第２実施例を示す模式図である。
【図３】本発明における帯電防止機能の説明図である。
【図４】本発明にかかるイオン注入時帯電防止方法の一
応用例を示す工程図である。
応用例を示す工程図である。
【図５】種々の基板サンプルにおけるイオン注入時チャ
ージ電位の測定結果を示すグラフである。
ージ電位の測定結果を示すグラフである。
１ 絶縁層 ２ 半導体領域（被注入層） ３ 導電性膜 ４ 絶縁基板 ５ シリコン基板 ６ ホルダー ７ イオンビーム ８ エレクトロンシャワーガン
Claims (5)
- 【請求項１】 絶縁層を介して半導体領域にイオン注入
を行なう際、予め絶縁層の上に導電性膜を被覆する事を
特徴とするイオン注入時帯電防止方法。 - 【請求項２】 絶縁基板上に成膜され且つ該絶縁層によ
り覆われた薄膜半導体領域に適用される事を特徴とする
請求項１記載のイオン注入時帯電防止方法。 - 【請求項３】 シリコン基板に設けられ且つ該絶縁層に
より覆われた表面半導体領域に適用される事を特徴とす
る請求項１記載のイオン注入時帯電防止方法。 - 【請求項４】 前記導電性膜はイオン照射を受けて導電
性を呈する事を特徴とする請求項１記載のイオン注入時
帯電防止方法。 - 【請求項５】 前記導電性膜はイオン照射の有無に関ら
ず常時導電性を有する事を特徴とする請求項１記載のイ
オン注入時帯電防止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22212793A JPH0758053A (ja) | 1993-08-12 | 1993-08-12 | イオン注入時帯電防止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22212793A JPH0758053A (ja) | 1993-08-12 | 1993-08-12 | イオン注入時帯電防止方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758053A true JPH0758053A (ja) | 1995-03-03 |
Family
ID=16777593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22212793A Pending JPH0758053A (ja) | 1993-08-12 | 1993-08-12 | イオン注入時帯電防止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758053A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180099658A (ko) | 2015-12-29 | 2018-09-05 | 데이진 가부시키가이샤 | 감광성 수지 조성물 및 반도체 디바이스 제조 방법 |
-
1993
- 1993-08-12 JP JP22212793A patent/JPH0758053A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180099658A (ko) | 2015-12-29 | 2018-09-05 | 데이진 가부시키가이샤 | 감광성 수지 조성물 및 반도체 디바이스 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5397718A (en) | Method of manufacturing thin film transistor | |
| US4149904A (en) | Method for forming ion-implanted self-aligned gate structure by controlled ion scattering | |
| JP2796175B2 (ja) | 薄膜トランジスターの製造方法 | |
| Bernstein et al. | Hydrogenation of polycrystalline silicon thin film transistors by plasma ion implantation | |
| US7501643B2 (en) | Method for controlling charge amount of ion beam and a wafer applied in the method | |
| JPH0758053A (ja) | イオン注入時帯電防止方法 | |
| JP4634569B2 (ja) | イオン注入装置及び薄膜半導体装置 | |
| US7491952B2 (en) | Method for controlling charge amount of ion beam and a wafer applied in the method | |
| JPS6358824A (ja) | 半導体装置の製造方法 | |
| EP0544470A1 (en) | Thin film transistor, method of fabricating the same and ion implantation method used in the fabrication | |
| JP3339516B2 (ja) | イオン注入方法及びイオン注入装置 | |
| JPH04275437A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS6057671A (ja) | 半導体装置の製造方法 | |
| JPH04322423A (ja) | 半導体装置の製造方法 | |
| Gao et al. | The modification of SIMOX (separated by implantation of oxygen) material to improve the total-dose irradiation hardness | |
| KR960000228B1 (ko) | 포토 레지스트를 이용한 엘디디(ldd) 구조 형성 공정 | |
| KR100272173B1 (ko) | 이온주입 손상이 제거된 반도체 소자의 셸로우정션 형성방법 | |
| US6989310B2 (en) | Process and installation for doping an etched pattern of resistive elements | |
| JP2716035B2 (ja) | 薄膜電界効果トランジスタ | |
| JPH06168956A (ja) | 薄膜トランジスタの製造方法 | |
| KR100267758B1 (ko) | 반도체 소자 제조시 이온주입 방법 | |
| JPS60195928A (ja) | 半導体装置の製造方法 | |
| JPH01146240A (ja) | イオン注入装置 | |
| JPH0337949A (ja) | イオン注入装置およびそれを用いた半導体集積回路装置の製造方法 | |
| JPH0927618A (ja) | Ｍｏｓ型半導体装置の製造方法 |