JPH0753457B2 - ラベルプリンタ装置 - Google Patents
ラベルプリンタ装置Info
- Publication number
- JPH0753457B2 JPH0753457B2 JP61246374A JP24637486A JPH0753457B2 JP H0753457 B2 JPH0753457 B2 JP H0753457B2 JP 61246374 A JP61246374 A JP 61246374A JP 24637486 A JP24637486 A JP 24637486A JP H0753457 B2 JPH0753457 B2 JP H0753457B2
- Authority
- JP
- Japan
- Prior art keywords
- control unit
- label
- cpu chip
- data
- print data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J5/00—Devices or arrangements for controlling character selection
- B41J5/30—Character or syllable selection controlled by recorded information
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Record Information Processing For Printing (AREA)
- Labeling Devices (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は料金はかりなどと組み合せて使用され、計重
値、単価、価格などの所定の項目をラベルに印字して、
この印字の完了したラベルを発行するラベルプリンタ装
置に関する。
値、単価、価格などの所定の項目をラベルに印字して、
この印字の完了したラベルを発行するラベルプリンタ装
置に関する。
従来の技術 従来のラベルプリンタ装置は、第５図のように単一のCP
Uチップ１を使用して、このCPUチップ１が料金はかり２
からの外部印字データの読み取り動作〔ａ−１〕と、外
部印字データを所定印字フォーカットの内部印字データ
に変換してRAM3に蓄積する展開動作〔ａ−２〕と、RAM3
から読み出した内部印字データに基づいて印字ヘッドの
駆動ならびにラベル送りするようプリンタ装置４を制御
するプリンタ制御動作〔ａ−３〕とを実行するよう構成
されている。
Uチップ１を使用して、このCPUチップ１が料金はかり２
からの外部印字データの読み取り動作〔ａ−１〕と、外
部印字データを所定印字フォーカットの内部印字データ
に変換してRAM3に蓄積する展開動作〔ａ−２〕と、RAM3
から読み出した内部印字データに基づいて印字ヘッドの
駆動ならびにラベル送りするようプリンタ装置４を制御
するプリンタ制御動作〔ａ−３〕とを実行するよう構成
されている。
第３図と第４図はプリンタ装置４の構成を示す。供給リ
ール５には、一方の面Ａの上に等間隔で感熱ラベル６
〔以下、ラベルと称す〕が貼着された帯状剥離台紙７の
巻装体８が取付けられている。供給リール５から引き出
された帯状剥離台紙７は、鋭角辺Ｂを有する剥離体９を
経由して巻取リール10に掛張されている。剥離体９と供
給リール５との間には、サーマルヘッド11とプラテンロ
ーラ12が前記剥離台紙７を介して対向するよう配設され
ており、サーマルヘッド11はばね等により支持軸13を中
心としてプラテンローラ12側〔矢印Ｃ方向〕に付勢され
ている。ラベル発行時には、センサ14がラベル６の後縁
を検出してからラベル貼着の間隔ｌだけステッピングモ
ータ15で剥離台紙７を送り、その移送中にサーマルヘッ
ド11でラベル６に印字して、ラベル取出口16に発行す
る。
ール５には、一方の面Ａの上に等間隔で感熱ラベル６
〔以下、ラベルと称す〕が貼着された帯状剥離台紙７の
巻装体８が取付けられている。供給リール５から引き出
された帯状剥離台紙７は、鋭角辺Ｂを有する剥離体９を
経由して巻取リール10に掛張されている。剥離体９と供
給リール５との間には、サーマルヘッド11とプラテンロ
ーラ12が前記剥離台紙７を介して対向するよう配設され
ており、サーマルヘッド11はばね等により支持軸13を中
心としてプラテンローラ12側〔矢印Ｃ方向〕に付勢され
ている。ラベル発行時には、センサ14がラベル６の後縁
を検出してからラベル貼着の間隔ｌだけステッピングモ
ータ15で剥離台紙７を送り、その移送中にサーマルヘッ
ド11でラベル６に印字して、ラベル取出口16に発行す
る。
第６図は前記展開動作とプリンタ装置４による印字の様
子を示す。第１図の〔ａ−１〕で読み取った外部印字デ
ータに基づいてキャラクタジェネレータ17から読み出し
たドットパターンが第２図（ａ）のように“A"“B"であ
ったとすると、RAM3には１ライン分づつのデータＩ〜Ｖ
に分解して順番に書き込まれる。ここでは５行分で表わ
されているが、実際の行数は数百行と多い。そして〔ａ
−３〕ではRAM3から読み出したライン分づつのデータで
サーマルヘッド11を駆動し、ラベル６を送りながら“A
B"を印字する。第６図（ｂ）では印字途中のラベル６を
表わし、18はサーマルヘッド11の発熱部の位置を表わし
ている。
子を示す。第１図の〔ａ−１〕で読み取った外部印字デ
ータに基づいてキャラクタジェネレータ17から読み出し
たドットパターンが第２図（ａ）のように“A"“B"であ
ったとすると、RAM3には１ライン分づつのデータＩ〜Ｖ
に分解して順番に書き込まれる。ここでは５行分で表わ
されているが、実際の行数は数百行と多い。そして〔ａ
−３〕ではRAM3から読み出したライン分づつのデータで
サーマルヘッド11を駆動し、ラベル６を送りながら“A
B"を印字する。第６図（ｂ）では印字途中のラベル６を
表わし、18はサーマルヘッド11の発熱部の位置を表わし
ている。
発明が解決しようとする問題点 このような従来の構成では、印字速度がCPUチップ１の
処理能力で決まり、印字速度を向上させるためには処理
能力の高いCPUチップを使用した装置とすることが要求
されている。
処理能力で決まり、印字速度を向上させるためには処理
能力の高いCPUチップを使用した装置とすることが要求
されている。
本発明は処理能力の高いCPUチップを使用せずとも従来
より印字速度を向上させるとができるラベルプリンタ装
置を提供することを目的とする。
より印字速度を向上させるとができるラベルプリンタ装
置を提供することを目的とする。
問題点を解決するための手段 本発明のラベルプリンタ装置は、外部から与えられる外
部印字データの読み取り動作と、読み取った印字データ
を文字キャラクタに変換してさらに所定印字フォーマッ
トの内部印字データに展開する展開動作と、内部印字デ
ータを出力する転送動作とを実行する第１の制御部と、
この第１の制御部とは別に、内部印字データに基づいて
印字ヘッドの駆動ならびにラベル送りするプリンタ制御
動作とを実行する第２の制御部と、第１と第２の制御部
とを結合するFIFOレジスタとを設けたことを特徴とす
る。
部印字データの読み取り動作と、読み取った印字データ
を文字キャラクタに変換してさらに所定印字フォーマッ
トの内部印字データに展開する展開動作と、内部印字デ
ータを出力する転送動作とを実行する第１の制御部と、
この第１の制御部とは別に、内部印字データに基づいて
印字ヘッドの駆動ならびにラベル送りするプリンタ制御
動作とを実行する第２の制御部と、第１と第２の制御部
とを結合するFIFOレジスタとを設けたことを特徴とす
る。
作用 この構成によると、ラベルの印字発行に必要な一連の演
算動作を第１の制御部と第２制御部とで分担して、負荷
を軽くして処理速度を高め両制御部は各々独立して動作
し、この独立して動作する両制御部を結合するのにFIFO
レジスタがデータ授受の緩衝手段となる。FIFOレジスタ
を採用したことによって、第１の制御部と第２の制御部
は非同期で動作することができ、第１の制御部は任意の
タイミングでFIFOレジスタにアクセスしてデータを書き
込み、第２の制御部はFIFOレジスタに書き込まれたデー
タを任意のタイミングでFIFOレジスタにアクセスして読
み出すことができ、さらに、第１の制御部と第２の制御
部が同時にFIFOレジスタにアクセスして運転することも
できる。
算動作を第１の制御部と第２制御部とで分担して、負荷
を軽くして処理速度を高め両制御部は各々独立して動作
し、この独立して動作する両制御部を結合するのにFIFO
レジスタがデータ授受の緩衝手段となる。FIFOレジスタ
を採用したことによって、第１の制御部と第２の制御部
は非同期で動作することができ、第１の制御部は任意の
タイミングでFIFOレジスタにアクセスしてデータを書き
込み、第２の制御部はFIFOレジスタに書き込まれたデー
タを任意のタイミングでFIFOレジスタにアクセスして読
み出すことができ、さらに、第１の制御部と第２の制御
部が同時にFIFOレジスタにアクセスして運転することも
できる。
実施例 以下、本発明の一実施例を第１図と第２図に基づいて説
明する。なお、プリンタ装置の構成は第３図、第４図と
同一であるためその説明を省く。
明する。なお、プリンタ装置の構成は第３図、第４図と
同一であるためその説明を省く。
第１図は本発明のラベルプリンタ装置を示す。18は第１
の制御部としての第１のCPUチップで、第５図の〔ａ−
１〕〔ａ−２〕と同じように料金はかり２と通信して外
部印字データの読み取り動作〔ｂ−１〕を実行し、読み
取った印字データを次いでドットパターンに展開してRA
M19に書き込むとともにRAM19から読み出して出力する読
み出し動作〔ｂ−２〕を実行する。20は〔ｂ−２〕で読
み出された内部印字データが書き込まれるFIFOレジス
タ、21は第２の制御部としての第２のCPUチップで、FIF
Oレジスタ20からの内部印字データの読み出し動作〔ｃ
−１〕と、〔ｃ−１〕で読み出されてRAM22に書き込ま
れた内部印字データに基づいて第５図の〔ａ−３〕と同
じようにプリンタ装置４を動作させるプリンタ制御動作
〔ｃ−２〕とを実行する。
の制御部としての第１のCPUチップで、第５図の〔ａ−
１〕〔ａ−２〕と同じように料金はかり２と通信して外
部印字データの読み取り動作〔ｂ−１〕を実行し、読み
取った印字データを次いでドットパターンに展開してRA
M19に書き込むとともにRAM19から読み出して出力する読
み出し動作〔ｂ−２〕を実行する。20は〔ｂ−２〕で読
み出された内部印字データが書き込まれるFIFOレジス
タ、21は第２の制御部としての第２のCPUチップで、FIF
Oレジスタ20からの内部印字データの読み出し動作〔ｃ
−１〕と、〔ｃ−１〕で読み出されてRAM22に書き込ま
れた内部印字データに基づいて第５図の〔ａ−３〕と同
じようにプリンタ装置４を動作させるプリンタ制御動作
〔ｃ−２〕とを実行する。
前記の第１のCPUチップ18とFIFOレジスタ20とのデータ
の授受の様子、FIFOレジスタ20と第２のCPUチップ21と
のデータの授受の様子および第１、第２のCPUチップ18,
21の間の相互関係について詳しく説明する。
の授受の様子、FIFOレジスタ20と第２のCPUチップ21と
のデータの授受の様子および第１、第２のCPUチップ18,
21の間の相互関係について詳しく説明する。
先ず、第２のCPUチップ21からの制御信号ライン23を第
１のCPUチップ18がチェックし、第２のCPU21の状態が、
印字中情報がオフ、データ取り込み可能情報がオン、エ
ラー情報がオフのときにRAM19から展開済のドットデー
タを読み出してコントロールワードとともにFIFOレジス
タ20に書き込む。このとき同時に第１のCPUチップ18か
ら第２のCPUチップ21へのデータ転送中信号24をオンす
る。ここで、前記コントロールワールドとしてはドット
データの転送を表わすコード“01"と、ステッピングモ
ータ15がラベル６を前記の間隔ｌだけ移送するに必要な
パルス数を表わすコード“06"、無印字ライン数を表わ
すコード“02"、同一データのライン数を表わすコード
“07"などが使われており、ドットデータの転送時には
“01"のコントロールワードに続いて各ラインごとのド
ットデータを直列に出力し、最終ラインのドットデータ
を送り終えるとデータ転送終了を表わす“04"のコント
ロールワードを送り、データ転送中信号24をオフする。
１のCPUチップ18がチェックし、第２のCPU21の状態が、
印字中情報がオフ、データ取り込み可能情報がオン、エ
ラー情報がオフのときにRAM19から展開済のドットデー
タを読み出してコントロールワードとともにFIFOレジス
タ20に書き込む。このとき同時に第１のCPUチップ18か
ら第２のCPUチップ21へのデータ転送中信号24をオンす
る。ここで、前記コントロールワールドとしてはドット
データの転送を表わすコード“01"と、ステッピングモ
ータ15がラベル６を前記の間隔ｌだけ移送するに必要な
パルス数を表わすコード“06"、無印字ライン数を表わ
すコード“02"、同一データのライン数を表わすコード
“07"などが使われており、ドットデータの転送時には
“01"のコントロールワードに続いて各ラインごとのド
ットデータを直列に出力し、最終ラインのドットデータ
を送り終えるとデータ転送終了を表わす“04"のコント
ロールワードを送り、データ転送中信号24をオフする。
第２のCPUチップ21はFIFOレジスタ20からコントロール
ワードとドットデータとを読み出してRAM22に記憶す
る。第２のCPUチップ21はデータ転送中信号24かオフに
なるかあるいはRAM22に記憶されたデータ量が所定の値
に達したことを検出すると、RAM22からドットデータを
読み出してサーマルヘッド11に転送するとともにステッ
ピングモータ15を動かして印字を実行させ、これと同時
に制御信号ライン23の印字中情報をオンにする。
ワードとドットデータとを読み出してRAM22に記憶す
る。第２のCPUチップ21はデータ転送中信号24かオフに
なるかあるいはRAM22に記憶されたデータ量が所定の値
に達したことを検出すると、RAM22からドットデータを
読み出してサーマルヘッド11に転送するとともにステッ
ピングモータ15を動かして印字を実行させ、これと同時
に制御信号ライン23の印字中情報をオンにする。
なお、第１図において25は第１のCPUチップ18からFIFO
レジスタ20へのデータに同期して出力される書き込み用
シフトパルス、26はFIFOレジスタ20からデトータを読み
出すために第２のCPUチップ21が出力するシフトパル
ス、27はFIFOレジスタ20から第１のCPUチップ18へデー
タが満杯で書き込みができないことを知らせるFIFO満杯
信号、28は第２のCPUチップ21が誤った空データを読み
込まないようにFIFOレジスタ20が第２のCPUチップ21へ
出力するFIFO空信号である。
レジスタ20へのデータに同期して出力される書き込み用
シフトパルス、26はFIFOレジスタ20からデトータを読み
出すために第２のCPUチップ21が出力するシフトパル
ス、27はFIFOレジスタ20から第１のCPUチップ18へデー
タが満杯で書き込みができないことを知らせるFIFO満杯
信号、28は第２のCPUチップ21が誤った空データを読み
込まないようにFIFOレジスタ20が第２のCPUチップ21へ
出力するFIFO空信号である。
第２図は従来のデータ処理状態ａと第１図の構成のデー
タ処理状態ｂの処理に必要な時間長さを対比している。
第２図ａでは第５図における〔ａ−３〕の印字が完了し
てからでないと、〔ａ−１〕を実行して次のラベルの情
報を読み込むことができない。T1,T2は第１枚目、第２
枚目のラベル発行期間を表わしている。これに対して第
２図（ｂ）では、第１図の〔ｃ−２〕が完了する前に第
１のCPUチップ18の側では〔ｂ−１〕の通信によって次
のラベルの情報を読み込みを開始できるため、第１枚目
と第２枚目のラベル発行期間T1′,T2′を第２図（ａ）
のT1,T2と比べてわかるように、 （T1′＋T2′）＜（T1＋T2） となっており、同じ処理能力のCPUチップであっても高
速印字させることができる。
タ処理状態ｂの処理に必要な時間長さを対比している。
第２図ａでは第５図における〔ａ−３〕の印字が完了し
てからでないと、〔ａ−１〕を実行して次のラベルの情
報を読み込むことができない。T1,T2は第１枚目、第２
枚目のラベル発行期間を表わしている。これに対して第
２図（ｂ）では、第１図の〔ｃ−２〕が完了する前に第
１のCPUチップ18の側では〔ｂ−１〕の通信によって次
のラベルの情報を読み込みを開始できるため、第１枚目
と第２枚目のラベル発行期間T1′,T2′を第２図（ａ）
のT1,T2と比べてわかるように、 （T1′＋T2′）＜（T1＋T2） となっており、同じ処理能力のCPUチップであっても高
速印字させることができる。
発明の効果 以上説明のように本発明は、第１の制御部と第２の制御
部でラベルの発行動作を分担して、第１、第２の制御部
をFIFOレジスタを介して結合したため、処理能力が高い
CPUチップを使用して印字速度を向上させることをせず
とも、従来と同じ処理能力のCPUチップであっても印字
速度を従来よりも向上させることができる。また、FIFO
レジスタを採用したことによって、第１の制御部と第２
の制御部は非同期で動作することができ、第１の制御部
は任意のタイミングでFIFOレジスタにアクセスしてデー
タを書き込み、第２の制御部はFIFOレジスタに書き込ま
れたデータを任意のタイミングでFIFOレジスタにアクセ
スして読み出すことができ、さらに、第１の制御部と第
２の制御部が同時にFIFOレジスタにアクセスして運転す
ることもでき、第１の制御部と第２の制御部の個々の設
計の自由度を向上を期待できる。
部でラベルの発行動作を分担して、第１、第２の制御部
をFIFOレジスタを介して結合したため、処理能力が高い
CPUチップを使用して印字速度を向上させることをせず
とも、従来と同じ処理能力のCPUチップであっても印字
速度を従来よりも向上させることができる。また、FIFO
レジスタを採用したことによって、第１の制御部と第２
の制御部は非同期で動作することができ、第１の制御部
は任意のタイミングでFIFOレジスタにアクセスしてデー
タを書き込み、第２の制御部はFIFOレジスタに書き込ま
れたデータを任意のタイミングでFIFOレジスタにアクセ
スして読み出すことができ、さらに、第１の制御部と第
２の制御部が同時にFIFOレジスタにアクセスして運転す
ることもでき、第１の制御部と第２の制御部の個々の設
計の自由度を向上を期待できる。
第１図は本発明のラベルプリンタ装置の概略の構成図、
第２図は従来のラベル発行動作と第１図におけるラベル
発行動作との対比説明図、第３図はプリンタ装置の縦断
側面図、第４図は第３図の平面図、第５図は従来のラベ
ルプリンタ装置の概略の構成図、第６図は展開動作とラ
ベル印字状態の説明図である。 18……第１のCPUチップ〔第１の制御部〕、20……FIFO
レジスタ、21……第２のCPUチップ〔第２の制御部〕。
第２図は従来のラベル発行動作と第１図におけるラベル
発行動作との対比説明図、第３図はプリンタ装置の縦断
側面図、第４図は第３図の平面図、第５図は従来のラベ
ルプリンタ装置の概略の構成図、第６図は展開動作とラ
ベル印字状態の説明図である。 18……第１のCPUチップ〔第１の制御部〕、20……FIFO
レジスタ、21……第２のCPUチップ〔第２の制御部〕。
Claims (1)
- 【請求項１】第１の制御部と第２の制御部の間にFIFOレ
ジスタを設け、前記第１の制御部を、外部から与えられ
る外部印字データの読み取り動作と、読み取った印字デ
ータを文字キャラクタに変換してさらに所定印字フォー
マットの内部印字データに展開する展開動作と、内部印
字データを前記FIFOレジスタに出力する転送動作とを実
行するよう構成し、前記第２の制御部を、前記FIFOレジ
スタからの内部印字データの読み出し動作と、読み出し
た内部印字データに基づいて印字ヘッドの駆動ならびに
ラベル送りするプリンタ制御動作とを実行するよう構成
したラベルプリンタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61246374A JPH0753457B2 (ja) | 1986-10-15 | 1986-10-15 | ラベルプリンタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61246374A JPH0753457B2 (ja) | 1986-10-15 | 1986-10-15 | ラベルプリンタ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6398444A JPS6398444A (ja) | 1988-04-28 |
| JPH0753457B2 true JPH0753457B2 (ja) | 1995-06-07 |
Family
ID=17147592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61246374A Expired - Lifetime JPH0753457B2 (ja) | 1986-10-15 | 1986-10-15 | ラベルプリンタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0753457B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3166156B2 (ja) * | 1987-04-07 | 2001-05-14 | ミノルタ株式会社 | プリンタ制御装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5959471A (ja) * | 1982-09-30 | 1984-04-05 | Fujitsu Ltd | サ−マルプリンタ制御方式 |
| JPS60205630A (ja) * | 1984-03-30 | 1985-10-17 | Hitachi Ltd | プリンタ制御装置 |
-
1986
- 1986-10-15 JP JP61246374A patent/JPH0753457B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6398444A (ja) | 1988-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3081986B2 (ja) | 小型プリンタ | |
| JPS6022234A (ja) | フオ−ムオ−バ−レイ式プリント装置 | |
| JPH07205467A (ja) | 感熱式印刷機のための制御回路 | |
| JPS61206663A (ja) | サ−マルプリンタにおける印字方法 | |
| JPH0753457B2 (ja) | ラベルプリンタ装置 | |
| US4649501A (en) | Band printer control system architecture | |
| US4956717A (en) | Method of and apparatus for controller duplex page printer | |
| JPS58155973A (ja) | サ−マルラベルプリンタの印字方法 | |
| JPH0616764Y2 (ja) | ドットマトリクスプリンタ | |
| JP3531028B2 (ja) | プリンタ | |
| JP3302146B2 (ja) | プリンタ装置及びそのヘッド駆動回路 | |
| JPS6071266A (ja) | 印字制御方式 | |
| JPH11151849A (ja) | プリンタ装置 | |
| JP3586324B2 (ja) | サーマルラインプリンタおよびサーマルラインプリンタの駆動方法 | |
| JP3098435B2 (ja) | 複数サーマルヘッド用制御システム | |
| JP2767245B2 (ja) | 記録ヘッドのプリント制御方法 | |
| JPH1110962A (ja) | 印刷装置及び方法 | |
| JPS59136274A (ja) | ラベルプリンタ | |
| JP2790304B2 (ja) | プリンタの印字制御装置 | |
| JPH08258346A (ja) | データ処理装置 | |
| JPS61131967A (ja) | サ−マルプリンタ | |
| JPS63116863A (ja) | ドツトプリンタの印字方法 | |
| JPS63265661A (ja) | サ−マルヘツド制御方式 | |
| JPS63116859A (ja) | 印字ヘツドのドツト駆動方法 | |
| JPS61162357A (ja) | ライン型プリンタ |