JPH0752381B2 - 入力回路 - Google Patents
入力回路Info
- Publication number
- JPH0752381B2 JPH0752381B2 JP60296950A JP29695085A JPH0752381B2 JP H0752381 B2 JPH0752381 B2 JP H0752381B2 JP 60296950 A JP60296950 A JP 60296950A JP 29695085 A JP29695085 A JP 29695085A JP H0752381 B2 JPH0752381 B2 JP H0752381B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- key
- signal
- circuit
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 （技術分野） 本発明は相補性金属酸化膜トランジスタ（以下CMOSトラ
ンジスタ）における入力回路に関して特にキー・マトリ
クスにおけるキー・リース信号源を の表示駆動線と共用する場合の入力回路に関するもので
ある。
ンジスタ）における入力回路に関して特にキー・マトリ
クスにおけるキー・リース信号源を の表示駆動線と共用する場合の入力回路に関するもので
ある。
（従来技術） 一般に多数のキー・スイッチを入力する方法として、キ
ー・スイッチをキー・信号源とキー・リターン信号線の
交点にマトリクス状に配置し、キー信号源線を一本づつ
活性化（キー・スキャン）し、キー・リターン信号線に
入力された信号の有無で導通したキー・スイッチの位置
を検出するキー・マトリクス法が利用される。またこの
マトリクス法はキー入力だけでなく、時分割駆動される
表示にも利用される。
ー・スイッチをキー・信号源とキー・リターン信号線の
交点にマトリクス状に配置し、キー信号源線を一本づつ
活性化（キー・スキャン）し、キー・リターン信号線に
入力された信号の有無で導通したキー・スイッチの位置
を検出するキー・マトリクス法が利用される。またこの
マトリクス法はキー入力だけでなく、時分割駆動される
表示にも利用される。
さて、表示とキー入力の２つの回路を同一装置内で使う
時には、表示駆動線の一部をキー・マトリクスのキー信
号源として利用することが多い。第１図はLEDを時分割
で駆動する表示回路のデジット線をキー・マトリクスの
信号源として利用した場合の回路図の一例である。ここ
でデジット線2a〜2cはLED7aa〜7ccのアノード側に接続
され、セグメント4a〜4cはLED7aa〜7ccのカリード側に
接続されいる。キー・スイッチ8aa〜8ccは、一方の端子
をデジット線2a〜2cに、もう一方の端子をキー・リター
ン入力信号線3a〜3cに接続されている。
時には、表示駆動線の一部をキー・マトリクスのキー信
号源として利用することが多い。第１図はLEDを時分割
で駆動する表示回路のデジット線をキー・マトリクスの
信号源として利用した場合の回路図の一例である。ここ
でデジット線2a〜2cはLED7aa〜7ccのアノード側に接続
され、セグメント4a〜4cはLED7aa〜7ccのカリード側に
接続されいる。キー・スイッチ8aa〜8ccは、一方の端子
をデジット線2a〜2cに、もう一方の端子をキー・リター
ン入力信号線3a〜3cに接続されている。
次に第１図の回路において、LED7ac,7bb,7caを点燈させ
るためには、まずデジット線2a及びセグメント線4a,4b
に高レベルの電圧を、またデジット線2b,2c及びセグメ
ント線4cに低レベルの電圧を加えることによりLED7acを
点燈させる。次にデジット線2b及びセグメント線4a,4c
に高レベルの電圧，デジット線2a,2c及びセグメント線4
bに低レベルの電圧を加えることによりLED7bbを点燈さ
せる。最後にデジット線2c及びセグメント線4a,4cに高
レベルの電圧，デジット線2a,2b及びセグメント線4aに
低レベルの電圧を加えて、LED7caを点燈させる。この事
を高速に行なうことにより、人間の目にはLED7ac,7bb,7
caが同時に点燈しているように見える。次にキー・マト
リクス上の導通している場所を検出する場合には、次の
通りである。第１図の回路においてキー・マトリクス上
のすべてのキーすなわち8aa〜8ccが押されいない（以下
OFFしていると記）時には、キー・リターン信号線3a〜3
cに接続されているプルダウン抵抗5a〜5cによって低レ
ベルの電圧になっている。ここでキー8bbが押されてい
る（以下ONしていると記）時に、キー・スイッチ8bbを
検出するためには、デジット線2bが高レベルの電圧の時
に、キー・リターン入力信号線3bの信号を入力する。す
なわちデジット線2a〜2bは前段ゲート回路，第１図回路
においてはインバータ1a〜ｂの出力であるからデジット
線2bが高レベルの電位となるためには、前段ゲート回路
のＰチャン側MOSトランジスタがONしている。したがっ
てデジット線2bに高レベルの電圧に、キー・スイッチ8b
bがONしたならデジット線2b及びキー・リターン信号線3
bには、インバータ1bのＰチャンMOSトランジスタのオン
抵抗値と抵抗5bによって分割された電圧があらわれる。
この電圧は、抵抗5bを十分大きく選んであるために、イ
ンバータ6bのしきい値よりも高レベルの電圧となり、イ
ンバータ6a〜6cのうちキー・スイッチのオンしている8b
bに接続しているインバーラ6bの出力だけが低レベルの
電圧となり6a及び6cの出力は高レベルの電圧となる。し
たがってデジット線2bに高レベルが加わっている時にイ
ンバータ6bの出力が低レベルである場合にはオンしてい
るキー・スイッチは8bbであると判断される。
るためには、まずデジット線2a及びセグメント線4a,4b
に高レベルの電圧を、またデジット線2b,2c及びセグメ
ント線4cに低レベルの電圧を加えることによりLED7acを
点燈させる。次にデジット線2b及びセグメント線4a,4c
に高レベルの電圧，デジット線2a,2c及びセグメント線4
bに低レベルの電圧を加えることによりLED7bbを点燈さ
せる。最後にデジット線2c及びセグメント線4a,4cに高
レベルの電圧，デジット線2a,2b及びセグメント線4aに
低レベルの電圧を加えて、LED7caを点燈させる。この事
を高速に行なうことにより、人間の目にはLED7ac,7bb,7
caが同時に点燈しているように見える。次にキー・マト
リクス上の導通している場所を検出する場合には、次の
通りである。第１図の回路においてキー・マトリクス上
のすべてのキーすなわち8aa〜8ccが押されいない（以下
OFFしていると記）時には、キー・リターン信号線3a〜3
cに接続されているプルダウン抵抗5a〜5cによって低レ
ベルの電圧になっている。ここでキー8bbが押されてい
る（以下ONしていると記）時に、キー・スイッチ8bbを
検出するためには、デジット線2bが高レベルの電圧の時
に、キー・リターン入力信号線3bの信号を入力する。す
なわちデジット線2a〜2bは前段ゲート回路，第１図回路
においてはインバータ1a〜ｂの出力であるからデジット
線2bが高レベルの電位となるためには、前段ゲート回路
のＰチャン側MOSトランジスタがONしている。したがっ
てデジット線2bに高レベルの電圧に、キー・スイッチ8b
bがONしたならデジット線2b及びキー・リターン信号線3
bには、インバータ1bのＰチャンMOSトランジスタのオン
抵抗値と抵抗5bによって分割された電圧があらわれる。
この電圧は、抵抗5bを十分大きく選んであるために、イ
ンバータ6bのしきい値よりも高レベルの電圧となり、イ
ンバータ6a〜6cのうちキー・スイッチのオンしている8b
bに接続しているインバーラ6bの出力だけが低レベルの
電圧となり6a及び6cの出力は高レベルの電圧となる。し
たがってデジット線2bに高レベルが加わっている時にイ
ンバータ6bの出力が低レベルである場合にはオンしてい
るキー・スイッチは8bbであると判断される。
第２図は以上の説明をもとに、第１図回路においてLED7
ac,7bb,7caを点燈させかつキー・スイッチ8aa〜8ccのう
ち8bbのオンを検出する際の駆動波形の一例を示す。波
形9a,9b,9cはそれぞれデジット線2a,2b,2cに入力され、
波形10a,10b,10cは、それぞれセグメント線4a,4b,4cに
入力される。該波形を入力するなら、先に説明したよお
に区間Ａ（12aと13aが含まれる区間）において12aのタ
イミングで2a,4a,4bが高レベルの電圧,2b,2c及び4cが低
レベルの電圧となり7acが点燈、以下同様にして区間Ｂ
（12bと13bが含まれる区間）において12bのタイミング
で7bbが点灯し、区間Ｃ（12cと13cが含まれる区間）に
おいて12cのタイミングで7caが点燈する。また13a〜13c
のタイミングはキー・入力検出のためで、該タイミング
にあわせた波形11によって、インバータ6a〜6bの出力を
キー・データとして取り込むのである。すなわち、8bb
だけがオンしている場合を考える。まず13aのタイミン
グにおいてデジット線2aを高レベルの電圧にする。8aa,
8ab,8acのキーはオフしているので、インバータ6a〜6c
の出力はすべて高レベルの電圧となり、インバータ6a〜
6cの出力は波形11aにおいて低レベルの電圧になる時に
取りこまれるので8aa,8ab,8acがオフしていることが検
出される。つぎにタイミング13bによって2bが高レベル
の電圧となり、8bbのキーがオンしているから、インバ
ータ6a,6b,6cのうち6bの出力だけが低レベルの電圧とな
り、よって波形11によって取りこまれるデータは、8ba,
8bcがオフし,8bbがオンしていることを検出する。最後
に13cによって8ca,8cb,8ccがオフしていることが検出さ
れる。
ac,7bb,7caを点燈させかつキー・スイッチ8aa〜8ccのう
ち8bbのオンを検出する際の駆動波形の一例を示す。波
形9a,9b,9cはそれぞれデジット線2a,2b,2cに入力され、
波形10a,10b,10cは、それぞれセグメント線4a,4b,4cに
入力される。該波形を入力するなら、先に説明したよお
に区間Ａ（12aと13aが含まれる区間）において12aのタ
イミングで2a,4a,4bが高レベルの電圧,2b,2c及び4cが低
レベルの電圧となり7acが点燈、以下同様にして区間Ｂ
（12bと13bが含まれる区間）において12bのタイミング
で7bbが点灯し、区間Ｃ（12cと13cが含まれる区間）に
おいて12cのタイミングで7caが点燈する。また13a〜13c
のタイミングはキー・入力検出のためで、該タイミング
にあわせた波形11によって、インバータ6a〜6bの出力を
キー・データとして取り込むのである。すなわち、8bb
だけがオンしている場合を考える。まず13aのタイミン
グにおいてデジット線2aを高レベルの電圧にする。8aa,
8ab,8acのキーはオフしているので、インバータ6a〜6c
の出力はすべて高レベルの電圧となり、インバータ6a〜
6cの出力は波形11aにおいて低レベルの電圧になる時に
取りこまれるので8aa,8ab,8acがオフしていることが検
出される。つぎにタイミング13bによって2bが高レベル
の電圧となり、8bbのキーがオンしているから、インバ
ータ6a,6b,6cのうち6bの出力だけが低レベルの電圧とな
り、よって波形11によって取りこまれるデータは、8ba,
8bcがオフし,8bbがオンしていることを検出する。最後
に13cによって8ca,8cb,8ccがオフしていることが検出さ
れる。
以上は、LEDは時分割駆動回路とキー・マトリクスを組
合せたキー・入力装置の一例であるが、時分割駆動され
るLEDの周期はたいへん短かく、１つのキー・スイッチ
のオン，オフを検出する時間は該周期の時間と同じであ
る。よってキー・スイッチを人間が操作する場合には、
キー・スイッチの検出時間はほとんど無視できる。逆に
言えば、キー・スイッチのオンした状態で表示回路が駆
動していることになる。さて第１図回路において、LED7
bbが点燈している時にキー・スイッチ8bbがオンしてい
る場合を考える。この場合デジット線2bには前段インバ
ーター1bのＰチャンMOSトランジスタのオン抵抗と抵抗5
bによって分割された電圧があらわれ、LED7bbに加わる
電圧はキー・スイッチ8bbがオフしている場合にくら
べ、この分割される分、低い電圧しか加わらないことに
なる。このことはLEDの点燈能力をそこなうことにな
り、LEDにかぎらず電圧によって駆動される表示素子に
対してはすべて同じことがいえる。さてこの欠点をおき
なうものとして、従来プルダウン抵抗5a〜5cをオン抵抗
の高いＮチャンMOSトランジスタで代用させたものがあ
った。該MOSトランジスタのゲート信号としては、キー
入力検出する場合のキー・リターン信号入力タイミング
にあわせて、該MOSトランジスタをオンしてやれば、キ
ー入力検出時以外においては、該MOSトランジスタがオ
フしているので、電圧降下が起きない。またキー入力検
出時には、該MOSトランジスタがオンしているので、プ
ルダウン抵抗としてはたらく。ただし、この場合におい
ても、CMOS回路においては、該MOSトランジスタがオフ
しているとき、キー・リターン信号線上の電位は定まっ
ておらず、ノイズ等により電圧が変化することがあり、
その結果、インバータ6a〜6cに貫通電流を流れたりイン
バータ6a〜6cの出力が定まらなく誤動作をおこさせたり
する原因となっていた。
合せたキー・入力装置の一例であるが、時分割駆動され
るLEDの周期はたいへん短かく、１つのキー・スイッチ
のオン，オフを検出する時間は該周期の時間と同じであ
る。よってキー・スイッチを人間が操作する場合には、
キー・スイッチの検出時間はほとんど無視できる。逆に
言えば、キー・スイッチのオンした状態で表示回路が駆
動していることになる。さて第１図回路において、LED7
bbが点燈している時にキー・スイッチ8bbがオンしてい
る場合を考える。この場合デジット線2bには前段インバ
ーター1bのＰチャンMOSトランジスタのオン抵抗と抵抗5
bによって分割された電圧があらわれ、LED7bbに加わる
電圧はキー・スイッチ8bbがオフしている場合にくら
べ、この分割される分、低い電圧しか加わらないことに
なる。このことはLEDの点燈能力をそこなうことにな
り、LEDにかぎらず電圧によって駆動される表示素子に
対してはすべて同じことがいえる。さてこの欠点をおき
なうものとして、従来プルダウン抵抗5a〜5cをオン抵抗
の高いＮチャンMOSトランジスタで代用させたものがあ
った。該MOSトランジスタのゲート信号としては、キー
入力検出する場合のキー・リターン信号入力タイミング
にあわせて、該MOSトランジスタをオンしてやれば、キ
ー入力検出時以外においては、該MOSトランジスタがオ
フしているので、電圧降下が起きない。またキー入力検
出時には、該MOSトランジスタがオンしているので、プ
ルダウン抵抗としてはたらく。ただし、この場合におい
ても、CMOS回路においては、該MOSトランジスタがオフ
しているとき、キー・リターン信号線上の電位は定まっ
ておらず、ノイズ等により電圧が変化することがあり、
その結果、インバータ6a〜6cに貫通電流を流れたりイン
バータ6a〜6cの出力が定まらなく誤動作をおこさせたり
する原因となっていた。
（発明の目的） 本発明の目的は、CMOS回路における入力回路において、
データ線を複数の部分で共有するときに、入力回路側が
データの入力をしない時には入力回路の影響をなくし、
この際入力回路の状態をどちらか一方に固定できるよう
にする回路を提供するものである。
データ線を複数の部分で共有するときに、入力回路側が
データの入力をしない時には入力回路の影響をなくし、
この際入力回路の状態をどちらか一方に固定できるよう
にする回路を提供するものである。
（実施例） 本発明の一実施例の入力回路を第３図に示す。データ線
14のプルダウン用抵抗として、オン抵抗の高いＮチャン
ネルMOSトランジスタを用い、該トランジスタのゲート
入力として、入力読みこみタイミング11bを与え、さら
にこのゲート入力とデータ線とのNANDを取る。第３図回
路によれば、入力読みこみタイミング以外においては入
力制御信号線15は、低レベルの電圧となっているので、
NAND17の出力は低レベルの電圧に定まり、CMOS回路にお
いてはNANDゲートの状態が不定となってゲートを貫通電
流が流れることがなくなる。また入力読みこみタイミン
グにおいては入力制御信号線15は高レベルの電圧となる
のでＮチャンネルMOSトランジスタはオン状態となり、
抵抗として働き、しかもデータ線14に対してはNAND17は
インバータとして動作し、これは通常の入力回路に一致
する。
14のプルダウン用抵抗として、オン抵抗の高いＮチャン
ネルMOSトランジスタを用い、該トランジスタのゲート
入力として、入力読みこみタイミング11bを与え、さら
にこのゲート入力とデータ線とのNANDを取る。第３図回
路によれば、入力読みこみタイミング以外においては入
力制御信号線15は、低レベルの電圧となっているので、
NAND17の出力は低レベルの電圧に定まり、CMOS回路にお
いてはNANDゲートの状態が不定となってゲートを貫通電
流が流れることがなくなる。また入力読みこみタイミン
グにおいては入力制御信号線15は高レベルの電圧となる
のでＮチャンネルMOSトランジスタはオン状態となり、
抵抗として働き、しかもデータ線14に対してはNAND17は
インバータとして動作し、これは通常の入力回路に一致
する。
該入力回路を用いて、第１図回路と同じ動作の回路を第
４図に示す。第４図においては、入力タイミング以外に
おいては、たとえキー・スイッチがはいっていてもLED
におけるセグメント線の電圧降下は生じない。またキー
・入力読み込みタイミングにおいては従来の入力回路と
同様に働く。またキー・スイッチがオフしている時には
キー・入力読みこみタイミング以外においてキー・リタ
ーン信号線3a〜3cの状態は不定となるが、NANDの出力と
しては、高レベルの電圧が出力される。
４図に示す。第４図においては、入力タイミング以外に
おいては、たとえキー・スイッチがはいっていてもLED
におけるセグメント線の電圧降下は生じない。またキー
・入力読み込みタイミングにおいては従来の入力回路と
同様に働く。またキー・スイッチがオフしている時には
キー・入力読みこみタイミング以外においてキー・リタ
ーン信号線3a〜3cの状態は不定となるが、NANDの出力と
しては、高レベルの電圧が出力される。
（発明の効果） 以上説明したように本発明の入力回路によればデータ入
力線14を複数の回路において共有しても、入力回路の影
響は排除することができ、かつ該入力回路のデータ入力
線14の状態にかかわらず、入力読み込みタイミング以外
においてはNAND17の出力として高レベルに定まるという
大きな利点を有する。また本回路を変形したものとして
第５図回路も考えられる。第５図回路は、プルダウント
ランジスタのかわりにＰチャンネルMOSトランジスタを
プルアップ抵抗としてつかいNANDゲートのかわりにNOR
をつかっている。この場にはＰチャンネルMOSトランジ
スタのゲート信号として、入力タイミングにおいて低レ
ベルの電圧となるような、すなわち、第３図回路におい
てＮチャンネルMOSトランジスタ16のゲート信号波形の
インバータをとった出力を入力させればよい事はいうま
でもない。
力線14を複数の回路において共有しても、入力回路の影
響は排除することができ、かつ該入力回路のデータ入力
線14の状態にかかわらず、入力読み込みタイミング以外
においてはNAND17の出力として高レベルに定まるという
大きな利点を有する。また本回路を変形したものとして
第５図回路も考えられる。第５図回路は、プルダウント
ランジスタのかわりにＰチャンネルMOSトランジスタを
プルアップ抵抗としてつかいNANDゲートのかわりにNOR
をつかっている。この場にはＰチャンネルMOSトランジ
スタのゲート信号として、入力タイミングにおいて低レ
ベルの電圧となるような、すなわち、第３図回路におい
てＮチャンネルMOSトランジスタ16のゲート信号波形の
インバータをとった出力を入力させればよい事はいうま
でもない。
第１図は、時分割駆動されるLEDのデジット線をキー・
マトリクスのキー信号源として使用したときの入力回
路、第２図は、第１図のデジット線、セグメント線及び
データ入力タイミング信号のタイミングチャート。第３
図は本発明の回路図。第４図、本発明の一実施例。第５
図、本発明の変形。 なお図において、1a〜1b……インバータ,2a〜2c,20a〜2
0c……デジット線,3a〜3b,21a〜21c……キー・リターン
信号線,4a〜4c,22a〜22c……セグメント線,6a〜6c……
インバータ,7ac〜7cc,23aa〜23cc……LED 8aa〜8cc,24aa〜24cc……キー・スイッチ,25a〜25c……
ＮチャンネルMOSトランジスタ,26a〜26c……NANDゲー
ト,14,32……データ入力線,15,28,29……入力制御信号
線,16……ＮチャンネルMOSトランジスタ,17……NANDゲ
ート,31……2NORゲート
マトリクスのキー信号源として使用したときの入力回
路、第２図は、第１図のデジット線、セグメント線及び
データ入力タイミング信号のタイミングチャート。第３
図は本発明の回路図。第４図、本発明の一実施例。第５
図、本発明の変形。 なお図において、1a〜1b……インバータ,2a〜2c,20a〜2
0c……デジット線,3a〜3b,21a〜21c……キー・リターン
信号線,4a〜4c,22a〜22c……セグメント線,6a〜6c……
インバータ,7ac〜7cc,23aa〜23cc……LED 8aa〜8cc,24aa〜24cc……キー・スイッチ,25a〜25c……
ＮチャンネルMOSトランジスタ,26a〜26c……NANDゲー
ト,14,32……データ入力線,15,28,29……入力制御信号
線,16……ＮチャンネルMOSトランジスタ,17……NANDゲ
ート,31……2NORゲート
Claims (1)
- 【請求項１】キー・マトリクスへのキー・スキャン信号
の印可のための信号駆動線を共用して当該信号駆動線に
表示装置への表示駆動信号を前記キー・スキャン信号と
時分割に印可する回路装置に用いられる入力回路であっ
て、前記キー・マトリクスからの複数キー・リターン信
号線を夫々一方の入力とする複数のゲート回路と、電位
点を前記複数のゲート回路の対応するゲート回路の前記
一方の入力との間に夫々接続された複数のMOSトランジ
スタと、前記複数のゲート回路の夫々の他方の入力およ
び前記複数のMOSトランジスタの夫々のゲートに共通接
続された入力制御信号線とを備え、前記入力制御信号線
は、前記信号駆動線への前記キー・スキャン信号の印可
にもとづくキー入力検出タイミング期間は前記複数のMO
Sトランジスタを導通させる第１の信号レベルを受け、
それ以外の期間は前記複数のMOSトランジスタを非導通
とさせる第２の信号レベルを受け、前記複数のゲート回
路の夫々は前記第２の信号レベルにより所定の出力レベ
ルに固定されることを特徴とする入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60296950A JPH0752381B2 (ja) | 1985-12-27 | 1985-12-27 | 入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60296950A JPH0752381B2 (ja) | 1985-12-27 | 1985-12-27 | 入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62156715A JPS62156715A (ja) | 1987-07-11 |
| JPH0752381B2 true JPH0752381B2 (ja) | 1995-06-05 |
Family
ID=17840280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60296950A Expired - Fee Related JPH0752381B2 (ja) | 1985-12-27 | 1985-12-27 | 入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0752381B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140176352A1 (en) * | 2012-12-21 | 2014-06-26 | Apple Inc. | Computer keyboard key scan shared matrix with an individual led per key |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57152062A (en) * | 1981-03-13 | 1982-09-20 | Sharp Corp | Integrated circuit device |
-
1985
- 1985-12-27 JP JP60296950A patent/JPH0752381B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62156715A (ja) | 1987-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4959646A (en) | Dynamic PLA timing circuit | |
| US4285043A (en) | Power transmission controller for electronic calculators | |
| JPH011200A (ja) | 半導体集積回路 | |
| KR840004963A (ko) | 데이타 입력 키보드장치 | |
| KR890010906A (ko) | 스태틱 ram의 출력회로 | |
| JPH0560129B2 (ja) | ||
| JPS6226604B2 (ja) | ||
| JPH0752381B2 (ja) | 入力回路 | |
| JP3813994B2 (ja) | 差キャプチャ・タイマ | |
| KR900013719A (ko) | 반도체 논리회로 | |
| JPH11330380A (ja) | 半導体装置及びその機能識別方法 | |
| JPH025056B2 (ja) | ||
| JPH07236180A (ja) | 論理装置を活性化するための装置 | |
| US4551716A (en) | Display control for electronic calculator | |
| US4100460A (en) | One chip direct drive and keyboard sensing arrangement for light emitting diode and digitron displays | |
| KR0179930B1 (ko) | 출력 버퍼 제어 회로 | |
| GB1569604A (en) | Key signal entry device | |
| US4224532A (en) | One chip direct drive and keyboard sensing arrangement for light emitting diode and digitron displays | |
| JPH08233914A (ja) | マイクロコントローラのテスト回路 | |
| JPS628818B2 (ja) | ||
| JP2509668B2 (ja) | 電子機器 | |
| EP0302764B1 (en) | Circuit for comparing magnitudes of binary signals | |
| JP3105808B2 (ja) | 半導体装置およびこの半導体装置のモード設定方法 | |
| JPH0565893B2 (ja) | ||
| JPH06296133A (ja) | ダイナミック回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |