JPH0749817A - Ｄｍａ転送制御装置 - Google Patents
Ｄｍａ転送制御装置Info
- Publication number
- JPH0749817A JPH0749817A JP5195820A JP19582093A JPH0749817A JP H0749817 A JPH0749817 A JP H0749817A JP 5195820 A JP5195820 A JP 5195820A JP 19582093 A JP19582093 A JP 19582093A JP H0749817 A JPH0749817 A JP H0749817A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- signal
- dma transfer
- input
- output device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】ＤＭＡ転送中にハングアップした入出力装置を
復帰させること。 【構成】中央処理装置１は演算装置２，記憶装置３，Ｃ
ＰＵバスとシステムバスのデータを接続するデータ接続
装置４，バス制御装置５とからなり、システムバス上に
入出力装置６が接続されるデータ処理装置において、バ
ス制御装置に時間監視する手段をもたせ、入出力装置に
よるＤＭＡ転送時間が規定を超えたときにバス放棄信
号，システムリセット信号，バスタイムアウト信号を出
力する。
復帰させること。 【構成】中央処理装置１は演算装置２，記憶装置３，Ｃ
ＰＵバスとシステムバスのデータを接続するデータ接続
装置４，バス制御装置５とからなり、システムバス上に
入出力装置６が接続されるデータ処理装置において、バ
ス制御装置に時間監視する手段をもたせ、入出力装置に
よるＤＭＡ転送時間が規定を超えたときにバス放棄信
号，システムリセット信号，バスタイムアウト信号を出
力する。
Description
【０００１】
【産業上の利用分野】本発明は、システムバスに中央処
理装置と入出力装置が接続されるデータ処理装置におけ
るＤＭＡ転送の制御装置に関する。
理装置と入出力装置が接続されるデータ処理装置におけ
るＤＭＡ転送の制御装置に関する。
【０００２】
【従来の技術】中央処理装置は、演算処理を実行する演
算装置と、ＣＰＵバス関介して、演算処理に必要なデー
タを記憶する記憶装置と、ＣＰＵバスとシステムバスの
データを接続するデータ接続装置と、ＤＭＡ転送におけ
るバス権を制御するバス制御装置とからなり、システム
バスには、中央処理装置と、ＤＡＭ転送を実行可能な入
出力装置で構成されるデータ処理装置において、ＤＭＡ
転送を行う入出力装置は、バス要求信号をシステムバス
へ送出し、バス制御装置は、そのバス要求信号を受け、
バス許可信号を出力する。入出力装置は、バス許可によ
りバス権を取り、バスを使用するためバス使用中信号を
送出し、データ転送を開始する。データ転送終了後バス
使用中信号を開放する。
算装置と、ＣＰＵバス関介して、演算処理に必要なデー
タを記憶する記憶装置と、ＣＰＵバスとシステムバスの
データを接続するデータ接続装置と、ＤＭＡ転送におけ
るバス権を制御するバス制御装置とからなり、システム
バスには、中央処理装置と、ＤＡＭ転送を実行可能な入
出力装置で構成されるデータ処理装置において、ＤＭＡ
転送を行う入出力装置は、バス要求信号をシステムバス
へ送出し、バス制御装置は、そのバス要求信号を受け、
バス許可信号を出力する。入出力装置は、バス許可によ
りバス権を取り、バスを使用するためバス使用中信号を
送出し、データ転送を開始する。データ転送終了後バス
使用中信号を開放する。
【０００３】前記のＤＭＡ転送において時間監視は、デ
ータ転送実行信号が有効である時間のみであった。
ータ転送実行信号が有効である時間のみであった。
【０００４】
【発明が解決しようとする課題】上記従来のＤＭＡ転送
制御装置の時間監視は、データ転送実行に関するものの
みであったので、入出力装置がバス要求信号を送出し、
データ転送を開始するまでの時間監視、およびデータ転
送終了からバス使用中信号を開放するまでの時間監視が
ない。
制御装置の時間監視は、データ転送実行に関するものの
みであったので、入出力装置がバス要求信号を送出し、
データ転送を開始するまでの時間監視、およびデータ転
送終了からバス使用中信号を開放するまでの時間監視が
ない。
【０００５】従って、ＤＭＡ転送の実行時間内に、バス
要求信号，バス許可信号，バス使用中信号がノイズ等に
より誤動作を起こった場合、または他の入出力装置が誤
った動作をした場合等、入出力装置がバス権をとったま
まハングアップし中央処理装置が動作できないという問
題があった。
要求信号，バス許可信号，バス使用中信号がノイズ等に
より誤動作を起こった場合、または他の入出力装置が誤
った動作をした場合等、入出力装置がバス権をとったま
まハングアップし中央処理装置が動作できないという問
題があった。
【０００６】本発明は、前記のハングアップの状態にな
った場合に、中央処理装置が誤動作することなく継続し
て処理でき、ハングアップ状態の入出力装置を再び使用
できるよう処理することを目的とする。
った場合に、中央処理装置が誤動作することなく継続し
て処理でき、ハングアップ状態の入出力装置を再び使用
できるよう処理することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
の手段を説明する。
の手段を説明する。
【０００８】図２にシステム構成例を示す。
【０００９】中央処理装置１は、演算処理を実行する演
算装置２と、ＣＰＵバスを介して、演算処理に必要なデ
ータを記憶する記憶装置３と、ＣＰＵバスとシステムバ
スのデータを接続するデータ接続装置４と、ＤＭＡ転送
におけるバス権を制御するバス制御装置５とからなる。
システムバスには、中央処理装置１と、ＤＭＡ転送を実
行可能な入出力装置６が接続される。データ処理装置に
おけるＤＭＡ転送は、ＤＭＡ転送を行う入出力装置６
は、バス要求信号をシステムバスへ送出し、バス制御装
置５は、そのバス要求信号を受け、演算装置２の演算処
理を止めさせ、バス許可信号を出力する。入出力装置６
は、バス許可によりバス権を取り、バスを使用するため
バス使用中信号を送出し、データ転送を開始する。
算装置２と、ＣＰＵバスを介して、演算処理に必要なデ
ータを記憶する記憶装置３と、ＣＰＵバスとシステムバ
スのデータを接続するデータ接続装置４と、ＤＭＡ転送
におけるバス権を制御するバス制御装置５とからなる。
システムバスには、中央処理装置１と、ＤＭＡ転送を実
行可能な入出力装置６が接続される。データ処理装置に
おけるＤＭＡ転送は、ＤＭＡ転送を行う入出力装置６
は、バス要求信号をシステムバスへ送出し、バス制御装
置５は、そのバス要求信号を受け、演算装置２の演算処
理を止めさせ、バス許可信号を出力する。入出力装置６
は、バス許可によりバス権を取り、バスを使用するため
バス使用中信号を送出し、データ転送を開始する。
【００１０】図１にバス制御装置５の構成を示す。
【００１１】ＤＭＡ転送を実行する装置の決定等バス権
を管理を行うＤＭＡ転送装置５１と、システムバスから
のバス要求信号が入力されるバス要求信号入力装置５２
と、バス要求信号の優先順位を決定するバス要求信号優
先順位判定装置５３と、CPUバスに演算ストップ信号を
出力する演算ストップ出力装置５４と、バス許可信号を
出力するバス許可信号出力装置と、タイムアウト時間を
監視するＤＭＡタイムアウト監視装置５６と、バス放棄
信号を出力するバス放棄信号出力装置５７と、システム
バスにシステムリセット信号を出力するシステムリセッ
ト出力装置５８と、ＣＰＵバスを介し演算装置にタイム
アウトを報告するタイムアウト出力装置５９で構成され
る。
を管理を行うＤＭＡ転送装置５１と、システムバスから
のバス要求信号が入力されるバス要求信号入力装置５２
と、バス要求信号の優先順位を決定するバス要求信号優
先順位判定装置５３と、CPUバスに演算ストップ信号を
出力する演算ストップ出力装置５４と、バス許可信号を
出力するバス許可信号出力装置と、タイムアウト時間を
監視するＤＭＡタイムアウト監視装置５６と、バス放棄
信号を出力するバス放棄信号出力装置５７と、システム
バスにシステムリセット信号を出力するシステムリセッ
ト出力装置５８と、ＣＰＵバスを介し演算装置にタイム
アウトを報告するタイムアウト出力装置５９で構成され
る。
【００１２】バス制御装置５のＤＭＡタイムアウト監視
装置５６の時間監視は、図３のタイムアウト監視に示す
ように３箇所実行する。
装置５６の時間監視は、図３のタイムアウト監視に示す
ように３箇所実行する。
【００１３】監視１ バス制御装置５がバス許可信号を
出力し、入出力装置がバス使用中信号を送出するまでを
監視する。
出力し、入出力装置がバス使用中信号を送出するまでを
監視する。
【００１４】監視２ 入出力装置６がバス使用中信号を
送出してからデータ転送を開始するまでの時間を監視す
る。
送出してからデータ転送を開始するまでの時間を監視す
る。
【００１５】監視３ 入出力装置６がデータ転送を終了
してからバス使用中信号を放出するまでの時間を監視す
る。
してからバス使用中信号を放出するまでの時間を監視す
る。
【００１６】ＤＭＡタイムアウト監視装置５６が前記の
監視時間を超えたことを検出した場合ＤＭＡ制御装置５
１に報告し、ＤＭＡ制御装置５１は、バス放棄信号出力
装置５７よりバス放棄信号を出力する。さらにシステム
バスの入出力装置６がバス放棄信号を送出してもバス権
を所有している場合には、システムバスにシステムリセ
ット出力装置５８よりシステムリセット信号を出力す
る。また、ＤＭＡ制御装置５１は、バス放棄信号とバス
放棄信号を送出とともに、タイムアウト出力装置５９で
ＣＰＵバスを介し演算装置２にバスタイムアウト信号を
報告する。
監視時間を超えたことを検出した場合ＤＭＡ制御装置５
１に報告し、ＤＭＡ制御装置５１は、バス放棄信号出力
装置５７よりバス放棄信号を出力する。さらにシステム
バスの入出力装置６がバス放棄信号を送出してもバス権
を所有している場合には、システムバスにシステムリセ
ット出力装置５８よりシステムリセット信号を出力す
る。また、ＤＭＡ制御装置５１は、バス放棄信号とバス
放棄信号を送出とともに、タイムアウト出力装置５９で
ＣＰＵバスを介し演算装置２にバスタイムアウト信号を
報告する。
【００１７】上記のＤＭＡタイムアウト監視により、入
出力装置が誤った動作をしバス権をとったままハングア
ップの状態であることを検出することができ、上記のバ
ス放棄信号の出力により、ＤＭＡ転送中の遷移状態であ
る入出力装置を解消することができ、さらにハングアッ
プ状態である入出力装置はシステムリセット信号の出力
により、初期化することができる。この間、中央処理装
置は演算ストップ状態であり、再び演算を開始するとき
はバスタイムアウト信号によりＤＭＡ転送が異常であっ
たことがわかり、異常処理を実行する。つまり、中央処
理装置が誤動作することなく継続して処理でき、ハング
アップ状態の入出力装置を復帰させることができた。
出力装置が誤った動作をしバス権をとったままハングア
ップの状態であることを検出することができ、上記のバ
ス放棄信号の出力により、ＤＭＡ転送中の遷移状態であ
る入出力装置を解消することができ、さらにハングアッ
プ状態である入出力装置はシステムリセット信号の出力
により、初期化することができる。この間、中央処理装
置は演算ストップ状態であり、再び演算を開始するとき
はバスタイムアウト信号によりＤＭＡ転送が異常であっ
たことがわかり、異常処理を実行する。つまり、中央処
理装置が誤動作することなく継続して処理でき、ハング
アップ状態の入出力装置を復帰させることができた。
【００１８】
【作用】図４に、ＤＭＡ転送の動作フローを示し、図２
のシステム構成例を用いて説明する。
のシステム構成例を用いて説明する。
【００１９】（ステップ１） ＤＭＡ転送を実行する入
出力装置６は、バス要求信号をアサートする。
出力装置６は、バス要求信号をアサートする。
【００２０】（ステップ２） バス制御装置５が、バス
要求信号を検出し演算装置２をストップさせ優先順位を
判定し、優先の高い要求信号に対応するバス許可信号を
出力する。
要求信号を検出し演算装置２をストップさせ優先順位を
判定し、優先の高い要求信号に対応するバス許可信号を
出力する。
【００２１】（ステップ３） ＤＭＡ転送を実行する入
出力装置６は、バス許可信号を検出し、バス使用中信号
をアサートする。
出力装置６は、バス許可信号を検出し、バス使用中信号
をアサートする。
【００２２】（ステップ４） ＤＭＡ転送を実行する入
出力装置６は、バス使用中信号をアサート後バス要求信
号をネゲートし、データ転送を実行する。
出力装置６は、バス使用中信号をアサート後バス要求信
号をネゲートし、データ転送を実行する。
【００２３】（ステップ５） バス制御装置５は、バス
使用中信号を検出後、バス許可信号をネゲートする。
使用中信号を検出後、バス許可信号をネゲートする。
【００２４】（ステップ６） ＤＭＡ転送を実行する入
出力装置６は、データ転送終了後バス使用中信号をネゲ
ートする。
出力装置６は、データ転送終了後バス使用中信号をネゲ
ートする。
【００２５】このＤＭＡ転送の動作フローで、バス制御
装置５内のＤＭＡタイムアウト監視装置５６が、時間監
視を行うのは、 監視１ （ステップ２）のバス許可信号のアサートから
（ステップ３）のバス使用中信号のアサート間 監視２ （ステップ３）のバス使用中信号のアサートか
ら（ステップ４）のデータ転送開始間 監視３ （ステップ４）のデータ転送終了から（ステッ
プ６）バス使用中信号のネゲート間 の３箇所である。
装置５内のＤＭＡタイムアウト監視装置５６が、時間監
視を行うのは、 監視１ （ステップ２）のバス許可信号のアサートから
（ステップ３）のバス使用中信号のアサート間 監視２ （ステップ３）のバス使用中信号のアサートか
ら（ステップ４）のデータ転送開始間 監視３ （ステップ４）のデータ転送終了から（ステッ
プ６）バス使用中信号のネゲート間 の３箇所である。
【００２６】図５にＤＭＡタイムアウト監視装置５６が
タイムアウトを検出した場合の動作フローを示す。
タイムアウトを検出した場合の動作フローを示す。
【００２７】（ステップ１０） ＤＭＡタイムアウト監
視装置５６が監視時間を超えたことを検出した。
視装置５６が監視時間を超えたことを検出した。
【００２８】（ステップ１１） バス制御装置はバス放
棄信号をアサートする。
棄信号をアサートする。
【００２９】（ステップ１２） 入出力装置はバス放棄
信号を検出しＤＭＡ転送を放棄する。 （ステップ１３） バス制御装置は入出力装置ＤＭＡ転
送を放棄したのを確認するためバス要求信号とバス使用
中信号がネゲートされているか調査する。
信号を検出しＤＭＡ転送を放棄する。 （ステップ１３） バス制御装置は入出力装置ＤＭＡ転
送を放棄したのを確認するためバス要求信号とバス使用
中信号がネゲートされているか調査する。
【００３０】（ステップ１４） （ステップ１３）で入
出力装置がＤＭＡ転送を放棄していなければ、バス制御
装置からシステムリセット信号を出力する。
出力装置がＤＭＡ転送を放棄していなければ、バス制御
装置からシステムリセット信号を出力する。
【００３１】（ステップ１５） 入出力装置はシステム
リセット信号を検出し初期化する。
リセット信号を検出し初期化する。
【００３２】（ステップ１６） （ステップ１３）で入
出力装置がＤＭＡ転送を放棄した場合と（ステップ１
５）を実行した場合はバスタイムアウト信号を有効にし
て演算装置に報告する。
出力装置がＤＭＡ転送を放棄した場合と（ステップ１
５）を実行した場合はバスタイムアウト信号を有効にし
て演算装置に報告する。
【００３３】上記の動作フローにより、ＤＭＡ転送の動
作，タイムアウト監視、およびタイムアウト検出後のタ
イミングは良好である。
作，タイムアウト監視、およびタイムアウト検出後のタ
イミングは良好である。
【００３４】
【実施例】以下に、本発明の実施例を図面に基づいて説
明する。
明する。
【００３５】本発明のシステム構成例を図２に示す。
【００３６】中央処理装置１は、演算処理を実行する演
算装置２と、ＣＰＵバスを介して、演算処理に必要なデ
ータを記憶する記憶装置３と、ＣＰＵバスとシステムバ
スのデータを接続するデータ接続装置４と、ＤＭＡ転送
におけるバス権を制御するバス制御装置５とからなる。
システムバスには、中央処理装置１と、ＤＭＡ転送を実
行可能な入出力装置６が接続される。データ処理装置に
おけるＤＭＡ転送は、ＤＭＡ転送を行う入出力装置６
は、バス要求信号をシステムバスへ送出し、バス制御装
置５は、そのバス要求信号を受け、演算装置２の演算処
理を止めさせ、バス許可信号を出力する。
算装置２と、ＣＰＵバスを介して、演算処理に必要なデ
ータを記憶する記憶装置３と、ＣＰＵバスとシステムバ
スのデータを接続するデータ接続装置４と、ＤＭＡ転送
におけるバス権を制御するバス制御装置５とからなる。
システムバスには、中央処理装置１と、ＤＭＡ転送を実
行可能な入出力装置６が接続される。データ処理装置に
おけるＤＭＡ転送は、ＤＭＡ転送を行う入出力装置６
は、バス要求信号をシステムバスへ送出し、バス制御装
置５は、そのバス要求信号を受け、演算装置２の演算処
理を止めさせ、バス許可信号を出力する。
【００３７】入出力装置６は、バス許可によりバス権を
取り、バスを使用するためバス使用中信号を送出し、デ
ータ転送を開始する。
取り、バスを使用するためバス使用中信号を送出し、デ
ータ転送を開始する。
【００３８】図１にバス制御装置５の構成を示す。
【００３９】ＤＭＡ転送を実行する装置の決定等バス権
の管理を行うＤＭＡ制御装置５１と、システムバスから
のバス要求信号が入力されるバス要求信号入力装置５２
と、バス要求信号の優先順位を決定するバス要求信号優
先順位判定装置５３と、CPUバスに演算ストップ信号を
出力する演算ストップ出力装置５４と、バス許可信号を
出力するバス許可信号出力装置と、タイムアウト時間を
監視するＤＭＡタイムアウト監視装置５６と、バス放棄
信号を出力するバス放棄信号出力装置５７と、システム
バスにシステムリセット信号を出力するシステムリセッ
ト出力装置５８と、ＣＰＵバスを介し演算装置にタイム
アウトを報告するタイムアウト出力装置５９で構成され
る。
の管理を行うＤＭＡ制御装置５１と、システムバスから
のバス要求信号が入力されるバス要求信号入力装置５２
と、バス要求信号の優先順位を決定するバス要求信号優
先順位判定装置５３と、CPUバスに演算ストップ信号を
出力する演算ストップ出力装置５４と、バス許可信号を
出力するバス許可信号出力装置と、タイムアウト時間を
監視するＤＭＡタイムアウト監視装置５６と、バス放棄
信号を出力するバス放棄信号出力装置５７と、システム
バスにシステムリセット信号を出力するシステムリセッ
ト出力装置５８と、ＣＰＵバスを介し演算装置にタイム
アウトを報告するタイムアウト出力装置５９で構成され
る。
【００４０】バス制御装置５のＤＭＡタイムアウト監視
装置５６の時間監視は、図３のタイムアウト監視に示す
ように３箇所実行する。
装置５６の時間監視は、図３のタイムアウト監視に示す
ように３箇所実行する。
【００４１】監視１ バス制御装置５がバス許可信号を
出力し、入出力装置がバス使用中信号を送出するまでを
監視する。
出力し、入出力装置がバス使用中信号を送出するまでを
監視する。
【００４２】監視２ 入出力装置６がバス使用中信号を
送出してからデータ転送を開始するまでの時間を監視す
る。
送出してからデータ転送を開始するまでの時間を監視す
る。
【００４３】監視３ 入出力装置６がデータ転送を終了
してからバス使用中信号を放出するまでの時間を監視す
る。
してからバス使用中信号を放出するまでの時間を監視す
る。
【００４４】ＤＭＡタイムアウト監視装置５６が前記の
監視時間を超えたことを検出した場合ＤＭＡ制御装置５
１に報告し、ＤＭＡ制御装置５１は、バス放棄信号出力
装置５７よりバス放棄信号を出力する。さらにシステム
バスの入出力装置６がバス放棄信号を送出してもバス権
を所有している場合には、システムバスにシステムリセ
ット出力装置５８よりシステムリセット信号を出力す
る。また、ＤＭＡ制御装置５１は、バス放棄信号とバス
放棄信号を送出とともに、タイムアウト出力装置５９で
ＣＰＵバスを介し演算装置２にバスタイムアウト信号を
報告する。
監視時間を超えたことを検出した場合ＤＭＡ制御装置５
１に報告し、ＤＭＡ制御装置５１は、バス放棄信号出力
装置５７よりバス放棄信号を出力する。さらにシステム
バスの入出力装置６がバス放棄信号を送出してもバス権
を所有している場合には、システムバスにシステムリセ
ット出力装置５８よりシステムリセット信号を出力す
る。また、ＤＭＡ制御装置５１は、バス放棄信号とバス
放棄信号を送出とともに、タイムアウト出力装置５９で
ＣＰＵバスを介し演算装置２にバスタイムアウト信号を
報告する。
【００４５】図４に、ＤＭＡ転送の動作フローを示す。
【００４６】（ステップ１） ＤＭＡ転送を実行する入
出力装置６は、バス要求信号をアサートする。
出力装置６は、バス要求信号をアサートする。
【００４７】（ステップ２） バス制御装置５が、バス
要求信号を検出し演算装置２をストップさせ優先順位を
判定し、優先の高い要求信号に対応するバス許可信号を
出力する。
要求信号を検出し演算装置２をストップさせ優先順位を
判定し、優先の高い要求信号に対応するバス許可信号を
出力する。
【００４８】（ステップ３） ＤＭＡ転送を実行する入
出力装置６は、バス許可信号を検出し、バス使用中信号
をアサートする。
出力装置６は、バス許可信号を検出し、バス使用中信号
をアサートする。
【００４９】（ステップ４） ＤＭＡ転送を実行する入
出力装置６は、バス使用中信号をアサート後バス要求信
号をネゲートし、データ転送を実行する。
出力装置６は、バス使用中信号をアサート後バス要求信
号をネゲートし、データ転送を実行する。
【００５０】（ステップ５） バス制御装置５は、バス
使用中信号を検出後、バス許可信号をネゲートする。
使用中信号を検出後、バス許可信号をネゲートする。
【００５１】（ステップ６） ＤＭＡ転送を実行する入
出力装置６は、データ転送終了後バス使用中信号をネゲ
ートする。
出力装置６は、データ転送終了後バス使用中信号をネゲ
ートする。
【００５２】このＤＭＡ転送の動作フローで、バス制御
装置５内のＤＭＡタイムアウト監視装置５６が、時間監
視を行うのは、 監視１ （ステップ２）のバス許可信号のアサートから
（ステップ３）のバス使用中信号のアサート間 監視２ （ステップ３）のバス使用中信号のアサートか
ら（ステップ４）のデータ転送開始間 監視３ （ステップ４）のデータ転送終了から（ステッ
プ６）バス使用中信号のネゲート間 の３箇所である。
装置５内のＤＭＡタイムアウト監視装置５６が、時間監
視を行うのは、 監視１ （ステップ２）のバス許可信号のアサートから
（ステップ３）のバス使用中信号のアサート間 監視２ （ステップ３）のバス使用中信号のアサートか
ら（ステップ４）のデータ転送開始間 監視３ （ステップ４）のデータ転送終了から（ステッ
プ６）バス使用中信号のネゲート間 の３箇所である。
【００５３】図５にＤＭＡタイムアウト監視装置５６が
タイムアウトを検出した場合の動作フローを示す。
タイムアウトを検出した場合の動作フローを示す。
【００５４】（ステップ１０） ＤＭＡタイムアウト監
視装置５６が監視時間を超えたことを検出した。
視装置５６が監視時間を超えたことを検出した。
【００５５】（ステップ１１） バス制御装置はバス放
棄信号をアサートする。
棄信号をアサートする。
【００５６】（ステップ１２） 入出力装置はバス放棄
信号を検出しＤＭＡ転送を放棄する。 （ステップ１３） バス制御装置は入出力装置がＤＭＡ
転送を放棄したのを確認するめバス要求信号とバス使用
中信号がネゲートされているか調査する。
信号を検出しＤＭＡ転送を放棄する。 （ステップ１３） バス制御装置は入出力装置がＤＭＡ
転送を放棄したのを確認するめバス要求信号とバス使用
中信号がネゲートされているか調査する。
【００５７】（ステップ１４） （ステップ１３）で入
出力装置がＤＭＡ転送を放棄していなければ、バス制御
装置からシステムリセット信号を出力する。
出力装置がＤＭＡ転送を放棄していなければ、バス制御
装置からシステムリセット信号を出力する。
【００５８】（ステップ１５） 入出力装置はシステム
リセット信号を検出し初期化する。
リセット信号を検出し初期化する。
【００５９】（ステップ１６） （ステップ１３）で入
出力装置がＤＭＡ転送を放棄した場合と（ステップ１
５）を実行した場合はバスタイムアウト信号を有効にし
て演算装置に報告する。
出力装置がＤＭＡ転送を放棄した場合と（ステップ１
５）を実行した場合はバスタイムアウト信号を有効にし
て演算装置に報告する。
【００６０】上記の構成，動作フロー，ＤＭＡタイムア
ウト監視により、入出力装置６が誤った動動をしバス権
をとったままハングアップの状態であることを検出する
ことができ、上記のバス放棄信号の出力により、ＤＭＡ
転送中の遷移状態である入出力装置６を解消することが
でき、さらにハングアップ状態である入出力装置６はシ
ステムリセット信号の出力により、初期化することがで
きる。この間、中央処理装置１は演算ストップ状態であ
り、再び演算を開始するときはバスタイムアウト信号に
よりＤＭＡ転送が異常であったことがわかり、異常処理
を実行する。つまり、中央処理装置１が誤動作すること
なく継続して処理でき、ハングアップ状態の入出力装置
６を再び使用できるよう処理することができた。
ウト監視により、入出力装置６が誤った動動をしバス権
をとったままハングアップの状態であることを検出する
ことができ、上記のバス放棄信号の出力により、ＤＭＡ
転送中の遷移状態である入出力装置６を解消することが
でき、さらにハングアップ状態である入出力装置６はシ
ステムリセット信号の出力により、初期化することがで
きる。この間、中央処理装置１は演算ストップ状態であ
り、再び演算を開始するときはバスタイムアウト信号に
よりＤＭＡ転送が異常であったことがわかり、異常処理
を実行する。つまり、中央処理装置１が誤動作すること
なく継続して処理でき、ハングアップ状態の入出力装置
６を再び使用できるよう処理することができた。
【００６１】次に上記の装置の応用例について説明す
る。
る。
【００６２】中央処理装置内のＣＰＵバスにＤＭＡ転送
を実行可能な入出力装置が接続した場合でも、入出力装
置がＤＭＡ転送時にＤＭＡタイムアウト監視装置が監視
時間を超えたことを検出したならば、ＤＭＡ制御装置は
バス放棄信号出力装置よりバス放棄信号を出力すること
により、ＤＭＡ転送中の遷移状態である入出力装置を解
消させることができる。
を実行可能な入出力装置が接続した場合でも、入出力装
置がＤＭＡ転送時にＤＭＡタイムアウト監視装置が監視
時間を超えたことを検出したならば、ＤＭＡ制御装置は
バス放棄信号出力装置よりバス放棄信号を出力すること
により、ＤＭＡ転送中の遷移状態である入出力装置を解
消させることができる。
【００６３】上記の装置では、ＤＭＡタイムアウト監視
装置が監視時間を超えたことを検出した場合ＤＭＡ制御
装置に報告し、ＤＭＡ制御装置は、バス放棄信号出力装
置よりバス放棄信号を出力し、さらにシステムバスの入
出力装置がバス権を所有している場合には、システムバ
スにシステムリセット出力装置よりシステムリセット信
号を出力している。しかし、バス放棄信号あるいはシス
テムリセット信号の送出の一方のみで、入出力装置は復
帰できる。
装置が監視時間を超えたことを検出した場合ＤＭＡ制御
装置に報告し、ＤＭＡ制御装置は、バス放棄信号出力装
置よりバス放棄信号を出力し、さらにシステムバスの入
出力装置がバス権を所有している場合には、システムバ
スにシステムリセット出力装置よりシステムリセット信
号を出力している。しかし、バス放棄信号あるいはシス
テムリセット信号の送出の一方のみで、入出力装置は復
帰できる。
【００６４】
【発明の効果】以上の説明で明らかなように本発明によ
れば、従来のＤＭＡ転送制御装置の時間監視が、データ
転送実行に関するもののみであったのに対し、入出力装
置がバス要求信号が送出し、データ転送を開始するまで
の時間監視、およびデータ転送終了からバス使用中信号
を開放するまでの時間監視を設けたことにより、ＤＭＡ
転送の実行時間内に、バス要求信号，バス許可信号，バ
ス使用中信号がノイズ等により誤動作が起こった場合、
または他の入出力装置が誤った動作をした場合等、入出
力装置がバス権をとったままハングアップし中央処理装
置が動作できないという問題は、解消することができ
た。つまり、入出力装置がハングアップの状態になった
場合に、中央処理装置が誤動作することなく継続して処
理でき、ハングアップ状態の入出力装置を再び使用でき
るよう復帰することができた。故に、データ処理装置が
信頼性のより高いシステムを構築することが可能になっ
た。
れば、従来のＤＭＡ転送制御装置の時間監視が、データ
転送実行に関するもののみであったのに対し、入出力装
置がバス要求信号が送出し、データ転送を開始するまで
の時間監視、およびデータ転送終了からバス使用中信号
を開放するまでの時間監視を設けたことにより、ＤＭＡ
転送の実行時間内に、バス要求信号，バス許可信号，バ
ス使用中信号がノイズ等により誤動作が起こった場合、
または他の入出力装置が誤った動作をした場合等、入出
力装置がバス権をとったままハングアップし中央処理装
置が動作できないという問題は、解消することができ
た。つまり、入出力装置がハングアップの状態になった
場合に、中央処理装置が誤動作することなく継続して処
理でき、ハングアップ状態の入出力装置を再び使用でき
るよう復帰することができた。故に、データ処理装置が
信頼性のより高いシステムを構築することが可能になっ
た。
【図１】バス制御装置の構成図である。
【図２】システム構成例を示す図である。
【図３】タイムアウト監視を示す図である。
【図４】ＤＭＡ転送の動作フロー図である。
【図５】タイムアウト時の動作フロー図である。
１…中央処理装置、２…演算装置、３…主記憶装置、４
…データ接続装置、５…バス接続装置、６…入出力装
置、５１…ＤＭＡ制御装置、５２…バス要求信号入出力
装置、５３…バス要求信号優先順位判定装置、５４…演
算ストップ出力装置、５５…バス許可信号出力装置、５
６…ＤＭＡタイムアウト監視装置、５７…バス放棄信号
出力装置、５８…システムリセット出力装置、５９…バ
タタイムアウト出力装置。
…データ接続装置、５…バス接続装置、６…入出力装
置、５１…ＤＭＡ制御装置、５２…バス要求信号入出力
装置、５３…バス要求信号優先順位判定装置、５４…演
算ストップ出力装置、５５…バス許可信号出力装置、５
６…ＤＭＡタイムアウト監視装置、５７…バス放棄信号
出力装置、５８…システムリセット出力装置、５９…バ
タタイムアウト出力装置。
Claims (4)
- 【請求項１】システムバスに演算処理を実行する演算装
置にＣＰＵバスを介して、演算処理に必要なデータを記
憶する記憶装置と、ＣＰＵバスとシステムバスのデータ
を接続するデータ接続装置と、ＤＭＡ転送におけるバス
権を制御するバス制御装置とからなる中央処理装置、お
よびシステムバスのＤＭＡ転送を実行可能な入出力装置
が接続されるデータ処理装置において、前記バス制御装
置にバス使用許可信号とバス使用中信号とデータ転送実
行信号を時間監視する手段をもたせ、前記入出力装置に
よるＤＭＡ転送時間が規定時間を超えたときにバス権の
所有を放棄させるバス放棄信号を送出し、さらに、前記
入出力装置ではバス放棄信号を送出してもバス権を所有
している場合には、システムバスにシステムリセット信
号を出力し、また、バス放棄信号とシステムリセット信
号を送出とともに、ＣＰＵバスを介し演算装置にタイム
アウトを報告することを特徴とするＤＭＡ転送制御装
置。 - 【請求項２】システムバスに演算処理を実行する演算装
置にＣＰＵバスを介して、演算処理に必要なデータを記
憶する記憶装置と、演算処理に必要なデータを入出力す
るＤＭＡ転送可能な入出力装置と、ＣＰＵバスとシステ
ムバスのデータを接続するデータ接続装置と、ＤＭＡ転
送におけるバス権を制御するバス制御装置とからなる中
央処理装置、およびシステムバスのＤＭＡ転送を実行可
能な入出力装置が接続されるデータ処理装置において、
前記バス制御装置にバス使用許可信号とバス使用中信号
とデータ転送実行信号を時間監視する手段をもたせ、前
記入出力装置によるＤＭＡ転送時間が規定時間を超えた
ときにバス権の所有を放棄させるバス放棄信号を送出
し、入出力装置のバス権を放棄させ、さらに、システム
バスの前記入出力装置がバス権を所有している場合に
は、システムバスにシステムリセット信号を出力し、ま
た、バス放棄信号とシステムリセット信号を送出ととも
に、ＣＰＵバスを介し演算装置にタイムアウトを報告す
ることを特徴とするＤＭＡ転送制御装置。 - 【請求項３】システムバスに演算処理を実行する演算装
置にＣＰＵバスを介して、演算処理に必要なデータを記
憶する記憶装置と、演算処理に必要なデータを入出力す
るＤＭＡ転送可能な入出力装置と、ＣＰＵバスとシステ
ムバスのデータを接続するデータ接続装置と、ＤＭＡ転
送におけるバス権を制御するバス制御装置とからなる中
央処理装置、およびシステムバスのＤＭＡ転送を実行可
能な入出力装置が接続されるデータ処理装置において、
前記バス制御装置にバス使用許可信号とバス使用中信号
とデータ転送実行信号を時間監視する手段をもたせ、前
記入出力装置によるＤＭＡ転送時間が規定時間を超えた
ときにバス権の所有を放棄させるバス放棄信号を送出
し、入出力装置のバス権を放棄させ、同時にＣＰＵバス
を介し演算装置にタイムアウトを報告することを特徴と
するＤＭＡ転送制御装置。 - 【請求項４】システムバスに演算処理を実行する演算装
置にＣＰＵバスを介して、演算処理に必要なデータを記
憶する記憶装置と、ＣＰＵバスとシステムバスのデータ
を接続するデータ接続装置と、ＤＭＡ転送におけるバス
権を制御するバス制御装置とからなる中央処理装置、お
よびシステムバスのＤＭＡ転送を実行可能な入出力装置
が接続されるデータ処理装置において、前記バス制御装
置にバス使用許可信号とバス使用中信号とデータ転送実
行信号を時間監視する手段をもたせ、前記入出力装置に
よるＤＭＡ転送時間が規定時間を超えたときに、システ
ムバスにシステムリセット信号を出力し、同時に、ＣＰ
Ｕバスを介し演算装置にタイムアウトを報告することを
特徴とするＤＭＡ転送制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5195820A JPH0749817A (ja) | 1993-08-06 | 1993-08-06 | Ｄｍａ転送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5195820A JPH0749817A (ja) | 1993-08-06 | 1993-08-06 | Ｄｍａ転送制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0749817A true JPH0749817A (ja) | 1995-02-21 |
Family
ID=16347546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5195820A Pending JPH0749817A (ja) | 1993-08-06 | 1993-08-06 | Ｄｍａ転送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0749817A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030093766A (ko) * | 2002-06-05 | 2003-12-11 | 삼성전자주식회사 | 데이터 전송 방법 |
| US7003701B2 (en) | 2001-01-23 | 2006-02-21 | Nec Corporation | System for facilitated analysis of PCI bus malfunction |
| JP2009529745A (ja) * | 2006-03-16 | 2009-08-20 | ケーティーフリーテル・カンパニー・リミテッド | 大容量メモリを支援するｉｃチップ及び支援方法 |
-
1993
- 1993-08-06 JP JP5195820A patent/JPH0749817A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7003701B2 (en) | 2001-01-23 | 2006-02-21 | Nec Corporation | System for facilitated analysis of PCI bus malfunction |
| KR20030093766A (ko) * | 2002-06-05 | 2003-12-11 | 삼성전자주식회사 | 데이터 전송 방법 |
| JP2009529745A (ja) * | 2006-03-16 | 2009-08-20 | ケーティーフリーテル・カンパニー・リミテッド | 大容量メモリを支援するｉｃチップ及び支援方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0749817A (ja) | Ｄｍａ転送制御装置 | |
| JP2998804B2 (ja) | マルチマイクロプロセッサシステム | |
| US20020129303A1 (en) | Method and device for improving the reliability of a computer system | |
| JPH1020968A (ja) | 選択的ハードウェア・リセット回路 | |
| JP2500217Y2 (ja) | Ｉ／ｏカ―ド異常検出システム | |
| JPS60134942A (ja) | 異常状態におけるバツクアツプシステム | |
| JP2746184B2 (ja) | 障害ロギングシステム | |
| JPS6343560Y2 (ja) | ||
| JPH04305758A (ja) | 情報処理装置 | |
| JPS6318229B2 (ja) | ||
| JP6475056B2 (ja) | インタフェース障害検出装置、インタフェース障害検出システム、インタフェース障害検出方法、及びインタフェース障害検出プログラム | |
| JPH05165763A (ja) | Ｄｍａコントローラ | |
| JPH01310422A (ja) | マイクロコンピュータのリセット回路 | |
| JPH01116739A (ja) | Ｃｐｕの監視装置 | |
| JP2725107B2 (ja) | 割り込み装置 | |
| JPS59202527A (ja) | バス制御方式 | |
| JPH0681039U (ja) | ウォッチドック回路の診断装置 | |
| JPS6388660A (ja) | マイクロプロセツサシステム | |
| JPH0463419B2 (ja) | ||
| JPH06149686A (ja) | チャネル割込制御方式 | |
| JPH0282335A (ja) | バス制御装置 | |
| JPS6295646A (ja) | 走行監視機能付マイクロプログラム制御装置 | |
| JPH04182835A (ja) | マルチプロセッサシステムのバス監視装置 | |
| JPH06161933A (ja) | 共通バス入出力制御システム | |
| JPS62108642A (ja) | 障害監視方式 |