JPH0749817A - Dma転送制御装置 - Google Patents
Dma転送制御装置Info
- Publication number
- JPH0749817A JPH0749817A JP5195820A JP19582093A JPH0749817A JP H0749817 A JPH0749817 A JP H0749817A JP 5195820 A JP5195820 A JP 5195820A JP 19582093 A JP19582093 A JP 19582093A JP H0749817 A JPH0749817 A JP H0749817A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- signal
- dma transfer
- input
- output device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】DMA転送中にハングアップした入出力装置を
復帰させること。 【構成】中央処理装置1は演算装置2,記憶装置3,C
PUバスとシステムバスのデータを接続するデータ接続
装置4,バス制御装置5とからなり、システムバス上に
入出力装置6が接続されるデータ処理装置において、バ
ス制御装置に時間監視する手段をもたせ、入出力装置に
よるDMA転送時間が規定を超えたときにバス放棄信
号,システムリセット信号,バスタイムアウト信号を出
力する。
復帰させること。 【構成】中央処理装置1は演算装置2,記憶装置3,C
PUバスとシステムバスのデータを接続するデータ接続
装置4,バス制御装置5とからなり、システムバス上に
入出力装置6が接続されるデータ処理装置において、バ
ス制御装置に時間監視する手段をもたせ、入出力装置に
よるDMA転送時間が規定を超えたときにバス放棄信
号,システムリセット信号,バスタイムアウト信号を出
力する。
Description
【0001】
【産業上の利用分野】本発明は、システムバスに中央処
理装置と入出力装置が接続されるデータ処理装置におけ
るDMA転送の制御装置に関する。
理装置と入出力装置が接続されるデータ処理装置におけ
るDMA転送の制御装置に関する。
【0002】
【従来の技術】中央処理装置は、演算処理を実行する演
算装置と、CPUバス関介して、演算処理に必要なデー
タを記憶する記憶装置と、CPUバスとシステムバスの
データを接続するデータ接続装置と、DMA転送におけ
るバス権を制御するバス制御装置とからなり、システム
バスには、中央処理装置と、DAM転送を実行可能な入
出力装置で構成されるデータ処理装置において、DMA
転送を行う入出力装置は、バス要求信号をシステムバス
へ送出し、バス制御装置は、そのバス要求信号を受け、
バス許可信号を出力する。入出力装置は、バス許可によ
りバス権を取り、バスを使用するためバス使用中信号を
送出し、データ転送を開始する。データ転送終了後バス
使用中信号を開放する。
算装置と、CPUバス関介して、演算処理に必要なデー
タを記憶する記憶装置と、CPUバスとシステムバスの
データを接続するデータ接続装置と、DMA転送におけ
るバス権を制御するバス制御装置とからなり、システム
バスには、中央処理装置と、DAM転送を実行可能な入
出力装置で構成されるデータ処理装置において、DMA
転送を行う入出力装置は、バス要求信号をシステムバス
へ送出し、バス制御装置は、そのバス要求信号を受け、
バス許可信号を出力する。入出力装置は、バス許可によ
りバス権を取り、バスを使用するためバス使用中信号を
送出し、データ転送を開始する。データ転送終了後バス
使用中信号を開放する。
【0003】前記のDMA転送において時間監視は、デ
ータ転送実行信号が有効である時間のみであった。
ータ転送実行信号が有効である時間のみであった。
【0004】
【発明が解決しようとする課題】上記従来のDMA転送
制御装置の時間監視は、データ転送実行に関するものの
みであったので、入出力装置がバス要求信号を送出し、
データ転送を開始するまでの時間監視、およびデータ転
送終了からバス使用中信号を開放するまでの時間監視が
ない。
制御装置の時間監視は、データ転送実行に関するものの
みであったので、入出力装置がバス要求信号を送出し、
データ転送を開始するまでの時間監視、およびデータ転
送終了からバス使用中信号を開放するまでの時間監視が
ない。
【0005】従って、DMA転送の実行時間内に、バス
要求信号,バス許可信号,バス使用中信号がノイズ等に
より誤動作を起こった場合、または他の入出力装置が誤
った動作をした場合等、入出力装置がバス権をとったま
まハングアップし中央処理装置が動作できないという問
題があった。
要求信号,バス許可信号,バス使用中信号がノイズ等に
より誤動作を起こった場合、または他の入出力装置が誤
った動作をした場合等、入出力装置がバス権をとったま
まハングアップし中央処理装置が動作できないという問
題があった。
【0006】本発明は、前記のハングアップの状態にな
った場合に、中央処理装置が誤動作することなく継続し
て処理でき、ハングアップ状態の入出力装置を再び使用
できるよう処理することを目的とする。
った場合に、中央処理装置が誤動作することなく継続し
て処理でき、ハングアップ状態の入出力装置を再び使用
できるよう処理することを目的とする。
【0007】
【課題を解決するための手段】上記目的を達成するため
の手段を説明する。
の手段を説明する。
【0008】図2にシステム構成例を示す。
【0009】中央処理装置1は、演算処理を実行する演
算装置2と、CPUバスを介して、演算処理に必要なデ
ータを記憶する記憶装置3と、CPUバスとシステムバ
スのデータを接続するデータ接続装置4と、DMA転送
におけるバス権を制御するバス制御装置5とからなる。
システムバスには、中央処理装置1と、DMA転送を実
行可能な入出力装置6が接続される。データ処理装置に
おけるDMA転送は、DMA転送を行う入出力装置6
は、バス要求信号をシステムバスへ送出し、バス制御装
置5は、そのバス要求信号を受け、演算装置2の演算処
理を止めさせ、バス許可信号を出力する。入出力装置6
は、バス許可によりバス権を取り、バスを使用するため
バス使用中信号を送出し、データ転送を開始する。
算装置2と、CPUバスを介して、演算処理に必要なデ
ータを記憶する記憶装置3と、CPUバスとシステムバ
スのデータを接続するデータ接続装置4と、DMA転送
におけるバス権を制御するバス制御装置5とからなる。
システムバスには、中央処理装置1と、DMA転送を実
行可能な入出力装置6が接続される。データ処理装置に
おけるDMA転送は、DMA転送を行う入出力装置6
は、バス要求信号をシステムバスへ送出し、バス制御装
置5は、そのバス要求信号を受け、演算装置2の演算処
理を止めさせ、バス許可信号を出力する。入出力装置6
は、バス許可によりバス権を取り、バスを使用するため
バス使用中信号を送出し、データ転送を開始する。
【0010】図1にバス制御装置5の構成を示す。
【0011】DMA転送を実行する装置の決定等バス権
を管理を行うDMA転送装置51と、システムバスから
のバス要求信号が入力されるバス要求信号入力装置52
と、バス要求信号の優先順位を決定するバス要求信号優
先順位判定装置53と、CPUバスに演算ストップ信号を
出力する演算ストップ出力装置54と、バス許可信号を
出力するバス許可信号出力装置と、タイムアウト時間を
監視するDMAタイムアウト監視装置56と、バス放棄
信号を出力するバス放棄信号出力装置57と、システム
バスにシステムリセット信号を出力するシステムリセッ
ト出力装置58と、CPUバスを介し演算装置にタイム
アウトを報告するタイムアウト出力装置59で構成され
る。
を管理を行うDMA転送装置51と、システムバスから
のバス要求信号が入力されるバス要求信号入力装置52
と、バス要求信号の優先順位を決定するバス要求信号優
先順位判定装置53と、CPUバスに演算ストップ信号を
出力する演算ストップ出力装置54と、バス許可信号を
出力するバス許可信号出力装置と、タイムアウト時間を
監視するDMAタイムアウト監視装置56と、バス放棄
信号を出力するバス放棄信号出力装置57と、システム
バスにシステムリセット信号を出力するシステムリセッ
ト出力装置58と、CPUバスを介し演算装置にタイム
アウトを報告するタイムアウト出力装置59で構成され
る。
【0012】バス制御装置5のDMAタイムアウト監視
装置56の時間監視は、図3のタイムアウト監視に示す
ように3箇所実行する。
装置56の時間監視は、図3のタイムアウト監視に示す
ように3箇所実行する。
【0013】監視1 バス制御装置5がバス許可信号を
出力し、入出力装置がバス使用中信号を送出するまでを
監視する。
出力し、入出力装置がバス使用中信号を送出するまでを
監視する。
【0014】監視2 入出力装置6がバス使用中信号を
送出してからデータ転送を開始するまでの時間を監視す
る。
送出してからデータ転送を開始するまでの時間を監視す
る。
【0015】監視3 入出力装置6がデータ転送を終了
してからバス使用中信号を放出するまでの時間を監視す
る。
してからバス使用中信号を放出するまでの時間を監視す
る。
【0016】DMAタイムアウト監視装置56が前記の
監視時間を超えたことを検出した場合DMA制御装置5
1に報告し、DMA制御装置51は、バス放棄信号出力
装置57よりバス放棄信号を出力する。さらにシステム
バスの入出力装置6がバス放棄信号を送出してもバス権
を所有している場合には、システムバスにシステムリセ
ット出力装置58よりシステムリセット信号を出力す
る。また、DMA制御装置51は、バス放棄信号とバス
放棄信号を送出とともに、タイムアウト出力装置59で
CPUバスを介し演算装置2にバスタイムアウト信号を
報告する。
監視時間を超えたことを検出した場合DMA制御装置5
1に報告し、DMA制御装置51は、バス放棄信号出力
装置57よりバス放棄信号を出力する。さらにシステム
バスの入出力装置6がバス放棄信号を送出してもバス権
を所有している場合には、システムバスにシステムリセ
ット出力装置58よりシステムリセット信号を出力す
る。また、DMA制御装置51は、バス放棄信号とバス
放棄信号を送出とともに、タイムアウト出力装置59で
CPUバスを介し演算装置2にバスタイムアウト信号を
報告する。
【0017】上記のDMAタイムアウト監視により、入
出力装置が誤った動作をしバス権をとったままハングア
ップの状態であることを検出することができ、上記のバ
ス放棄信号の出力により、DMA転送中の遷移状態であ
る入出力装置を解消することができ、さらにハングアッ
プ状態である入出力装置はシステムリセット信号の出力
により、初期化することができる。この間、中央処理装
置は演算ストップ状態であり、再び演算を開始するとき
はバスタイムアウト信号によりDMA転送が異常であっ
たことがわかり、異常処理を実行する。つまり、中央処
理装置が誤動作することなく継続して処理でき、ハング
アップ状態の入出力装置を復帰させることができた。
出力装置が誤った動作をしバス権をとったままハングア
ップの状態であることを検出することができ、上記のバ
ス放棄信号の出力により、DMA転送中の遷移状態であ
る入出力装置を解消することができ、さらにハングアッ
プ状態である入出力装置はシステムリセット信号の出力
により、初期化することができる。この間、中央処理装
置は演算ストップ状態であり、再び演算を開始するとき
はバスタイムアウト信号によりDMA転送が異常であっ
たことがわかり、異常処理を実行する。つまり、中央処
理装置が誤動作することなく継続して処理でき、ハング
アップ状態の入出力装置を復帰させることができた。
【0018】
【作用】図4に、DMA転送の動作フローを示し、図2
のシステム構成例を用いて説明する。
のシステム構成例を用いて説明する。
【0019】(ステップ1) DMA転送を実行する入
出力装置6は、バス要求信号をアサートする。
出力装置6は、バス要求信号をアサートする。
【0020】(ステップ2) バス制御装置5が、バス
要求信号を検出し演算装置2をストップさせ優先順位を
判定し、優先の高い要求信号に対応するバス許可信号を
出力する。
要求信号を検出し演算装置2をストップさせ優先順位を
判定し、優先の高い要求信号に対応するバス許可信号を
出力する。
【0021】(ステップ3) DMA転送を実行する入
出力装置6は、バス許可信号を検出し、バス使用中信号
をアサートする。
出力装置6は、バス許可信号を検出し、バス使用中信号
をアサートする。
【0022】(ステップ4) DMA転送を実行する入
出力装置6は、バス使用中信号をアサート後バス要求信
号をネゲートし、データ転送を実行する。
出力装置6は、バス使用中信号をアサート後バス要求信
号をネゲートし、データ転送を実行する。
【0023】(ステップ5) バス制御装置5は、バス
使用中信号を検出後、バス許可信号をネゲートする。
使用中信号を検出後、バス許可信号をネゲートする。
【0024】(ステップ6) DMA転送を実行する入
出力装置6は、データ転送終了後バス使用中信号をネゲ
ートする。
出力装置6は、データ転送終了後バス使用中信号をネゲ
ートする。
【0025】このDMA転送の動作フローで、バス制御
装置5内のDMAタイムアウト監視装置56が、時間監
視を行うのは、 監視1 (ステップ2)のバス許可信号のアサートから
(ステップ3)のバス使用中信号のアサート間 監視2 (ステップ3)のバス使用中信号のアサートか
ら(ステップ4)のデータ転送開始間 監視3 (ステップ4)のデータ転送終了から(ステッ
プ6)バス使用中信号のネゲート間 の3箇所である。
装置5内のDMAタイムアウト監視装置56が、時間監
視を行うのは、 監視1 (ステップ2)のバス許可信号のアサートから
(ステップ3)のバス使用中信号のアサート間 監視2 (ステップ3)のバス使用中信号のアサートか
ら(ステップ4)のデータ転送開始間 監視3 (ステップ4)のデータ転送終了から(ステッ
プ6)バス使用中信号のネゲート間 の3箇所である。
【0026】図5にDMAタイムアウト監視装置56が
タイムアウトを検出した場合の動作フローを示す。
タイムアウトを検出した場合の動作フローを示す。
【0027】(ステップ10) DMAタイムアウト監
視装置56が監視時間を超えたことを検出した。
視装置56が監視時間を超えたことを検出した。
【0028】(ステップ11) バス制御装置はバス放
棄信号をアサートする。
棄信号をアサートする。
【0029】(ステップ12) 入出力装置はバス放棄
信号を検出しDMA転送を放棄する。 (ステップ13) バス制御装置は入出力装置DMA転
送を放棄したのを確認するためバス要求信号とバス使用
中信号がネゲートされているか調査する。
信号を検出しDMA転送を放棄する。 (ステップ13) バス制御装置は入出力装置DMA転
送を放棄したのを確認するためバス要求信号とバス使用
中信号がネゲートされているか調査する。
【0030】(ステップ14) (ステップ13)で入
出力装置がDMA転送を放棄していなければ、バス制御
装置からシステムリセット信号を出力する。
出力装置がDMA転送を放棄していなければ、バス制御
装置からシステムリセット信号を出力する。
【0031】(ステップ15) 入出力装置はシステム
リセット信号を検出し初期化する。
リセット信号を検出し初期化する。
【0032】(ステップ16) (ステップ13)で入
出力装置がDMA転送を放棄した場合と(ステップ1
5)を実行した場合はバスタイムアウト信号を有効にし
て演算装置に報告する。
出力装置がDMA転送を放棄した場合と(ステップ1
5)を実行した場合はバスタイムアウト信号を有効にし
て演算装置に報告する。
【0033】上記の動作フローにより、DMA転送の動
作,タイムアウト監視、およびタイムアウト検出後のタ
イミングは良好である。
作,タイムアウト監視、およびタイムアウト検出後のタ
イミングは良好である。
【0034】
【実施例】以下に、本発明の実施例を図面に基づいて説
明する。
明する。
【0035】本発明のシステム構成例を図2に示す。
【0036】中央処理装置1は、演算処理を実行する演
算装置2と、CPUバスを介して、演算処理に必要なデ
ータを記憶する記憶装置3と、CPUバスとシステムバ
スのデータを接続するデータ接続装置4と、DMA転送
におけるバス権を制御するバス制御装置5とからなる。
システムバスには、中央処理装置1と、DMA転送を実
行可能な入出力装置6が接続される。データ処理装置に
おけるDMA転送は、DMA転送を行う入出力装置6
は、バス要求信号をシステムバスへ送出し、バス制御装
置5は、そのバス要求信号を受け、演算装置2の演算処
理を止めさせ、バス許可信号を出力する。
算装置2と、CPUバスを介して、演算処理に必要なデ
ータを記憶する記憶装置3と、CPUバスとシステムバ
スのデータを接続するデータ接続装置4と、DMA転送
におけるバス権を制御するバス制御装置5とからなる。
システムバスには、中央処理装置1と、DMA転送を実
行可能な入出力装置6が接続される。データ処理装置に
おけるDMA転送は、DMA転送を行う入出力装置6
は、バス要求信号をシステムバスへ送出し、バス制御装
置5は、そのバス要求信号を受け、演算装置2の演算処
理を止めさせ、バス許可信号を出力する。
【0037】入出力装置6は、バス許可によりバス権を
取り、バスを使用するためバス使用中信号を送出し、デ
ータ転送を開始する。
取り、バスを使用するためバス使用中信号を送出し、デ
ータ転送を開始する。
【0038】図1にバス制御装置5の構成を示す。
【0039】DMA転送を実行する装置の決定等バス権
の管理を行うDMA制御装置51と、システムバスから
のバス要求信号が入力されるバス要求信号入力装置52
と、バス要求信号の優先順位を決定するバス要求信号優
先順位判定装置53と、CPUバスに演算ストップ信号を
出力する演算ストップ出力装置54と、バス許可信号を
出力するバス許可信号出力装置と、タイムアウト時間を
監視するDMAタイムアウト監視装置56と、バス放棄
信号を出力するバス放棄信号出力装置57と、システム
バスにシステムリセット信号を出力するシステムリセッ
ト出力装置58と、CPUバスを介し演算装置にタイム
アウトを報告するタイムアウト出力装置59で構成され
る。
の管理を行うDMA制御装置51と、システムバスから
のバス要求信号が入力されるバス要求信号入力装置52
と、バス要求信号の優先順位を決定するバス要求信号優
先順位判定装置53と、CPUバスに演算ストップ信号を
出力する演算ストップ出力装置54と、バス許可信号を
出力するバス許可信号出力装置と、タイムアウト時間を
監視するDMAタイムアウト監視装置56と、バス放棄
信号を出力するバス放棄信号出力装置57と、システム
バスにシステムリセット信号を出力するシステムリセッ
ト出力装置58と、CPUバスを介し演算装置にタイム
アウトを報告するタイムアウト出力装置59で構成され
る。
【0040】バス制御装置5のDMAタイムアウト監視
装置56の時間監視は、図3のタイムアウト監視に示す
ように3箇所実行する。
装置56の時間監視は、図3のタイムアウト監視に示す
ように3箇所実行する。
【0041】監視1 バス制御装置5がバス許可信号を
出力し、入出力装置がバス使用中信号を送出するまでを
監視する。
出力し、入出力装置がバス使用中信号を送出するまでを
監視する。
【0042】監視2 入出力装置6がバス使用中信号を
送出してからデータ転送を開始するまでの時間を監視す
る。
送出してからデータ転送を開始するまでの時間を監視す
る。
【0043】監視3 入出力装置6がデータ転送を終了
してからバス使用中信号を放出するまでの時間を監視す
る。
してからバス使用中信号を放出するまでの時間を監視す
る。
【0044】DMAタイムアウト監視装置56が前記の
監視時間を超えたことを検出した場合DMA制御装置5
1に報告し、DMA制御装置51は、バス放棄信号出力
装置57よりバス放棄信号を出力する。さらにシステム
バスの入出力装置6がバス放棄信号を送出してもバス権
を所有している場合には、システムバスにシステムリセ
ット出力装置58よりシステムリセット信号を出力す
る。また、DMA制御装置51は、バス放棄信号とバス
放棄信号を送出とともに、タイムアウト出力装置59で
CPUバスを介し演算装置2にバスタイムアウト信号を
報告する。
監視時間を超えたことを検出した場合DMA制御装置5
1に報告し、DMA制御装置51は、バス放棄信号出力
装置57よりバス放棄信号を出力する。さらにシステム
バスの入出力装置6がバス放棄信号を送出してもバス権
を所有している場合には、システムバスにシステムリセ
ット出力装置58よりシステムリセット信号を出力す
る。また、DMA制御装置51は、バス放棄信号とバス
放棄信号を送出とともに、タイムアウト出力装置59で
CPUバスを介し演算装置2にバスタイムアウト信号を
報告する。
【0045】図4に、DMA転送の動作フローを示す。
【0046】(ステップ1) DMA転送を実行する入
出力装置6は、バス要求信号をアサートする。
出力装置6は、バス要求信号をアサートする。
【0047】(ステップ2) バス制御装置5が、バス
要求信号を検出し演算装置2をストップさせ優先順位を
判定し、優先の高い要求信号に対応するバス許可信号を
出力する。
要求信号を検出し演算装置2をストップさせ優先順位を
判定し、優先の高い要求信号に対応するバス許可信号を
出力する。
【0048】(ステップ3) DMA転送を実行する入
出力装置6は、バス許可信号を検出し、バス使用中信号
をアサートする。
出力装置6は、バス許可信号を検出し、バス使用中信号
をアサートする。
【0049】(ステップ4) DMA転送を実行する入
出力装置6は、バス使用中信号をアサート後バス要求信
号をネゲートし、データ転送を実行する。
出力装置6は、バス使用中信号をアサート後バス要求信
号をネゲートし、データ転送を実行する。
【0050】(ステップ5) バス制御装置5は、バス
使用中信号を検出後、バス許可信号をネゲートする。
使用中信号を検出後、バス許可信号をネゲートする。
【0051】(ステップ6) DMA転送を実行する入
出力装置6は、データ転送終了後バス使用中信号をネゲ
ートする。
出力装置6は、データ転送終了後バス使用中信号をネゲ
ートする。
【0052】このDMA転送の動作フローで、バス制御
装置5内のDMAタイムアウト監視装置56が、時間監
視を行うのは、 監視1 (ステップ2)のバス許可信号のアサートから
(ステップ3)のバス使用中信号のアサート間 監視2 (ステップ3)のバス使用中信号のアサートか
ら(ステップ4)のデータ転送開始間 監視3 (ステップ4)のデータ転送終了から(ステッ
プ6)バス使用中信号のネゲート間 の3箇所である。
装置5内のDMAタイムアウト監視装置56が、時間監
視を行うのは、 監視1 (ステップ2)のバス許可信号のアサートから
(ステップ3)のバス使用中信号のアサート間 監視2 (ステップ3)のバス使用中信号のアサートか
ら(ステップ4)のデータ転送開始間 監視3 (ステップ4)のデータ転送終了から(ステッ
プ6)バス使用中信号のネゲート間 の3箇所である。
【0053】図5にDMAタイムアウト監視装置56が
タイムアウトを検出した場合の動作フローを示す。
タイムアウトを検出した場合の動作フローを示す。
【0054】(ステップ10) DMAタイムアウト監
視装置56が監視時間を超えたことを検出した。
視装置56が監視時間を超えたことを検出した。
【0055】(ステップ11) バス制御装置はバス放
棄信号をアサートする。
棄信号をアサートする。
【0056】(ステップ12) 入出力装置はバス放棄
信号を検出しDMA転送を放棄する。 (ステップ13) バス制御装置は入出力装置がDMA
転送を放棄したのを確認するめバス要求信号とバス使用
中信号がネゲートされているか調査する。
信号を検出しDMA転送を放棄する。 (ステップ13) バス制御装置は入出力装置がDMA
転送を放棄したのを確認するめバス要求信号とバス使用
中信号がネゲートされているか調査する。
【0057】(ステップ14) (ステップ13)で入
出力装置がDMA転送を放棄していなければ、バス制御
装置からシステムリセット信号を出力する。
出力装置がDMA転送を放棄していなければ、バス制御
装置からシステムリセット信号を出力する。
【0058】(ステップ15) 入出力装置はシステム
リセット信号を検出し初期化する。
リセット信号を検出し初期化する。
【0059】(ステップ16) (ステップ13)で入
出力装置がDMA転送を放棄した場合と(ステップ1
5)を実行した場合はバスタイムアウト信号を有効にし
て演算装置に報告する。
出力装置がDMA転送を放棄した場合と(ステップ1
5)を実行した場合はバスタイムアウト信号を有効にし
て演算装置に報告する。
【0060】上記の構成,動作フロー,DMAタイムア
ウト監視により、入出力装置6が誤った動動をしバス権
をとったままハングアップの状態であることを検出する
ことができ、上記のバス放棄信号の出力により、DMA
転送中の遷移状態である入出力装置6を解消することが
でき、さらにハングアップ状態である入出力装置6はシ
ステムリセット信号の出力により、初期化することがで
きる。この間、中央処理装置1は演算ストップ状態であ
り、再び演算を開始するときはバスタイムアウト信号に
よりDMA転送が異常であったことがわかり、異常処理
を実行する。つまり、中央処理装置1が誤動作すること
なく継続して処理でき、ハングアップ状態の入出力装置
6を再び使用できるよう処理することができた。
ウト監視により、入出力装置6が誤った動動をしバス権
をとったままハングアップの状態であることを検出する
ことができ、上記のバス放棄信号の出力により、DMA
転送中の遷移状態である入出力装置6を解消することが
でき、さらにハングアップ状態である入出力装置6はシ
ステムリセット信号の出力により、初期化することがで
きる。この間、中央処理装置1は演算ストップ状態であ
り、再び演算を開始するときはバスタイムアウト信号に
よりDMA転送が異常であったことがわかり、異常処理
を実行する。つまり、中央処理装置1が誤動作すること
なく継続して処理でき、ハングアップ状態の入出力装置
6を再び使用できるよう処理することができた。
【0061】次に上記の装置の応用例について説明す
る。
る。
【0062】中央処理装置内のCPUバスにDMA転送
を実行可能な入出力装置が接続した場合でも、入出力装
置がDMA転送時にDMAタイムアウト監視装置が監視
時間を超えたことを検出したならば、DMA制御装置は
バス放棄信号出力装置よりバス放棄信号を出力すること
により、DMA転送中の遷移状態である入出力装置を解
消させることができる。
を実行可能な入出力装置が接続した場合でも、入出力装
置がDMA転送時にDMAタイムアウト監視装置が監視
時間を超えたことを検出したならば、DMA制御装置は
バス放棄信号出力装置よりバス放棄信号を出力すること
により、DMA転送中の遷移状態である入出力装置を解
消させることができる。
【0063】上記の装置では、DMAタイムアウト監視
装置が監視時間を超えたことを検出した場合DMA制御
装置に報告し、DMA制御装置は、バス放棄信号出力装
置よりバス放棄信号を出力し、さらにシステムバスの入
出力装置がバス権を所有している場合には、システムバ
スにシステムリセット出力装置よりシステムリセット信
号を出力している。しかし、バス放棄信号あるいはシス
テムリセット信号の送出の一方のみで、入出力装置は復
帰できる。
装置が監視時間を超えたことを検出した場合DMA制御
装置に報告し、DMA制御装置は、バス放棄信号出力装
置よりバス放棄信号を出力し、さらにシステムバスの入
出力装置がバス権を所有している場合には、システムバ
スにシステムリセット出力装置よりシステムリセット信
号を出力している。しかし、バス放棄信号あるいはシス
テムリセット信号の送出の一方のみで、入出力装置は復
帰できる。
【0064】
【発明の効果】以上の説明で明らかなように本発明によ
れば、従来のDMA転送制御装置の時間監視が、データ
転送実行に関するもののみであったのに対し、入出力装
置がバス要求信号が送出し、データ転送を開始するまで
の時間監視、およびデータ転送終了からバス使用中信号
を開放するまでの時間監視を設けたことにより、DMA
転送の実行時間内に、バス要求信号,バス許可信号,バ
ス使用中信号がノイズ等により誤動作が起こった場合、
または他の入出力装置が誤った動作をした場合等、入出
力装置がバス権をとったままハングアップし中央処理装
置が動作できないという問題は、解消することができ
た。つまり、入出力装置がハングアップの状態になった
場合に、中央処理装置が誤動作することなく継続して処
理でき、ハングアップ状態の入出力装置を再び使用でき
るよう復帰することができた。故に、データ処理装置が
信頼性のより高いシステムを構築することが可能になっ
た。
れば、従来のDMA転送制御装置の時間監視が、データ
転送実行に関するもののみであったのに対し、入出力装
置がバス要求信号が送出し、データ転送を開始するまで
の時間監視、およびデータ転送終了からバス使用中信号
を開放するまでの時間監視を設けたことにより、DMA
転送の実行時間内に、バス要求信号,バス許可信号,バ
ス使用中信号がノイズ等により誤動作が起こった場合、
または他の入出力装置が誤った動作をした場合等、入出
力装置がバス権をとったままハングアップし中央処理装
置が動作できないという問題は、解消することができ
た。つまり、入出力装置がハングアップの状態になった
場合に、中央処理装置が誤動作することなく継続して処
理でき、ハングアップ状態の入出力装置を再び使用でき
るよう復帰することができた。故に、データ処理装置が
信頼性のより高いシステムを構築することが可能になっ
た。
【図1】バス制御装置の構成図である。
【図2】システム構成例を示す図である。
【図3】タイムアウト監視を示す図である。
【図4】DMA転送の動作フロー図である。
【図5】タイムアウト時の動作フロー図である。
1…中央処理装置、2…演算装置、3…主記憶装置、4
…データ接続装置、5…バス接続装置、6…入出力装
置、51…DMA制御装置、52…バス要求信号入出力
装置、53…バス要求信号優先順位判定装置、54…演
算ストップ出力装置、55…バス許可信号出力装置、5
6…DMAタイムアウト監視装置、57…バス放棄信号
出力装置、58…システムリセット出力装置、59…バ
タタイムアウト出力装置。
…データ接続装置、5…バス接続装置、6…入出力装
置、51…DMA制御装置、52…バス要求信号入出力
装置、53…バス要求信号優先順位判定装置、54…演
算ストップ出力装置、55…バス許可信号出力装置、5
6…DMAタイムアウト監視装置、57…バス放棄信号
出力装置、58…システムリセット出力装置、59…バ
タタイムアウト出力装置。
Claims (4)
- 【請求項1】システムバスに演算処理を実行する演算装
置にCPUバスを介して、演算処理に必要なデータを記
憶する記憶装置と、CPUバスとシステムバスのデータ
を接続するデータ接続装置と、DMA転送におけるバス
権を制御するバス制御装置とからなる中央処理装置、お
よびシステムバスのDMA転送を実行可能な入出力装置
が接続されるデータ処理装置において、前記バス制御装
置にバス使用許可信号とバス使用中信号とデータ転送実
行信号を時間監視する手段をもたせ、前記入出力装置に
よるDMA転送時間が規定時間を超えたときにバス権の
所有を放棄させるバス放棄信号を送出し、さらに、前記
入出力装置ではバス放棄信号を送出してもバス権を所有
している場合には、システムバスにシステムリセット信
号を出力し、また、バス放棄信号とシステムリセット信
号を送出とともに、CPUバスを介し演算装置にタイム
アウトを報告することを特徴とするDMA転送制御装
置。 - 【請求項2】システムバスに演算処理を実行する演算装
置にCPUバスを介して、演算処理に必要なデータを記
憶する記憶装置と、演算処理に必要なデータを入出力す
るDMA転送可能な入出力装置と、CPUバスとシステ
ムバスのデータを接続するデータ接続装置と、DMA転
送におけるバス権を制御するバス制御装置とからなる中
央処理装置、およびシステムバスのDMA転送を実行可
能な入出力装置が接続されるデータ処理装置において、
前記バス制御装置にバス使用許可信号とバス使用中信号
とデータ転送実行信号を時間監視する手段をもたせ、前
記入出力装置によるDMA転送時間が規定時間を超えた
ときにバス権の所有を放棄させるバス放棄信号を送出
し、入出力装置のバス権を放棄させ、さらに、システム
バスの前記入出力装置がバス権を所有している場合に
は、システムバスにシステムリセット信号を出力し、ま
た、バス放棄信号とシステムリセット信号を送出ととも
に、CPUバスを介し演算装置にタイムアウトを報告す
ることを特徴とするDMA転送制御装置。 - 【請求項3】システムバスに演算処理を実行する演算装
置にCPUバスを介して、演算処理に必要なデータを記
憶する記憶装置と、演算処理に必要なデータを入出力す
るDMA転送可能な入出力装置と、CPUバスとシステ
ムバスのデータを接続するデータ接続装置と、DMA転
送におけるバス権を制御するバス制御装置とからなる中
央処理装置、およびシステムバスのDMA転送を実行可
能な入出力装置が接続されるデータ処理装置において、
前記バス制御装置にバス使用許可信号とバス使用中信号
とデータ転送実行信号を時間監視する手段をもたせ、前
記入出力装置によるDMA転送時間が規定時間を超えた
ときにバス権の所有を放棄させるバス放棄信号を送出
し、入出力装置のバス権を放棄させ、同時にCPUバス
を介し演算装置にタイムアウトを報告することを特徴と
するDMA転送制御装置。 - 【請求項4】システムバスに演算処理を実行する演算装
置にCPUバスを介して、演算処理に必要なデータを記
憶する記憶装置と、CPUバスとシステムバスのデータ
を接続するデータ接続装置と、DMA転送におけるバス
権を制御するバス制御装置とからなる中央処理装置、お
よびシステムバスのDMA転送を実行可能な入出力装置
が接続されるデータ処理装置において、前記バス制御装
置にバス使用許可信号とバス使用中信号とデータ転送実
行信号を時間監視する手段をもたせ、前記入出力装置に
よるDMA転送時間が規定時間を超えたときに、システ
ムバスにシステムリセット信号を出力し、同時に、CP
Uバスを介し演算装置にタイムアウトを報告することを
特徴とするDMA転送制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5195820A JPH0749817A (ja) | 1993-08-06 | 1993-08-06 | Dma転送制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5195820A JPH0749817A (ja) | 1993-08-06 | 1993-08-06 | Dma転送制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0749817A true JPH0749817A (ja) | 1995-02-21 |
Family
ID=16347546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5195820A Pending JPH0749817A (ja) | 1993-08-06 | 1993-08-06 | Dma転送制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0749817A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030093766A (ko) * | 2002-06-05 | 2003-12-11 | 삼성전자주식회사 | 데이터 전송 방법 |
US7003701B2 (en) | 2001-01-23 | 2006-02-21 | Nec Corporation | System for facilitated analysis of PCI bus malfunction |
JP2009529745A (ja) * | 2006-03-16 | 2009-08-20 | ケーティーフリーテル・カンパニー・リミテッド | 大容量メモリを支援するicチップ及び支援方法 |
-
1993
- 1993-08-06 JP JP5195820A patent/JPH0749817A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7003701B2 (en) | 2001-01-23 | 2006-02-21 | Nec Corporation | System for facilitated analysis of PCI bus malfunction |
KR20030093766A (ko) * | 2002-06-05 | 2003-12-11 | 삼성전자주식회사 | 데이터 전송 방법 |
JP2009529745A (ja) * | 2006-03-16 | 2009-08-20 | ケーティーフリーテル・カンパニー・リミテッド | 大容量メモリを支援するicチップ及び支援方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0749817A (ja) | Dma転送制御装置 | |
JP2998804B2 (ja) | マルチマイクロプロセッサシステム | |
US20020129303A1 (en) | Method and device for improving the reliability of a computer system | |
JPH1020968A (ja) | 選択的ハードウェア・リセット回路 | |
JP2500217Y2 (ja) | I/oカ―ド異常検出システム | |
JPS60134942A (ja) | 異常状態におけるバツクアツプシステム | |
JP2746184B2 (ja) | 障害ロギングシステム | |
JPS6343560Y2 (ja) | ||
JPH04305758A (ja) | 情報処理装置 | |
JPS6318229B2 (ja) | ||
JP6475056B2 (ja) | インタフェース障害検出装置、インタフェース障害検出システム、インタフェース障害検出方法、及びインタフェース障害検出プログラム | |
JPH05165763A (ja) | Dmaコントローラ | |
JPH01310422A (ja) | マイクロコンピュータのリセット回路 | |
JPH01116739A (ja) | Cpuの監視装置 | |
JP2725107B2 (ja) | 割り込み装置 | |
JPS59202527A (ja) | バス制御方式 | |
JPH0681039U (ja) | ウォッチドック回路の診断装置 | |
JPS6388660A (ja) | マイクロプロセツサシステム | |
JPH0463419B2 (ja) | ||
JPH06149686A (ja) | チャネル割込制御方式 | |
JPH0282335A (ja) | バス制御装置 | |
JPS6295646A (ja) | 走行監視機能付マイクロプログラム制御装置 | |
JPH04182835A (ja) | マルチプロセッサシステムのバス監視装置 | |
JPH06161933A (ja) | 共通バス入出力制御システム | |
JPS62108642A (ja) | 障害監視方式 |