JPH0748838B2 - テレビ画像表示装置 - Google Patents
テレビ画像表示装置Info
- Publication number
- JPH0748838B2 JPH0748838B2 JP1108934A JP10893489A JPH0748838B2 JP H0748838 B2 JPH0748838 B2 JP H0748838B2 JP 1108934 A JP1108934 A JP 1108934A JP 10893489 A JP10893489 A JP 10893489A JP H0748838 B2 JPH0748838 B2 JP H0748838B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- pixels
- field
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/012—Conversion between an interlaced and a progressive signal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0224—Details of interlacing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0414—Vertical resolution change
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Television Systems (AREA)
Description
この発明は多数の画素がマトリクス状に配列された各種
平面ディスプレイにテレビ画像を表示するためのテレビ
画像表示装置に関するものである。
平面ディスプレイにテレビ画像を表示するためのテレビ
画像表示装置に関するものである。
第７図は例えば特開昭56−4185号公報に記載された従来
のテレビ画像表示装置の要部を示すブロック図であり、
図において、１はスクリーン（図示せず）にマトリクス
状に多数配列された画素の１つ、２は画素１を駆動する
駆動信号を作成する駆動信号作成部であり、データ記憶
部としてのダウンカウンタ３とフリップフロップ４とで
構成される。５はダウンカウンタ３でカウントされるク
ロック、６はダウンカウタ３及びフリップフロップ４を
セットするセット信号、７はダウンカウンタ３から出力
されフロップフロップ４をリセットするボロー信号、８
は駆動信号作成部２で作成され画素１に与えられるフロ
ップフロップ４のＱ出力としての駆動信号、９はダウン
カウンタ３にロードされるテレビのビデオ信号であり、
６ビットのデータから成るものである。 第８図は従来のテレビ画像表示装置を全体的に示すもの
で、第７図と対応する部分には同一符号が付されてい
る。第８図において、10は表示部としてのスクリーンで
あり、多数の画素１がマトリクス状に配列され、各画素
１に対してそれぞれ上記駆動信号作成部２が設けられて
いる。 11はアナログのビデオ信号の入力端子、12は上記ビデオ
信号をディジタル化して６ビットのデータに変換するA/
D変換器、13は上記データに変換されたビデオ信号から
データを間引いてスクリーン10上の画素１の個数に応じ
たデータのみをサンプリングするサンプリング部、14は
上記クロック５、セット信号６その他所定のタイミング
信号を発生するタイミング発生回路、15は上記クロック
５、セット信号６及びサンプリング部13でサンプリング
されたデータを伝送して、駆動信号作成部２に供給する
伝送路であり、一般にフラットケーブル等が用いられて
いる。 次に動作について説明する。第８図において、入力端子
11から入力されたビデオ信号はA/D変換器12で所定のビ
ット数（ここでは６ビットとして説明を進める）のディ
ジタル信号に変換され、タイミング発生回路14から得ら
れる所定のタイミング信号に基づいて、スクリーン10の
画素数に応じたデータのサンプリング処理が施される。
サンプリングされたデータは、伝送路15を介して各画素
１毎の駆動信号作成部へ伝送され、セット信号６により
対応するダウンカウンタ３に保持される。なお、伝送の
効率化を図るために、データを一度バッファメモリに書
き込んで、伝送速度を変換するものもあるが、ここでは
発明の主旨を明確にするために、より原理的な第８図に
ついて説明を進める。 第７図は、データ記憶部の一例としてダウンカウンタ３
を利用した例である。セット信号６によりフリップフロ
ップ４がセットされると同時に、６ビットのビデオ信号
９がダウンカウンタ３にロードされる。直ちに、ダウン
カウンタ３は、クロック５をカウントすると共に、フリ
ップフロップ４のＱ出力、即ち駆動信号８が“1"となっ
て画素１が点灯する。 ダウンカウンタ３はロードされたデータと対応する時間
だけカウントを行うと、カウント値が（000000）となっ
てボロー信号７を出力する。これによってフリップフロ
ップ４及びダウンカウンタ３がリセットされる。従っ
て、駆動信号８が“0"となって画素１が消灯し、カウン
ト動作も停止する。以上によればフリップフロップ４は
ダウンカウンタ３にロードされるデータに応じて64段階
の時間幅を有する駆動信号８を発生し、画素１を駆動す
ることになる。 第９図はテレビ信号の走査線と、画素との対応関係を示
す。同図（Ａ）は飛び越し走査の様子を示し、実線で示
す奇数フィールドの走査線１〜６と点線で示す偶数フィ
ールドの走査線１′〜６′とが交互に伝送される。同図
（Ｂ），（Ｃ）は奇数及び偶数フィールドの走査線が間
引かれた状態を示し、01〜26,31〜46の番号はサンプリ
ングポイントを示す。同図（Ｄ）はサンプリングされた
データによるスクリーン10上の表示状態を示す。 一般に、テレビ信号は十分な情報量を有しており、スク
リーン10側は、テレビ信号から、スクリーン10が有する
画素数に対応したデータをサンプリング部13で間引き処
理して利用している。この第９図は、スクリーン１の垂
直方向の画素数に対応して、走査線4,4′が間引かれた
例を示している。水平方向に対しても同様の間引き、あ
るいは、サンプリング周期の変更により、スクリーン10
の水平方向の画素数に対応した処理が行われる。各画素
１のデータは、テレビ信号に同期して１フィールド（NT
SC方式の場合1/60秒）毎に更新されるため、各画素毎に
前述した動作を繰り返すことにより、スクリーン10には
64階調のテレビ画像が表示される。 このように、従来のこの種の表示装置は、入力されるテ
レビ信号が有する情報量の一部を利用している。このた
め、スクリーン10が有する画素数もテレビ信号の持つ情
報量により制約される。例えば、スクリーン10の縦方向
の画素数は、入力がNTSC方式の場、高々240（NTSC方式
における１フィールド当りの有効走査線の本数）画素程
度であった。 一方、近年のスクリーンの動向として、表示の高密度化
という要求がある。即ち、スクリーンを構成する画素数
が増える傾向にあり、このため、スクリーンの縦方向の
画素数もテレビ信号の走査線の数（NTSC方式の場合、約
240本／フィールド）を越えるようになってくる。その
場合の対処の仕方として、次の３通りの対策が考えられ
る。 （１） A/D変換後、データを補間し、240本以上の走査
線に対応するデータを作り出す。 （２） 飛び越し走査のタイミングに従って、表示デー
タの奇数（あるいは偶数）行のデータを一のフィールド
に書き換え、偶数（あるいは奇数）行のデータを次のフ
ィールドに書き換える。 （３） IDTV,EDTV等で得られるテレビ信号のように飛
び越し走査のタイミングに基づくテレビ信号を、走査線
補間を行うことによって順次走査に変換した信号を利用
する。 上記３つの方法はそれぞれ次のような得失がある。まず
上記（１）の方法は、データが伝送路の前段において補
間されるため、伝送すべき情報量がスクリーンの画素数
（スクリーンの情報量）に応じて増加する。一方、スク
リーンのすべてのデータが１フィールド（1/60秒）で書
き換えることができるため、なめらかな動画表示が実現
できる。 次に上記（２）の方法は、表示データは、各フィールド
で１行飛ばして書き換えるため、スクリーン上のデータ
は実質的に１フレーム（1/30秒）で書き換えられる。こ
のため、表示にフリッカが発生する。一方、データの伝
送速度、即ち、伝送すべき情報量を増やすことなく、従
来に比べてスクリーンの縦方向の画素数が２倍の約480
画素まで対応できるようになる。 なお、この（２）の方法は、さらに（１）に方法におけ
るデータの補間を合わせて行うことによって、さらに大
規模な表示を実現できる可能性がある。そのための具体
的な方法として、（２）の方法に改良を加えた特開昭60
−158779号に示された表示装置がある。これは第７図の
ダウンカウンタ３の前段にラッチ回路を備えたことが特
徴である。ここでは飛び越し走査の一のフィールドの走
査線上の各画素の駆動に際し、他のフィールドの走査線
上の表示セルを、前のフィールドにラッチされたデータ
を再びダウンカウンタにロードすることにより、同時に
駆動するようにしており、これによって表示は１フィー
ルド周期（1/60秒）で繰り返されるため、表示のフリッ
カをなくすことができる。 次に上記（３）の方法は、IDTV,EDTVとも１フィールド
当りの走査線は、実質的に２倍の480本となり、伝送す
べき情報量は２倍になるが、高解像度の表示が得られ
る。
のテレビ画像表示装置の要部を示すブロック図であり、
図において、１はスクリーン（図示せず）にマトリクス
状に多数配列された画素の１つ、２は画素１を駆動する
駆動信号を作成する駆動信号作成部であり、データ記憶
部としてのダウンカウンタ３とフリップフロップ４とで
構成される。５はダウンカウンタ３でカウントされるク
ロック、６はダウンカウタ３及びフリップフロップ４を
セットするセット信号、７はダウンカウンタ３から出力
されフロップフロップ４をリセットするボロー信号、８
は駆動信号作成部２で作成され画素１に与えられるフロ
ップフロップ４のＱ出力としての駆動信号、９はダウン
カウンタ３にロードされるテレビのビデオ信号であり、
６ビットのデータから成るものである。 第８図は従来のテレビ画像表示装置を全体的に示すもの
で、第７図と対応する部分には同一符号が付されてい
る。第８図において、10は表示部としてのスクリーンで
あり、多数の画素１がマトリクス状に配列され、各画素
１に対してそれぞれ上記駆動信号作成部２が設けられて
いる。 11はアナログのビデオ信号の入力端子、12は上記ビデオ
信号をディジタル化して６ビットのデータに変換するA/
D変換器、13は上記データに変換されたビデオ信号から
データを間引いてスクリーン10上の画素１の個数に応じ
たデータのみをサンプリングするサンプリング部、14は
上記クロック５、セット信号６その他所定のタイミング
信号を発生するタイミング発生回路、15は上記クロック
５、セット信号６及びサンプリング部13でサンプリング
されたデータを伝送して、駆動信号作成部２に供給する
伝送路であり、一般にフラットケーブル等が用いられて
いる。 次に動作について説明する。第８図において、入力端子
11から入力されたビデオ信号はA/D変換器12で所定のビ
ット数（ここでは６ビットとして説明を進める）のディ
ジタル信号に変換され、タイミング発生回路14から得ら
れる所定のタイミング信号に基づいて、スクリーン10の
画素数に応じたデータのサンプリング処理が施される。
サンプリングされたデータは、伝送路15を介して各画素
１毎の駆動信号作成部へ伝送され、セット信号６により
対応するダウンカウンタ３に保持される。なお、伝送の
効率化を図るために、データを一度バッファメモリに書
き込んで、伝送速度を変換するものもあるが、ここでは
発明の主旨を明確にするために、より原理的な第８図に
ついて説明を進める。 第７図は、データ記憶部の一例としてダウンカウンタ３
を利用した例である。セット信号６によりフリップフロ
ップ４がセットされると同時に、６ビットのビデオ信号
９がダウンカウンタ３にロードされる。直ちに、ダウン
カウンタ３は、クロック５をカウントすると共に、フリ
ップフロップ４のＱ出力、即ち駆動信号８が“1"となっ
て画素１が点灯する。 ダウンカウンタ３はロードされたデータと対応する時間
だけカウントを行うと、カウント値が（000000）となっ
てボロー信号７を出力する。これによってフリップフロ
ップ４及びダウンカウンタ３がリセットされる。従っ
て、駆動信号８が“0"となって画素１が消灯し、カウン
ト動作も停止する。以上によればフリップフロップ４は
ダウンカウンタ３にロードされるデータに応じて64段階
の時間幅を有する駆動信号８を発生し、画素１を駆動す
ることになる。 第９図はテレビ信号の走査線と、画素との対応関係を示
す。同図（Ａ）は飛び越し走査の様子を示し、実線で示
す奇数フィールドの走査線１〜６と点線で示す偶数フィ
ールドの走査線１′〜６′とが交互に伝送される。同図
（Ｂ），（Ｃ）は奇数及び偶数フィールドの走査線が間
引かれた状態を示し、01〜26,31〜46の番号はサンプリ
ングポイントを示す。同図（Ｄ）はサンプリングされた
データによるスクリーン10上の表示状態を示す。 一般に、テレビ信号は十分な情報量を有しており、スク
リーン10側は、テレビ信号から、スクリーン10が有する
画素数に対応したデータをサンプリング部13で間引き処
理して利用している。この第９図は、スクリーン１の垂
直方向の画素数に対応して、走査線4,4′が間引かれた
例を示している。水平方向に対しても同様の間引き、あ
るいは、サンプリング周期の変更により、スクリーン10
の水平方向の画素数に対応した処理が行われる。各画素
１のデータは、テレビ信号に同期して１フィールド（NT
SC方式の場合1/60秒）毎に更新されるため、各画素毎に
前述した動作を繰り返すことにより、スクリーン10には
64階調のテレビ画像が表示される。 このように、従来のこの種の表示装置は、入力されるテ
レビ信号が有する情報量の一部を利用している。このた
め、スクリーン10が有する画素数もテレビ信号の持つ情
報量により制約される。例えば、スクリーン10の縦方向
の画素数は、入力がNTSC方式の場、高々240（NTSC方式
における１フィールド当りの有効走査線の本数）画素程
度であった。 一方、近年のスクリーンの動向として、表示の高密度化
という要求がある。即ち、スクリーンを構成する画素数
が増える傾向にあり、このため、スクリーンの縦方向の
画素数もテレビ信号の走査線の数（NTSC方式の場合、約
240本／フィールド）を越えるようになってくる。その
場合の対処の仕方として、次の３通りの対策が考えられ
る。 （１） A/D変換後、データを補間し、240本以上の走査
線に対応するデータを作り出す。 （２） 飛び越し走査のタイミングに従って、表示デー
タの奇数（あるいは偶数）行のデータを一のフィールド
に書き換え、偶数（あるいは奇数）行のデータを次のフ
ィールドに書き換える。 （３） IDTV,EDTV等で得られるテレビ信号のように飛
び越し走査のタイミングに基づくテレビ信号を、走査線
補間を行うことによって順次走査に変換した信号を利用
する。 上記３つの方法はそれぞれ次のような得失がある。まず
上記（１）の方法は、データが伝送路の前段において補
間されるため、伝送すべき情報量がスクリーンの画素数
（スクリーンの情報量）に応じて増加する。一方、スク
リーンのすべてのデータが１フィールド（1/60秒）で書
き換えることができるため、なめらかな動画表示が実現
できる。 次に上記（２）の方法は、表示データは、各フィールド
で１行飛ばして書き換えるため、スクリーン上のデータ
は実質的に１フレーム（1/30秒）で書き換えられる。こ
のため、表示にフリッカが発生する。一方、データの伝
送速度、即ち、伝送すべき情報量を増やすことなく、従
来に比べてスクリーンの縦方向の画素数が２倍の約480
画素まで対応できるようになる。 なお、この（２）の方法は、さらに（１）に方法におけ
るデータの補間を合わせて行うことによって、さらに大
規模な表示を実現できる可能性がある。そのための具体
的な方法として、（２）の方法に改良を加えた特開昭60
−158779号に示された表示装置がある。これは第７図の
ダウンカウンタ３の前段にラッチ回路を備えたことが特
徴である。ここでは飛び越し走査の一のフィールドの走
査線上の各画素の駆動に際し、他のフィールドの走査線
上の表示セルを、前のフィールドにラッチされたデータ
を再びダウンカウンタにロードすることにより、同時に
駆動するようにしており、これによって表示は１フィー
ルド周期（1/60秒）で繰り返されるため、表示のフリッ
カをなくすことができる。 次に上記（３）の方法は、IDTV,EDTVとも１フィールド
当りの走査線は、実質的に２倍の480本となり、伝送す
べき情報量は２倍になるが、高解像度の表示が得られ
る。
従来のテレビ画像表示装置は上記のように構成されてい
るので、上記（１）の方法は、上述したように伝送路を
通過できる情報量は、特に伝送路15としてフラットケー
ブルを使用した場合等では限られてくるため、対応可能
なスクリーンサイズには限界がある。 また上記（２）の方法のように、飛び越し走査のタイミ
ングに基づいて各行毎にデータを更新する方法は、大規
模な画素数に対応できると共に、改良を加えることによ
り、表示のフリッカもなくすことができる。ところが行
毎に１フィールド分（1/60秒）の時間差があるため、静
止画に対しては高解像度の画像が得られるが、動きの早
い画像に対しては、1/60秒間の動きに相当する走査線間
の表示内容のズレが同時に表示されるため、画像が乱れ
ることになる。また、上記（３）の方法は、情報量が２
倍になるため、伝送が困難となるなどの問題点があっ
た。 この発明は、上記のような問題点を解消するためになさ
れたもので、特に上記（３）の方法における問題点に関
し、高密度の画素を有するスクリーンに対して、伝送路
を介して伝送すべき情報量を増やすことなく、高解像度
でフリッカも無く、しかも動きの速い画像に対しても画
像の乱れの無いテレビ画像表示装置を得ることを目的と
する。
るので、上記（１）の方法は、上述したように伝送路を
通過できる情報量は、特に伝送路15としてフラットケー
ブルを使用した場合等では限られてくるため、対応可能
なスクリーンサイズには限界がある。 また上記（２）の方法のように、飛び越し走査のタイミ
ングに基づいて各行毎にデータを更新する方法は、大規
模な画素数に対応できると共に、改良を加えることによ
り、表示のフリッカもなくすことができる。ところが行
毎に１フィールド分（1/60秒）の時間差があるため、静
止画に対しては高解像度の画像が得られるが、動きの早
い画像に対しては、1/60秒間の動きに相当する走査線間
の表示内容のズレが同時に表示されるため、画像が乱れ
ることになる。また、上記（３）の方法は、情報量が２
倍になるため、伝送が困難となるなどの問題点があっ
た。 この発明は、上記のような問題点を解消するためになさ
れたもので、特に上記（３）の方法における問題点に関
し、高密度の画素を有するスクリーンに対して、伝送路
を介して伝送すべき情報量を増やすことなく、高解像度
でフリッカも無く、しかも動きの速い画像に対しても画
像の乱れの無いテレビ画像表示装置を得ることを目的と
する。
この発明に係るテレビ画像表示装置は、IDTV,EDTV等で
用いられる解像度の高い順次走査のテレビ信号を利用
し、連続的に形成される画像の奇数フィールド又は偶数
フィールドのデータを除去し、これを入力される信号の
入力速度に対して２分の１の速度で伝送路を介して記憶
部へ伝送して保持し、その記憶部の内容を２回ずつ繰り
返し読み出し、表示するものである。
用いられる解像度の高い順次走査のテレビ信号を利用
し、連続的に形成される画像の奇数フィールド又は偶数
フィールドのデータを除去し、これを入力される信号の
入力速度に対して２分の１の速度で伝送路を介して記憶
部へ伝送して保持し、その記憶部の内容を２回ずつ繰り
返し読み出し、表示するものである。
この発明におけるテレビ画像表示装置は、縦方向の画素
数がテレビ信号の１フィールド分の走査線の本数を越え
る大規模な画素数を有する表示装置に対して、伝送路を
介して伝送すべき情報量を増やすことなく、ごく簡単な
信号処理を行うことにより、静止画に対しては高解像度
の表示を、動画に対しては行毎に時間差が無く、なめら
かな動きの表示を実現する。
数がテレビ信号の１フィールド分の走査線の本数を越え
る大規模な画素数を有する表示装置に対して、伝送路を
介して伝送すべき情報量を増やすことなく、ごく簡単な
信号処理を行うことにより、静止画に対しては高解像度
の表示を、動画に対しては行毎に時間差が無く、なめら
かな動きの表示を実現する。
以下、この発明の一実施例を図について説明する。第１
図においては第８図と対応する部分には同一符号を付し
て説明を省略する。 16はA/D変換器12から得られるディジタルのビデオ信号
から奇数フィールド又は偶数フィールドのデータを除去
するフィールド間引き部、17はフィールド間引きされた
データが書き込まれるフレームメモリ、18はフレームメ
モリ17から読み出されたデータからスクリーン10上の画
素数に応じた間引きを行う画素間引き部であり、第７図
のサンプリング部13と実質的に同一である。19は駆動信
号作成部である。 第２図は駆動信号作成部19を示し、第７図と対応する部
分には同一符号を付して説明を省略する。 20,21は画素間引き部18から得られる６ビットデータと
してのビデオ信号９を交互に保持するラッチ回路であ
り、その出力データはダウンカウンタ３にロードされ
る。22はデータの伝送を行うためにラッチ回路20,21に
加えられる伝送フラグ、23はラッチ回路20,21のラッチ
信号、24,25は伝送フラグ22とラッチ信号23とが加えら
れるアンドゲートであり、その出力でラッチ回路20,21
がラッチ動作を行う。26はラッチ回路20,21が交互に動
作するように伝送フラグ22を反転してアンドゲート25に
加えるインバータである。 なお、フィールド間引き部16及びフレームメモリ17によ
り第１の記憶部が構成され、ラッチ回路20,21により第
２の記憶部が構成されている。 第３図はこの発明の動作を説明するためのタイミングチ
ャートを示し、Vsyncは入力ビデオ信号から得られる垂
直同期信号であり、１フィールド毎のセット信号として
用いられる。a,b,cは第１図のa,b,c点の信号を示す。ま
た、ｄは第２図のラッチ回路20,21の出力側の信号を示
す。 第４図はこの発明により実際の表示が行われるまでのデ
ータの変化の様子を概念的に示す図である。次に動作に
ついて説明する。 第１図において、入力端子11には、順次走査のアナログ
ビデオ信号が入力される。このビデオ信号は、所定の周
期でA/D変換器12によりディジタル化された後、フィー
ルド間引き部16において連続した画像から奇数あるいは
偶数フィールドの画像に相当する画像データが除去さ
れ、フレームメモリ17へ格納される。第３図の（ａ）及
び第４図（Ａ）のT1〜T6は、順次走査のテレビ信号のタ
イミング及び第１〜６フィールドのデータを示す。NTSC
方式等標準のテレビ信号が本来１フィールド（1/60秒）
当り240本の有効走査線から成るのに対し、IDTV,EDTV等
の順次走査に変換されたテレビ信号は、垂直解像度を向
上させるために走査線補間が施されたものであり、１フ
ィールド（1/60秒）当り480本の有効走査線となってお
り、情報量が実質的に２倍になっている。フィールド間
引き部16においては、第３図の（ｂ）及び第４図（Ｂ）
に示す様に、第2,4,6フィールドが間引きされて、入力
信号が有する情報の２分の１が除去される。ここで、一
旦フレームメモリ17に格納され、次に画素間引き部18に
より、スクリーン10の有する画素数に応じた間引き処理
が行われる。さらに伝送路15に対して第３図の（ｃ）で
示すように、入力の順次走査信号の２分の１の速度で送
出される。従って、この伝送路15における情報量は、標
準のテレビ信号と等価となる。 伝送路15を伝送された第４図（Ｂ）のT1,T3,T5で示され
る第1,3,5フィールドの間引きデータは、第２図のラッ
チ回路20,21に送られ、伝送フラグ22及びラッチ信号23
のタイミングに応じて交互に保持される。次に、ラッチ
回路20,21のデータは第３図の（ｄ）で示すように伝送
時の２倍の速度で交互に２回づつ読み出されてダウンカ
ウンタ３にロードされる。これによって、ダウンカウン
タ３及びフリップフロップ４により、駆動信号８が作成
されて画素１が駆動される。なお、第３図（ｄ）のt0,t
1,t3で示す時間幅は、そのフィールドの全てのデータに
応じた駆動信号８の時間幅を示す。 以上によれば、伝送すべき情報量を増やすことなく、表
示すべき画像情報は、走査線480本が有効に利用でき、
走査線間の時間差による、画像の乱れは無くなり、静止
面に対しては、高解像度の画像が得られる。 また、動画に対しては、ラッチ回路20,21のデータは、1
/30秒毎に更新されることになる。ここで、表示のフリ
ッカを避けるために保持されたデータが次に更新される
までの期間に２回ずつ読み出し表示される。従って、第
４図（Ｃ）に示すように、１秒間に30枚の画像がそれぞ
れ２回ずつ合計60回表示されることになる。これは一般
の映画の原理を利用したもので、ちなみに映画の場合１
秒間に24枚の画像がそれぞれ２回ずつ48回の表示が行わ
れる。２回ずつ表示するのは、表示の繰り返し回数を上
げることにより、フリッカを無くすためである。従っ
て、この発明によれば、動画に対しても少なくとも、一
般の映画以上のなめらかな動画表示が実現できることに
なる。 なお、上記実施例では、記憶部として、画素毎にラッチ
回路20,21を設けたが、これは、画素に対応したアドレ
スを有するフレームメモリ、あるいは他の同様な記憶手
段であってもよい。 さらに上記実施例では、各画素が独立した画素であり、
個別に駆動すべき表示として示したが、これは、各種の
パネルディスプレイにおいて見られるように、行、およ
び列毎に駆動手段を有し、両者の交点に位置する画素を
制御する方式（ダイナミック駆動）の表示素子を使用し
ても同様の制御が可能である。第５図はその場合の実施
例を示すもので、画素、および駆動するための電極の関
係を示し、第６図は各電極に印加する信号のタイミング
を示す。 第５図において、X1〜Xmは行方向の電極、Y1〜Ynは列方
向の電極を示す。これらの電極X1〜XmとY1〜Ynとの各交
点に画素１が設けられている。 そして第６図に示すように、電極X1〜Xmを順次に所定時
間駆動すると共に、電極Y1〜Ynを順に、データに応じた
時間幅づつ駆動することにより、各画素１が駆動されて
表示が行われる。 ここで各画素の駆動は、行毎に逐次時分割で制御される
が、この発明の適用は可能である。
図においては第８図と対応する部分には同一符号を付し
て説明を省略する。 16はA/D変換器12から得られるディジタルのビデオ信号
から奇数フィールド又は偶数フィールドのデータを除去
するフィールド間引き部、17はフィールド間引きされた
データが書き込まれるフレームメモリ、18はフレームメ
モリ17から読み出されたデータからスクリーン10上の画
素数に応じた間引きを行う画素間引き部であり、第７図
のサンプリング部13と実質的に同一である。19は駆動信
号作成部である。 第２図は駆動信号作成部19を示し、第７図と対応する部
分には同一符号を付して説明を省略する。 20,21は画素間引き部18から得られる６ビットデータと
してのビデオ信号９を交互に保持するラッチ回路であ
り、その出力データはダウンカウンタ３にロードされ
る。22はデータの伝送を行うためにラッチ回路20,21に
加えられる伝送フラグ、23はラッチ回路20,21のラッチ
信号、24,25は伝送フラグ22とラッチ信号23とが加えら
れるアンドゲートであり、その出力でラッチ回路20,21
がラッチ動作を行う。26はラッチ回路20,21が交互に動
作するように伝送フラグ22を反転してアンドゲート25に
加えるインバータである。 なお、フィールド間引き部16及びフレームメモリ17によ
り第１の記憶部が構成され、ラッチ回路20,21により第
２の記憶部が構成されている。 第３図はこの発明の動作を説明するためのタイミングチ
ャートを示し、Vsyncは入力ビデオ信号から得られる垂
直同期信号であり、１フィールド毎のセット信号として
用いられる。a,b,cは第１図のa,b,c点の信号を示す。ま
た、ｄは第２図のラッチ回路20,21の出力側の信号を示
す。 第４図はこの発明により実際の表示が行われるまでのデ
ータの変化の様子を概念的に示す図である。次に動作に
ついて説明する。 第１図において、入力端子11には、順次走査のアナログ
ビデオ信号が入力される。このビデオ信号は、所定の周
期でA/D変換器12によりディジタル化された後、フィー
ルド間引き部16において連続した画像から奇数あるいは
偶数フィールドの画像に相当する画像データが除去さ
れ、フレームメモリ17へ格納される。第３図の（ａ）及
び第４図（Ａ）のT1〜T6は、順次走査のテレビ信号のタ
イミング及び第１〜６フィールドのデータを示す。NTSC
方式等標準のテレビ信号が本来１フィールド（1/60秒）
当り240本の有効走査線から成るのに対し、IDTV,EDTV等
の順次走査に変換されたテレビ信号は、垂直解像度を向
上させるために走査線補間が施されたものであり、１フ
ィールド（1/60秒）当り480本の有効走査線となってお
り、情報量が実質的に２倍になっている。フィールド間
引き部16においては、第３図の（ｂ）及び第４図（Ｂ）
に示す様に、第2,4,6フィールドが間引きされて、入力
信号が有する情報の２分の１が除去される。ここで、一
旦フレームメモリ17に格納され、次に画素間引き部18に
より、スクリーン10の有する画素数に応じた間引き処理
が行われる。さらに伝送路15に対して第３図の（ｃ）で
示すように、入力の順次走査信号の２分の１の速度で送
出される。従って、この伝送路15における情報量は、標
準のテレビ信号と等価となる。 伝送路15を伝送された第４図（Ｂ）のT1,T3,T5で示され
る第1,3,5フィールドの間引きデータは、第２図のラッ
チ回路20,21に送られ、伝送フラグ22及びラッチ信号23
のタイミングに応じて交互に保持される。次に、ラッチ
回路20,21のデータは第３図の（ｄ）で示すように伝送
時の２倍の速度で交互に２回づつ読み出されてダウンカ
ウンタ３にロードされる。これによって、ダウンカウン
タ３及びフリップフロップ４により、駆動信号８が作成
されて画素１が駆動される。なお、第３図（ｄ）のt0,t
1,t3で示す時間幅は、そのフィールドの全てのデータに
応じた駆動信号８の時間幅を示す。 以上によれば、伝送すべき情報量を増やすことなく、表
示すべき画像情報は、走査線480本が有効に利用でき、
走査線間の時間差による、画像の乱れは無くなり、静止
面に対しては、高解像度の画像が得られる。 また、動画に対しては、ラッチ回路20,21のデータは、1
/30秒毎に更新されることになる。ここで、表示のフリ
ッカを避けるために保持されたデータが次に更新される
までの期間に２回ずつ読み出し表示される。従って、第
４図（Ｃ）に示すように、１秒間に30枚の画像がそれぞ
れ２回ずつ合計60回表示されることになる。これは一般
の映画の原理を利用したもので、ちなみに映画の場合１
秒間に24枚の画像がそれぞれ２回ずつ48回の表示が行わ
れる。２回ずつ表示するのは、表示の繰り返し回数を上
げることにより、フリッカを無くすためである。従っ
て、この発明によれば、動画に対しても少なくとも、一
般の映画以上のなめらかな動画表示が実現できることに
なる。 なお、上記実施例では、記憶部として、画素毎にラッチ
回路20,21を設けたが、これは、画素に対応したアドレ
スを有するフレームメモリ、あるいは他の同様な記憶手
段であってもよい。 さらに上記実施例では、各画素が独立した画素であり、
個別に駆動すべき表示として示したが、これは、各種の
パネルディスプレイにおいて見られるように、行、およ
び列毎に駆動手段を有し、両者の交点に位置する画素を
制御する方式（ダイナミック駆動）の表示素子を使用し
ても同様の制御が可能である。第５図はその場合の実施
例を示すもので、画素、および駆動するための電極の関
係を示し、第６図は各電極に印加する信号のタイミング
を示す。 第５図において、X1〜Xmは行方向の電極、Y1〜Ynは列方
向の電極を示す。これらの電極X1〜XmとY1〜Ynとの各交
点に画素１が設けられている。 そして第６図に示すように、電極X1〜Xmを順次に所定時
間駆動すると共に、電極Y1〜Ynを順に、データに応じた
時間幅づつ駆動することにより、各画素１が駆動されて
表示が行われる。 ここで各画素の駆動は、行毎に逐次時分割で制御される
が、この発明の適用は可能である。
以上のように、この発明によれば、順次走査のテレビ信
号を入力し、連続的に形成される画像の奇数フィールド
又は偶数フィールドのデータを除去した後入力される信
号の情報入力速度に対して２分の１の速度で伝送して記
憶部へ保持し、この記憶部の内容を２回ずつ繰り返し読
み出し、表示するように構成したので、大規模な画素数
を有するスクリーンに対して、伝送する情報量を増やす
ことなく高解像度でフリッカも無く、しかも動きの速い
画像に対しても画総の乱れのないテレビ画像表示装置を
実現できる効果がある。
号を入力し、連続的に形成される画像の奇数フィールド
又は偶数フィールドのデータを除去した後入力される信
号の情報入力速度に対して２分の１の速度で伝送して記
憶部へ保持し、この記憶部の内容を２回ずつ繰り返し読
み出し、表示するように構成したので、大規模な画素数
を有するスクリーンに対して、伝送する情報量を増やす
ことなく高解像度でフリッカも無く、しかも動きの速い
画像に対しても画総の乱れのないテレビ画像表示装置を
実現できる効果がある。
第１図はこの発明の一実施例によるテレビ画像表示装置
を示す構成図、第２図は同装置の要部を示す構成図、第
３図は同装置の動作を説明するためのタイミングチャー
ト、第４図は同装置のデータの変化を示すデータ構成
図、第５図はこの発明の他の実施例によるテレビ画像表
示装置を示す構成図、第６図は同装置の動作を説明する
ためのタイミングチャート、第７図は従来のテレビ画像
表示装置の要部を示す構成図、第８図は同装置を全体的
に示す構成図、第９図はテレビ信号の走査線と画素との
関係を説明するための構成図である。 １は画素、８は駆動信号、15は伝送路、16はフィールド
間引き部、17はフレームメモリ、19は駆動信号作成部、
20,21はラッチ回路。 なお、図中、同一符号は同一、又は相当部分を示す。
を示す構成図、第２図は同装置の要部を示す構成図、第
３図は同装置の動作を説明するためのタイミングチャー
ト、第４図は同装置のデータの変化を示すデータ構成
図、第５図はこの発明の他の実施例によるテレビ画像表
示装置を示す構成図、第６図は同装置の動作を説明する
ためのタイミングチャート、第７図は従来のテレビ画像
表示装置の要部を示す構成図、第８図は同装置を全体的
に示す構成図、第９図はテレビ信号の走査線と画素との
関係を説明するための構成図である。 １は画素、８は駆動信号、15は伝送路、16はフィールド
間引き部、17はフレームメモリ、19は駆動信号作成部、
20,21はラッチ回路。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【請求項１】所定の入力速度で入力される順次走査のテ
レビ信号をその奇数フィールド又は偶数フィールドの信
号を除去して記憶し、この記憶した信号を上記入力速度
の略1/2の速度で読み出す第１の記憶部と、上記第１の
記憶部から読み出された信号を伝送する伝送路と、上記
伝送路により伝送される信号を記憶し、この記憶した信
号を上記入力速度と略同一速度で２回読み出す第２の記
憶部と、上記第２の記憶部から読み出された信号に基づ
いて画素を駆動する駆動信号を作成する駆動信号作成部
とを備えたテレビ画像表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1108934A JPH0748838B2 (ja) | 1989-04-27 | 1989-04-27 | テレビ画像表示装置 |
| US07/514,276 US5237317A (en) | 1989-04-27 | 1990-04-25 | Image display apparatus |
| DE69011935T DE69011935T2 (de) | 1989-04-27 | 1990-04-27 | Bildwiedergabevorrichtung. |
| EP90304596A EP0395429B1 (en) | 1989-04-27 | 1990-04-27 | Image display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1108934A JPH0748838B2 (ja) | 1989-04-27 | 1989-04-27 | テレビ画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02288479A JPH02288479A (ja) | 1990-11-28 |
| JPH0748838B2 true JPH0748838B2 (ja) | 1995-05-24 |
Family
ID=14497357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1108934A Expired - Lifetime JPH0748838B2 (ja) | 1989-04-27 | 1989-04-27 | テレビ画像表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5237317A (ja) |
| EP (1) | EP0395429B1 (ja) |
| JP (1) | JPH0748838B2 (ja) |
| DE (1) | DE69011935T2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6370198B1 (en) * | 1997-04-07 | 2002-04-09 | Kinya Washino | Wide-band multi-format audio/video production system with frame-rate conversion |
| JPH1118037A (ja) * | 1997-06-26 | 1999-01-22 | Brother Ind Ltd | 映像信号処理装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3748381A (en) * | 1971-02-16 | 1973-07-24 | Memorex Corp | Improved editing system |
| DE2214185C3 (de) * | 1971-11-25 | 1978-05-03 | Zentrallaboratorium Fuer Rundfunk- Und Fernsehempfangstechnik, Ddr 8060 Dresden | Verfahren zur Aufzeichnung und Wiedergabe von Videosignalen |
| US4121283A (en) * | 1977-01-17 | 1978-10-17 | Cromemco Inc. | Interface device for encoding a digital image for a CRT display |
| US4322750A (en) * | 1979-05-08 | 1982-03-30 | British Broadcasting Corporation | Television display system |
| JPS5745782A (en) * | 1980-09-02 | 1982-03-15 | Sony Corp | Flicker preventing circuit |
| NL8204728A (nl) * | 1982-12-07 | 1984-07-02 | Philips Nv | Televisieschakeling voor raster- en lijnfrekwentieverdubbeling en beelddeelvergroting. |
| JPS59185485A (ja) * | 1983-04-07 | 1984-10-22 | Hitachi Ltd | テレビジヨン方式 |
| JPS60100887A (ja) * | 1983-11-07 | 1985-06-04 | Sony Corp | テレビジヨン受像機 |
| JPH0695273B2 (ja) * | 1984-12-22 | 1994-11-24 | 株式会社日立製作所 | デイスプレイ制御装置 |
| US4723163A (en) * | 1985-12-26 | 1988-02-02 | North American Philips Consumer Electronics Corp. | Adaptive line interpolation for progressive scan displays |
| US4742350A (en) * | 1986-02-14 | 1988-05-03 | International Business Machines Corporation | Software managed video synchronization generation |
| EP0291252A3 (en) * | 1987-05-12 | 1989-08-02 | Seiko Epson Corporation | Method of video display and video display device therefor |
| DE3722170A1 (de) * | 1987-07-04 | 1989-01-12 | Thomson Brandt Gmbh | Verfahren und vorrichtung zur verminderung der sichtbarkeit der zeilenstruktur eines fernsehbildes |
| US5038300A (en) * | 1988-06-29 | 1991-08-06 | Digital Equipment Corporation | Extendable-size color look-up table for computer graphics systems |
| US5072296A (en) * | 1990-02-23 | 1991-12-10 | Massachusetts Institute Of Technology | Video frame reduction/reconstruction method and apparatus |
-
1989
- 1989-04-27 JP JP1108934A patent/JPH0748838B2/ja not_active Expired - Lifetime
-
1990
- 1990-04-25 US US07/514,276 patent/US5237317A/en not_active Expired - Fee Related
- 1990-04-27 DE DE69011935T patent/DE69011935T2/de not_active Expired - Fee Related
- 1990-04-27 EP EP90304596A patent/EP0395429B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0395429B1 (en) | 1994-08-31 |
| EP0395429A2 (en) | 1990-10-31 |
| EP0395429A3 (en) | 1991-09-25 |
| DE69011935T2 (de) | 1995-03-30 |
| US5237317A (en) | 1993-08-17 |
| JPH02288479A (ja) | 1990-11-28 |
| DE69011935D1 (de) | 1994-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01591A (ja) | 映像表示方法 | |
| KR0123919B1 (ko) | 엔코더의 플리커 감소장치 | |
| JPS63205778A (ja) | ビデオ信号デイジタル化回路 | |
| JP3011479B2 (ja) | 撮像装置 | |
| JP2004522364A (ja) | 映像監視システムの映像出力方法 | |
| JPH0748838B2 (ja) | テレビ画像表示装置 | |
| US5047849A (en) | Image display apparatus with image turbulence suppression | |
| US5103309A (en) | Display apparatus | |
| JPH0817467B2 (ja) | テレビ画像表示装置 | |
| JP3473093B2 (ja) | 表示システム | |
| JP2923906B2 (ja) | 液晶表示装置の駆動回路 | |
| EP0224228A2 (en) | A method and apparatus for processing raster scan display signals | |
| JP2602189B2 (ja) | 画像表示方法 | |
| JP2000148059A (ja) | ライン数変換処理回路およびこれを搭載した表示装置 | |
| JP2689369B2 (ja) | 走査線数の拡大方法 | |
| JP2002314949A (ja) | 信号変換装置 | |
| JP4390027B2 (ja) | 画像信号の処理方法および処理装置 | |
| JP2001057654A (ja) | 高感度撮像装置 | |
| KR100269227B1 (ko) | 비월주사형식영상에서비비월주사형식영상으로의변환장치및방법 | |
| JPH077655A (ja) | 高精細撮像装置 | |
| JPH01114272A (ja) | フレームメモリアクセス方法 | |
| JPH09190164A (ja) | 表示装置 | |
| JPH07203297A (ja) | ビデオ動画拡大補間装置 | |
| JPH06195038A (ja) | 液晶表示制御方法及びその装置 | |
| JPH1198469A (ja) | 画像処理装置 |