JPH0746785B2 - Ｐｃｍ符号復号器 - Google Patents
Ｐｃｍ符号復号器Info
- Publication number
- JPH0746785B2 JPH0746785B2 JP59131048A JP13104884A JPH0746785B2 JP H0746785 B2 JPH0746785 B2 JP H0746785B2 JP 59131048 A JP59131048 A JP 59131048A JP 13104884 A JP13104884 A JP 13104884A JP H0746785 B2 JPH0746785 B2 JP H0746785B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- analog
- digital
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/54—Circuits using the same frequency for two directions of communication
- H04B1/58—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
- H04B1/586—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa using an electronic circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B14/00—Transmission systems not characterised by the medium used for transmission
- H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
- H04B14/04—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse code modulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明はPCM符号復号器、更に詳しくは、受信線からの
入力PCM信号を復号してアナログ信号にして、双方向伝
送路である２線式線路に供給すると共に、上記２線式線
路からのアナログ信号をPCM信号に符号化して送信線に
供給する２線４線変換機能を有するPCM符号復号器（PCM
コーデック）に関するものである。
入力PCM信号を復号してアナログ信号にして、双方向伝
送路である２線式線路に供給すると共に、上記２線式線
路からのアナログ信号をPCM信号に符号化して送信線に
供給する２線４線変換機能を有するPCM符号復号器（PCM
コーデック）に関するものである。
交換機の加入者回路には、電源供給，過電圧保護，呼出
信号送出，監視,PCM符号復号,2線４線変換，試験等の機
能を持つように構成される。
信号送出，監視,PCM符号復号,2線４線変換，試験等の機
能を持つように構成される。
これらの機能を持つ構成の中で、２線４線変換を行なう
回路は、従来はPCM符号復号器とは別個に構成されてい
たが、最近では半導体集積技術及び信号処理回路技術の
進歩に伴なって、PCM符号復号回路と一体的に構成する
ことが検討されている（Electronics/May5,1982,P.113
〜118）。電子回路で、２線４線変換機能を実現するた
めに受信線からの入力信号を加入者線路等の双方向伝送
の２線式線路のみに送り、受信機からの信号が、送信線
に回り込んで出力されないようにしなければならない。
そのため、従来提案されているPCM符号復号器では上記
回り込み信号を打消すための回路、すなわち平衡回路は
ディジタル回路で構成され、かつPCM符号復号器と一体
的に構成されている。更に詳しく言えば、２線式線路か
らの伝送すべき音声アナログ信号は高域雑音除去用プレ
フィルタおよびA/D変換器を経てディジタル信号に変換
され、ディジタルフィルタにより帯域制限されたのちPC
M信号として送信線に送出される。又受信線から受信さ
れたPCM信号はディジタルフィルタにより帯域制限さ
れ、D/A変換器、ポストフィルタを介して音声アナログ
信号として２線式線路に供給される。そして、平衡回路
は、上記回り込み信号のパスの伝送特性を近似した特性
を持つフィルタを、上記A/D変換器とD/A変換器との間に
設け、そのフィルタの出力を上記A/D変換器の出力から
差引くように構成される。
回路は、従来はPCM符号復号器とは別個に構成されてい
たが、最近では半導体集積技術及び信号処理回路技術の
進歩に伴なって、PCM符号復号回路と一体的に構成する
ことが検討されている（Electronics/May5,1982,P.113
〜118）。電子回路で、２線４線変換機能を実現するた
めに受信線からの入力信号を加入者線路等の双方向伝送
の２線式線路のみに送り、受信機からの信号が、送信線
に回り込んで出力されないようにしなければならない。
そのため、従来提案されているPCM符号復号器では上記
回り込み信号を打消すための回路、すなわち平衡回路は
ディジタル回路で構成され、かつPCM符号復号器と一体
的に構成されている。更に詳しく言えば、２線式線路か
らの伝送すべき音声アナログ信号は高域雑音除去用プレ
フィルタおよびA/D変換器を経てディジタル信号に変換
され、ディジタルフィルタにより帯域制限されたのちPC
M信号として送信線に送出される。又受信線から受信さ
れたPCM信号はディジタルフィルタにより帯域制限さ
れ、D/A変換器、ポストフィルタを介して音声アナログ
信号として２線式線路に供給される。そして、平衡回路
は、上記回り込み信号のパスの伝送特性を近似した特性
を持つフィルタを、上記A/D変換器とD/A変換器との間に
設け、そのフィルタの出力を上記A/D変換器の出力から
差引くように構成される。
上述のようなPCM符号復号器では、上記回り込み信号の
パスの中には一般に増幅回路が設けられるため、受信信
号より漏れ込み信号の方が大きくなる場合があり、A/D
変換器の符号化レベルを越えるような場合が発生した
り、あるいは、最大符号化レベル以下であっても、本来
伝送されるべき２線式線路からの信号に回り込み信号が
重畳されるため、送信信号のダイナミックレンジが不足
し、S/N比を劣化させるという問題がある。
パスの中には一般に増幅回路が設けられるため、受信信
号より漏れ込み信号の方が大きくなる場合があり、A/D
変換器の符号化レベルを越えるような場合が発生した
り、あるいは、最大符号化レベル以下であっても、本来
伝送されるべき２線式線路からの信号に回り込み信号が
重畳されるため、送信信号のダイナミックレンジが不足
し、S/N比を劣化させるという問題がある。
さらに、符号復号器をLSIで実現しようとすると、回り
込み信号と送信信号との合成振幅が電源電圧を越え、LS
Iを破壊する可能性がある。
込み信号と送信信号との合成振幅が電源電圧を越え、LS
Iを破壊する可能性がある。
又、上記の全ディジタル回路で平衡回路を実現しようと
する第１の従来方法に対して、平衡回路をアナログ回路
のみで構成し、A/D変換器の入力とD/A変換器の出力との
間に形成する第２の方法も考えられるが、平衡回路は種
々の負荷、すなわち２線式線路側のインピーダンスに適
応する必要があるため、異なった伝達関数を持つ複数種
のアナログ回路を備え、最適の平衡回路を選択制御する
回路が必要となる。ディジタル回路では乗算器の係数を
変化させることにより、回路装置を増すことなく、容易
に複数の平衡回路を実現することができるが、アナログ
回路では伝達回数の異なる複数の平衡回路を実現しよう
とすれば、異なる抵抗，キャパシタ，演算増幅器等を切
替えて使用する必要があり、回路装置規模が大きくな
り、LSIで実現しようとする場合に経済的な占有面積が
保てないという問題がある。
する第１の従来方法に対して、平衡回路をアナログ回路
のみで構成し、A/D変換器の入力とD/A変換器の出力との
間に形成する第２の方法も考えられるが、平衡回路は種
々の負荷、すなわち２線式線路側のインピーダンスに適
応する必要があるため、異なった伝達関数を持つ複数種
のアナログ回路を備え、最適の平衡回路を選択制御する
回路が必要となる。ディジタル回路では乗算器の係数を
変化させることにより、回路装置を増すことなく、容易
に複数の平衡回路を実現することができるが、アナログ
回路では伝達回数の異なる複数の平衡回路を実現しよう
とすれば、異なる抵抗，キャパシタ，演算増幅器等を切
替えて使用する必要があり、回路装置規模が大きくな
り、LSIで実現しようとする場合に経済的な占有面積が
保てないという問題がある。
一方、上記した以外に、第３の方法としてアナログ平衡
回路とディジタル平衡回路を組合せて両方使用すること
も提案されている（例えば、ザ・ベル・システム・テク
ニカル・ジャーナル（The Bell System Technical Jour
nal）,Vol.60,No.7,P.1585〜1619,9月1981）。
回路とディジタル平衡回路を組合せて両方使用すること
も提案されている（例えば、ザ・ベル・システム・テク
ニカル・ジャーナル（The Bell System Technical Jour
nal）,Vol.60,No.7,P.1585〜1619,9月1981）。
しかしながら上記提案のアナログ平衡回路には、複数の
２線式加入者線インピーダンス以外に２線４線インタフ
ェース部（例えばトランス等）のインピーダンスに対応
させることができるよう、特に１つの極をもち零点を有
しない固定された周波数特性を持った伝達関数を用いる
ことが明記されており、したがって、この様なアナログ
平衡回路を実現するには比較的大きい素子値のキャパシ
タ又はインダクタを必要とするため、前記同様にLSIで
の実現は事実上、経済的に不可能である。又、上記アナ
ログフィルタ平衡回路は素子値の絶対値が変動すると、
まわり込み信号の周波数利得特性，位相特性がそのまま
変動するので、後段のディジタル平衡回路で高性能に回
り込み信号を抑圧することが極めて困難になる。
２線式加入者線インピーダンス以外に２線４線インタフ
ェース部（例えばトランス等）のインピーダンスに対応
させることができるよう、特に１つの極をもち零点を有
しない固定された周波数特性を持った伝達関数を用いる
ことが明記されており、したがって、この様なアナログ
平衡回路を実現するには比較的大きい素子値のキャパシ
タ又はインダクタを必要とするため、前記同様にLSIで
の実現は事実上、経済的に不可能である。又、上記アナ
ログフィルタ平衡回路は素子値の絶対値が変動すると、
まわり込み信号の周波数利得特性，位相特性がそのまま
変動するので、後段のディジタル平衡回路で高性能に回
り込み信号を抑圧することが極めて困難になる。
したがって、本発明の目的は、回り込み信号のレベルを
抑え、かつLSI化が容易なように回路構成が簡単な平衡
回路を有するPCM符号復号器を実現することである。
抑え、かつLSI化が容易なように回路構成が簡単な平衡
回路を有するPCM符号復号器を実現することである。
本発明は上記目的を達成するため、２線４線変換機能を
有するPCM符号復号器（PCMコーデック）において、上記
平衡回路を２つの部分に分け、その第１の部分は、D/A
変換器の入力側とA/D変換器の出力側との間に設けられ
たディジタル回路で構成され、その第２の部分は上記D/
A変換器の出力側と上記A/D変換器の入力側との間に設け
られた周波数特性を有しない、すなわち、周波数によっ
て値が変わらないアナログ回路で構成されたことを特徴
とする。
有するPCM符号復号器（PCMコーデック）において、上記
平衡回路を２つの部分に分け、その第１の部分は、D/A
変換器の入力側とA/D変換器の出力側との間に設けられ
たディジタル回路で構成され、その第２の部分は上記D/
A変換器の出力側と上記A/D変換器の入力側との間に設け
られた周波数特性を有しない、すなわち、周波数によっ
て値が変わらないアナログ回路で構成されたことを特徴
とする。
本発明によれば、上記アナログ回路で構成された部分で
回り込み信号のレベルを安定性よく低くすることによっ
てA/D変換器のS/N特性の劣化を少なくし、かつ又ディジ
タル回路で構成された部分では、２線式伝送路側のイン
ピーダンスに応じて、ディジタルフィルタの伝達関数を
変化させることによって、高精度で回り込み信号を打ち
消すことができる。
回り込み信号のレベルを安定性よく低くすることによっ
てA/D変換器のS/N特性の劣化を少なくし、かつ又ディジ
タル回路で構成された部分では、２線式伝送路側のイン
ピーダンスに応じて、ディジタルフィルタの伝達関数を
変化させることによって、高精度で回り込み信号を打ち
消すことができる。
以下、本発明を実施例によって詳細に説明する。第１図
は本発明によるPCM符号復号器（コーデック）の一実施
例の構成を示す図である。同図において、実線○で囲む
部分が平衡回路を有する符号復号部分であり、他の部分
は、この符号復号器のアナログ入出力端1,10から電話機
までの等価回路であり、本発明の説明のために併せて図
示したものである。４線式線路の受信線路（図示せず）
からのPCM信号は端子６を介してディジタルフィルタ７
により帯域制限され、一部はD/A変換器８によりアナロ
グ信号に変換され、ポストフィルタ９により平滑化され
て、端子10より復号された音声アナログ信号として出力
される。又送信すべき音声アナログ信号は端子１、加算
器（演算器）14、高域雑音除去用プリフィルタ２を介し
てA/D変換器３に加えられディジタル信号に変換され、
更に加算器12を経てディジタルフィルタ４により帯域制
限されたのちPCM信号として端子５より４線式線路の送
信線路（図示せず）に送出される。
は本発明によるPCM符号復号器（コーデック）の一実施
例の構成を示す図である。同図において、実線○で囲む
部分が平衡回路を有する符号復号部分であり、他の部分
は、この符号復号器のアナログ入出力端1,10から電話機
までの等価回路であり、本発明の説明のために併せて図
示したものである。４線式線路の受信線路（図示せず）
からのPCM信号は端子６を介してディジタルフィルタ７
により帯域制限され、一部はD/A変換器８によりアナロ
グ信号に変換され、ポストフィルタ９により平滑化され
て、端子10より復号された音声アナログ信号として出力
される。又送信すべき音声アナログ信号は端子１、加算
器（演算器）14、高域雑音除去用プリフィルタ２を介し
てA/D変換器３に加えられディジタル信号に変換され、
更に加算器12を経てディジタルフィルタ４により帯域制
限されたのちPCM信号として端子５より４線式線路の送
信線路（図示せず）に送出される。
ディジタルフィルタ11と、アナログ利得増幅回路13はそ
れぞれ加算器（演算器）12および加算器14と共に、後で
詳しく説明するように平衡回路を構成する。この平衡回
路11および13は、端子10からのアナログ信号が増幅器1
6、終端回路17、増幅器15を介して回り込む信号を除く
ための回路であり本発明の要部を構成する。
れぞれ加算器（演算器）12および加算器14と共に、後で
詳しく説明するように平衡回路を構成する。この平衡回
路11および13は、端子10からのアナログ信号が増幅器1
6、終端回路17、増幅器15を介して回り込む信号を除く
ための回路であり本発明の要部を構成する。
端子10の受信側音声アナログ信号は、外部の増幅器16
（増幅率ｂ）を通った後、終端回路（インピーダンス
ZT）17で分圧されて２線側電話線路（インピーダンス
ZL）18に供力される。一方、送信側音声アナログ信号は
信号源19から線路18を通し、終端回路17で分割され、外
部増幅器15（増幅率ａ）を通して、符号復号器の入力端
子１に供給される。このとき、受信側アナログ信号の一
部が送信側へ廻り込むから、信号源19、及び端子10の信
号電圧をそれぞれVs，Vrとすると、端子１における電圧
V1は次式で表わされる値となる。
（増幅率ｂ）を通った後、終端回路（インピーダンス
ZT）17で分圧されて２線側電話線路（インピーダンス
ZL）18に供力される。一方、送信側音声アナログ信号は
信号源19から線路18を通し、終端回路17で分割され、外
部増幅器15（増幅率ａ）を通して、符号復号器の入力端
子１に供給される。このとき、受信側アナログ信号の一
部が送信側へ廻り込むから、信号源19、及び端子10の信
号電圧をそれぞれVs，Vrとすると、端子１における電圧
V1は次式で表わされる値となる。
上式において、廻り込み信号成分は第２項である。ここ
で一例として、北米における２線側電話線路に対応する
４つの代表的なインピーダンスである。
で一例として、北米における２線側電話線路に対応する
４つの代表的なインピーダンスである。
ZL1＝900 （Ω） ……（３） について具体的に検討する。ただし、上式におけるｓは
複素角周波数を示す記号である。終端インピーダンスZT
をZL0と等しく選び、かつ、第１の平衡回路13の伝達関
数HBN0をHBN0＝ｋ（実数）とする。この場合、ZL＝ZLi
（ｉ＝0,1,2,3）に対する端子１における各廻り込み信
号の伝達関数は となり、加算器14の出力における廻り込み信号の伝達関
数H1iは となる。したがって、 とおくことができれば、H1i＝０とすることができ、加
算器14出力以降の廻り込み信号を完全に打消すことがで
きる。このうち、abの値は交換機システムのレベル条に
よって一義的に定まるが、ZL1については前記した
（２）〜（５）のように種々の周波数特性を有するため
に完全に打消しはできない。しかしながら、一例とし
て、ab＝２のときにｋ＝１とすると、少なくともZLi＝Z
L0については完全に打消すことができ、かつ、他のイン
ピーダンスについても廻り込み信号レベルを有効に減衰
させることができる。第２図は上記条件のもとで求めた
H0iに対する５−１−ｉとH1iに対する５−２−ｉ（ただ
し、ｉ＝1,2,3）との比較結果を示したものである。全
てのZLi（ｉ＝1,2,3）に対しても、3.4kHzの最悪点で少
なくとも6dB以上の廻り込み信号抑圧効果があり、その
分、送信信号のダイナミックレンジを拡げることができ
るのでS/N特性を良くすることができる。
複素角周波数を示す記号である。終端インピーダンスZT
をZL0と等しく選び、かつ、第１の平衡回路13の伝達関
数HBN0をHBN0＝ｋ（実数）とする。この場合、ZL＝ZLi
（ｉ＝0,1,2,3）に対する端子１における各廻り込み信
号の伝達関数は となり、加算器14の出力における廻り込み信号の伝達関
数H1iは となる。したがって、 とおくことができれば、H1i＝０とすることができ、加
算器14出力以降の廻り込み信号を完全に打消すことがで
きる。このうち、abの値は交換機システムのレベル条に
よって一義的に定まるが、ZL1については前記した
（２）〜（５）のように種々の周波数特性を有するため
に完全に打消しはできない。しかしながら、一例とし
て、ab＝２のときにｋ＝１とすると、少なくともZLi＝Z
L0については完全に打消すことができ、かつ、他のイン
ピーダンスについても廻り込み信号レベルを有効に減衰
させることができる。第２図は上記条件のもとで求めた
H0iに対する５−１−ｉとH1iに対する５−２−ｉ（ただ
し、ｉ＝1,2,3）との比較結果を示したものである。全
てのZLi（ｉ＝1,2,3）に対しても、3.4kHzの最悪点で少
なくとも6dB以上の廻り込み信号抑圧効果があり、その
分、送信信号のダイナミックレンジを拡げることができ
るのでS/N特性を良くすることができる。
第３図はab＞０の場合の第１図の平衡回路13および加算
器14の一実施例を示す回路である。端子４−８は入力端
子１に接続され、端子４−９はポストフィルタの出力側
に接続され、端子４−14はプレフィルタの入力側に接続
される。キャパシタ４−６（容量値C4）、キャパシタ４
−７（容量値C5）および演算増幅器４−２は周知の増幅
器 を構成する。同様にキャパシタ４−３（容量値C1）、キ
ャパシタ４−４（容量値C2）、キャパシタ４−５（容量
値C3）および演算増幅器４−１は、端子４−８の入力電
圧と、増幅器４−２の出力電圧との加算回路を構成し、
さらにキャパシタ４−11（容量値C6）、キャパシタ４−
12（容量値C7）および演算増幅器４−13は増幅器４−１
の出力電圧の反転増幅器４−０ を構成する。すなわち端子４−８および４−９の入力電
圧をそれぞれv8，v9とすると、反転増幅器４−０の出力
v14は となり、ここでC1＝C2＝C3、かつC6＝C7とすると、 となる。したがって、 であるから、 とおけば、式（９）は式（７）と一致することになり、
第３図の回路が第１図の所望の平衡回路13および加算器
14を実現したものであることが明らかである。さらに、
この第３図の回路でC4とC5の比を変えることによって、
種々の外部回路の利得abの値に適応させることができ
る。
器14の一実施例を示す回路である。端子４−８は入力端
子１に接続され、端子４−９はポストフィルタの出力側
に接続され、端子４−14はプレフィルタの入力側に接続
される。キャパシタ４−６（容量値C4）、キャパシタ４
−７（容量値C5）および演算増幅器４−２は周知の増幅
器 を構成する。同様にキャパシタ４−３（容量値C1）、キ
ャパシタ４−４（容量値C2）、キャパシタ４−５（容量
値C3）および演算増幅器４−１は、端子４−８の入力電
圧と、増幅器４−２の出力電圧との加算回路を構成し、
さらにキャパシタ４−11（容量値C6）、キャパシタ４−
12（容量値C7）および演算増幅器４−13は増幅器４−１
の出力電圧の反転増幅器４−０ を構成する。すなわち端子４−８および４−９の入力電
圧をそれぞれv8，v9とすると、反転増幅器４−０の出力
v14は となり、ここでC1＝C2＝C3、かつC6＝C7とすると、 となる。したがって、 であるから、 とおけば、式（９）は式（７）と一致することになり、
第３図の回路が第１図の所望の平衡回路13および加算器
14を実現したものであることが明らかである。さらに、
この第３図の回路でC4とC5の比を変えることによって、
種々の外部回路の利得abの値に適応させることができ
る。
すなわち、ab＝２のときにはC4＝C5とすることによって
ｋ＝１が実現でき、又、例えばab＝1.5やab＝３のとき
には、それぞれ とすることによって、式（２）〜（５）のインピーダン
スに対して、第２図に示したものと全く等しい効果を得
ることができる。
ｋ＝１が実現でき、又、例えばab＝1.5やab＝３のとき
には、それぞれ とすることによって、式（２）〜（５）のインピーダン
スに対して、第２図に示したものと全く等しい効果を得
ることができる。
次に、第４図はab＜０の場合の第１図の平衡回路13およ
び加算器14の一実施例を示したものである。この場合、
端子４−８の廻り込み信号が位相反転しているので、端
子４−９から入力させる打消しのための信号を位相反転
する必要がなく、したがって、キャパシタ４−６と４−
７および増幅器４−２を省略して、キャパシタ４−４か
ら直接ポストフィルタの出力信号を入力することができ
る。この実施例の動作は前記第１の実施例から容易に推
察できるので説明は省略する。
び加算器14の一実施例を示したものである。この場合、
端子４−８の廻り込み信号が位相反転しているので、端
子４−９から入力させる打消しのための信号を位相反転
する必要がなく、したがって、キャパシタ４−６と４−
７および増幅器４−２を省略して、キャパシタ４−４か
ら直接ポストフィルタの出力信号を入力することができ
る。この実施例の動作は前記第１の実施例から容易に推
察できるので説明は省略する。
なお、第３図および第４図において、増幅器４−１の出
力電圧４−10をプレフィルタへの入力信号とすることに
より、破線で示した反転増幅器４−０を省略することが
できる。この結果、端子４−８からの入力信号に対する
加算器出力信号の位相が反転することになるが、このた
めの影響は必要ならばプレフィルタ、A/D変換器、ディ
ジタルフィルタ等の任意の場所で信号の位相反転を行な
えばよく、かつ、その位相反転は既に広く一般的に知ら
れている方法で可能である。
力電圧４−10をプレフィルタへの入力信号とすることに
より、破線で示した反転増幅器４−０を省略することが
できる。この結果、端子４−８からの入力信号に対する
加算器出力信号の位相が反転することになるが、このた
めの影響は必要ならばプレフィルタ、A/D変換器、ディ
ジタルフィルタ等の任意の場所で信号の位相反転を行な
えばよく、かつ、その位相反転は既に広く一般的に知ら
れている方法で可能である。
さらに又、第３図および第４図において、キャパシタ
C4，C5、又はC2のいずれかを複数個のキャパシタに分割
し、かつそれぞれのキャパシタにスイッチを設ける構成
（特に図示しない）にすれば、外部回路の利得（ab）又
は２線式線路のインピーダンスZLiに対応して固定又は
自動選択的に容量比（すなわちｋの値）を切替えること
ができる。
C4，C5、又はC2のいずれかを複数個のキャパシタに分割
し、かつそれぞれのキャパシタにスイッチを設ける構成
（特に図示しない）にすれば、外部回路の利得（ab）又
は２線式線路のインピーダンスZLiに対応して固定又は
自動選択的に容量比（すなわちｋの値）を切替えること
ができる。
次に許容電圧について検討する。
第３および４図の場合、演算増幅器４−１の反転入力端
子の電位は非反転入力端子（アース）の電位に固定され
るため、入力端子４−８（第１図の１）に入力される信
号の許容電圧はキャパシタ４−３の耐圧によって決定さ
れ、符号復号器をLSIで実現する場合、電源電圧や、他
の回路素子（例えば演算増幅器４−１）の耐圧には影響
されない。なお、第３および４図の回路において、キャ
パシタを抵抗素子に置き換えても良い。
子の電位は非反転入力端子（アース）の電位に固定され
るため、入力端子４−８（第１図の１）に入力される信
号の許容電圧はキャパシタ４−３の耐圧によって決定さ
れ、符号復号器をLSIで実現する場合、電源電圧や、他
の回路素子（例えば演算増幅器４−１）の耐圧には影響
されない。なお、第３および４図の回路において、キャ
パシタを抵抗素子に置き換えても良い。
ところで、第３および第４図のアナログ回路ではキャパ
シタ又は抵抗の相対精度のみを用いて構成しているの
で、LSI内に比較的小面積で所望のｋの値を十分に正確
に実現することができる。しかしながら正確なｋの実現
自体のみが本発明の目的でない。すなわち、上記のｋの
値はZLi（ｉ＝0,1,2,3）のうちの１つに対する値であっ
て、他の３種のZLiに対する廻り込み信号抑圧は第２図
から明らかなようにまだ不十分であるからである。しか
しながら、本発明回路を用いて不十分ながら安定に廻り
込み信号を減衰させることができるから残る回り込み信
号はディジタルフィルタ11と加算器12の平衡回路によっ
て高性能に消去できる。すなわち、ディジタルフィルタ
11で、上記（７）式の伝達関数を作り、加算器12で減算
すれば回り込みの残り成分は消去される。ディジタルフ
ィルタの構成に従来よく知られているので、その詳細な
説明は省略する。ディジタルフィルタは（７）式を２
次、または３次程度の伝達関数で近似でき、２線側線路
の線路インピーダンスZLが変化しても、それに応じてフ
ィルタ内の係数を変えることによって適応でき、回り込
み成分を高精度で打消すことができる。
シタ又は抵抗の相対精度のみを用いて構成しているの
で、LSI内に比較的小面積で所望のｋの値を十分に正確
に実現することができる。しかしながら正確なｋの実現
自体のみが本発明の目的でない。すなわち、上記のｋの
値はZLi（ｉ＝0,1,2,3）のうちの１つに対する値であっ
て、他の３種のZLiに対する廻り込み信号抑圧は第２図
から明らかなようにまだ不十分であるからである。しか
しながら、本発明回路を用いて不十分ながら安定に廻り
込み信号を減衰させることができるから残る回り込み信
号はディジタルフィルタ11と加算器12の平衡回路によっ
て高性能に消去できる。すなわち、ディジタルフィルタ
11で、上記（７）式の伝達関数を作り、加算器12で減算
すれば回り込みの残り成分は消去される。ディジタルフ
ィルタの構成に従来よく知られているので、その詳細な
説明は省略する。ディジタルフィルタは（７）式を２
次、または３次程度の伝達関数で近似でき、２線側線路
の線路インピーダンスZLが変化しても、それに応じてフ
ィルタ内の係数を変えることによって適応でき、回り込
み成分を高精度で打消すことができる。
本発明によれば、A/D変換器の前に安定なアナログ平衡
回路があるため回り込み信号成分をあらかじめ安定に抑
圧することができるので、A/D変換器の符号化レベルを
越える信号が発生するのを押え、さらに、本来A/D変換
されるべき送信信号に回り込み信号が重畳し送信信号の
ダイナミックレンジ不足でS/N劣化を引き起こすという
問題を未然に防ぐ効果がある。さらに、前記アナログ平
衡回路の特性が安定であることから、A/D変換器の後の
ディジタル平衡回路が回線に応じた最適な係数値を設定
することができ、回り込み信号成分を高精度で打ち消す
ことができる。また、周波数特性を有しないアナログ平
衡回路は第３図および第４図に示すように少数個のキャ
パシタまたは抵抗と演算増幅器だけで回路を作ることが
でき、アナログ回路部分を小さくする効果がある。
回路があるため回り込み信号成分をあらかじめ安定に抑
圧することができるので、A/D変換器の符号化レベルを
越える信号が発生するのを押え、さらに、本来A/D変換
されるべき送信信号に回り込み信号が重畳し送信信号の
ダイナミックレンジ不足でS/N劣化を引き起こすという
問題を未然に防ぐ効果がある。さらに、前記アナログ平
衡回路の特性が安定であることから、A/D変換器の後の
ディジタル平衡回路が回線に応じた最適な係数値を設定
することができ、回り込み信号成分を高精度で打ち消す
ことができる。また、周波数特性を有しないアナログ平
衡回路は第３図および第４図に示すように少数個のキャ
パシタまたは抵抗と演算増幅器だけで回路を作ることが
でき、アナログ回路部分を小さくする効果がある。
第１図は本発明による平衡回路を有するPCM符号復号器
を用いた２線４線変換部の一実施例の構成図、第３およ
び４図は第１図の13,14のアナログ平衡回路の回路図、
第２図は回り込み信号の伝達関数の周波数特性を示す図
である。 ０…PCM符号復号器、１…送信側音声アナログ信号入力
端子、２…プレフィルタ、３…A/D変換器、４…ディジ
タルフィルタ、５…送信側PCM出力端子、６…受信側PCM
入力端子、７…ディジタルフィルタ、８…D/A変換器、
９…ポストフィルタ、10…受信側音声アナログ信号出力
端子、11…ディジタルフィルタ、12…ディジタル加算
器、13…アナログ平衡回路、14…アナログ減算器、15…
増幅器（増幅率はａ倍）、16…増幅器（増幅率はｂ
倍）、17…終端回路、18…電話線線路インピーダンス
（インピーダンスはZT）、19…送受話器の送信用音声信
号電圧源。
を用いた２線４線変換部の一実施例の構成図、第３およ
び４図は第１図の13,14のアナログ平衡回路の回路図、
第２図は回り込み信号の伝達関数の周波数特性を示す図
である。 ０…PCM符号復号器、１…送信側音声アナログ信号入力
端子、２…プレフィルタ、３…A/D変換器、４…ディジ
タルフィルタ、５…送信側PCM出力端子、６…受信側PCM
入力端子、７…ディジタルフィルタ、８…D/A変換器、
９…ポストフィルタ、10…受信側音声アナログ信号出力
端子、11…ディジタルフィルタ、12…ディジタル加算
器、13…アナログ平衡回路、14…アナログ減算器、15…
増幅器（増幅率はａ倍）、16…増幅器（増幅率はｂ
倍）、17…終端回路、18…電話線線路インピーダンス
（インピーダンスはZT）、19…送受話器の送信用音声信
号電圧源。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小久保 優 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭59−225626（ＪＰ，Ａ)
Claims (2)
- 【請求項１】受信PCM信号を復号化してアナログ受信信
号に変換するための第１変換回路と、 送信すべきアナログ信号を符号化して送信PCM信号に変
換するための第２変換回路と、 外部回路を経由して上記第２の変換回路に廻り込む上記
アナログ受信信号成分を打ち消すために上記第１、第２
の変換回路間に設けられた平衡回路とからなるPCM符号
復号器において、 上記平衡回路が、 上記第２変換回路に流れるアナログ信号から、上記第１
変換回路に流れるアナログ信号に応じて変化するアナロ
グ信号を差引くためのアナログ平衡回路と、 上記第２変換回路に流れるディジタル信号から、上記第
１変換回路に流れるディジタル信号に応じて変化するデ
ィジタル信号を差引くためのディジタル平衡回路とから
なり、 上記アナログ平衡回路が、周波数特性をもたない回路構
造を有し、上記第１、第２の変換回路および上記ディジ
タル平衡回路と同一のLSI基板上に形成されている ことを特徴とするPCM符号復号器。 - 【請求項２】第１項記載のPCM符号復号器において、 前記第１変換回路が、受信したディジタル信号の帯域を
制限するための第１のディジタルフィルタと、該フィル
タの出力をアナログ信号に変換するためのD/A変換器
と、該変換器に接続されたポストフィルタとを有し、 前記第２変換回路が、送信アナログ信号をフィルタリン
グするためのプレフィルタと、該フィルタの出力をディ
ジタル信号に変換するためのA/D変換器と、該変換器に
接続された第２のディジタルフィルタとを有し、 前記アナログ平衡回路が、上記ポストフィルタの出力を
入力とする利得増幅回路と、上記プレフィルタの入力か
ら上記利得増幅回路の出力を差引くための演算手段とか
らなり、 前記ディジタル平衡回路が、上記第１のディジタルフィ
ルタの出力を入力とする第３のディジタルフィルタと、
上記第２のディジタルフィルタの入力から第３のディジ
タルフィルタの出力を差引くための演算手段とからなる ことを特徴とするPCM符号復号器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59131048A JPH0746785B2 (ja) | 1984-06-27 | 1984-06-27 | Ｐｃｍ符号復号器 |
| DE8585106606T DE3586696T2 (de) | 1984-05-30 | 1985-05-29 | Pcm-coder/decoder mit zweidraht/vierdrahtumwandlung. |
| EP85106606A EP0163298B1 (en) | 1984-05-30 | 1985-05-29 | Pcm coder/decoder with two-wire/four-wire conversion |
| US07/739,295 US4796296A (en) | 1984-05-30 | 1985-05-30 | PCM coder and decoder having function of two-wire/four-wire conversion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59131048A JPH0746785B2 (ja) | 1984-06-27 | 1984-06-27 | Ｐｃｍ符号復号器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6112130A JPS6112130A (ja) | 1986-01-20 |
| JPH0746785B2 true JPH0746785B2 (ja) | 1995-05-17 |
Family
ID=15048793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59131048A Expired - Lifetime JPH0746785B2 (ja) | 1984-05-30 | 1984-06-27 | Ｐｃｍ符号復号器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746785B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH069697B2 (ja) * | 1987-01-23 | 1994-02-09 | 住友金属工業株式会社 | 圧延機のロ−ル用軸受装置 |
| JPS63184218U (ja) * | 1987-05-20 | 1988-11-28 | ||
| US4910987A (en) * | 1989-02-27 | 1990-03-27 | Morgan Construction Company | Roll neck face seal for cantilevered rolling mill |
| JP2000104747A (ja) | 1998-07-29 | 2000-04-11 | Nsk Ltd | 密封転がり軸受 |
| US6428212B1 (en) | 1999-07-16 | 2002-08-06 | Nsk Ltd. | Lubricating structure of bearing |
| JP2001032846A (ja) | 1999-07-16 | 2001-02-06 | Nsk Ltd | 密封転がり軸受 |
-
1984
- 1984-06-27 JP JP59131048A patent/JPH0746785B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6112130A (ja) | 1986-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5602912A (en) | Telephone hybrid circuit | |
| US4796296A (en) | PCM coder and decoder having function of two-wire/four-wire conversion | |
| JP2520770B2 (ja) | ハイブリッド回路 | |
| JP2645022B2 (ja) | 加入者回路 | |
| US6751202B1 (en) | Filtered transmit cancellation in a full-duplex modem data access arrangement (DAA) | |
| JP2898165B2 (ja) | ハイブリッド回路 | |
| JPS59225626A (ja) | デ−タ伝送装置用エコ−キヤンセラ装置 | |
| JPH0746785B2 (ja) | Ｐｃｍ符号復号器 | |
| JP3151233B2 (ja) | 二線‐四線変換器 | |
| US7212627B2 (en) | Line interface with analog echo cancellation | |
| JP3151232B2 (ja) | 二線‐四線変換器 | |
| US5796818A (en) | Dynamic optimization of handsfree microphone gain | |
| JPS5816782B2 (ja) | 電話器用送受信回路 | |
| US7020277B1 (en) | DSL line interface having low-pass filter characteristic with reduced external components | |
| JPS6126740B2 (ja) | ||
| GB2193063A (en) | Line circuits | |
| US6643271B1 (en) | Adjustable gain transmit cancellation in a full-duplex modem data access arrangement (DAA) | |
| JPS6230546B2 (ja) | ||
| KR100269599B1 (ko) | 에코 제거 장치 | |
| AU681169B2 (en) | Line termination circuit | |
| US6525681B2 (en) | DC compensation method and apparatus | |
| JP3494468B2 (ja) | ハイブリッド回路及びこれを用いた装置 | |
| KR890002374Y1 (ko) | 키시스템의 하이브리드 회로 | |
| JPH01180126A (ja) | エコーキャンセラ | |
| JPH0373695A (ja) | 加入者回路 |