JPH0746483A

JPH0746483A - 固体撮像装置

Info

Publication number: JPH0746483A
Application number: JP5205631A
Authority: JP
Inventors: Satoshi Kazama; 里志風間
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1993-07-29
Filing date: 1993-07-29
Publication date: 1995-02-14

Abstract

(57)【要約】【目的】クロックパルスの複雑な制御なしでシフトレ
ジスタの動作を停止させることができ、且つシフトレジ
スタの初期化動作を必要としない、受光面の任意領域の
読み出しを可能とした固体撮像装置を提供する。【構成】スイッチ部２とシフトレジスタ部３とからな
る走査回路部１と、読み出し部４と、受光部６とで固体
撮像装置が構成され、前記走査回路部１のシフトレジス
タ部３は３つのブロックに分割され、スイッチ部２は各
ブロックの初段入力部に走査開始パルスを選択的に供給
するための第１のスイッチと、ブロックの最終段出力部
と隣接ブロックの初段入力部とを接離する第２のスイッ
チとで構成され、第１のスイッチの開閉制御でシフトレ
ジスタのシフト動作の開始を、第２のスイッチの開閉制
御によりシフト動作停止を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、受光面の任意領域の
受光画素の出力を読み出すことの可能な固体撮像装置に
関する。

【０００２】

【従来の技術】従来、受光面の任意領域の受光画素の読
み出し可能な固体撮像装置としては、受光画素の出力を
時系列的に読み出すための走査手段であるシフトレジス
タを複数のブロックに分割し、各分割したブロックに対
応した領域を読み出す方法が知られている。例えば、特
開平４−２７７９８６号には、図29に示すような構成の
走査回路が開示されている。この走査回路のシフトレジ
スタ部は、２段のＣＭＯＳクロックドインバータからな
る単位回路200 を９段縦続接続したものと、１段のＣＭ
ＯＳクロックドインバータ201 とで構成され、クロック
パルスΦ₁，Φ₂及びその反転パルスである／Φ₁，／
Φ₂により駆動されるようになっている。そして上記シ
フトレジスタ部は３つのブロックに分割され、１ブロッ
クが３つの単位回路200 からなる構成となっており、各
単位回路にはそれぞれ出力端子Ｏ_1A，Ｏ_2A，・・・Ｏ_3Cが
設けられている。また走査開始パルスを選択的に各ブロ
ックのノードａ，ｂ，ｃに入力する手段として、制御パ
ルスΦ_STA，Φ_STB，Φ_STCで制御されるトライステー
トバッファ202 ，203 ，204 が用いられている。

【０００３】次に、図30に示すタイミングチャートを用
いて、図29に示した走査回路の動作を説明する。図30は
ブロックＢに対応する受光面のみを走査する場合の信号
波形を示すタイミングチャートである。この場合、制御
パルスΦ_STBをクロックパルスΦ₁の立ち上がりに同期
して“Ｈ”レベルとする。トライステートバッファ203
は、この制御パルスΦ_STBが“Ｈ”レベルの期間（ｔ＝
ｔ₁〜ｔ₄）、クロックパルス／Φ₁を出力する。出力
端子Ｏ_1Bの出力は、クロックパルスΦ₂が“Ｌ”レベル
となると、ノードｂの状態がクロックドインバータ205
に取り込まれるので、ｔ＝ｔ₂で“Ｈ”レベルとなる。
以下クロックパルスΦ₁，Φ₂に同期して出力端子
Ｏ_2B，Ｏ_3Bからパルスが順次出力される。出力端子Ｏ_3B
に出力がなされた後、シフトレジスタのシフト動作を停
止するために、ｔ＝ｔ₅でクロックパルスΦ₁，Φ₂と
も“Ｌ”レベルにし、シフトレジスタを構成する全ての
クロックドインバータを単なるインバータとして動作さ
せる。このようにクロックパルスを制御することによ
り、シフト動作を停止させることができる。

【０００４】更に、シフトレジスタを初期化するために
は、クロックパルスΦ₁，Φ₂ともに“Ｌ”レベルの状
態のまま、初段のクロックドインバータ201 の入力が
“Ｈ”レベルであることを利用し、全ての出力端子
Ｏ_1A，Ｏ_2A，・・・Ｏ_3Cの出力を“Ｌ”レベルにする。す
なわち、シフトレジスタのシフト動作停止直前には
“Ｈ”レベルであったＯ_3Bについても、初段ビットの
“Ｌ”レベルが伝達される。このようにシフトレジスタ
の全出力が“Ｌ”レベルに固定された時に、初期化が完
了し、次の走査が可能となる。

【０００５】図31は、図29に示した走査回路を用いた固
体撮像装置の構成例を示す概略構成図である。受光部30
0 は、受光画素301 が９個ライン状に配置され、３個の
受光画素を１ブロックとして構成している。受光画素の
出力読み出し部302 は、図29に示した構成の走査回路30
5 により駆動される、９個の信号読み出しスイッチ303
で構成され、信号読み出しスイッチ303 はゲートに
“Ｈ”レベルが印加された時のみ“ＯＮ”し、受光画素
301 の出力を端子304 に出力するようになっている。本
構成において、図30のタイミングチャートに示したよう
にブロックＢのみを走査した場合、図32に示すように、
１次元の受光面のうち、斜線で示した中央ブロックのみ
の領域を読み出すことになる。

【０００６】

【発明が解決しようとする課題】図29に示した構成の走
査回路においては、シフトレジスタのシフト動作を停止
する際に、クロックパルスの制御が複雑である。また、
シフトレジスタを初期化する際に、シフトレジスタの全
出力を“Ｌ”レベルにするのに時間がかかり、更に、本
来、不要な受光画素の出力を読み出してしまう恐れがあ
るという等の問題がある。上記問題点を詳細に説明する
と、図29で示した従来の走査回路では、所定のブロック
のみで走査を停止する際に、そのブロックのシフトレジ
スタのシフト動作が終了後、クロックパルスを“Ｌ”レ
ベルに固定するという複雑なクロックパルスの制御を必
要とし、これに伴い周辺回路の駆動方法も複雑となる。

【０００７】また、シフトレジスタの全出力を“Ｌ”レ
ベルにするという初期化動作は、初段ビットの“Ｌ”レ
ベルがシフトレジスタを時系列的に伝達していく動作で
ある。したがって、クロックドインバータ自体の遅延時
間が障害となり、この初期化動作に対して上記遅延時間
を割り当てる必要がある。この遅延時間は信号読み出し
をできない時間であり、一部の領域のみの読み出しにお
ける効果の一つである高フレームレートには不利とな
る。また、この遅延時間はシフトレジスタを構成するク
ロックドインバータの段数，トランジスタサイズ，電源
電圧などのパラメータにより変動し、タイミング設計上
非常に大きな問題となる。

【０００８】更に、初期化動作において、動作停止直前
に選択されていたビットの“Ｈ”レベルが、ある期間初
期化の進行方向に伝達してしまい、本来動作してはなら
ない信号読み出しスイッチを“ＯＮ”させ、不要な受光
画素の出力を読み出してしまうという現象を生じさせる
問題点がある。

【０００９】本発明は、上記問題点を解消するためにな
されたもので、受光画素の走査手段であるシフトレジス
タの動作停止、及び初期化動作に関する問題を発生せず
に、受光面の任意領域の受光画素の出力を読み出し可能
な固体撮像装置を提供することを目的とする。

【００１０】

【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、受光画素を１次元あるいは２次
元に配列した受光部と、受光部を走査するシフトレジス
タを用いた走査回路部と、信号読み出し部とを備えた固
体撮像装置において、前記走査回路部を構成するシフト
レジスタを複数のブロックに分割し、任意のブロックの
シフトレジスタの初段入力部に、走査開始パルスを選択
的に供給するための第１のスイッチ手段と、任意のブロ
ックのシフトレジスタの最終段出力部と、隣接するブロ
ックのシフトレジスタの初段入力部とを電気的に分離あ
るいは接続するための第２のスイッチ手段とを設けるも
のである。

【００１１】このように構成した固体撮像装置におい
て、第１のスイッチ手段及び第２のスイッチ手段を選択
的に駆動することにより、任意のブロックのシフトレジ
スタのシフト動作を開始させ、シフトレジスタを駆動す
るクロックパルスの複雑な制御なしで、任意のブロック
のシフトレジスタのシフト動作を停止させることがで
き、またシフトレジスタの初期化動作の必要がなく、こ
れに伴う問題を生じさせることなく、受光面の任意領域
の読み出しが可能となる。

【００１２】

【実施例】（第１実施例）次に実施例について説明す
る。図１は、本発明をラインセンサに適用した第１実施
例を示す概略構成図である。図１において、１は走査回
路部で、該走査回路部１はスイッチ部２とシフトレジス
タ部３とで構成されている。受光画素の出力読み出し部
４は、９個の信号読み出しスイッチングトランジスタ５
で構成され、ゲートに“Ｈ”レベルが印加された時のみ
“ＯＮ”し、受光画素７の出力を端子８に出力するよう
になっている。受光部６は、受光画素７が９個ライン状
に配置され、３個の受光画素を１ブロックとしている。

【００１３】図２は、走査回路部１の詳細な回路構成図
である。図２において、受光画素の出力を時系列的に読
み出すための走査手段であるシフトレジスタ部は、２段
のＣＭＯＳクロックドインバータからなる単位回路18を
９段縦続接続したもので構成され、クロックパルス
Φ₁，Φ₂及び、その反転パルス／Φ₁，／Φ₂により
駆動される。上記シフトレジスタ部は３つのブロック
Ａ，Ｂ，Ｃに分割され、１ブロックが３つの単位回路18
からなる構成となっている。各単位回路18にはそれぞれ
出力端子Ｏ_1A，Ｏ_2A，・・・Ｏ_3Cが設けられている。19-
1，19-2は１段のクロックドインバータであり、クロッ
クパルスΦ₂，／Φ₂により駆動されるようになってい
る。

【００１４】スイッチ部について説明すると、スイッチ
11-1，11-2，11-3は走査開始を指示するためのパルス
（以下スタートパルスと称する）を、分割された各ブロ
ックのシフトレジスタの初段入力部に選択的に供給する
ためスイッチ（以下スタート位置選択スイッチと称す
る）であり、スイッチ15-1，15-2は分割ブロックのシフ
トレジスタの最終段出力がなされた後、その分割ブロッ
クで走査を終了するか、あるいは、次ブロックのシフト
レジスタの初段入力部に最終段出力を入力するかを選択
するためのスイッチ（以下ストップ位置選択スイッチと
称する）である。スイッチ12-1，12-2，12-3、及びスイ
ッチ16-1，16-2により、走査を行わないブロックのシフ
トレジスタの初段入力を“Ｌ”レベルにすることによっ
て、そのブロックのシフトレジスタの全出力を“Ｌ”レ
ベルにする。またスイッチ12-2，12-3は、スタートパル
スΦ_STが入力されるブロックのシフトレジスタの初段入
力部と、隣接する前ブロックのシフトレジスタの最終段
出力部とを電気的に切り離す機能ももっている。またス
イッチ13-1，13-2，13-3、及びスイッチ14-1，14-2，14
-3により、３入力ＮＯＲ回路17からパルスΦ_EOSを出力
するようになっている。

【００１５】なお上記各スイッチは、ＣＭＯＳクロック
ドインバータ，ＣＭＯＳトランスファーゲート，トライ
ステートバッファ，ＰＭＯＳトランジスタ，ＮＭＯＳト
ランジスタ等、電気的にスイッチングの機能を有するも
のであれば、何れでも用いることができる。このこと
は、以下全ての実施例についても同様である。

【００１６】次に、図２に示した走査回路部の説明に入
る前に、２段のＣＭＯＳクロックドインバータからなる
単位回路18について説明する。図３は、トランジスタレ
ベルで示した単位回路の回路構成図である。１段目のク
ロックドインバータ18-Oは、２個のｐ−ＭＯＳＦＥＴ
１，２と２個のｎ−ＭＯＳＦＥＴ１，２とを直列接続
し、ｐ−ＭＯＳＦＥＴ１とｎ−ＭＯＳＦＥＴ２の各ゲー
トに共通に入力信号ＩＮを印加し、ｐ−ＭＯＳＦＥＴ２
のゲートにはクロックパルスΦ₁、ｎ−ＭＯＳＦＥＴ１
のゲートにはクロックパルス／Φ₁が印加されるように
構成されている。また２段目のクロックドインバータ18
-Eは、同様にｐ−ＭＯＳＦＥＴ３，４とｎ−ＭＯＳＦＥ
Ｔ３，４とからなり、ｐ−ＭＯＳＦＥＴ３とｎ−ＭＯＳ
ＦＥＴ４の各ゲートには１段目のクロックドインバータ
18-Oの出力Ｍが接続され、ｐ−ＭＯＳＦＥＴ４のゲート
にはクロックパルスΦ₂、ｎ−ＭＯＳＦＥＴ３のゲート
にはクロックパルス／Φ₂が印加されるように構成され
ている。そしてｐ−ＭＯＳＦＥＴ１，３のソースは電源
Ｖ_DDに、ｎ−ＭＯＳＦＥＴ２，４のソースは電源Ｖ_SSに
接続されている。

【００１７】次に、図４のタイミングチャートを用いて
単位回路18の動作を説明する。ｔ＝ｔ₀で入力パルスＩ
Ｎが“Ｈ”レベルとなり、ｔ＝ｔ₁でクロックパルスΦ
₁が“Ｌ”レベルとなると、１段目のクロックドインバ
ータ18-Oのｐ−ＭＯＳＦＥＴ２，ｎ−ＭＯＳＦＥＴ１，
２が導通し、１段目のクロックドインバータ18-Oの出力
Ｍは、“Ｌ”レベルとなる。次に、ｔ＝ｔ₃でクロック
パルスΦ₂が“Ｌ”レベルとなると、２段目のクロック
ドインバータ18-Eのｐ−ＭＯＳＦＥＴ３，４，ｎ−ＭＯ
ＳＦＥＴ３が導通し、２段目のクロックドインバータ18
-Eの出力ＯＵＴは“Ｈ”レベルとなる。ｔ＝ｔ₄で入力
パルスＩＮが“Ｌ”レベルとなった後、ｔ＝ｔ₅でクロ
ックパルスΦ₁が“Ｌ”レベルとなると、上記と同様な
動作の結果、１段目のクロックドインバータ18-Oの出力
Ｍは“Ｈ”レベルとなる。ｔ＝ｔ₇でクロックパルスΦ
₂が“Ｌ”レベルとなると、上記と同様な動作の結果、
出力ＯＵＴは“Ｌ”レベルとなる。

【００１８】次に、図５及び図６のタイミングチャート
を用いて、図２に示した走査回路部の動作を説明する。
図５はブロックＡ，Ｂ，Ｃに対応する受光面を全て走査
する通常走査の場合の信号波形を示すタイミングチャー
トである。まず、この場合の動作について説明する。図
２において、スタート位置選択スイッチ11-1が“Ｏ
Ｎ”、11-2，11-3は“ＯＦＦ”とし、ストップ位置選択
スイッチ15-1，15-2が“ＯＮ”とする。また、スイッチ
12-1は“ＯＦＦ”、12-2，12-3が“ＯＮ”、スイッチ13
-1，13-2は“ＯＦＦ”、13-3が“ＯＮ”、スイッチ14-
1，14-2が“ＯＮ”、14-3は“ＯＦＦ”、スイッチ16-
1，16-2は“ＯＦＦ”とする。

【００１９】上記のようにスイッチ群の開閉状態を設定
した後、スタートパルスΦ_STを入力すると、スタートパ
ルスΦ_STは、スタート位置選択スイッチ11-1を介してノ
ードＳＡ１に現れ、ブロックＡのシフトレジスタの初段
入力パルスとなり、クロックパルスΦ₁，Φ₂に同期
し、順次シフトしたパルスが出力端子Ｏ_1A，Ｏ_2A，Ｏ_3A
に出力され、ブロックＡに対応する受光面の領域の受光
画素を走査する。ノードＭＡ１に現れるパルスは、１段
のクロックドインバータ19-1，ストップ位置選択スイッ
チ15-1，及びスイッチ12-2を介してノードＳＢ１に伝わ
り、ブロックＢのシフトレジスタの初段入力パルスとな
る。出力端子Ｏ_3Aに出力されるパルスとノードＳＢ１に
現れるパルスとは、同一パルスである。また、ノードＥ
Ａ１は常に“Ｌ”レベルとなる。ノードＳＢ１に現れた
パルスが、クロックパルスΦ₁，Φ₂に同期し、順次シ
フトし、出力端子Ｏ_1B，Ｏ_2B，Ｏ_3Bに出力され、ブロッ
クＢに対応する受光面の領域の受光画素を走査する。

【００２０】ノードＭＢ１に現れるパルスは１段のクロ
ックドインバータ19-2，ストップ位置選択スイッチ15-
2，スイッチ12-3を介してノードＳＣ１に伝わり、ブロ
ックＣのシフトレジスタの初段入力パルスとなる。出力
端子Ｏ_3Bに出力されるパルスとノードＳＣ１に現れるパ
ルスとは、同一パルスである。また、ノードＥＢ１は常
に“Ｌ”レベルとなる。ノードＳＣ１に現れたパルス
が、クロックパルスΦ₁，Φ₂に同期し、順次シフト
し、出力端子Ｏ_1C，Ｏ_2C，Ｏ_3Cに出力され、ブロックＣ
に対応する受光面の領域の受光画素を走査する。

【００２１】ノードＭＣ１に現れるパルスはスイッチ13
-3を介して、ノードＥＣ１に現れる。ノードＥＡ１，ノ
ードＥＢ１，ノードＥＣ１に現れるパルスが、３入力Ｎ
ＯＲ回路17の入力パルスとなり、シフトレジスタの動作
終了を示すパルスΦ_EOSが出力される。以上説明したよ
うに、上記のようにスイッチ群の状態を設定することに
より、ブロックＡ，Ｂ，Ｃに対応する受光面の受光画素
を、時系列的に全て走査する通常走査を行うことができ
る。

【００２２】次に、ブロックＢに対応する受光面のみを
走査する場合を、その場合の信号波形を示す図６のタイ
ミングチャートに基づいて説明する。図２において、ス
タート位置選択スイッチ11-2が“ＯＮ”、11-1，11-3は
“ＯＦＦ”とし、ストップ位置選択スイッチ15-1が“Ｏ
Ｎ”、15-2は“ＯＦＦ”とする。また、スイッチ12-1，
12-3が“ＯＮ”、12-2は“ＯＦＦ”、スイッチ13-1，13
-3は“ＯＦＦ”、13-2が“ＯＮ”、スイッチ14-1，14-3
が“ＯＮ”、14-2は“ＯＦＦ”、スイッチ16-1は“ＯＦ
Ｆ”、16-2が“ＯＮ”とする。

【００２３】このようにスイッチ群の開閉状態を設定す
ると、ノードＳＡ１は常に“Ｌ”レベルとなり、これが
ブロックＡのシフトレジスタの初段入力パルスとなるの
で、ブロックＡのシフトレジスタの出力端子Ｏ_1A，
Ｏ_2A，Ｏ_3Aには常に“Ｌ”レベルの出力がされ、ブロッ
クＡに対応する受光面の領域の受光画素を走査しない。
ノードＭＡ１は常に“Ｈ”レベルとなり、またノードＥ
Ａ１は常に“Ｌ”レベルとなる。

【００２４】スタートパルスΦ_STを入力すると、ノード
ＭＡ１に現れる“Ｈ”レベルはノードＳＢ１に伝わるこ
となく、スタートパルスΦ_STがノードＳＢ１に現れ、ブ
ロックＢのシフトレジスタの初段入力パルスとなり、ク
ロックパルスΦ₁，Φ₂に同期して順次シフトし、出力
端子Ｏ_1B，Ｏ_2B，Ｏ_3Bに出力され、ブロックＢに対応す
る受光面を走査する。また、ノードＭＢ１に現れるパル
スはスイッチ13-2を介して、ノードＥＢ１に現れる。ノ
ードＳＣ１は常に“Ｌ”レベルとなり、これがブロック
Ｃのシフトレジスタの初段入力パルスとなるので、ブロ
ックＣのシフトレジスタの出力端子Ｏ_1C，Ｏ_2C，Ｏ_3Cに
は常に“Ｌ”レベルの出力がされ、ブロックＣに対応す
る受光面を走査しない。ノードＭＣ１は常に“Ｈ”レベ
ルとなる。またノードＥＣ１は常に“Ｌ”レベルとな
る。ノードＥＡ１，ノードＥＢ１，ノードＥＣ１に現れ
るパルスが、３入力ＮＯＲ回路17の入力パルスとなりシ
フトレジスタの動作終了を示すパルスΦ_EOSが出力され
る。

【００２５】したがって、以上のようにスイッチ群の開
閉状態を設定することにより、ブロックＢに対応する受
光面の受光画素のみを時系列的に走査することができ
る。なお、本実施例において、図５，図６のタイミング
チャートに示したような走査をした場合、それぞれ図７
の（Ａ），（Ｂ）に示すように、１次元の受光面のう
ち、斜線で示した領域を読み出すことになる。

【００２６】以上説明したように、本実施例によれば、
シフトレジスタのシフト動作停止は、各ブロック間に設
けられているスイッチの開閉状態を制御することにより
行われるため、複雑なクロックパルスの制御は不要であ
る。また従来のように、シフトレジスタの初期化動作は
必要がなく、したがって、これに伴う問題を生じない。
また、走査しないブロックにおいては、各ブロックのシ
フトレジスタの初段入力部をある一定の電圧レベルに固
定するためのスイッチを設けたことにより、そのブロッ
クのシフトレジスタの全出力を“Ｌ”レベルに固定し、
信号読み出しスイッチングトランジスタを“ＯＦＦ”さ
せ、受光画素の出力を読み出すことはない。更に、各ブ
ロックのシフトレジスタの最終段出力部に、その最終段
出力を送出するためのスイッチを設けたことにより、あ
る分割ブロックのシフトレジスタが走査され最終段出力
がなされた後、走査終了を示すパルスが出力されるの
で、シフトレジスタの動作確認が容易にできる。

【００２７】なお上記第１実施例では、受光画素の走査
手段であるシフトレジスタを３つのブロックに分割し、
１ブロックが３個の受光画素を走査する場合を示した
が、ブロックの分割数、及び１ブロックを構成するクロ
ックドインバータの段数は、いくつであってもよい。ま
た、受光画素１個毎に対応させた場合には、受光画素単
位での受光面の任意領域を読み出すことも可能となる。
更に、この実施例ではＣＭＯＳクロックドインバータを
用いてシフトレジスタを構成したものを示したが、シフ
トレジスタの具体的な回路構成については、これに限ら
ず種々の構成のものを用いることができる。

【００２８】また、本実施例において、受光画素の出力
読み出し部４を図８に示すような構成に変更することに
より、複数のブロックを並列走査し、同時に複数のブロ
ックの受光画素の出力を得ることもできる。すなわち、
スイッチ20-1，20-2，・・・ 20-9により受光画素の出力Ｓ
_1A，Ｓ_2A，・・・Ｓ_3Cを出力端子ＳＩＧ-1，ＳＩＧ-2，Ｓ
ＩＧ-3、又は出力端子ＳＩＧ-4のどちらに出力するかを
選択する。スイッチ21-1，21-2，・・・ 21-9は、スイッチ
20-1，20-2，・・・ 20-9の信号により制御され、スイッチ
20-1，20-2，・・・ 20-9が端子Ｈ₁，Ｈ₂，・・・Ｈ₉側に
“ＯＮ”している場合に、入力端子Ｉ_1A，Ｉ_2A，・・・Ｉ
_3Cに入力されるパルスが“Ｈ”レベルの期間、受光画素
の出力Ｓ_1A，Ｓ_2A，・・・Ｓ_3Cを出力端子ＳＩＧ-1，ＳＩ
Ｇ-2，ＳＩＧ-3に出力する。スイッチ22-1，22-2，・・・
22-9もスイッチ21-1，21-2，・・・21-9と同様に、スイッ
チ20-1，20-2，・・・ 20-9が端子Ｄ₁，Ｄ₂，・・・Ｄ₉側
に“ＯＮ”している場合に、受光画素の出力Ｓ_1A，
Ｓ_2A，・・・Ｓ_3Cを出力端子ＳＩＧ-4に出力する。

【００２９】次に、図２に示した走査回路部の出力端子
Ｏ_1A，Ｏ_2A，・・・Ｏ_3Cを、図８における入力端子Ｉ_1A，
Ｉ_2A，・・・Ｉ_3Cにそれぞれ接続した場合の動作について
説明する。図９は、ブロックＡ，Ｂ，Ｃに対応する受光
面を全て走査する通常走査の場合の信号波形、及び受光
画素の信号出力波形を示すタイミングチャートであり，
図10は、ブロックＡ，Ｂ，Ｃに対応する受光面を各ブロ
ック同時にスタートパルスΦ_STを供給して並列走査する
場合の信号波形、及び受光画素の信号出力波形を示すタ
イミングチャートである。まず、ブロックＡ，Ｂ，Ｃに
対応する受光面を全て走査する通常走査の場合の動作に
ついて説明する。図２に示した走査回路部は、図９に示
す信号波形Ｏ_1A，Ｏ_2A，・・・Ｏ_3Cが出力されるようにス
イッチ群の開閉状態を設定する。図８に示した受光画素
の出力読み出し回路は、スイッチ20-1，20-2，・・・ 20-9
を端子Ｄ₁，Ｄ₂，・・・Ｄ₉側に“ＯＮ”することによ
り、出力端子ＳＩＧ-4に受光画素の出力がされる。な
お、図９において、下部に示す（ＳＩＧ-1），（ＳＩＧ
-2），（ＳＩＧ-3）は、スイッチ20-1，20-2，・・・ 20-9
を端子Ｈ₁，Ｈ₂，・・・Ｈ₉側に“ＯＮ”した場合の受
光画素の信号出力波形である。

【００３０】次に、ブロックＡ，Ｂ，Ｃに対応する受光
面を、各ブロックに同時にスタートパルスΦ_STを供給し
て並列走査する場合の動作について説明する。図２の走
査回路部は、図10に示す信号波形Ｏ_1A，Ｏ_2A，・・・Ｏ_3C
が出力されるようにスイッチ群の開閉状態を設定する。
図８に示した受光画素の出力読み出し回路は、スイッチ
20-1，20-2，・・・ 20-9を端子Ｈ₁，Ｈ₂，・・・Ｈ₉側に
“ＯＮ”することにより、出力端子ＳＩＧ-1，ＳＩＧ-
2，ＳＩＧ-3に受光画素の出力がされる。なお、図10に
おいて、下部に示す（ＳＩＧ-4）は、スイッチ20-1，20
-2，・・・ 20-9を端子Ｄ₁，Ｄ₂，・・・Ｄ₉側に“ＯＮ”
した場合の受光画素の信号出力波形であり、受光画素の
３加算出力Ｓ_1A＋Ｓ_1B＋Ｓ_1C，Ｓ_2A＋Ｓ_2B＋Ｓ_2C，Ｓ_3A
＋Ｓ_3B＋Ｓ_3Cを得ることができる。なお、出力端子数は
図８に示したものに限らず、いくつでもよい。また、同
時に走査するブロックの組み合わせも自由である。

【００３１】以上説明したように、図８に示した受光画
素の出力読み出し回路を、図１に示した第１実施例の受
光画素の出力読み出し部４として用いた場合、同時に複
数のブロックの受光画素の出力を得ることができる。

【００３２】（第２実施例）次に、第２実施例について
説明する。図11は、本発明をラインセンサに適用した第
２実施例を示す概略構成図である。図１に示した第１実
施例において、図２に示した走査回路部のスイッチ群を
チップ外部から個々に制御するためには、入力端子数は
スイッチの個数すなわち16個必要となり、チップサイズ
が大きくなる等の問題を生じる。この第２実施例は、上
記スイッチ群を制御する回路をセンサと同一チップ内に
形成し、走査するブロック位置をシリアル信号で時系列
的に入力し、パラレル信号として出力することにより、
上記入力端子数に関する問題を解決しようとするもので
ある。

【００３３】図11に示した構成は、図１に示した第１実
施例と走査回路部１-1の構成以外は同様である。すなわ
ち、走査回路部１-1は、図１に示した第１実施例におけ
る走査回路部１にスイッチ制御回路部30を付加したもの
である。図12は、スイッチ制御回路部30の詳細な回路構
成を示す図である。このスイッチ制御回路部は、２段の
ＣＭＯＳクロックドインバータからなる単位回路18と、
スイッチとインバータからなるラッチ単位回路31と、１
段のＣＭＯＳクロックドインバータ32と、インバータ3
3，35、及び２入力ＮＯＲ回路34-1，34-2とを、図12に
示すように接続して構成されている。なお、ＣＭＯＳク
ロックドインバータはクロックパルスΦ_K1，Φ_K2，及び
その反転パルス／Φ_K1，／Φ_K2により駆動されるように
なっている。

【００３４】この図12に示したスイッチ制御回路部の説
明に入る前に、まずラッチ単位回路31について説明す
る。図13はラッチ単位回路31の構成図である。このラッ
チ単位回路31はスイッチ36，37、及びインバータ38，3
9，40とで構成されており、スイッチ36，37は、それぞ
れパルスΦ_M及びその反転パルス／Φ_Mにより制御さ
れ、パルスΦ_M，／Φ_Mが“Ｈ”レベルの期間“ＯＮ”
し、“Ｌ”レベルの期間“ＯＦＦ”するようになってい
る。次に、図14に示すタイミングチャートを用いて、ラ
ッチ単位回路31の動作を説明する。ｔ＝ｔ₀〜ｔ₂の期
間“Ｈ”レベルのパルスＩＮと、ｔ＝ｔ₁〜ｔ₃の期間
“Ｌ”レベルのパルスΦ_Mとを入力する。ｔ＝ｔ₀〜ｔ
₁の期間、パルスΦ_Mが“Ｈ”レベル、パルス／Φ_Mは
“Ｌ”レベルであり、スイッチ36は“ＯＦＦ”、スイッ
チ37が“ＯＮ”しているので、パルスＩＮはノードＭ１
に伝わらず、パルスＯＵＴにはスイッチ37とインバータ
38，39とにより、ラッチされていたある初期状態が出力
される。このとき、ノードＭ２にはノードＭ１の反転パ
ルスが現れる。ｔ＝ｔ₁〜ｔ₃の期間、パルスΦ_Mは
“Ｌ”レベル、パルス／Φ_Mが“Ｈ”レベルであり、ス
イッチ36は“ＯＮ”、スイッチ37が“ＯＦＦ”している
ので、パルスＩＮはスイッチ36、及びインバータ38，40
を介してパルスＯＵＴとして出力される。ｔ＝ｔ₃にな
ると、スイッチ36は“ＯＦＦ”、スイッチ37が“ＯＮ”
するので、ｔ＝ｔ₃のタイミングにおけるパルスＩＮの
状態をラッチし、パルスＯＵＴとして出力する。そし
て、パルスΦ_M，／Φ_Mが、それぞれ再度“Ｌ”レベ
ル，“Ｈ”レベルになるまで、ｔ＝ｔ₃のタイミングに
おけるパルスＩＮの状態をラッチし、パルスＯＵＴに同
じ状態を出力し続ける。

【００３５】次に、図15を用いて図12に示したスイッチ
制御回路部の動作を説明する。図15は、受光画素の走査
手段であるシフトレジスタを３ブロックＡ，Ｂ，Ｃに分
割した内、ブロックＢのみを走査する場合のスイッチ群
を制御するタイミングチャートである。図15中の記号
Ａ，Ｂ，Ｃは、全て、シフトレジスタのブロックの選択
に関する情報を有しており、３ブロックＡ，Ｂ，Ｃに対
応している。受光画素の読み出し走査を行うブロックが
“Ｈ”レベル、読み出し走査を行わないブロックは
“Ｌ”レベルの情報を与える。すなわち、Ｂに“Ｈ”レ
ベル、Ａ，Ｃに“Ｌ”レベルの情報を与え、これをシリ
アル信号で時系列的にＣ，Ｂ，Ａの順にシリアルパルス
Φ_Sとしてチップ外部から入力する。

【００３６】これにより、クロックパルスΦ_K1，Φ_K2に
同期し、順次シフトしたパルスがノードＰ１，Ｐ２，Ｐ
３に現れる。ノードＰ１に現れたパルスと、ノードＰ２
に現れたパルスのインバータ33を介した反転パルス／Ｐ
２とが２入力ＮＯＲ回路34-1に入力され、その出力がノ
ードＳＴ０に現れる。すると、クロックパルスΦ_K1，Φ
_K2に同期し、順次シフトしたパルスがノードＳＴ１，Ｓ
Ｔ２，ＳＴ３に現れる。また、ノードＰ２に現れたパル
スの反転パルス／Ｐ２と、ノードＰ３に現れたパルスと
が、２入力ＮＯＲ回路34-2に入力され、その出力がノー
ドＳＥ０に現れる。すると、クロックパルスΦ_K1，Φ_K2
に同期し、順次シフトしたパルスがノードＳＥ１，ＳＥ
２，ＳＥ３に現れる。

【００３７】更に、ラッチするタイミングを決定するパ
ルスΦ_Kを入力すると、クロックパルスΦ_K1，Φ_K2に同
期し、順次シフトしたパルスがノードＫ１，Ｋ２，Ｋ
３，Ｋ４，Ｋ５に現れ、ノードＫ５に現れたパルスがイ
ンバータ35を介し反転されて、ノードＫ６に現れる。ノ
ードＳＴ１，ＳＴ２，ＳＴ３、及びノードＳＥ１，ＳＥ
２，ＳＥ３に現れるパルスは、ｔ＝ｔ₁〜ｔ₃の期間、
それぞれ出力端子ＫＳ１，ＫＳ２，ＫＳ３、ＫＥ１，Ｋ
Ｅ２，ＫＥ３に出力され、ｔ＝ｔ₃のタイミングで状態
がラッチされる。そして出力端子ＫＳ１，ＫＳ２，ＫＳ
３に現れたパルスで、受光画素の読み出し走査を開始す
るブロックを選択し、出力端子ＫＥ１，ＫＥ２，ＫＥ３
に現れたパルスで、受光画素の読み出し走査を終了する
ブロックを選択する。この場合、ｔ＝ｔ₃のタイミング
で、出力端子ＫＳ１，ＫＳ２，ＫＳ３、ＫＥ１，ＫＥ
２，ＫＥ３に、それぞれ“Ｌ”，“Ｈ”，“Ｌ”、
“Ｌ”，“Ｈ”，“Ｌ”レベルがラッチされる。

【００３８】以上のように、この図12に示したスイッチ
制御回路部を用いることにより、読み出し走査を開始す
るブロック、及び読み出し走査を終了するブロックの位
置を選択するためのシリアルパルスΦ_Sを入力すると、
各ブロックのスイッチの制御信号をパラレル信号として
得ることができる。

【００３９】次に、図11に示した第２実施例において、
ブロックＢに対応する受光面のみを走査する場合の動作
について説明する。図16は、図２に示した第１実施例の
走査回路部に、受光画素の読み出し走査を開始するブロ
ックを選択するためのパルス入力端子ＩＫＳ１，ＩＫＳ
２，ＩＫＳ３、読み出し走査を終了するブロックを選択
するためのパルス入力端子ＩＫＥ１，ＩＫＥ２，ＩＫＥ
３、及びインバータ41-1，41-2，・・・ 41-6を付加した第
２実施例の走査回路部の回路構成図である。図12に示し
たスイッチ制御回路部の出力端子ＫＳ１，ＫＳ２，ＫＳ
３、ＫＥ１，ＫＥ２，ＫＥ３を、図16に示す入力端子Ｉ
ＫＳ１，ＩＫＳ２，ＩＫＳ３、ＩＫＥ１，ＩＫＥ２，Ｉ
ＫＥ３にそれぞれ接続する。なお、図16中のスイッチは
全て制御信号が“Ｈ”レベルの時“ＯＮ”し、“Ｌ”レ
ベルの時“ＯＦＦ”するものとする。図15に示した出力
端子ＫＳ１，ＫＳ２，ＫＳ３、ＫＥ１，ＫＥ２，ＫＥ３
に現れるパルスが、そのまま図16に示す入力端子ＩＫＳ
１，ＩＫＳ２，ＩＫＳ３、ＩＫＥ１，ＩＫＥ２，ＩＫＥ
３に入力される。

【００４０】ｔ＝ｔ₃のタイミングで状態がラッチされ
るので、スイッチ群はこれに対応した状態を保持するこ
とになる。これは、図２に示した第１実施例の走査回路
部で説明した、ブロックＢに対応する受光面のみを走査
する場合のスイッチ群の状態と同様である。この状態で
スタートパルスΦ_STを入力すると、ブロックＢに対応す
る受光面のみを走査することができる。また、スイッチ
群は、状態を一度設定しておけば、再びパルスΦ_Kが
“Ｈ”レベルになるまで、その状態を保持し続けるの
で、ブロックＢに対応する受光面のみを繰り返し走査す
ることができる。図２に示した第１実施例の走査回路部
のスイッチ群を、チップ外部から個々に制御するために
は、入力端子数は16個必要であったが、本実施例におい
ては、図12に示したスイッチ制御回路部を用いたことに
より、入力端子数を４個にすることができる。更に、ク
ロックパルスΦ_K1，Φ_K2をクロックパルスΦ₁，Φ₂に
置き換えれば、入力端子数を２個にすることも可能であ
る。

【００４１】以上説明したように、本実施例によれば、
受光画素の読み出し走査を開始するブロック、及び読み
出し走査を終了するブロックの位置をシリアル信号とし
て入力することができるので、チップ外部からスイッチ
手段を個々に制御する場合に比べ、入力端子数を大幅に
削減することができ、周辺回路の複雑化を回避できる。
なお上記第２実施例においては、シフトレジスタを３ブ
ロックＡ，Ｂ，Ｃに分割し、ブロックＢに対応する受光
面のみを走査する場合の動作を説明したが、ブロックの
分割数、及び読み出し走査を行うブロックの位置が変わ
っても、本実施例のシフトレジスタを構成するクロック
ドインバータと、ラッチ回路の段数、及びシリアルパル
スΦ_S，パルスΦ_Kを変えることにより、対応できるこ
とは自明のことである。

【００４２】（第３実施例）次に、第３実施例について
説明する。図17は、第３実施例の走査回路部の構成を示
す回路構成図である。この実施例の走査回路部の構成
は、図２に示した第１実施例の走査回路部とは、各ブロ
ックに設けられているスイッチ群の構成が異なってい
る。したがって、本実施例においては、各ブロックに設
けられているスイッチ群の構成についてのみ説明する。
51-1，51-2，51-3はスタート位置選択スイッチで、該ス
タート位置選択スイッチ51-1，51-2，51-3により、分割
された各ブロックのシフトレジスタの初段入力部に、ス
タートパルスΦ_STを選択的に供給するようになってい
る。一方、ストップ位置選択スイッチ55-1，55-2によ
り、分割ブロックのシフトレジスタの最終段出力がなさ
れた後、その分割ブロックで走査を終了するか、あるい
は、次ブロックのシフトレジスタの初段入力部に最終段
出力を入力するかを選択するように構成されている。ま
たスイッチ52-1，52-2，52-3により、走査を行わないブ
ロックのシフトレジスタの初段入力を“Ｌ”レベルにす
ることによって、そのブロックのシフトレジスタの全出
力を“Ｌ”レベルにする。スイッチ56-1，56-2は、スタ
ートパルスΦ_STが入力されるブロックのシフトレジスタ
の初段入力部と、隣接する前ブロックのシフトレジスタ
の最終段出力部とを電気的に切り離すものであり、また
スイッチ53-1，53-2，53-3、及びスイッチ54-1，54-2，
54により、３入力ＮＯＲ回路17とインバータ57とを介し
てパルスΦ_EOSを出力するようになっている。

【００４３】次に、図18を用いて図17に示した走査回路
部の動作について説明する。図18は、ブロックＡ，Ｂに
対応する受光面を、ブロックＡ，Ｂの順序で走査する場
合の信号波形を示すタイミングチャートである。図17に
おいて、スタート位置選択スイッチ51-1が“ＯＮ”、51
-2，51-3は“ＯＦＦ”であり、ストップ位置選択スイッ
チ55-1が“ＯＮ”、55-2は“ＯＦＦ”である。また、ス
イッチ52-1，52-2は“ＯＦＦ”、52-3が“ＯＮ”、スイ
ッチ53-1，53-3は“ＯＦＦ”、53-2が“ＯＮ”、スイッ
チ54-1，54-3が“ＯＮ”、54-2は“ＯＦＦ”、スイッチ
56-1，56-2が“ＯＮ”である。このようにスイッチ群の
開閉状態を設定した後、スタートパルスΦ_STを入力する
と、スタートパルスΦ_STはスタート位置選択スイッチ51
-1を介して、ノードＳＡ２に現れ、ブロックＡのシフト
レジスタの初段入力パルスとなり、クロックパルス
Φ₁，Φ₂に同期し、順次シフトしたパルスが出力端子
Ｏ_1A，Ｏ_2A，Ｏ_3Aに出力され、ブロックＡに対応する受
光面を走査する。

【００４４】ブロックＡのシフトレジスタの最終段出力
が、ストップ位置選択スイッチ55-1，及びスイッチ56-1
を介してノードＳＢ２に伝わり、ブロックＢのシフトレ
ジスタの初段入力パルスとなる。また、ノードＥＡ２は
常に“Ｌ”レベルとなる。ノードＳＢ２に現れたパルス
が、クロックパルスΦ₁，Φ₂に同期して順次シフト
し、出力端子Ｏ_1B，Ｏ_2B，Ｏ_3Bに出力され、ブロックＢ
に対応する受光面を走査する。また、ブロックＢのシフ
トレジスタの最終段出力が、スイッチ53-2を介してノー
ドＥＢ２に現れる。ノードＳＣ２は常に“Ｌ”レベルと
なり、これがブロックＣのシフトレジスタの初段入力パ
ルスとなるので、ブロックＣのシフトレジスタの出力端
子Ｏ_1C，Ｏ_2C，Ｏ_3Cには常に“Ｌ”レベルの出力がさ
れ、ブロックＣに対応する受光面を走査しない。ノード
ＥＣ２は常に“Ｌ”レベルとなる。ノードＥＡ，ＥＢ，
ＥＣに現れるパルスが３入力ＮＯＲ回路17の入力パルス
となり、シフトレジスタの動作終了を示すパルスΦ_EOS
が出力される。

【００４５】このように、上記スイッチ群の開閉状態を
設定することにより、ブロックＡ，Ｂに対応する受光面
をブロックＡ，Ｂの順序で走査することができる。本実
施例において、図18のタイミングチャートで示した走査
をした場合、図19に示すように、１次元の受光面のう
ち、斜線で示した領域を読み出すことになる。

【００４６】以上説明したように、本実施例において
も、第１実施例と同様に、シフトレジスタのシフト動作
停止に関する問題を発生せずに、また初期化動作を行う
ことなく受光面の任意領域を読み出すことができ、第１
実施例と同等の効果が得られる。更に、本実施例は第１
実施例と比べ、スイッチ群の構成を簡単にできるという
利点を有している。なお、本実施例の走査回路部を用い
て、図11に示した第２実施例のように構成したり、ある
いは本実施例の走査回路部に対して、図８に示した受光
画素の出力読み出し回路を用いて、並列読み出しを実現
できるように構成したりすることができることは、いう
までもない。

【００４７】（第４実施例）次に第４実施例について説
明する。本実施例は、第１，３実施例に示した走査回路
部の構成では実現できない、ブロックの飛び越し走査
（例えば、ブロックＡを走査した後、ブロックＣを走査
する場合である。）を実現できるように構成したもので
ある。

【００４８】図20は、第４実施例の走査回路部の構成を
示す回路構成図である。本実施例も図２に示した第２実
施例の走査回路部の構成とは、各ブロックに設けられて
いるスイッチ群の構成のみが異なっているので、各ブロ
ックに設けられているスイッチ群の構成についてのみ説
明する。スイッチ61-1，61-2，61-3、及びスイッチ63-
1，63-2，63-3により、分割された各ブロックのシフト
レジスタの初段入力部に、スタートパルスΦ_STを選択的
に供給するように構成している。また、スイッチ61-1，
61-2，61-3、及びスイッチ63-1，63-2，63-3は、その分
割ブロックで走査を終了するか、あるいは、次に走査す
るブロックのシフトレジスタの初段入力部に最終段出力
を入力するかを選択する役目も持っている。またスイッ
チ62-1，62-2，62-3により、走査を行わないブロックの
シフトレジスタの初段入力を“Ｌ”レベルにすることに
よって、そのブロックのシフトレジスタの全出力を
“Ｌ”レベルにするようになっている。またスイッチ64
-1，64-2，64-3は、受光面を走査するブロックのシフト
レジスタの初段入力部と、走査しないブロックのシフト
レジスタの最終段出力部とを電気的に切り離すものであ
る。

【００４９】次に、図21を用いて図20に示した走査回路
部の動作について説明する。図21は、ブロックＡ，Ｃに
対応する受光面を、ブロックＡ，Ｃの順序で飛び越し走
査する場合の信号波形を示すタイミングチャートであ
る。図20において、スイッチ61-2が“ＯＮ”、61-1，61
-3は“ＯＦＦ”であり、スイッチ63-1，63-3が“Ｏ
Ｎ”、63-2は“ＯＦＦ”である。また、スイッチ62-1，
62-3は“ＯＦＦ”、62-2が“ＯＮ”、スイッチ64-1，64
-3が“ＯＮ”、64-2は“ＯＦＦ”である。このようにス
イッチ群の開閉状態を設定した後、スタートパルスΦ_ST
を入力すると、スタートパルスΦ_STはスイッチ63-1を介
してノードＳＡ３に現れ、ブロックＡのシフトレジスタ
の初段入力パルスとなり、クロックパルスΦ₁，Φ₂に
同期し、順次シフトしたパルスが出力端子Ｏ_1A，Ｏ_2A，
Ｏ_3Aに出力され、ブロックＡに対応する受光面を走査す
る。

【００５０】ブロックＡのシフトレジスタの最終段出力
が、スイッチ64-1及びスイッチ61-2を介して、ノードＭ
Ｂ３に現れる。また、ノードＳＢ３は常に“Ｌ”レベル
となり、これがブロックＢのシフトレジスタの初段入力
パルスとなるので、ブロックＢのシフトレジスタの出力
端子Ｏ_1B，Ｏ_2B，Ｏ_3Bには常に“Ｌ”レベルの出力がさ
れ、ブロックＢに対応する受光面を走査しない。ノード
ＭＢ３に現れるパルスは、スイッチ63-3を介してノード
ＳＣ３に現れ、ブロックＣのシフトレジスタの初段入力
パルスとなり、クロックパルスΦ₁，Φ₂に同期し、順
次シフトしたパルスが出力端子Ｏ_1C，Ｏ_2C，Ｏ_3Cに出力
され、ブロックＣに対応する受光面を走査する。また、
ブロックＣのシフトレジスタの最終段出力が、スイッチ
64-3を介してノードＭＣ３に現れ、シフトレジスタの動
作終了を示すパルスΦ_EOSが出力される。

【００５１】このように、上記スイッチ群の開閉状態を
設定することにより、ブロックＡ，Ｃに対応する受光面
をブロックＡ，Ｃの順序で飛び越し走査することができ
る。本実施例において、図21のタイミングチャートに示
すような走査をした場合、図22に示すように、１次元の
受光面のうち、斜線で示した領域を読み出すことにな
る。

【００５２】以上説明したように、本実施例において
も、第１実施例と同様に、シフトレジスタのシフト動作
停止に関する問題を発生せずに、また初期化動作を行う
ことなく受光面の任意領域を読み出すことができ、第１
実施例と同等の効果が得られる。更に、図２及び図17に
示した第１及び第３実施例の走査回路部の構成では実現
できない、ブロックの飛び越し走査を実現することがで
きる。すなわち、受光面の読み出しパターンの自由度が
広がる。なお、飛び越しブロック数及び、飛び越し回数
は、本実施例に示したものに限らない。また、本実施例
の走査回路部を用いて、図11に示した第２実施例のよう
に構成したり、あるいは本実施例の走査回路部に対し
て、図８に示した受光画素の出力読み出し回路を用い
て、並列読み出しを実現できるように構成したりするこ
とができることは、いうまでもない。

【００５３】（第５実施例）図23は、本発明をエリアセ
ンサに適用した第５実施例を示す概略構成図である。こ
の実施例は、図２に示した走査回路部及び図12に示した
スイッチ制御回路部を用いた固体撮像装置の構成例を示
している。この実施例の固体撮像装置は、９×９の受光
画素からなる受光面100 と、図２に示した走査回路部を
用いた水平走査回路101 ，垂直走査回路102 ，及び図12
に示したスイッチ制御回路部を用いた水平スイッチ制御
回路103 ，垂直スイッチ制御回路104 とから構成されて
いる。この実施例では、３×３受光画素を１ブロックと
する読み出しが行えるようになっている。なお、本実施
例は、ＭＯＳイメージセンサ，ＣＭＤイメージセンサ，
ＳＩＴイメージセンサ，ＡＭＩイメージセンサ等、Ｘ−
Ｙアドレス型の全ての固体撮像装置に適用可能である。

【００５４】次に、このように構成されている固体撮像
装置の動作について説明する。図24は、受光面を全て走
査する通常走査の場合のタイミングチャートである。図
25の（Ａ），（Ｂ）は、それぞれ水平スイッチ制御回路
103 及び垂直スイッチ制御回路104 におけるタイミング
チャートであり、水平スイッチ制御回路103 では、ｔ＝
ｔ_Hのタイミングで走査を開始するブロックＨＡ、走査
を終了するブロックＨＣを設定し、垂直スイッチ制御回
路104 についても同様に、ｔ＝ｔ_Vのタイミングで走査
を開始するブロックＶＡ、走査を終了するブロックＶＣ
を設定している。水平スイッチ制御回路103 ，垂直スイ
ッチ制御回路104 により、水平走査回路101 ，垂直走査
回路102 のスイッチ群の状態を設定する。その後、スタ
ートパルスΦ_VSTを入力して、図24のタイミングチャー
トに示すように、垂直走査回路102 で受光面100 のある
行が選択されている期間（垂直選択期間）に、水平走査
回路101 で水平方向の９受光画素を時系列的に走査する
ことにより、全受光面の受光画素信号が出力線105 を介
して時系列的に読み出され、信号出力ＳＩＧが得られ
る。

【００５５】図26は、受光面100 の中央部の３×３受光
画素のみを繰り返し走査する場合のタイミングチャート
である。この場合は、水平走査回路101 のブロックＨ
Ｂ，及び垂直走査回路102 のブロックＶＢのみを走査す
るように、水平スイッチ制御回路103 ，垂直スイッチ制
御回路104 に、それぞれ図27の（Ａ），（Ｂ）に示すよ
うなシリアルパルスΦ_HS，Φ_VSを入力し、水平走査回路
101 ，垂直走査回路102のスイッチ群の状態を設定す
る。図26に示すタイミングチャートは、図６に示した第
１実施例の走査回路部の動作時の信号波形を、水平走査
回路101 ，垂直走査回路102 に適用したものとなる。

【００５６】図28の（Ａ）〜（Ｉ）に受光面100 の選択
領域の例を示す。図中の斜線部が読み出す領域となる。
例えば図24に示したパルスタイミングで水平走査回路，
垂直走査回路を動作させた場合は、図28の（Ｆ）で示す
全領域選択に対応し、図26に示したパルスタイミングで
動作させた場合は、図28の（Ａ）で示す選択領域に対応
する。

【００５７】以上説明したように、本実施例によれば、
シフトレジスタのシフト動作停止に関する問題を発生せ
ずに、また初期化動作を行うことなく２次元の受光面の
任意領域を読み出すことができる。また、この実施例に
おいては、図17又は図20に示した第３及び第４実施例の
走査回路部を用いても同様の動作が得られ、また図８に
示した受光画素の出力読み出し回路を用いて並列読み出
しを実現できることは、いうまでもない。更に図20に示
した走査回路部を用いた場合には、ブロックの飛び越し
走査ができるので、図28の（Ｇ），（Ｈ），（Ｉ）で示
すような選択領域にも対応できる。

【００５８】

【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、シフトレジスタを駆動するクロックパ
ルスの複雑な制御なしで、完全にシフトレジスタのシフ
ト動作を停止することができ、また従来のように、シフ
トレジスタの初期化動作の必要がなく、これに伴う問題
を生じることなく受光面の任意領域を読み出すことがで
きる。更に、スイッチ手段を制御する回路を固体撮像装
置と同一チップ内に形成することにより、周辺回路の複
雑化を回避することができる。

【図面の簡単な説明】

【図１】本発明に係る固体撮像装置の第１実施例を示す
概略構成図である。

【図２】図１に示した固体撮像装置の走査回路部を示す
回路構成図である。

【図３】図２に示した走査回路部のシフトレジスタを構
成する単位回路を示す構成図である。

【図４】図３に示した単位回路の動作を説明するための
タイミングチャートである。

【図５】図２に示した走査回路部により、通常走査を行
う場合のタイミングチャートである。

【図６】図２に示した走査回路部により、分割走査を行
う場合のタイミングチャートである。

【図７】図２に示した走査回路部を、図５に示したタイ
ミングチャートで走査した場合の受光面の選択領域、及
び図６に示したタイミングチャートで走査した場合の受
光面の選択領域を示す図である。

【図８】図１に示した固体撮像装置の、受光画素の出力
読み出し部の他の回路構成例を示す図である。

【図９】図１に示した固体撮像装置において通常走査を
行う場合の、図８に示した受光画素の出力読み出し回路
のタイミングチャートである。

【図10】図１に示した固体撮像装置において並列走査を
行う場合の、図８に示した受光画素の出力読み出し回路
のタイミングチャートである。

【図11】本発明に係る固体撮像装置の第２実施例を示す
概略構成図である。

【図12】図11に示した固体撮像装置のスイッチ制御回路
部を示す回路構成図である。

【図13】図12に示したスイッチ制御回路を構成するラッ
チ単位回路を示す回路構成図である。

【図14】図13に示したラッチ単位回路の動作を説明する
ためのタイミングチャートである。

【図15】図11に示した固体撮像装置において分割走査を
行う場合の、図12に示したスイッチ制御回路部のタイミ
ングチャートである。

【図16】図11に示した固体撮像装置の走査回路部を示す
回路構成図である。

【図17】本発明に係る固体撮像装置の第３実施例の走査
回路部を示す回路構成図である。

【図18】図17に示した走査回路部により、分割走査を行
う場合のタイミングチャートである。

【図19】図17に示した走査回路部を、図18に示したタイ
ミングチャートで走査した場合の受光面の選択領域を示
す図である。

【図20】本発明に係る固体撮像装置の第４実施例の走査
回路部を示す回路構成図である。

【図21】図20に示した走査回路部により、分割走査を行
う場合のタイミングチャートである。

【図22】図20に示した走査回路部を、図21に示したタイ
ミングチャートで走査した場合の受光面の選択領域を示
す図である。

【図23】本発明に係る固体撮像装置の第５実施例を示す
概略構成図である。

【図24】図23に示した固体撮像装置において、通常走査
を行う場合のタイミングチャートである。

【図25】図23に示した固体撮像装置において、通常走査
を行う場合の水平スイッチ制御回路のタイミングチャー
ト、及び垂直スイッチ制御回路のタイミングチャートで
ある。

【図26】図23に示した固体撮像装置において、分割走査
を行う場合のタイミングチャートである。

【図27】図23に示した固体撮像装置において、分割走査
を行う場合の水平スイッチ制御回路のタイミングチャー
ト、及び垂直スイッチ制御回路のタイミングチャートで
ある。

【図28】受光面の分割選択領域の例を示す図である。

【図29】従来の固体撮像装置における走査回路部を示す
回路構成図である。

【図30】図29に示した走査回路部により、分割走査を行
う場合のタイミングチャートである。

【図31】従来の固体撮像装置を示す概略構成図である。

【図32】図29に示した走査回路部を、図30に示したタイ
ミングチャートで走査した場合の受光面の選択領域を示
す図である。

【符号の説明】

１走査回路部２スイッチ部３シフトレジスタ部４出力読み出し部５スイッチングトランジスタ６受光部７受光画素８出力端子 30 スイッチ制御回路部 100 受光面 101 水平走査回路 102 垂直走査回路 103 水平スイッチ制御回路 104 垂直スイッチ制御回路

Claims

【特許請求の範囲】

【請求項１】受光画素を１次元あるいは２次元に配列
した受光部と、受光部を走査するシフトレジスタを用い
た走査回路部と、信号読み出し部とを備えた固体撮像装
置において、前記走査回路部を構成するシフトレジスタ
を複数のブロックに分割し、任意のブロックのシフトレ
ジスタの初段入力部に、走査開始パルスを選択的に供給
するための第１のスイッチ手段と、任意のブロックのシ
フトレジスタの最終段出力部と、隣接するブロックのシ
フトレジスタの初段入力部とを電気的に分離あるいは接
続するための第２のスイッチ手段とを設けたことを特徴
とする固体撮像装置。
【請求項２】受光画素を１次元あるいは２次元に配列
した受光部と、受光部を走査するシフトレジスタを用い
た走査回路部と、信号読み出し部とを備えた固体撮像装
置において、前記走査回路部を構成するシフトレジスタ
を複数のブロックに分割し、任意のブロックのシフトレ
ジスタの初段入力部に、走査開始パルスを選択的に供給
するための第１のスイッチ手段と、任意の分割されたブ
ロックのシフトレジスタの最終段出力部の出力を他のい
ずれかの分割されたブロックのシフトレジスタの初段入
力部に送出する機能を有する第２のスイッチ手段とを設
けたことを特徴とする固体撮像装置。
【請求項３】前記第１及び第２のスイッチ手段の開閉
状態を制御するためのスイッチ制御手段は、固体撮像装
置と同一チップ内に形成されていることを特徴とする請
求項１又は２記載の固体撮像装置。
【請求項４】前記第１及び第２のスイッチ手段を制御
するためのスイッチ制御手段は、シフトレジスタとラッ
チ回路とで構成され、シリアル信号入力をパラレル信号
出力に変換する機能を備えていることを特徴とする請求
項３記載の固体撮像装置。
【請求項５】前記シフトレジスタの各ブロックに、ブ
ロックのシフトレジスタの初段入力部を所定の電圧レベ
ルに固定し全段の出力を同一にして走査を行わせないた
めの第３のスイッチ手段を備えていることを特徴とする
請求項１又は２記載の固体撮像装置。
【請求項６】前記シフトレジスタのブロックの最終段
出力部に、該最終段出力を外部に送出するための第４の
スイッチ手段を備えていることを特徴とする請求項１，
２，５のいずれか１項に記載の固体撮像装置。