JPH0746128A - テスト回路内蔵型ｄ／ａ変換器 - Google Patents
テスト回路内蔵型ｄ／ａ変換器Info
- Publication number
- JPH0746128A JPH0746128A JP18628893A JP18628893A JPH0746128A JP H0746128 A JPH0746128 A JP H0746128A JP 18628893 A JP18628893 A JP 18628893A JP 18628893 A JP18628893 A JP 18628893A JP H0746128 A JPH0746128 A JP H0746128A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output
- test
- pwm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 出力レベルを一時的に大きくすることによ
り、ＬＳＩの出荷検査を容易にできるテスト回路内蔵型
Ｄ／Ａ変換器を提供すること。 【構成】 入力した複数のデジタル信号Ａ３〜Ａ１１に
応じた出力を行うデコーダ１と、このデコーダ１からの
出力に応じた電圧を出力するスイッチ１０と抵抗Ｒ０〜
Ｒ５１１で構成されるアナログ変換回路と、このアナロ
グ変換回路により出力された電圧のパルス幅変調を行う
ＰＷＭ信号発生回路２とスイッチ９Ａ，９Ｂで構成され
るＰＷＭ回路と、当該Ｄ／Ａ変換器のテストを行う旨の
テスト信号を入力するとＰＷＭ回路にＶＤＤレベルの電
圧とＧＮＤレベルの電圧を供給するトランジスタＱ１，
Ｑ２およびインバータ３Ａ，３Ｂで構成されるテスト回
路とを有する。
り、ＬＳＩの出荷検査を容易にできるテスト回路内蔵型
Ｄ／Ａ変換器を提供すること。 【構成】 入力した複数のデジタル信号Ａ３〜Ａ１１に
応じた出力を行うデコーダ１と、このデコーダ１からの
出力に応じた電圧を出力するスイッチ１０と抵抗Ｒ０〜
Ｒ５１１で構成されるアナログ変換回路と、このアナロ
グ変換回路により出力された電圧のパルス幅変調を行う
ＰＷＭ信号発生回路２とスイッチ９Ａ，９Ｂで構成され
るＰＷＭ回路と、当該Ｄ／Ａ変換器のテストを行う旨の
テスト信号を入力するとＰＷＭ回路にＶＤＤレベルの電
圧とＧＮＤレベルの電圧を供給するトランジスタＱ１，
Ｑ２およびインバータ３Ａ，３Ｂで構成されるテスト回
路とを有する。
Description
【０００１】
【産業上の利用分野】本発明はＤ／Ａ変換器、特に抵抗
分圧方式とＰＷＭ（パルス幅変調）方式を用いたＤ／Ａ
変換器のテスト回路に関する。
分圧方式とＰＷＭ（パルス幅変調）方式を用いたＤ／Ａ
変換器のテスト回路に関する。
【０００２】
【従来技術】従来、この種の抵抗分圧方式とＰＷＭ方式
を用いたＤ／Ａ変換器のテストは、Ｄ／Ａ変換器の出力
を直接テスターの電圧計で測定するか、または正弦波を
出力し、その歪率を外部の回路で測定していた。従来の
Ｄ／Ａ変換器自体は、テストを行うための特別な回路は
内蔵していなかった。
を用いたＤ／Ａ変換器のテストは、Ｄ／Ａ変換器の出力
を直接テスターの電圧計で測定するか、または正弦波を
出力し、その歪率を外部の回路で測定していた。従来の
Ｄ／Ａ変換器自体は、テストを行うための特別な回路は
内蔵していなかった。
【０００３】図３に抵抗分圧方式とＰＷＭ方式を用いた
従来技術の１２ビットＤ／Ａ変換器の例を示す。同図に
おいて、Ａ０〜Ａ２はＰＷＭ部の３ビットのデジタル入
力であり、Ａ３〜Ａ１１は抵抗分圧方式のＤ／Ａ部への
デジタル入力である。また、符号１は５１２本の出力線
から１本を選択するデコーダである。符号１０はデコー
ダ１に接続されている制御端子にハイレベルが印加され
ると両端子間が導通するアナログスイッチである。
従来技術の１２ビットＤ／Ａ変換器の例を示す。同図に
おいて、Ａ０〜Ａ２はＰＷＭ部の３ビットのデジタル入
力であり、Ａ３〜Ａ１１は抵抗分圧方式のＤ／Ａ部への
デジタル入力である。また、符号１は５１２本の出力線
から１本を選択するデコーダである。符号１０はデコー
ダ１に接続されている制御端子にハイレベルが印加され
ると両端子間が導通するアナログスイッチである。
【０００４】Ｄ／Ａ変換されるデジタル信号の上位ビッ
トＡ３〜Ａ１１はデコーダ１に入力される。デコーダ１
は入力したこれらデジタル信号に応じたデコーダ出力を
行う。デコーダ１の出力端子にはそれぞれ２個のアナロ
グスイッチ１０が接続されているため、デコード出力に
より２個のアナログスイッチ１０の接点間が導通する。
トＡ３〜Ａ１１はデコーダ１に入力される。デコーダ１
は入力したこれらデジタル信号に応じたデコーダ出力を
行う。デコーダ１の出力端子にはそれぞれ２個のアナロ
グスイッチ１０が接続されているため、デコード出力に
より２個のアナログスイッチ１０の接点間が導通する。
【０００５】これにより、Ｒ０〜Ｒ５１１の５１２個の
抵抗の中の一つの抵抗の両端が選択され、その電圧が信
号線６と７に出力される。これら信号線６、７に出力さ
れる電圧をそれぞれＶＡとＶＢとする。信号線６と７は
それぞれＰＷＭ信号発生回路２により制御されるスイッ
チ９Ａ，９Ｂに接続されているため、電圧ＶＡとＶＢは
ＰＷＭ信号発生回路２でパルス幅変調が行なわれ、アナ
ログデータ出力端子５に出力される。
抵抗の中の一つの抵抗の両端が選択され、その電圧が信
号線６と７に出力される。これら信号線６、７に出力さ
れる電圧をそれぞれＶＡとＶＢとする。信号線６と７は
それぞれＰＷＭ信号発生回路２により制御されるスイッ
チ９Ａ，９Ｂに接続されているため、電圧ＶＡとＶＢは
ＰＷＭ信号発生回路２でパルス幅変調が行なわれ、アナ
ログデータ出力端子５に出力される。
【０００６】図４のにＰＷＭ発生信号回路２によって変
調された信号の波形を示す。アナログ出力端子５に出力
されたＶＡとＶＢの波形は、その電圧波形の平均値がア
ナログ出力となる。
調された信号の波形を示す。アナログ出力端子５に出力
されたＶＡとＶＢの波形は、その電圧波形の平均値がア
ナログ出力となる。
【０００７】
【発明が解決しようとする課題】しかしながら以上述べ
た抵抗分圧方式とＰＷＭ方式を用いた従来のＤ／Ａ変換
器は、アナログ出力端子に出力する電圧が非常に小さい
ため回路の動作テストをするのが非常に困難であるとい
う問題があった。具体的には、図３に示す１２ビットＤ
／Ａコンバータの場合、電源電圧ＶＤＤを５ＶにＧＮＤ
を０Ｖに設定すると、ＰＷＭ信号発生回路２の出力とな
る出力端子５の振幅ＶＡ−ＶＢは、５Ｖ÷５１２（２の
９乗）＝９．７７ｍＶとなる。これを測定するためには
この値より１桁高い測定精度が必要である。１ｍＶ以下
を正確に測るＬＳＩ用のテスターは高価であり、一般に
使用されているレベルのテスターでの測定は非常に困難
である。
た抵抗分圧方式とＰＷＭ方式を用いた従来のＤ／Ａ変換
器は、アナログ出力端子に出力する電圧が非常に小さい
ため回路の動作テストをするのが非常に困難であるとい
う問題があった。具体的には、図３に示す１２ビットＤ
／Ａコンバータの場合、電源電圧ＶＤＤを５ＶにＧＮＤ
を０Ｖに設定すると、ＰＷＭ信号発生回路２の出力とな
る出力端子５の振幅ＶＡ−ＶＢは、５Ｖ÷５１２（２の
９乗）＝９．７７ｍＶとなる。これを測定するためには
この値より１桁高い測定精度が必要である。１ｍＶ以下
を正確に測るＬＳＩ用のテスターは高価であり、一般に
使用されているレベルのテスターでの測定は非常に困難
である。
【０００８】また、別な測定手段としてＤ／Ａ変換器に
正弦波を出力させてその歪み率を測定する方法もある。
この場合は測定電圧はかなり大きくとれる。しかし、こ
の方法は全てのアナログ出力（１２ビットＤ／Ａの場合
４０９６通り）を観測できないし、歪率測定に専用の回
路が必要などの問題点が新たに発生する。
正弦波を出力させてその歪み率を測定する方法もある。
この場合は測定電圧はかなり大きくとれる。しかし、こ
の方法は全てのアナログ出力（１２ビットＤ／Ａの場合
４０９６通り）を観測できないし、歪率測定に専用の回
路が必要などの問題点が新たに発生する。
【０００９】本発明は抵抗分圧方式とＰＷＭ方式を用い
たＤ／Ａ変換器において、出力レベルを一時的に大きく
することにより、ＬＳＩの出荷検査を容易にできるテス
ト回路内蔵型Ｄ／Ａ変換器を提供することを目的とす
る。
たＤ／Ａ変換器において、出力レベルを一時的に大きく
することにより、ＬＳＩの出荷検査を容易にできるテス
ト回路内蔵型Ｄ／Ａ変換器を提供することを目的とす
る。
【００１０】
【課題を解決するための手段】本発明は上述の課題を解
決するために、ＰＷＭ方式を用いたテスト回路内蔵型Ｄ
／Ａ変換器は、入力した複数のデジタル信号に応じた出
力を行うデコーダと、このデコーダからの出力に応じた
電圧を出力するアナログ変換回路と、このアナログ変換
回路により出力された電圧のパルス幅変調を行うＰＷＭ
回路と、当該Ｄ／Ａ変換器のテストを行う旨のテスト信
号を入力するとＰＷＭ回路に第１の電圧と第２の電圧を
供給するテスト回路とを有する。
決するために、ＰＷＭ方式を用いたテスト回路内蔵型Ｄ
／Ａ変換器は、入力した複数のデジタル信号に応じた出
力を行うデコーダと、このデコーダからの出力に応じた
電圧を出力するアナログ変換回路と、このアナログ変換
回路により出力された電圧のパルス幅変調を行うＰＷＭ
回路と、当該Ｄ／Ａ変換器のテストを行う旨のテスト信
号を入力するとＰＷＭ回路に第１の電圧と第２の電圧を
供給するテスト回路とを有する。
【００１１】
【作用】本発明によれば、テスト信号が入力されるとデ
コーダからの出力が無くなり、アナログ変換回路より出
力される電圧に代わって第１の電圧と第２の電圧がＰＷ
Ｍ信号発生回路に供給される。ＰＷＭ信号発生回路は、
これら第１の電圧と第２の電圧のパルス幅変調を行って
出力端子に出力する。
コーダからの出力が無くなり、アナログ変換回路より出
力される電圧に代わって第１の電圧と第２の電圧がＰＷ
Ｍ信号発生回路に供給される。ＰＷＭ信号発生回路は、
これら第１の電圧と第２の電圧のパルス幅変調を行って
出力端子に出力する。
【００１２】
【実施例】次に添付図面を参照して本発明によるテスト
回路内蔵型Ｄ／Ａ変換器の実施例を詳細に説明する。
回路内蔵型Ｄ／Ａ変換器の実施例を詳細に説明する。
【００１３】図１は本発明によるテスト回路内蔵型Ｄ／
Ａ変換器の一実施例として１２ビットのＤ／Ａ変換器に
適用したときのブロック図である。同図において、端子
Ａ０〜Ａ２はＰＷＭ（パルス幅変調）部の３ビットのデ
ジタル入力であり、これら信号はパルス幅変調の制御信
号としてＰＷＭ信号発生回路２に入力される。
Ａ変換器の一実施例として１２ビットのＤ／Ａ変換器に
適用したときのブロック図である。同図において、端子
Ａ０〜Ａ２はＰＷＭ（パルス幅変調）部の３ビットのデ
ジタル入力であり、これら信号はパルス幅変調の制御信
号としてＰＷＭ信号発生回路２に入力される。
【００１４】端子Ａ３〜Ａ１１は抵抗分圧方式のＤ／Ａ
部へのデジタル入力であり、デコーダ１に接続される。
デコーダ１は、５１２本の出力線を備え、入力したデジ
タル信号に応じてこれら５１２本の出力線の１本をハイ
レベルにする。デコーダ１の５１２本の出力線はそれぞ
れ、２つのアナログスイッチ１０の制御端子に接続され
ている。
部へのデジタル入力であり、デコーダ１に接続される。
デコーダ１は、５１２本の出力線を備え、入力したデジ
タル信号に応じてこれら５１２本の出力線の１本をハイ
レベルにする。デコーダ１の５１２本の出力線はそれぞ
れ、２つのアナログスイッチ１０の制御端子に接続され
ている。
【００１５】各スイッチ１０は、抵抗Ｒ０〜Ｒ５１１の
いずれかの端子に接続されるとともに、信号線６または
７に接続されている。すなわち、デコーダ１の出力線に
接続された２つのスイッチ１０は、抵抗Ｒ０〜Ｒ５１１
のいずれかを選択するスイッチであり、これの制御端子
にハイレベルが印加されると両端子間を導通して所定の
電圧ＶＡ，ＶＢを信号線６，７にそれぞれ出力する。な
お、各スイッチ１０と抵抗Ｒ０〜Ｒ５１１によりデコー
ダ１の出力に応じた電圧を出力するアナログ変換回路が
形成される。
いずれかの端子に接続されるとともに、信号線６または
７に接続されている。すなわち、デコーダ１の出力線に
接続された２つのスイッチ１０は、抵抗Ｒ０〜Ｒ５１１
のいずれかを選択するスイッチであり、これの制御端子
にハイレベルが印加されると両端子間を導通して所定の
電圧ＶＡ，ＶＢを信号線６，７にそれぞれ出力する。な
お、各スイッチ１０と抵抗Ｒ０〜Ｒ５１１によりデコー
ダ１の出力に応じた電圧を出力するアナログ変換回路が
形成される。
【００１６】信号線６，７はそれぞれ、ＰＷＭ信号発生
回路２によりスイッチング制御されるスイッチ９Ａ，９
Ｂに接続されている。スイッチ９Ａ，９Ｂはアナログデ
ータ出力端子５に接続され、ＰＷＭ信号発生回路２より
ハイレベルの信号を入力するとスイッチ９Ａは信号線６
とアナログデータ出力端子５とを接続し、ロウレベルの
信号を入力するとスイッチ９Ｂが信号線７とアナログデ
ータ出力端子５を接続する。このようにＰＷＭ信号発生
回路２とスイッチ９Ａ，９Ｂにより、信号線６，７にあ
らわれる電圧ＶＡ，ＶＢのパルス幅変調を行なう回路が
形成される。
回路２によりスイッチング制御されるスイッチ９Ａ，９
Ｂに接続されている。スイッチ９Ａ，９Ｂはアナログデ
ータ出力端子５に接続され、ＰＷＭ信号発生回路２より
ハイレベルの信号を入力するとスイッチ９Ａは信号線６
とアナログデータ出力端子５とを接続し、ロウレベルの
信号を入力するとスイッチ９Ｂが信号線７とアナログデ
ータ出力端子５を接続する。このようにＰＷＭ信号発生
回路２とスイッチ９Ａ，９Ｂにより、信号線６，７にあ
らわれる電圧ＶＡ，ＶＢのパルス幅変調を行なう回路が
形成される。
【００１７】信号線６，７はまた、ＰＭＯＳトランジス
タＱ１、ＮＭＯＳトランジスタＱ２およびインバータ３
Ａ，３Ｂにより構成されるテスト回路１２に接続されて
いる。トランジスタＱ１はソースが電源ＶＤＤにドレイ
ンが信号線６に、またトランジスタＱ２はソースがアー
スＧＮＤにドレインが信号線７に接続されている。ま
た、トランジスタＱ１はインバータ３Ａを介してテスト
信号を入力するＴＰＷＭ端子に接続され、ハイレベルの
テスト信号を入力すると、信号線６と電源ＶＤＤに接続
して電位ＶＡを電源レベルにする。同様にトランジスタ
Ｑ２はＴＰＷＭ端子に接続され、テスト信号を入力する
と信号線７をアースＧＮＤに接続して電位ＶＢをＧＮＤ
レベルにする。ＴＰＷＭ端子はまた、インバータ３Ｂを
介してデコーダ１のイネーブル端子Ｅに接続され、テス
ト信号入力時にこの端子Ｅをロウレベルにすることでデ
コーダ１の動作を停止し、これからの出力を全てロウレ
ベルにする。
タＱ１、ＮＭＯＳトランジスタＱ２およびインバータ３
Ａ，３Ｂにより構成されるテスト回路１２に接続されて
いる。トランジスタＱ１はソースが電源ＶＤＤにドレイ
ンが信号線６に、またトランジスタＱ２はソースがアー
スＧＮＤにドレインが信号線７に接続されている。ま
た、トランジスタＱ１はインバータ３Ａを介してテスト
信号を入力するＴＰＷＭ端子に接続され、ハイレベルの
テスト信号を入力すると、信号線６と電源ＶＤＤに接続
して電位ＶＡを電源レベルにする。同様にトランジスタ
Ｑ２はＴＰＷＭ端子に接続され、テスト信号を入力する
と信号線７をアースＧＮＤに接続して電位ＶＢをＧＮＤ
レベルにする。ＴＰＷＭ端子はまた、インバータ３Ｂを
介してデコーダ１のイネーブル端子Ｅに接続され、テス
ト信号入力時にこの端子Ｅをロウレベルにすることでデ
コーダ１の動作を停止し、これからの出力を全てロウレ
ベルにする。
【００１８】ＴＰＭＷ端子にロウレベルが入力されてい
る通常の状態で、Ｄ／Ａ変換されるデジタル信号の上位
ビットＡ３〜Ａ１１がデコーダ１に入力されると、５１
２本の出力線の中の１本がハイレベルとなり、これに接
続されている２個のアナログスイッチ１０の端子間が導
通する。すなわち、たとえば入力したデジタル信号によ
り出力線１００が選択されると、これに接続されている
スイッチ１０ａおよびスイッチ１０ｂが導通状態とな
り、抵抗Ｒ５０９の両端の電圧が信号線６と７に出力さ
れる。そして、抵抗Ｒ５０９の両端の電圧ＶＡ，ＶＢ
は、スイッチ９Ａ，９Ｂに印加され、ＰＷＭ信号発生回
路２のスイッチング制御によりパルス幅変調された信号
がアナログデータ出力端子５に出力される。
る通常の状態で、Ｄ／Ａ変換されるデジタル信号の上位
ビットＡ３〜Ａ１１がデコーダ１に入力されると、５１
２本の出力線の中の１本がハイレベルとなり、これに接
続されている２個のアナログスイッチ１０の端子間が導
通する。すなわち、たとえば入力したデジタル信号によ
り出力線１００が選択されると、これに接続されている
スイッチ１０ａおよびスイッチ１０ｂが導通状態とな
り、抵抗Ｒ５０９の両端の電圧が信号線６と７に出力さ
れる。そして、抵抗Ｒ５０９の両端の電圧ＶＡ，ＶＢ
は、スイッチ９Ａ，９Ｂに印加され、ＰＷＭ信号発生回
路２のスイッチング制御によりパルス幅変調された信号
がアナログデータ出力端子５に出力される。
【００１９】本実施例の要点であるテスト時にはＴＰＷ
Ｍ端子はハイレベルとする。このとき、信号線６はトラ
ンジスタＱ１によりハイレベルに、信号線７はトランジ
スタＱ２によりロウレベルにそれぞれ固定される。ま
た、デコーダ１のイネーブル端子Ｅがロウレベルになる
ため、これの出力はすべてロウレベルになり、アナログ
スイッチ１０はすべてオフとなる。その結果、ＰＷＭ信
号発生回路２の出力にしたがって、アナログデータ出力
端子５に出力される信号はＶＤＤレベルとＧＮＤレベル
を行き来するものとなる。このテスト時のアナログ出力
端子の波形を図２に示す。
Ｍ端子はハイレベルとする。このとき、信号線６はトラ
ンジスタＱ１によりハイレベルに、信号線７はトランジ
スタＱ２によりロウレベルにそれぞれ固定される。ま
た、デコーダ１のイネーブル端子Ｅがロウレベルになる
ため、これの出力はすべてロウレベルになり、アナログ
スイッチ１０はすべてオフとなる。その結果、ＰＷＭ信
号発生回路２の出力にしたがって、アナログデータ出力
端子５に出力される信号はＶＤＤレベルとＧＮＤレベル
を行き来するものとなる。このテスト時のアナログ出力
端子の波形を図２に示す。
【００２０】このように本実施例によれば、テストの時
のみ電圧ＶＡ−ＶＢの振幅を大きくできるため、測定が
容易になる。このように大きな電圧でＰＷＭ信号をテス
トすれば少なくともその回路はデジタル的に動作してい
ることになり、不良ＬＳＩを十分検査可能となる。
のみ電圧ＶＡ−ＶＢの振幅を大きくできるため、測定が
容易になる。このように大きな電圧でＰＷＭ信号をテス
トすれば少なくともその回路はデジタル的に動作してい
ることになり、不良ＬＳＩを十分検査可能となる。
【００２１】
【発明の効果】以上詳細に説明したように本発明のテス
ト回路内蔵型Ｄ／Ａ変換器によれば、通常では測定が困
難な小さなＰＷＭ信号をテスト時のみ大きくして容易に
測定できる。したがって、ＬＳＩの測定設備にかける負
担が小さくなり、また高速な測定も可能となる。
ト回路内蔵型Ｄ／Ａ変換器によれば、通常では測定が困
難な小さなＰＷＭ信号をテスト時のみ大きくして容易に
測定できる。したがって、ＬＳＩの測定設備にかける負
担が小さくなり、また高速な測定も可能となる。
【図１】本発明のテスト回路内蔵型Ｄ／Ａ変換器の一実
施例を示すブロック図。
施例を示すブロック図。
【図２】図１に示した本実施例の動作を説明するための
出力波形図。
出力波形図。
【図３】従来技術におけるＤ／Ａ変換回路のブロック
図。
図。
【図４】図３に示した従来技術における出力波形図。
Ａ３〜Ａ１１ 抵抗分圧部デジタルデータ入力端子 Ａ０〜Ａ２ ＰＷＭ部デジタルデータ入力端子 Ｒ０〜Ｒ５１１ 抵抗 １ デコーダ ２ ＰＷＭ信号発生回路 ３Ａ，３Ｂ インバータ ４ テストモード入力端子 ５ アナログデータ出力端子 ９Ａ，９Ｂ ＰＷＭ用アナログスイッチ １０ アナログスイッチ
Claims (1)
- 【請求項１】 ＰＷＭ方式を用いたテスト回路内蔵型Ｄ
／Ａ変換器において、 複数のデジタル信号を入力し、このデジタル信号に応じ
た出力を行うデコーダと、 前記デコーダからの出力に応じた電圧を出力するアナロ
グ変換回路と、 前記アナログ変換回路により出力された電圧のパルス幅
変調を行うＰＷＭ回路と、 当該Ｄ／Ａ変換器のテストを行う旨のテスト信号を入力
すると前記ＰＷＭ回路に第１の電圧と第２の電圧を供給
するテスト回路とを有し、 前記テスト信号が入力されると前記アナログ変換回路よ
り出力される電圧に代わって第１の電圧と第２の電圧が
前記ＰＷＭ回路に供給され、このＰＷＭ回路によりこれ
ら電圧のパルス幅変調が行なわれることを特徴とするテ
スト回路内蔵型Ｄ／Ａ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18628893A JPH0746128A (ja) | 1993-07-28 | 1993-07-28 | テスト回路内蔵型ｄ／ａ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18628893A JPH0746128A (ja) | 1993-07-28 | 1993-07-28 | テスト回路内蔵型ｄ／ａ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0746128A true JPH0746128A (ja) | 1995-02-14 |
Family
ID=16185692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18628893A Pending JPH0746128A (ja) | 1993-07-28 | 1993-07-28 | テスト回路内蔵型ｄ／ａ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746128A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450655B1 (ko) * | 1997-08-21 | 2004-11-16 | 삼성전자주식회사 | 디지탈 블럭 테스트회로 및 이를 이용한 램 디지탈-아날로그변환장치 |
| KR100688527B1 (ko) * | 2005-02-03 | 2007-03-02 | 삼성전자주식회사 | 아날로그 반도체 장치를 테스트하는 디지털 테스트 장치 |
| WO2017163678A1 (ja) * | 2016-03-23 | 2017-09-28 | ソニー株式会社 | デジタルアナログ変換回路、ソースドライバ、表示装置、及び、電子機器、並びに、デジタルアナログ変換回路の駆動方法 |
-
1993
- 1993-07-28 JP JP18628893A patent/JPH0746128A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450655B1 (ko) * | 1997-08-21 | 2004-11-16 | 삼성전자주식회사 | 디지탈 블럭 테스트회로 및 이를 이용한 램 디지탈-아날로그변환장치 |
| KR100688527B1 (ko) * | 2005-02-03 | 2007-03-02 | 삼성전자주식회사 | 아날로그 반도체 장치를 테스트하는 디지털 테스트 장치 |
| WO2017163678A1 (ja) * | 2016-03-23 | 2017-09-28 | ソニー株式会社 | デジタルアナログ変換回路、ソースドライバ、表示装置、及び、電子機器、並びに、デジタルアナログ変換回路の駆動方法 |
| US10541705B2 (en) | 2016-03-23 | 2020-01-21 | Sony Corporation | Digital/analog converter circuit, source driver, display apparatus, electronic apparatus, and method of driving a digital/analog converter circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7859268B2 (en) | Method of testing driving circuit and driving circuit for display device | |
| US6940271B2 (en) | Pin electronics interface circuit | |
| KR0181997B1 (ko) | 에이디변환기 및 에이디변환기의 테스트방법 | |
| US6549150B1 (en) | Integrated test structure and method for verification of microelectronic devices | |
| JPH0746128A (ja) | テスト回路内蔵型ｄ／ａ変換器 | |
| WO2012137708A1 (ja) | 半導体装置及びその検査方法 | |
| US6949946B1 (en) | Integrated semiconductor circuit and method for functional testing of pad cells | |
| JP2000165244A (ja) | 半導体集積回路装置 | |
| JPWO2005064583A1 (ja) | 表示装置の駆動装置、表示装置、駆動装置または表示装置の検査方法 | |
| US20110001509A1 (en) | Semiconductor integrated circuit device and method for testing the same | |
| JP2000162281A (ja) | 半導体集積回路装置 | |
| JP3553509B2 (ja) | 半導体集積回路及びその検査方法 | |
| JP3628492B2 (ja) | 半導体装置およびそのテスト方法 | |
| JP3806333B2 (ja) | 半導体集積回路、半導体集積回路の試験装置、及び半導体集積回路の試験方法 | |
| JP3588221B2 (ja) | 回路基板検査装置の計測部自己診断装置 | |
| JP3568938B2 (ja) | ディジタル・アナログ変換回路 | |
| JP2000147071A (ja) | アナログ回路の特性検査装置 | |
| JP3057847B2 (ja) | 半導体集積回路 | |
| JPH1174789A (ja) | Ａ／ｄコンバータ測定装置 | |
| JPS60232721A (ja) | デジタル・アナログ変換器用試験装置 | |
| KR910007690B1 (ko) | 컴퓨터를 이용한 저항계 | |
| JP3447650B2 (ja) | Ａ／ｄ変換器及び評価装置並びにそれらを用いたａ／ｄ変換器システム | |
| JPH0529938A (ja) | 制御装置 | |
| JP5003955B2 (ja) | Ｉｃテスタ | |
| JP2002062333A (ja) | 測定装置 |