JPH0745833A - Manufacture of field-effect thin film transistor element - Google Patents
Manufacture of field-effect thin film transistor elementInfo
- Publication number
- JPH0745833A JPH0745833A JP18378893A JP18378893A JPH0745833A JP H0745833 A JPH0745833 A JP H0745833A JP 18378893 A JP18378893 A JP 18378893A JP 18378893 A JP18378893 A JP 18378893A JP H0745833 A JPH0745833 A JP H0745833A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- discharge
- amorphous
- lower layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、アクティブマトリック
ス型液晶表示装置や画像読み取り装置のスイッチィング
用薄膜トランジスタ素子の製造方法に関し、特に活性層
の半導体薄膜の成膜を高速かつ高品質に行う電界効果型
薄膜トランジスタ素子の形成方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film transistor element for switching of an active matrix type liquid crystal display device or an image reading device, and particularly to a field effect for forming a semiconductor thin film of an active layer at high speed and with high quality. Type thin film transistor element forming method.
【０００２】[0002]
【従来の技術】壁掛けカラーテレビジョンに代表される
薄型パネルディスプレイとして、アクティブマトリック
ス型液晶ディスプレイの研究開発が活発に行われてい
る。この液晶ディスプレイは、各画素に対して各々一つ
ずつのスイッチとして薄膜トランジスタを設けているこ
とを特徴としており、フルカラー表示が可能なデバイス
として注目されている。2. Description of the Related Art As a thin panel display represented by a wall-mounted color television, active matrix type liquid crystal displays have been actively researched and developed. This liquid crystal display is characterized by providing a thin film transistor as a switch for each pixel, and is attracting attention as a device capable of full-color display.
【０００３】アモルファスＳｉ膜を用いた薄膜トランジ
スタは、アモルファスＳｉ膜が低温形成で大面積に形成
できることや、抵抗が高く、オフ電流が小さい等の利点
を有するため、スイッチ用素子として優れている。この
アモルファスＳｉ膜は、プラズマＣＶＤ法で形成される
が、製造コストの低減のための高速成膜や、トランジス
タ性能の向上のための高品質化の改善要求が強い。A thin film transistor using an amorphous Si film is excellent as a switching element because it has the advantages that an amorphous Si film can be formed in a large area at low temperature, has high resistance, and has a small off current. Although this amorphous Si film is formed by a plasma CVD method, there is a strong demand for high-speed film formation to reduce manufacturing costs and improvement in quality to improve transistor performance.
【０００４】従来、アモルファスＳｉ膜の成膜時間が短
く、かつトランジスタの移動度が高い薄膜トランジスタ
としては、たとえば特開昭６４−７１１７３号公報に示
されるように、アモルファスＳｉ膜をゲート絶縁膜と接
する下層に設けた低放電電力で形成した高移動度膜と、
その上方に高高周波電力で高成膜速度で形成した低移動
度膜との２層構造を用いることにより、高スループット
かつ高移動度を実現した例がある。図６は、この従来の
薄膜トランジスタの構造を示す断面図である。図６にお
いて、絶縁性基板１１のゲート絶縁膜１３上に、低高周
波電力で形成した高移動度のアモルファスシリコン（Ｓ
ｉ）膜６１ａを例えば２０ｎｍ形成し、その上に大きな
高周波電力で高速成膜の低移動度アモルファスＳｉ膜６
１ｂが膜厚３００ｎｍ形成されている。１２はゲート電
極、１５はドープ層，１６はソース電極，１７はドレイ
ン電極である。Conventionally, as a thin film transistor in which the amorphous Si film is formed in a short time and the mobility of the transistor is high, the amorphous Si film is in contact with the gate insulating film as disclosed in, for example, Japanese Patent Laid-Open No. 64-71173. A high mobility film formed with low discharge power provided in the lower layer,
There is an example in which a high throughput and a high mobility are realized by using a two-layer structure with a low mobility film formed above it with a high RF power and a high deposition rate. FIG. 6 is a sectional view showing the structure of this conventional thin film transistor. In FIG. 6, on the gate insulating film 13 of the insulating substrate 11, a high mobility amorphous silicon (S
i) The film 61a having a thickness of 20 nm, for example, is formed thereon, and the low mobility amorphous Si film 6 is formed at a high speed with a large high frequency power.
1b has a film thickness of 300 nm. Reference numeral 12 is a gate electrode, 15 is a doped layer, 16 is a source electrode, and 17 is a drain electrode.
【０００５】通常、高移動度アモルファスＳｉ膜６１ａ
の成膜速度は５ｎｍ／分程度であるので、成膜時間は４
分であり、一方、大きな高周波電力条件で形成した低移
動度アモルファスＳｉ膜６１ｂの成膜速度は、パーティ
クルの発生量の関係から３０ｎｍ／分程度が限界であ
り、膜厚３００ｎｍの膜を形成するには、成膜時間は１
０分必要である。よって総成膜時間としては、１４分必
要であり、その他に基板の搬送，真空引き，ガス導入時
のガス圧安定等の時間が必要となる。Usually, a high mobility amorphous Si film 61a
The film formation rate is about 5 nm / min, so the film formation time is 4
On the other hand, the film forming rate of the low mobility amorphous Si film 61b formed under the condition of high high frequency power is about 30 nm / min due to the amount of particles generated, and a film having a film thickness of 300 nm is formed. The film formation time is 1
It takes 0 minutes. Therefore, the total film forming time is required to be 14 minutes, and in addition, it is necessary to transfer the substrate, evacuate, and stabilize the gas pressure during gas introduction.
【０００６】[0006]
【発明が解決しようとする課題】低コスト化には、アモ
ルファスＳｉ膜の成膜時間の短縮が重要であり、成膜速
度の向上が望まれている。しかし、従来では、成膜速度
を速くすると、気相中にパーティクルが発生して膜質が
悪くなり、製造歩留りの低下や、トランジスタ特性の不
良が生ずるため、成膜時間を短縮することができない。In order to reduce the cost, it is important to shorten the film formation time of the amorphous Si film, and it is desired to improve the film formation speed. However, conventionally, when the film formation speed is increased, particles are generated in the vapor phase to deteriorate the film quality, resulting in a decrease in manufacturing yield and defective transistor characteristics. Therefore, the film formation time cannot be shortened.
【０００７】また、従来の高移動度膜が得られる低高周
波電力放電の条件は、放電が維持できる限界に近い低高
周波電力値で放電が行われ、均一性を確保するため、通
常成膜条件とは違った圧力，ガス組成を必要としてい
る。このため、ゲート絶縁膜近くのチャネルが形成され
る部分を高移動度が得られる低高周波電力放電の条件で
形成した後、高速成膜するため、アモルファスＳｉ膜の
成膜条件を途中でかえるときには、一度放電を停止し、
真空度等の他の成膜条件も変更し、再び放電を開始する
必要がある。ところが、アモルファスＳｉ膜の総成膜時
間を短縮するため、高移動度膜の膜厚を薄くすると、ア
モルファスＳｉ膜の放電停止界面に発生する欠陥の影響
が大きくなり、薄膜トランジスタのしきい値電圧の増加
や、移動度の低下をもたらすという問題がある。Further, the conventional conditions for low-frequency power discharge that can obtain a high-mobility film are as follows: discharge is performed at a low-frequency power value close to the limit at which discharge can be maintained, and uniformity is ensured. Requires a different pressure and gas composition. Therefore, in order to change the film formation condition of the amorphous Si film midway, the film formation is performed at a high speed after forming the part where the channel is formed near the gate insulating film under the condition of low high frequency power discharge that can obtain high mobility. , Once stop the discharge,
It is necessary to change the other film forming conditions such as the degree of vacuum and restart the discharge. However, if the film thickness of the high mobility film is reduced in order to shorten the total film formation time of the amorphous Si film, the influence of defects generated at the discharge stop interface of the amorphous Si film becomes large, and the threshold voltage of the thin film transistor is reduced. There is a problem of increasing the mobility and decreasing the mobility.
【０００８】本発明の目的は、薄膜トランジスタの特性
を低下させることなく、しかもパーティクルの発生を抑
えて、アモルファスＳｉ膜の成膜速度を向上させる電界
効果型薄膜トランジスタ素子の製造方法を提供すること
にある。An object of the present invention is to provide a method for manufacturing a field effect type thin film transistor element, which does not deteriorate the characteristics of the thin film transistor and further suppresses the generation of particles to improve the deposition rate of an amorphous Si film. .
【０００９】[0009]
【課題を解決するための手段】上述した目的を達成する
ため、本発明に係る電界効果型薄膜トランジスタ素子の
製造方法は、下層成膜工程と上層成膜工程とを有し、絶
縁性基板のゲート電極上にゲート絶縁膜を介してアモル
ファスシリコン膜を形成する電界効果型薄膜トランジス
タ素子の製造方法であって、アモルファスシリコン膜
は、ゲート絶縁膜上に成膜される膜厚１５ｎｍ以上の下
層と、該下層上に成膜される上層との２層構造であり、
下層成膜工程は、成膜用原料ガスに高周波による放電を
連続的に作用させて、ゲート絶縁膜上にアモルファスシ
リコン膜の下層を成膜する処理であり、上層成膜工程
は、下層のアモルファスシリコン膜の成膜後、成膜用原
料ガスに高周波電力による放電を間欠的に作用させて、
アモルファスシリコン膜の下層上にアモルファスシリコ
ン膜の上層を成膜する処理である。In order to achieve the above-mentioned object, a method of manufacturing a field effect thin film transistor element according to the present invention comprises a lower layer film forming step and an upper layer film forming step, and a gate of an insulating substrate. A method for manufacturing a field effect thin film transistor element, comprising forming an amorphous silicon film on an electrode via a gate insulating film, the amorphous silicon film comprising a lower layer having a thickness of 15 nm or more formed on the gate insulating film, It has a two-layer structure with an upper layer formed on the lower layer,
The lower layer film forming step is a process of continuously forming a lower layer of an amorphous silicon film on the gate insulating film by continuously applying a high frequency discharge to the film forming material gas. After forming the silicon film, a high-frequency power discharge is intermittently applied to the film-forming raw material gas,
This is a process of forming an upper layer of an amorphous silicon film on a lower layer of the amorphous silicon film.
【００１０】また、本発明に係る電界効果型薄膜トラン
ジスタ素子の製造方法は、下層成膜工程と上層成膜工程
とを有し、絶縁性基板のゲート電極上にゲート絶縁膜を
介してアモルファスシリコン膜を形成する電界効果型薄
膜トランジスタ素子の製造方法であって、アモルファス
シリコン膜は、ゲート絶縁膜上に成膜される下層と、該
下層上に成膜される上層との２層構造であり、下層成膜
工程は、成膜用原料ガスに高周波電力による放電を間欠
的に作用させて、ゲート絶縁膜上にアモルファスシリコ
ン膜の下層を成膜する処理であり、前記間欠的放電は、
放電が励起されるオン期間を、放電が休止されるオフ期
間より短く設定して行うものであり、上層成膜工程は、
下層のアモルファスシリコン膜の成膜後、成膜用原料ガ
スに高周波電力による放電を間欠的に作用させて、アモ
ルファスシリコン膜の下層上にアモルファスシリコン膜
の上層を成膜する処理であり、前記間欠的放電は、放電
が休止されるオフ期間に対する、放電が励起されるオン
期間の割合を、段階的又は連続的に増加させて行うもの
である。The method for manufacturing a field effect thin film transistor element according to the present invention has a lower layer film forming step and an upper layer film forming step, and an amorphous silicon film is formed on the gate electrode of the insulating substrate via the gate insulating film. A method of manufacturing a field effect thin film transistor element, wherein the amorphous silicon film has a two-layer structure of a lower layer formed on the gate insulating film and an upper layer formed on the lower layer, The film forming step is a process of intermittently applying high-frequency power discharge to the film-forming raw material gas to form a lower layer of an amorphous silicon film on the gate insulating film, and the intermittent discharge is
The on period during which the discharge is excited is set shorter than the off period during which the discharge is stopped.
After forming the lower layer amorphous silicon film, a process of intermittently applying high-frequency power discharge to the film forming source gas to form an upper layer of the amorphous silicon film on the lower layer of the amorphous silicon film. The target discharge is performed by gradually or continuously increasing the ratio of the ON period in which the discharge is excited to the OFF period in which the discharge is stopped.
【００１１】また、本発明に係る電界効果型薄膜トラン
ジスタ素子の製造方法は、下層成膜工程と上層成膜工程
とを有し、絶縁性基板のゲート電極上にゲート絶縁膜を
介してアモルファスシリコン膜を形成する電界効果型薄
膜トランジスタ素子の製造方法であって、アモルファス
シリコン膜は、ゲート絶縁膜上に成膜される下層と、該
下層上に成膜される上層との２層構造であり、下層成膜
工程は、成膜用原料ガスに高周波電力による放電を間欠
的に作用させて、ゲート絶縁膜上にアモルファスシリコ
ン膜の下層を成膜する処理であり、前記間欠的放電は、
小容量の高周波電力に基づいて行うものであり、上層成
膜工程は、下層のアモルファスシリコン膜の成膜後、成
膜用原料ガスに高周波電力による放電を間欠的に作用さ
せて、アモルファスシリコン膜の下層上にアモルファス
シリコン膜の上層を成膜する処理であり、前記間欠的放
電は、高周波電力の容量を段階的又は連続的に増加させ
て行うものである。The method for manufacturing a field effect thin film transistor element according to the present invention has a lower layer film forming step and an upper layer film forming step, and an amorphous silicon film is formed on the gate electrode of the insulating substrate via the gate insulating film. A method of manufacturing a field effect thin film transistor element, wherein the amorphous silicon film has a two-layer structure of a lower layer formed on the gate insulating film and an upper layer formed on the lower layer, The film forming step is a process of intermittently applying high-frequency power discharge to the film-forming raw material gas to form a lower layer of an amorphous silicon film on the gate insulating film, and the intermittent discharge is
The upper layer deposition process is performed based on a small amount of high frequency power, and after the lower layer amorphous silicon film is deposited, a high frequency power discharge is intermittently applied to the deposition source gas to form an amorphous silicon film. This is a process for forming an upper layer of an amorphous silicon film on the lower layer, and the intermittent discharge is performed by gradually or continuously increasing the capacity of high frequency power.
【００１２】[0012]
【作用】低移動度膜のアモルファスＳｉ膜を間欠放電の
プラズマＣＶＤ法を用いて高速に成膜することで成膜時
間を短縮する請求項１に記載の製造方法について説明す
る。The manufacturing method according to claim 1, wherein the film forming time is shortened by forming an amorphous Si film having a low mobility film at a high speed by using a plasma CVD method of intermittent discharge.
【００１３】薄膜トランジスタの移動度を劣化させるこ
となく、アモルファスＳｉ膜の成膜時間を短縮するに
は、低移動度膜をより高速に成膜すれば良い。アモルフ
ァスＳｉ膜の高速成膜方法として、間欠放電のプラズマ
ＣＶＤ法が知られている。間欠放電のプラズマＣＶＤ法
とは、一定時間高周波電力を投入し原料ガスをプラズマ
分解し、次にある時間高周波電力を切り、プラズマの発
生を止めるようなシーケンスを繰り返すことで成膜を行
うものである。この放電時間（以下、オン時間と記す）
と放電休止時間（オフ時間）とを適当に選択し、複数の
活性種の内、寿命の短い反応性の高い種をオフ時間中に
死滅させ、寿命が長い反応性の低い種を支配的にさせる
ことで、膜質を改善したり、気相中のパーティクルの発
生量を抑制したりする成膜法である。アモルファスＳｉ
膜の成膜例としては、アプライド・フィジックス・レタ
ーズ，第５７巻，第１６号，１６１６〜１６１８頁（Ａ
ＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ＬＥＴＴＥＲＳ，ＶＯ
Ｌ，５７，ＮＯ．１６，ＯＣＴＯＢＥＲ，１９９０，ｐ
ｐ．１６１６−１６１８）に示されているように、間欠
放電にすることで３６０Ａ／分という高成膜速度でも、
パーティクルの発生は認められていない。しかし、これ
までこの間欠放電プラズマＣＶＤ法で形成したアモルフ
ァスＳｉ膜の膜質の成膜条件依存性や薄膜トランジスタ
に用いた例はなく、高速成膜時のアモルファスＳｉ膜が
薄膜トランジスタに使用できるかどうかは全くわからな
い。In order to shorten the film formation time of the amorphous Si film without degrading the mobility of the thin film transistor, the low mobility film may be formed at a higher speed. A plasma CVD method of intermittent discharge is known as a high-speed method of forming an amorphous Si film. The intermittent discharge plasma CVD method is a method in which high-frequency power is supplied for a certain period of time to decompose the raw material gas into plasma, and then the high-frequency power is turned off for a certain period of time, and a sequence is repeated to stop plasma generation, thereby forming a film. is there. This discharge time (hereinafter referred to as ON time)
And the discharge pause time (off time) are appropriately selected to kill highly reactive species with a short life out of the multiple active species during the off time, and to give priority to a species with low reactivity with a long life. This is a film forming method for improving the film quality and suppressing the amount of particles generated in the gas phase. Amorphous Si
Examples of the film formation include Applied Physics Letters, Vol. 57, No. 16, 1616-1618 (A
PPLIED PHYSICS LETTERS, VO
L, 57, NO. 16, OCTOBER, 1990, p
p. 1616-1618), even if the film formation rate is as high as 360 A / min by intermittent discharge,
Generation of particles is not recognized. However, there has been no example of film quality dependence of the amorphous Si film formed by this intermittent discharge plasma CVD method in the thin film transistor, and whether the amorphous Si film can be used in the thin film transistor at the time of high-speed film formation. do not know.
【００１４】そこで、実際に図１（ｃ）に示すような構
造の薄膜トランジスタを試作した。ゲート絶縁膜近傍の
アモルファスＳｉ膜は、図１（ａ）に示されているよう
な時間的に連続した振幅の高周波電力を用いた従来の連
続放電プラズマＣＶＤ法の低高周波電力の条件を用い
て、数十ｎｍ形成後、図１（ｂ）に示されているような
波形の高周波電力を用いた間欠放電プラズマＣＶＤ法に
より、成膜速度６０ｎｍ／分という高速で膜厚３０ｎｍ
のアモルファスＳｉ膜を成膜した。図２は、ゲート絶縁
膜上に形成される高移動度膜の膜厚に対する電界効果移
動度と、しきい値電圧の変化とを示したものである。図
２において間欠放電２１と記されているように高移動度
膜の膜厚が約１５ｎｍ以下で移動度の低下と、しきい値
電圧の増加とが見られたが、膜厚が１５ｎｍ以上では、
移動度１ｃｍ2・Ｖ-1・ｓ-1，しきい値電圧１．６Ｖが
得られた。従来の連続放電のプラズマＣＶＤ法の高高周
波電力の条件で低移動度膜の形成に用いた特性も図２中
の連続放電２２として示してあるが、やはり高移動度膜
の膜厚が１０ｎｍ以下で特性の変化が見られる。逆に言
えば、間欠放電プラズマＣＶＤ法を用いても、高移動度
膜の膜厚を１５ｎｍ以上にすることにより、薄膜トラン
ジスタは、良好な特性が確保されていることがわかる。
間欠放電のプラズマＣＶＤ法では、高移動度膜の必要最
低膜厚が従来の連続放電プラズマＣＶＤ法の場合に比べ
てやや厚くなる理由は不明であるが、間欠放電プラズマ
ＣＶＤ法の方がオン時の瞬間高周波電力値が大きく、下
地に与える損傷が大きいためである可能性がある。Therefore, a thin film transistor having a structure as shown in FIG. 1C was actually manufactured. The amorphous Si film in the vicinity of the gate insulating film is formed under the condition of low high frequency power of the conventional continuous discharge plasma CVD method using high frequency power of temporally continuous amplitude as shown in FIG. After forming several tens of nm, the film thickness is 30 nm at a high film forming speed of 60 nm / min by the intermittent discharge plasma CVD method using the high frequency power having the waveform as shown in FIG.
Was formed into an amorphous Si film. FIG. 2 shows the field effect mobility and the change in threshold voltage with respect to the film thickness of the high mobility film formed on the gate insulating film. As shown by intermittent discharge 21 in FIG. 2, a decrease in mobility and an increase in threshold voltage were observed when the film thickness of the high mobility film was about 15 nm or less, but when the film thickness was 15 nm or more, ,
A mobility of 1 cm 2 · V -1 · s -1 and a threshold voltage of 1.6 V were obtained. The characteristic used for forming the low mobility film under the condition of high frequency power of the conventional continuous discharge plasma CVD method is also shown as the continuous discharge 22 in FIG. 2, but the film thickness of the high mobility film is 10 nm or less. Changes in characteristics can be seen. Conversely, it can be seen that even if the intermittent discharge plasma CVD method is used, good characteristics are ensured in the thin film transistor by setting the film thickness of the high mobility film to 15 nm or more.
In the intermittent discharge plasma CVD method, the reason why the minimum required film thickness of the high mobility film is slightly thicker than in the case of the conventional continuous discharge plasma CVD method is unknown, but the intermittent discharge plasma CVD method is more effective when it is turned on. It is possible that this is because the instantaneous high frequency power value is large and the damage to the base is large.
【００１５】次に成膜途中で多段階的に変化させること
でアモルファスＳｉ膜を形成する請求項２に記載の薄膜
トランジスタの製造方法について説明する。Next, a method of manufacturing a thin film transistor according to claim 2 will be described in which an amorphous Si film is formed by changing it in multiple steps during film formation.
【００１６】間欠放電のプラズマＣＶＤ法では、オン時
に発生する高周波電力の大きさを一定にしたときに、高
周波電力のオン時間・オフ時間を変化させることによ
り、成膜速度と膜質を制御することができることを見い
だした。以下では、オン時間とオフ時間との和に対する
オン時間の割合をデューティー比と呼ぶことにする。図
４に、成膜速度と赤外吸収測定から求めた膜中水素のＳ
ｉ−Ｈ2結合の数のデューティー比依存性を示す。Ｓｉ
−Ｈ2結合の数は、アモルファスＳｉ膜の膜質をあらわ
しており、結合の数が少ないほど良好な膜質と言える。
図４に示されているように、成膜成膜速度は、デューテ
ィー比を大きくするほど速くなり、デューティー比７０
％では、４７ｎｍ／ｍｉｎの高成膜速度が得られている
ことがわかる。オン時の高周波電力を増大させることに
より、さらに成膜速度を増加させることができる。Ｓｉ
−Ｈ2の結合数は、デューティー比２５％以下では１０
20ｃｍ-1前後であり、良好な膜質であるが、デューティ
ー比を大きくすると、Ｓｉ−Ｈ2結合数は急激に増加
し、膜質が劣化していることがわかる。このように、デ
ューティー比は、連続放電の場合の高周波電力と同様な
効果があり、低デューティー比では、成膜速度は遅い
が、膜質はよく、逆に高デューティー比では、高速であ
るが、膜質は悪くなる。このことは、低デューティー比
で成膜したアモルファスＳｉ膜は、ゲート絶縁膜上に形
成するチャネル形成層にも使える可能性があることを示
すデータであり、実際に実施例２に示すように高移動度
が得られている。In the intermittent discharge plasma CVD method, the deposition rate and film quality are controlled by changing the on time and off time of the high frequency power when the magnitude of the high frequency power generated at the time of on is made constant. I found that I can do it. Hereinafter, the ratio of the on-time to the sum of the on-time and the off-time will be referred to as the duty ratio. Fig. 4 shows the S of hydrogen in the film obtained from the film formation rate and infrared absorption measurement.
i-H 2 indicates the number of the duty ratio dependency of the binding. Si
The number of —H 2 bonds represents the film quality of the amorphous Si film, and the smaller the number of bonds, the better the film quality.
As shown in FIG. 4, the film formation rate increases as the duty ratio increases, and the duty ratio becomes 70%.
%, It is found that a high film formation rate of 47 nm / min is obtained. By increasing the high frequency power at the time of ON, the film formation rate can be further increased. Si
-H 2 coupling number is 10 when the duty ratio is 25% or less.
It is about 20 cm −1, which is a good film quality, but it can be seen that when the duty ratio is increased, the number of Si—H 2 bonds sharply increases and the film quality deteriorates. In this way, the duty ratio has the same effect as the high-frequency power in the case of continuous discharge, the film formation rate is slow at a low duty ratio, but the film quality is good, and conversely at a high duty ratio, it is high, The film quality becomes poor. This is data indicating that the amorphous Si film formed with a low duty ratio may be used as a channel forming layer formed on the gate insulating film, and as shown in Example 2, the data is high. Mobility is obtained.
【００１７】そこで、間欠放電のプラズマＣＶＤ法によ
り低デューティー比の下にアモルファスＳｉ膜をゲート
絶縁膜上に数十ｎｍ形成し、その後、高デューティー比
で高速に必要な膜厚だけアモルファスＳｉ膜を形成する
ことで、良好なトランジスタ特性を維持しながら、総成
膜時間を短縮するものである。Therefore, an amorphous Si film is formed on the gate insulating film by several tens of nm under a low duty ratio by the intermittent discharge plasma CVD method, and thereafter, the amorphous Si film is formed at a high duty ratio and at a high speed at a required thickness. The formation reduces the total film formation time while maintaining good transistor characteristics.
【００１８】従来の高周波電力をパラメータとし、アモ
ルファスＳｉ膜を連続成膜で形成する場合に比較して、
デューティー比をパラメータとして、全層間欠の放電プ
ラズマＣＶＤ法で形成する利点について述べる。従来の
連続放電プラズマＣＶＤ法における低高周波電力による
膜の形成は、放電維持の限界に近い条件のため、他の成
膜条件が限定されたり、制御性に難点があるのに比べ、
ここではデューティー比を下げても、放電時の高周波電
力値は同じであり、アモルファスＳｉ膜の膜質を改善す
るため、デューティー比を下げても、放電の不安定性が
生じないという長所がある。また、成膜条件の内、デュ
ーティー比のみを変化させることで成膜速度は遅いが、
高品質な膜から、膜質は悪いが、成膜速度が速い膜まで
実現できる。この特徴から低デューティー比と高デュー
ティー比の成膜の放電を止めることなく連続して行うこ
ともでき、放電を停止し成膜条件を変える余分な時間が
不要であるという利点がある。Compared with the case where an amorphous Si film is formed by continuous film formation using conventional high frequency power as a parameter,
The advantage of forming by the discharge plasma CVD method of all interlayers will be described with the duty ratio as a parameter. In the conventional continuous discharge plasma CVD method, the film formation by low high frequency power is a condition close to the limit of discharge maintenance, so that other film forming conditions are limited and controllability is difficult.
Here, even if the duty ratio is reduced, the high frequency power value during discharge is the same, and since the film quality of the amorphous Si film is improved, there is an advantage that discharge instability does not occur even if the duty ratio is reduced. In addition, although the film forming rate is slow by changing only the duty ratio among the film forming conditions,
From high quality films to films with poor film quality but high film formation speed can be realized. From this feature, it is possible to continuously perform the film formation of the low duty ratio and the high duty ratio without stopping the discharge, and there is an advantage that extra time for changing the film forming conditions by stopping the discharge is not necessary.
【００１９】低速膜と高速膜には膜構造の違いがあり、
両膜の界面には欠陥が生じ、トランジスタ特性が劣化す
ることがある。これは、デューティー比を多段階に順次
増加させることで、各隣合う段階間の膜構造の違いを少
なくし、界面の欠陥の影響を減らすことも可能である。There is a difference in film structure between the low speed film and the high speed film,
Defects may occur at the interface between both films, and the transistor characteristics may deteriorate. By increasing the duty ratio in multiple stages, it is possible to reduce the difference in film structure between adjacent stages and reduce the influence of interface defects.
【００２０】次に、デューティー比を成膜途中で連続的
に変化させることにより、アモルファスＳｉ膜を形成す
る薄膜トランジスタ素子の製造方法について説明する。Next, a method of manufacturing a thin film transistor element in which an amorphous Si film is formed by continuously changing the duty ratio during film formation will be described.
【００２１】一般に異なった成膜条件でアモルファスＳ
ｉ膜を形成すると、膜構造が変わり、条件を変えた界面
に欠陥が発生する。薄膜トランジスタの場合に、この界
面がゲート絶縁膜に近いと、移動度の低下や、しきい値
電圧の増加をもたらす。デューティー比を途中で瞬時に
変えたことでも、界面欠陥が生ずる。ところが、デュー
ティー比自体を連続的に変化させたところ、界面欠陥が
発生せず、トランジスタ特性の劣化もないことを見いだ
した。連続的にデューティー比を変化させるには、高周
波電源の発振を制御するゲートパルスのデューティー比
をプログラム化し、連続的に変えることのできるパルス
発生回路により、容易に実現できる。その結果、低デュ
ーティー比で高品質膜を薄く形成し、その後、徐々にデ
ューティー比を大きくすることにより、界面欠陥をなく
し、低成膜速度で形成する高移動度膜の膜厚を薄くし、
低速で形成する成膜時間を短くすることが可能になる。
例えば、デューティー比１０％で膜厚５ｎｍを１分で形
成し、その後１分間でデューティー比を６０％まで時間
に対し線形的に連続的に増加させて成膜した薄膜トラン
ジスタの特性は、デューティー比１０％で膜厚１５ｎｍ
を３分かけて成膜し、その後デューティー比６０％で高
速で成膜した薄膜トランジスタの特性と同一であった。
総成膜時には、短縮されている。Generally, amorphous S is formed under different film forming conditions.
When the i film is formed, the film structure changes, and defects occur at the interface under different conditions. In the case of a thin film transistor, if this interface is close to the gate insulating film, the mobility is lowered and the threshold voltage is increased. Even if the duty ratio is changed instantaneously on the way, an interface defect occurs. However, when the duty ratio itself was continuously changed, it was found that interface defects did not occur and the transistor characteristics did not deteriorate. The duty ratio can be continuously changed by a pulse generation circuit which can program the duty ratio of the gate pulse for controlling the oscillation of the high frequency power supply and continuously change the duty ratio. As a result, a high-quality film is formed thin with a low duty ratio, and then the duty ratio is gradually increased to eliminate interface defects and reduce the film thickness of the high-mobility film formed at a low film formation speed.
It becomes possible to shorten the film forming time for forming at low speed.
For example, a thin film transistor having a duty ratio of 10% and a film thickness of 5 nm formed in 1 minute, and a duty ratio of 60% in a minute is continuously and linearly increased with time. % Film thickness 15%
Was formed over 3 minutes, and then the characteristics were the same as those of the thin film transistor formed at a high speed with a duty ratio of 60%.
It is shortened at the time of total film formation.
【００２２】次に、高周波電力を成膜途中で多段階的に
変化させることでアモルファスＳｉ膜を形成する請求項
３に記載の薄膜トランジスタ素子の製造方法について説
明する。Next, a method of manufacturing a thin film transistor element according to claim 3, wherein the amorphous Si film is formed by changing the high frequency power in multiple steps during film formation.
【００２３】低高周波電力化すると、従来の連続放電プ
ラズマＣＶＤ法と同様に本発明の間欠放電プラズマＣＶ
Ｄ法でも、アモルファスＳｉ膜の膜質向上が実現でき
る。ところが、間欠放電プラズマＣＶＤ法では、さらに
以下のような長所がある。第１に、低高周波電力（小容
量の高周波電力）による成膜時の放電が安定し易く、制
御性が良く、膜厚の均一性にも優れ、高移動度膜の形成
に適している。第２に、低高周波電力の条件でも連続放
電プラズマＣＶＤ法に比べ、真空度やガス流量等の他の
条件に対するマージンが大きくなる。その結果、低速成
膜時と高速成膜時の成膜条件のうち、高周波電力以外を
一定にすることが可能となり、放電を停止することな
く、高周波電力を変えることができる。これは、従来の
連続放電プラズマＣＶＤ法では必要だった条件変更のた
めの安定化時間が不要になり、従来の連続成膜法に比
べ、総成膜時間が短縮できるという長所もある。When the high frequency power is reduced, the intermittent discharge plasma CV of the present invention is used as in the conventional continuous discharge plasma CVD method.
The method D can also improve the quality of the amorphous Si film. However, the intermittent discharge plasma CVD method has the following advantages. First, it is suitable for forming a high-mobility film because discharge by low high-frequency power (small-capacity high-frequency power) is easily stabilized, controllability is good, and film thickness is uniform. Secondly, even under the condition of low high frequency power, the margin for other conditions such as the degree of vacuum and the gas flow rate becomes large as compared with the continuous discharge plasma CVD method. As a result, of the film forming conditions during low-speed film formation and during high-speed film formation, it is possible to make constant all but the high-frequency power, and it is possible to change the high-frequency power without stopping the discharge. This eliminates the need for stabilization time for changing conditions, which is required in the conventional continuous discharge plasma CVD method, and has an advantage that the total film formation time can be shortened as compared with the conventional continuous film formation method.
【００２４】低速膜と高速膜には膜構造の違いがあり、
両膜の界面には欠陥が生じ、トランジスタ特性が劣化す
ることがある。これは、高周波電力を多段階に順次増加
させることで、各隣合う段階間の膜構造の違いを少なく
し、界面の欠陥の影響を減らすことも可能である。There is a difference in the film structure between the low speed film and the high speed film,
Defects may occur at the interface between both films, and the transistor characteristics may deteriorate. This is because it is possible to increase the high-frequency power sequentially in multiple stages to reduce the difference in film structure between adjacent stages and reduce the influence of interface defects.
【００２５】次に、高周波電力を成膜途中で連続的に変
化させることにより、アモルファスＳｉ膜を形成する薄
膜トランジスタ素子の製造方法について説明する。Next, a method of manufacturing a thin film transistor element in which an amorphous Si film is formed by continuously changing high frequency power during film formation will be described.
【００２６】高周波電力を変えたことにより生ずる界面
欠陥を無くすには、高周波電力自体を連続的に変化させ
れば界面も存在せず、トランジスタ特性の劣化も少な
い。その結果、低成膜速度で形成する高移動度膜の膜厚
を薄くすることが可能になり、総成膜時間を短縮するこ
とができる。In order to eliminate the interface defect caused by changing the high frequency power, if the high frequency power itself is continuously changed, no interface exists and the transistor characteristics are less deteriorated. As a result, it becomes possible to reduce the film thickness of the high mobility film formed at a low film forming speed, and the total film forming time can be shortened.
【００２７】[0027]
【実施例】次に本発明の実施例について述べる。EXAMPLES Next, examples of the present invention will be described.
【００２８】（実施例１）図１（ｃ）に、本発明の実施
例１により試作した薄膜トランジスタの構造を示す。絶
縁性基板１１としてガラス基板を用い、膜厚１００ｎｍ
のクロミウムからなるゲート電極１２が形成されてい
る。ゲート電極１２を覆うように膜厚４００ｎｍのゲー
ト絶縁膜１３，島状のアモルファスＳｉ膜が形成されて
いる。しかも島状アモルファスＳｉ膜は、ゲート絶縁膜
１３と接する部分が従来の連続放電プラズマＣＶＤ法に
よる低高周波電力の条件で形成された膜厚２０ｎｍの連
続放電による高移動度アモルファスＳｉ膜１４ａと、高
速な成膜速度で形成した膜厚３００ｎｍの間欠放電プラ
ズマＣＶＤ法による低移動度アモルファスＳｉ膜１４ｂ
との２層で構成されている。この島状アモルファスＳｉ
膜には、オーミックコンタクト形成用ｎ型ドープ層１５
を介して、ソース電極１６，ドレイン電極１７が順に積
層形成されている。Example 1 FIG. 1C shows the structure of a thin film transistor prototyped according to Example 1 of the present invention. A glass substrate is used as the insulating substrate 11, and the film thickness is 100 nm.
A gate electrode 12 made of chromium is formed. A gate insulating film 13 having a film thickness of 400 nm and an island-shaped amorphous Si film are formed so as to cover the gate electrode 12. Moreover, the island-shaped amorphous Si film has a high mobility amorphous Si film 14a formed by continuous discharge having a film thickness of 20 nm, which is formed under the condition of low high-frequency power by the conventional continuous discharge plasma CVD method in a portion in contact with the gate insulating film 13, and a high speed. Low mobility amorphous Si film 14b formed by intermittent discharge plasma CVD with a film thickness of 300 nm formed at various film forming rates
It is composed of two layers. This island-shaped amorphous Si
The film has an n-type doped layer 15 for ohmic contact formation.
The source electrode 16 and the drain electrode 17 are sequentially laminated via the.
【００２９】次に本発明の実施例１に係る薄膜トランジ
スタ素子の製造方法について詳細に述べる。絶縁性基板
１１としてのガラス基板を洗浄後、スパッタ法でクロミ
ウムを膜厚１００ｎｍ形成後、フォトリソグラフィ法で
パターン化し、ゲート電極１２を形成する。次にプラズ
マＣＶＤ法でゲート絶縁膜３としての窒化シリコン膜を
膜厚４００ｎｍ形成する。Next, a method of manufacturing the thin film transistor element according to the first embodiment of the present invention will be described in detail. After cleaning the glass substrate as the insulating substrate 11, a chromium film having a thickness of 100 nm is formed by a sputtering method and then patterned by a photolithography method to form a gate electrode 12. Next, a silicon nitride film as the gate insulating film 3 is formed to a thickness of 400 nm by plasma CVD.
【００３０】引き続き、通常の連続放電用の高周波電源
を用い、連続放電による高移動度アモルファスＳｉ膜１
４ａを４分間成膜した。連続放電とは、図１（ａ）に示
されるように時間的に連続な波形の高周波電力を用いて
発生させた放電である。成膜条件は、原料ガスであるシ
ランガスの流量１５０ＳＣＣＭ，真空度６０Ｐａ，基板
温度３００℃，高周波電力４０Ｗであり、この時、アモ
ルファスＳｉ膜の成膜速度として５ｎｍ／分が得られ
る。次に、一時放電を停止し、電源をパルス変調可能な
高周波電源に切り替え、また成膜条件を間欠放電に適し
たシランガス流量２００ＳＣＣＭと水素ガス流量６００
ＳＣＣＭの混合ガスを導入し、真空度２００Ｐａ，基板
温度３００℃に設定した。ここで、発振時の電力を６０
０Ｗとし、図１（ｂ）に示されているような繰り返し周
波数１ｋＨｚ，デューティー比を４０％に設定し（オン
時間４００μｓｅｃ，オフ時間６００μｓｅｃ），４５
ｎｍ／分の成膜速度で６分４０秒成膜し、膜厚３００ｎ
ｍの間欠放電による低移動度アモルファスＳｉ膜１４ｂ
を形成する。Subsequently, using a normal high frequency power source for continuous discharge, high mobility amorphous Si film 1 by continuous discharge
4a was formed into a film for 4 minutes. The continuous discharge is a discharge generated by using high-frequency power having a temporally continuous waveform as shown in FIG. The film forming conditions are a flow rate of a silane gas as a raw material gas of 150 SCCM, a vacuum degree of 60 Pa, a substrate temperature of 300 ° C., and a high frequency power of 40 W. At this time, a film forming rate of an amorphous Si film of 5 nm / min is obtained. Next, the temporary discharge is stopped, the power supply is switched to a high frequency power supply capable of pulse modulation, and the film forming conditions are 200 SCCM of silane gas and 600 of hydrogen gas suitable for intermittent discharge.
A mixed gas of SCCM was introduced, and the degree of vacuum was set to 200 Pa and the substrate temperature was set to 300 ° C. Here, the power during oscillation is 60
0 W, the repetition frequency is set to 1 kHz and the duty ratio is set to 40% as shown in FIG. 1B (ON time 400 μsec, OFF time 600 μsec), 45
Film formation at a film formation rate of nm / min for 6 minutes and 40 seconds, film thickness of 300 n
low mobility amorphous Si film 14b due to intermittent discharge of m
To form.
【００３１】引き続き、フォスフィンガスを１％含むシ
ランガスを通常のプラズマＣＶＤ法でｎ型ドープ層１５
を膜厚４０ｎｍ形成する。ここで、フォトリソグラフィ
法でアモルファスＳｉ膜とドープ層の積層膜を島状にエ
ッチング加工する。さらに、ソース・ドレイン電極を形
成するため、クロミウムを膜厚１５０ｎｍ形成し、パタ
ーニングし、ソース電極１６とドレイン電極１７とを形
成する。最後に、ドライエッチング法でソース電極１６
とドレイン電極１７の間のｎ型ドープ層１５を除去し、
両電極１６，１７間を電気的に分離し、薄膜トランジス
タは完成する。Subsequently, a silane gas containing 1% of phosphine gas is used for the n-type doped layer 15 by a usual plasma CVD method.
To a film thickness of 40 nm. Here, the laminated film of the amorphous Si film and the doped layer is etched into an island shape by photolithography. Further, in order to form the source / drain electrodes, a chromium film having a thickness of 150 nm is formed and patterned to form the source electrode 16 and the drain electrode 17. Finally, the source electrode 16 is formed by the dry etching method.
The n-type doped layer 15 between the drain electrode 17 and
The electrodes 16 and 17 are electrically separated from each other to complete the thin film transistor.
【００３２】この薄膜トランジスタの特性は、移動度
１．０ｃｍ2・Ｖ-1・ｓ-1，しきい値電圧１．５Ｖが得
られ、アモルファスＳｉ膜の全層に高移動度膜を用いた
場合の特性と同等であった。アモルファスＳｉ膜の総成
膜時間は、１０分４０秒であった。The characteristics of this thin film transistor are that a mobility of 1.0 cm 2 · V −1 · s −1 and a threshold voltage of 1.5 V are obtained, and a high mobility film is used for all layers of the amorphous Si film. It was equivalent to the characteristics of. The total film formation time of the amorphous Si film was 10 minutes and 40 seconds.
【００３３】（実施例２）次に本発明の実施例２につい
て述べる。試作した薄膜トランジスタの構造を図３
（ｃ）に示す。従来と異なる箇所は、アモルファスＳｉ
膜の部分にあり、アモルファスＳｉ膜のゲート絶縁膜１
３と接する部分には、間欠放電のプラズマＣＶＤ法で形
成した膜厚２０ｎｍの低デューティー比条件成膜アモル
ファスＳｉ膜３１ａを用い、その上に間欠放電のプラズ
マＣＶＤ法で形成した膜厚３００ｎｍの高デューティー
比条件の成膜アモルファスＳｉ膜３１ｂを用いている点
である。以下に、本発明の実施例２に係る薄膜トランジ
スタ素子の製造方法について述べる。(Second Embodiment) Next, a second embodiment of the present invention will be described. Figure 3 shows the structure of a prototype thin film transistor.
It shows in (c). Amorphous Si is different from the conventional one.
Gate insulating film 1 of amorphous Si film in the film part
A low-duty-ratio film-forming amorphous Si film 31a having a film thickness of 20 nm formed by an intermittent discharge plasma CVD method is used in a portion in contact with No. 3, and a high film thickness of 300 nm formed by an intermittent discharge plasma CVD method is formed thereon. The point is that the deposited amorphous Si film 31b under the duty ratio condition is used. The method of manufacturing the thin film transistor element according to the second embodiment of the present invention will be described below.
【００３４】ゲート電極１２，ゲート絶縁膜１３の製造
方法は実施例１と同じであり、ここでは記載を省略す
る。ゲート絶縁膜１３上に引き続き、間欠放電のプラズ
マＣＶＤ法でアモルファスＳｉ膜を形成する。ここで、
はじめの３分間は、図３（ａ）に示すような低デューテ
ィー比の高周波電力で原料ガスをプラズマ分解し、低デ
ューティー比条件の成膜アモルファスＳｉ膜３１ａを形
成する。具体的には、発振時の電力を６００Ｗとし、繰
り返し周波数５００Ｈｚ，デューティー比を５％（オン
時間１００μｓｅｃ，オフ時間１．９ｍｓｅｃ）に設定
した。ここで、他の成膜条件は、シランガス流量２００
ＳＣＣＭと水素ガス流量６００ＳＣＣＭの混合ガスを原
料ガスとし、真空度２００Ｐａ，基板温度３００℃であ
る。これらの成膜条件でアモルファスＳｉ膜の成膜速度
として７ｎｍ／分が得られる。次に、放電を止めること
なく、高周波電源の発振を制御するゲートパルスの信号
波形を変更し、図３（ｂ）に示されるような繰り返し周
波数１ｋＨｚ，デューティー比を４０％（オン時間４０
０μｓｅｃ，オフ時間６００μｓｅｃ）に変更した。オ
ン時の高周波電力の出力や、その他の成膜条件は、低デ
ューティー比条件と同じである。この条件で間欠放電の
プラズマＣＶＤ法による高デューティー比条件のアモル
ファスＳｉ膜３１ｂを膜厚３００ｎｍ成膜した。この
時、アモルファスＳｉ膜の成膜速度は４５ｎｍ／分であ
り、成膜時間は６分４０秒である。従って、アモルファ
スＳｉ膜の形成に要した総成膜時間は、９分４０秒であ
り、従来の高移動度膜と低移動度膜の両膜を連続放電の
プラズマＣＶＤ法で成膜した場合に比べ、４分２０秒短
縮されている。なお、本実施例では、アモルファスＳｉ
膜の成膜時の条件切り換えを放電を止めることなく、瞬
時に行えるため、条件を変更した設定値に安定するまで
の待ち時間がさらに不必要になるという長所がある。The manufacturing method of the gate electrode 12 and the gate insulating film 13 is the same as that of the first embodiment, and the description thereof is omitted here. Subsequently, an amorphous Si film is formed on the gate insulating film 13 by the intermittent discharge plasma CVD method. here,
During the first 3 minutes, the raw material gas is plasma decomposed by high-frequency power having a low duty ratio as shown in FIG. 3A to form the deposited amorphous Si film 31a under the low duty ratio condition. Specifically, the power during oscillation was set to 600 W, the repetition frequency was set to 500 Hz, and the duty ratio was set to 5% (ON time 100 μsec, OFF time 1.9 msec). Here, another film forming condition is a silane gas flow rate of 200.
A mixed gas of SCCM and a hydrogen gas flow rate of 600 SCCM is used as a source gas, the degree of vacuum is 200 Pa, and the substrate temperature is 300 ° C. Under these film forming conditions, a film forming rate of the amorphous Si film of 7 nm / min can be obtained. Next, the signal waveform of the gate pulse for controlling the oscillation of the high frequency power supply was changed without stopping the discharge, and the repetition frequency was 1 kHz and the duty ratio was 40% (ON time 40% as shown in FIG. 3B).
0 μsec, off time 600 μsec). The output of the high frequency power at the time of turning on and other film forming conditions are the same as the low duty ratio condition. Under this condition, an amorphous Si film 31b having a high duty ratio was formed to a thickness of 300 nm by the intermittent discharge plasma CVD method. At this time, the film formation rate of the amorphous Si film was 45 nm / min, and the film formation time was 6 minutes and 40 seconds. Therefore, the total film formation time required for forming the amorphous Si film is 9 minutes and 40 seconds, and when both the conventional high mobility film and the low mobility film are formed by the continuous discharge plasma CVD method. Compared to this, it is shortened by 4 minutes and 20 seconds. In this embodiment, amorphous Si
Since the conditions can be switched instantaneously during film formation without stopping the discharge, there is an advantage that the waiting time until the conditions are changed to the set value becomes unnecessary.
【００３５】引き続き、実施例１と同じプロセスでアモ
ルファスＳｉ膜を島状にパターニングし、ソース電極１
６，ドレイン電極１７を形成した後、ｎ型ドープ層をエ
ッチング除去することで薄膜トランジスタ素子が完成す
る。この薄膜トランジスタの特性は、移動度１．１ｃｍ
2・Ｖ-1・ｓ-1，しきい値電圧１．５Ｖが得られ、アモ
ルファスＳｉ膜の全層を従来の連続放電プラズマＣＶＤ
法により形成した高移動度膜を用いた場合の特性と同等
であった。ここでは、デューティー比を一度変更した
が、２段階以上に細かくデューティー比を分割して段階
的に変更してもよい。Subsequently, the amorphous Si film was patterned into an island shape by the same process as in Example 1, and the source electrode 1 was formed.
6. After forming the drain electrode 17, the n-type doped layer is removed by etching to complete the thin film transistor element. The characteristic of this thin film transistor is that the mobility is 1.1 cm.
2 · V -1 · s -1, the threshold voltage of 1.5V is obtained, the conventional continuous discharge plasma CVD full thickness of the amorphous Si film
The characteristics were equivalent to those when a high mobility film formed by the method was used. Here, the duty ratio is changed once, but the duty ratio may be finely divided into two or more steps and changed stepwise.
【００３６】（実施例３）次に本発明の実施例３につい
て述べる。試作した薄膜トランジスタの構造は実施例２
と基本的には同じである。実施例２と異なる箇所は、ア
モルファスＳｉ膜の部分にあり、特に低デューティー比
条件から高デューティー比条件に変更するときに、ステ
ップ状ではなく、ある時間内で連続的にデューティー比
を変化させて、アモルファスＳｉ膜の成膜条件をかえる
点にある。(Third Embodiment) Next, a third embodiment of the present invention will be described. The structure of the prototyped thin film transistor is shown in Example 2.
Is basically the same as. The part different from Example 2 is the amorphous Si film part, and when the low duty ratio condition is changed to the high duty ratio condition, the duty ratio is not changed stepwise but continuously changed within a certain time. The point is that the conditions for forming the amorphous Si film are changed.
【００３７】具体的には、基本条件としてシランガス流
量２００ＳＣＣＭと水素ガス流量６００ＳＣＣＭの混合
ガスを原料ガスとし、真空度２００Ｐａ，基板温度３０
０℃，，オン時の高周波電力の大きさを６００Ｗとし
た。低デューティー比条件は繰り返し周波数５００Ｈ
ｚ，デューティー比５％であり、高デューティー比条件
は繰り返し周波数１ｋＨｚ，デューティー比４０％であ
る。デューティー比の切り換え時間は、２分間に設定
し、その間、デューティー比と繰り返し周波数との変更
を切り換え、時間内で比例配分し、時間に対して線形に
変化させた。はじめの低デューティー比条件で１分間成
膜し、２分間で徐々に条件を変更し、高デューティー比
条件で６分間成膜した。総成膜時間は、９分であり、ア
モルファスＳｉ膜の総膜厚は、３２５ｎｍであった。こ
のような条件で形成したアモルファスＳｉ膜を用いた薄
膜トランジスタを試作したところ、移動度１．１ｃｍ2
・Ｖ-1・ｓ-1，しきい値電圧１．５Ｖが得られ、アモル
ファスＳｉ膜の全層を従来の連続放電プラズマＣＶＤ法
により形成した高移動度膜を用いた場合の特性と同等で
あった。Specifically, as a basic condition, a mixed gas having a silane gas flow rate of 200 SCCM and a hydrogen gas flow rate of 600 SCCM is used as a source gas, a vacuum degree of 200 Pa and a substrate temperature of 30.
The magnitude of the high frequency power at 0 ° C. and on was 600 W. Low duty ratio condition is repetition frequency 500H
z, the duty ratio is 5%, and the high duty ratio condition is that the repetition frequency is 1 kHz and the duty ratio is 40%. The switching time of the duty ratio was set to 2 minutes, during which the change of the duty ratio and the repetition frequency was switched, proportionally distributed within the time, and changed linearly with respect to time. The film was formed for 1 minute under the first low duty ratio condition, gradually changed for 2 minutes, and formed for 6 minutes under the high duty ratio condition. The total film formation time was 9 minutes, and the total film thickness of the amorphous Si film was 325 nm. A prototype of a thin film transistor using an amorphous Si film formed under such conditions has a mobility of 1.1 cm 2
・ V -1 s -1 and a threshold voltage of 1.5 V are obtained, which is equivalent to the characteristics when a high mobility film formed by conventional continuous discharge plasma CVD method is used for all layers of the amorphous Si film. there were.
【００３８】（実施例４）次に本発明の実施例４につい
て述べる。試作した薄膜トランジスタの構造は図５
（ｃ）に示す。従来と異なる箇所はアモルファスＳｉ膜
の部分にあり、アモルファスＳｉ膜のゲート絶縁膜１３
と接する部分には、間欠放電のプラズマＣＶＤ法で形成
した膜厚２０ｎｍの低高周波電力（小容量の高周波電
力）条件の成膜アモルファスＳｉ膜５１ａを用い、その
上に間欠放電のプラズマＣＶＤ法で形成した膜厚３００
ｎｍの高高周波電力（大容量の高周波電力）条件の成膜
アモルファスＳｉ膜５１ｂを用いている点にある。以下
に、本発明の実施例４に係る薄膜トランジスタ素子の製
造方法について述べる。(Fourth Embodiment) Next, a fourth embodiment of the present invention will be described. The structure of the prototype thin film transistor is shown in FIG.
It shows in (c). The part different from the conventional one is the part of the amorphous Si film, and the gate insulating film 13 of the amorphous Si film is formed.
A film-forming amorphous Si film 51a having a film thickness of 20 nm and having a low high-frequency power (small-capacity high-frequency power) formed by an intermittent discharge plasma CVD method is used in a portion in contact with Formed film thickness 300
The point is that the deposited amorphous Si film 51b under the condition of high high frequency power (high capacity high frequency power) of nm is used. Hereinafter, a method of manufacturing a thin film transistor element according to Example 4 of the present invention will be described.
【００３９】ゲート電極１２，ゲート絶縁膜１３の製造
方法は実施例１と同じであり、ここでは記載を省略す
る。ゲート絶縁膜１３上に引き続き、間欠放電のプラズ
マＣＶＤ法でアモルファスＳｉ膜を形成する。ここで、
はじめの３分間は、図３（ａ）に示すような低高周波電
力の高周波電力で原料ガスをプラズマ分解し、低高周波
電力条件の成膜アモルファスＳｉ膜５１ａを形成する。
具体的には、発振時の電力を１００Ｗとし、繰り返し周
波数１ｋＨｚ，デューティー比を４０％（オン時間４０
０μｓｅｃ，オフ時間６００μｓｅｃ）に設定した。こ
こで、他の成膜条件は、シランガス流量２００ＳＣＣＭ
と水素ガス流量６００ＳＣＣＭの混合ガスを原料ガスと
し、真空度２００Ｐａ，基板温度３００℃である。これ
らの成膜条件でアモルファスＳｉ膜の成膜速度として７
ｎｍ／分が得られる。次に、放電を止めることなく、高
周波電源の発振を変更し、図３（ｂ）に示されるような
テューティー比は同じで、振幅を大きくし高周波電力を
６００Ｗに変更した。その他の成膜条件は、低高周波電
力と同じである。この条件で間欠放電のプラズマＣＶＤ
法による高高周波電力条件のアモルファスＳｉ膜５１ｂ
を膜厚３００ｎｍ成膜した。この時、アモルファスＳｉ
膜の成膜速度は４５ｎｍ／分であり、成膜時間は６分４
０秒である。従って、アモルファスＳｉ膜の形成に要し
た総成膜時間は、９分４０秒であり、従来の高移動度膜
と低移動度膜の両膜を連続放電のプラズマＣＶＤ法で成
膜した場合に比べ、４分２０秒短縮されている。なお、
本実施例では、アモルファスＳｉ膜の成膜時の条件の切
り換えを放電を止めることなく、瞬時に行えるため、条
件を変更した設定値に安定するまでの待ち時間がさらに
不必要になるという長所がある。The manufacturing method of the gate electrode 12 and the gate insulating film 13 is the same as that of the first embodiment, and the description thereof is omitted here. Subsequently, an amorphous Si film is formed on the gate insulating film 13 by the intermittent discharge plasma CVD method. here,
During the first 3 minutes, the raw material gas is plasma decomposed by high-frequency power of low high-frequency power as shown in FIG. 3A to form the deposited amorphous Si film 51a under the condition of low high-frequency power.
Specifically, the power during oscillation is 100 W, the repetition frequency is 1 kHz, and the duty ratio is 40% (ON time 40%).
0 μsec and off time 600 μsec). Here, other film forming conditions are silane gas flow rate 200 SCCM.
And a hydrogen gas flow rate of 600 SCCM as a source gas, the degree of vacuum is 200 Pa, and the substrate temperature is 300 ° C. Under these film forming conditions, the film forming rate of the amorphous Si film is 7
nm / min is obtained. Next, the oscillation of the high frequency power supply was changed without stopping the discharge, and the amplitude was increased and the high frequency power was changed to 600 W with the same duty ratio as shown in FIG. 3 (b). Other film forming conditions are the same as the low high frequency power. Plasma CVD with intermittent discharge under these conditions
Amorphous Si film 51b under high high frequency power condition
Was formed into a film having a thickness of 300 nm. At this time, amorphous Si
The film formation rate is 45 nm / min, and the film formation time is 6 minutes 4
0 seconds. Therefore, the total film formation time required for forming the amorphous Si film is 9 minutes and 40 seconds, and when both the conventional high mobility film and the low mobility film are formed by the continuous discharge plasma CVD method. Compared to this, it is shortened by 4 minutes and 20 seconds. In addition,
In this embodiment, since the conditions for forming the amorphous Si film can be switched instantaneously without stopping the discharge, there is an advantage that the waiting time until the conditions are changed to the set value becomes unnecessary. is there.
【００４０】引き続き、実施例１と同じプロセスでアモ
ルファスＳｉ膜を島状にパターニングし、ソース電極１
６，ドレイン電極１７を形成した後、ｎ型ドープ層をエ
ッチング除去することで薄膜トランジスタが完成する。
この薄膜トランジスタの特性は、移動度１．１ｃｍ2・
Ｖ-1・ｓ-1，しきい値電圧１．５Ｖが得られ、アモルフ
ァスＳｉ膜の全層を従来の連続放電プラズマＣＶＤ法に
より形成した高移動度膜を用いた場合の特性と同等であ
った。Subsequently, the amorphous Si film was patterned into an island shape by the same process as in Example 1, and the source electrode 1 was formed.
6. After forming the drain electrode 17, the n-type doped layer is removed by etching to complete the thin film transistor.
The characteristics of this thin film transistor are mobility 1.1 cm 2 ·
V -1 s -1 and a threshold voltage of 1.5 V were obtained, which was equivalent to the characteristics when a high mobility film formed by a conventional continuous discharge plasma CVD method was used for all layers of the amorphous Si film. It was
【００４１】（実施例５）次に本発明の実施例５につい
て述べる。試作した薄膜トランジスタの構造は実施例４
と基本的には同じである。実施例４と箇所はアモルファ
スＳｉ膜の部分にあり、特に低高周波電力条件から高高
周波電力条件に変更するときに、ステップ状ではなく、
ある時間内で連続的に高周波電力を変化させてアモルフ
ァスＳｉ膜の成膜条件を変更する点にある。(Fifth Embodiment) Next, a fifth embodiment of the present invention will be described. The structure of the prototyped thin film transistor is shown in Example 4.
Is basically the same as. Example 4 and the portion are in the amorphous Si film portion, and particularly when changing from the low high frequency power condition to the high high frequency power condition, not the step shape,
The point is to change the deposition conditions of the amorphous Si film by continuously changing the high frequency power within a certain time.
【００４２】具体的には、基本条件としてシランガス流
量２００ＳＣＣＭと水素ガス流量６００ＳＣＣＭの混合
ガスを原料ガスとし、真空度２００Ｐａ，基板温度３０
０℃，高周波電力の繰り返し周波数１ｋＨｚ，デューテ
ィー比４０％とした。低高周波電力（小容量の高周波電
力）の条件は、発振電力１００Ｗ，高高周波電力（大容
量の高周波電力）の条件は発振電力６００Ｗである。高
周波電力の切り換え時間は、２分間に設定し、その間、
時間に対して線形に変化させた。はじめの低高周波電力
条件で１分成膜し、２分間で徐々に条件を変更し、その
後、高高周波電力条件で６分間成膜した。総成膜時間は
９分であり、アモルファスＳｉ膜の総膜厚は３２５ｎｍ
であった。このような条件で形成したアモルファスＳｉ
膜を用いた薄膜トランジスタを試作したところ、移動度
１．１ｃｍ2・Ｖ-1・ｓ-1，しきい値電圧１．５Ｖが得
られ、アモルファスＳｉ膜の全層を従来の連続放電のプ
ラズマＣＶＤ法により形成した高移動度膜を用いた場合
の特性と同等であった。Specifically, as a basic condition, a mixed gas having a silane gas flow rate of 200 SCCM and a hydrogen gas flow rate of 600 SCCM is used as a source gas, a vacuum degree of 200 Pa and a substrate temperature of 30.
The temperature was 0 ° C., the high frequency power repetition frequency was 1 kHz, and the duty ratio was 40%. The condition of low high-frequency power (small-capacity high-frequency power) is oscillation power 100 W, and the condition of high-high-frequency power (large-capacity high-frequency power) is oscillation power 600 W. The switching time of high frequency power is set to 2 minutes,
It was changed linearly with respect to time. The film formation was performed for 1 minute under the initial low high frequency power condition, the conditions were gradually changed over 2 minutes, and then the film formation was performed for 6 minutes under the high high frequency power condition. The total film formation time is 9 minutes, and the total film thickness of the amorphous Si film is 325 nm.
Met. Amorphous Si formed under such conditions
When a thin film transistor using a film was prototyped, a mobility of 1.1 cm 2 · V −1 · s −1 and a threshold voltage of 1.5 V were obtained, and all layers of the amorphous Si film were subjected to conventional continuous discharge plasma CVD. The characteristics were equivalent to those when a high mobility film formed by the method was used.
【００４３】[0043]
【発明の効果】以上説明したように、本発明による間欠
放電のプラズマＣＶＤ法で形成したアモルファスＳｉ膜
を用いた薄膜トランジスタの製造方法によれば、特性を
劣化させることなく、アモルファスＳｉ膜の成膜時間を
短縮することができ、薄膜トランジスタの製造コストを
低減させることができるという効果がある。As described above, according to the method of manufacturing a thin film transistor using the amorphous Si film formed by the intermittent discharge plasma CVD method according to the present invention, the amorphous Si film is formed without deteriorating the characteristics. There is an effect that the time can be shortened and the manufacturing cost of the thin film transistor can be reduced.
【図１】（ａ），（ｂ）は、本発明の実施例１における
高周波電力の発振状態を示す波形図、（ｃ）は本発明の
実施例１に係る電界効果型薄膜トランジスタを示す断面
構造図である。1A and 1B are waveform diagrams showing an oscillating state of high-frequency power in Embodiment 1 of the present invention, and FIG. 1C is a sectional structure showing a field effect thin film transistor according to Embodiment 1 of the present invention. It is a figure.
【図２】本発明の実施例１の効果を示す特性図である。FIG. 2 is a characteristic diagram showing an effect of the first embodiment of the present invention.
【図３】（ａ），（ｂ）は、本発明の実施例２における
高周波電力の発振状態を示す波形図、（ｃ）は本発明の
実施例２及び３に係る電界効果型薄膜トランジスタを示
す断面構造図である。3 (a) and 3 (b) are waveform diagrams showing an oscillating state of high frequency power in Embodiment 2 of the present invention, and FIG. 3 (c) is a field effect thin film transistor according to Embodiments 2 and 3 of the present invention. FIG.
【図４】本発明の実施例２及び３を説明するための特性
図である。FIG. 4 is a characteristic diagram for explaining Examples 2 and 3 of the present invention.
【図５】（ａ），（ｂ）は、本発明の実施例４に係る高
周波電力の発振状態を示す波形図、（ｃ）は、本発明の
実施例４及び５に係る電界効果型薄膜トランジスタを示
す断面構造図である。5 (a) and 5 (b) are waveform diagrams showing the oscillating state of the high frequency power according to the fourth embodiment of the present invention, and FIG. 5 (c) is a field effect thin film transistor according to the fourth and fifth embodiments of the present invention. It is a cross-sectional structure diagram showing.
【図６】従来の電界効果型薄膜トランジスタを示す断面
構造図である。FIG. 6 is a cross-sectional structural view showing a conventional field effect thin film transistor.
【符号の説明】 １１ 絶縁性基板 １２ ゲート電極 １３ ゲート絶縁膜 １４ａ 連続放電による高移動度アモルファスＳｉ膜 １４ｂ 間欠放電による低移動度アモルファスＳｉ膜 １５ ドープ層 １６ ソース電極 １７ ドレイン電極 ２１ 間欠放電 ２２ 連続放電 ３１ａ 低デューティー比条件成膜のアモルファスＳｉ
膜 ３１ｂ 高デューティー比条件成膜のアモルファスＳｉ
膜 ５１ａ 低放電電力条件成膜のアモルファスＳｉ膜 ５１ｂ 高放電電力条件成膜のアモルファスＳｉ膜 ６１ａ 高移動度アモルファスＳｉ膜 ６１ｂ 低移動度アモルファスＳｉ膜[Explanation of symbols] 11 Insulating substrate 12 Gate electrode 13 Gate insulating film 14a High mobility amorphous Si film by continuous discharge 14b Low mobility amorphous Si film by intermittent discharge 15 Doped layer 16 Source electrode 17 Drain electrode 21 Intermittent discharge 22 Continuous Discharge 31a Amorphous Si deposited under low duty ratio conditions
Film 31b Amorphous Si deposited under high duty ratio condition
Film 51a Amorphous Si film formed under low discharge power condition 51b Amorphous Si film formed under high discharge power condition 61a High mobility amorphous Si film 61b Low mobility amorphous Si film
Claims (3)
絶縁性基板のゲート電極上にゲート絶縁膜を介してアモ
ルファスシリコン膜を形成する電界効果型薄膜トランジ
スタ素子の製造方法であって、 アモルファスシリコン膜は、ゲート絶縁膜上に成膜され
る膜厚１５ｎｍ以上の下層と、該下層上に成膜される上
層との２層構造であり、 下層成膜工程は、成膜用原料ガスに高周波による放電を
連続的に作用させて、ゲート絶縁膜上にアモルファスシ
リコン膜の下層を成膜する処理であり、 上層成膜工程は、下層のアモルファスシリコン膜の成膜
後、成膜用原料ガスに高周波電力による放電を間欠的に
作用させて、アモルファスシリコン膜の下層上にアモル
ファスシリコン膜の上層を成膜する処理であることを特
徴とする電界効果型薄膜トランジスタ素子の製造方法。1. A lower layer film forming step and an upper layer film forming step,
A method for manufacturing a field effect thin film transistor element, comprising forming an amorphous silicon film on a gate electrode of an insulating substrate via a gate insulating film, the amorphous silicon film having a film thickness of 15 nm or more formed on the gate insulating film. It has a two-layer structure of a lower layer and an upper layer formed on the lower layer. In the lower layer forming step, high-frequency discharge is continuously applied to the raw material gas for film formation to form an amorphous film on the gate insulating film. This is the process of forming the lower layer of the silicon film.In the upper layer forming step, after forming the lower layer amorphous silicon film, discharge of high frequency power is intermittently applied to the film forming raw material gas to form the amorphous silicon film. A method of manufacturing a field effect thin film transistor element, which is a process of forming an upper layer of an amorphous silicon film on a lower layer.
絶縁性基板のゲート電極上にゲート絶縁膜を介してアモ
ルファスシリコン膜を形成する電界効果型薄膜トランジ
スタ素子の製造方法であって、 アモルファスシリコン膜は、ゲート絶縁膜上に成膜され
る下層と、該下層上に成膜される上層との２層構造であ
り、 下層成膜工程は、成膜用原料ガスに高周波電力による放
電を間欠的に作用させて、ゲート絶縁膜上にアモルファ
スシリコン膜の下層を成膜する処理であり、前記間欠的
放電は、放電が励起されるオン期間を、放電が休止され
るオフ期間より短く設定して行うものであり、 上層成膜工程は、下層のアモルファスシリコン膜の成膜
後、成膜用原料ガスに高周波電力による放電を間欠的に
作用させて、アモルファスシリコン膜の下層上にアモル
ファスシリコン膜の上層を成膜する処理であり、前記間
欠的放電は、放電が休止されるオフ期間に対する、放電
が励起されるオン期間の割合を、段階的又は連続的に増
加させて行うものであることを特徴とする電界効果型薄
膜トランジスタ素子の製造方法。2. A lower layer film forming step and an upper layer film forming step,
A method for manufacturing a field effect thin film transistor element, comprising forming an amorphous silicon film on a gate electrode of an insulating substrate via a gate insulating film, wherein the amorphous silicon film includes a lower layer formed on the gate insulating film, It has a two-layer structure of an upper layer formed on the lower layer. In the lower layer forming step, discharge of high frequency power is intermittently applied to the film forming source gas to form a lower layer of the amorphous silicon film on the gate insulating film. The intermittent discharge is performed by setting the ON period during which the discharge is excited to be shorter than the OFF period during which the discharge is stopped. After film formation, a process of forming an upper layer of an amorphous silicon film on a lower layer of the amorphous silicon film by intermittently applying a discharge with a high frequency power to a film forming source gas. The field-effect thin film transistor element is characterized in that the intermittent discharge is performed by gradually or continuously increasing a ratio of an on-period in which the discharge is excited to an off-period in which the discharge is stopped. Manufacturing method.
絶縁性基板のゲート電極上にゲート絶縁膜を介してアモ
ルファスシリコン膜を形成する電界効果型薄膜トランジ
スタ素子の製造方法であって、 アモルファスシリコン膜は、ゲート絶縁膜上に成膜され
る下層と、該下層上に成膜される上層との２層構造であ
り、 下層成膜工程は、成膜用原料ガスに高周波電力による放
電を間欠的に作用させて、ゲート絶縁膜上にアモルファ
スシリコン膜の下層を成膜する処理であり、前記間欠的
放電は、小容量の高周波電力に基づいて行うものであ
り、 上層成膜工程は、下層のアモルファスシリコン膜の成膜
後、成膜用原料ガスに高周波電力による放電を間欠的に
作用させて、アモルファスシリコン膜の下層上にアモル
ファスシリコン膜の上層を成膜する処理であり、前記間
欠的放電は、高周波電力の容量を段階的又は連続的に増
加させて行うものであることを特徴とする電界効果型薄
膜トランジスタ素子の製造方法。3. A lower layer film forming step and an upper layer film forming step,
A method for manufacturing a field effect thin film transistor element, comprising forming an amorphous silicon film on a gate electrode of an insulating substrate via a gate insulating film, wherein the amorphous silicon film includes a lower layer formed on the gate insulating film, It has a two-layer structure of an upper layer formed on the lower layer. In the lower layer forming step, discharge of high frequency power is intermittently applied to the film forming source gas to form a lower layer of the amorphous silicon film on the gate insulating film. The intermittent discharge is performed based on a small-capacity high-frequency power, and the upper layer film forming step is performed by forming a high-frequency film source gas after forming the lower amorphous silicon film. This is a process of forming an upper layer of an amorphous silicon film on a lower layer of an amorphous silicon film by intermittently operating a discharge by electric power, and the intermittent discharge reduces the capacity of high frequency power. Method of manufacturing a field effect thin film transistor element, characterized in that is performed Kaiteki or continuously increased.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18378893A JPH0745833A (en) | 1993-07-26 | 1993-07-26 | Manufacture of field-effect thin film transistor element |
| US08/273,156 US5648293A (en) | 1993-07-22 | 1994-07-22 | Method of growing an amorphous silicon film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18378893A JPH0745833A (en) | 1993-07-26 | 1993-07-26 | Manufacture of field-effect thin film transistor element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0745833A true JPH0745833A (en) | 1995-02-14 |
Family
ID=16141946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18378893A Pending JPH0745833A (en) | 1993-07-22 | 1993-07-26 | Manufacture of field-effect thin film transistor element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0745833A (en) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001077366A (en) * | 1999-08-20 | 2001-03-23 | Internatl Business Mach Corp <Ibm> | Thin film transistor, liquid crystal display device, and manufacture of thin film transistor |
| JP2009071290A (en) * | 2007-08-17 | 2009-04-02 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
| US7910929B2 (en) | 2007-12-18 | 2011-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7968879B2 (en) | 2007-12-28 | 2011-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device including the same |
| US8030655B2 (en) | 2007-12-03 | 2011-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device having thin film transistor |
| US8394685B2 (en) | 2010-12-06 | 2013-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Etching method and manufacturing method of thin film transistor |
| US8410486B2 (en) | 2010-05-14 | 2013-04-02 | Semiconductor Energy Labortory Co., Ltd. | Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device |
| US8426295B2 (en) | 2010-10-20 | 2013-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of microcrystalline silicon film and manufacturing method of semiconductor device |
| US8450158B2 (en) | 2010-11-04 | 2013-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device |
| US8778745B2 (en) | 2010-06-29 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2014168073A (en) * | 2008-10-31 | 2014-09-11 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
| US8859404B2 (en) | 2010-08-25 | 2014-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device |
| US8884297B2 (en) | 2010-05-14 | 2014-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Microcrystalline silicon film, manufacturing method thereof, semiconductor device, and manufacturing method thereof |
| US9048327B2 (en) | 2011-01-25 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device |
-
1993
- 1993-07-26 JP JP18378893A patent/JPH0745833A/en active Pending
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6525341B1 (en) | 1999-08-20 | 2003-02-25 | International Business Machines Corporation | Thin film transistor, liquid crystal display device and method of fabricating the thin film transistor |
| US6753550B2 (en) | 1999-08-20 | 2004-06-22 | International Business Machines Corporation | Liquid crystal display device having a thin film transistor element including an amorphous film containing a low-defect density layer and a high-defect densisty layer |
| US7115448B2 (en) | 1999-08-20 | 2006-10-03 | Au Optronics Corporation | Thin film transistor, liquid crystal display device and method of fabricating the thin film transistor |
| JP2001077366A (en) * | 1999-08-20 | 2001-03-23 | Internatl Business Mach Corp <Ibm> | Thin film transistor, liquid crystal display device, and manufacture of thin film transistor |
| JP2009071290A (en) * | 2007-08-17 | 2009-04-02 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
| US9054206B2 (en) | 2007-08-17 | 2015-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8030655B2 (en) | 2007-12-03 | 2011-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device having thin film transistor |
| US8343821B2 (en) | 2007-12-03 | 2013-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film transistor |
| US8951849B2 (en) | 2007-12-18 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device including layer containing yttria-stabilized zirconia |
| US7910929B2 (en) | 2007-12-18 | 2011-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7968879B2 (en) | 2007-12-28 | 2011-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device including the same |
| US8860030B2 (en) | 2007-12-28 | 2014-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device including the same |
| US9842942B2 (en) | 2008-10-31 | 2017-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US11594643B2 (en) | 2008-10-31 | 2023-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2014168073A (en) * | 2008-10-31 | 2014-09-11 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
| US11107928B2 (en) | 2008-10-31 | 2021-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US10269978B2 (en) | 2008-10-31 | 2019-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9911860B2 (en) | 2008-10-31 | 2018-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9349874B2 (en) | 2008-10-31 | 2016-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US8884297B2 (en) | 2010-05-14 | 2014-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Microcrystalline silicon film, manufacturing method thereof, semiconductor device, and manufacturing method thereof |
| US8410486B2 (en) | 2010-05-14 | 2013-04-02 | Semiconductor Energy Labortory Co., Ltd. | Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device |
| US8778745B2 (en) | 2010-06-29 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8859404B2 (en) | 2010-08-25 | 2014-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device |
| US8426295B2 (en) | 2010-10-20 | 2013-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of microcrystalline silicon film and manufacturing method of semiconductor device |
| US8450158B2 (en) | 2010-11-04 | 2013-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device |
| US8394685B2 (en) | 2010-12-06 | 2013-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Etching method and manufacturing method of thin film transistor |
| US9048327B2 (en) | 2011-01-25 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5648293A (en) | Method of growing an amorphous silicon film | |
| JPH0745833A (en) | Manufacture of field-effect thin film transistor element | |
| US6753550B2 (en) | Liquid crystal display device having a thin film transistor element including an amorphous film containing a low-defect density layer and a high-defect densisty layer | |
| JP2001217424A (en) | Thin film transistor and liquid crystal display using the same | |
| US7893509B2 (en) | Transistor and CVD apparatus used to deposit gate insulating film thereof | |
| JPH0640550B2 (en) | Method of manufacturing thin film transistor | |
| JPH09197435A (en) | Liquid crystal display device and its production | |
| JP2001274404A (en) | Thin-film transistor and method of manufacturing the same | |
| KR100459219B1 (en) | Method For Forming Insulating Layer And Method For Forming The Polysilicon Thin Film Transistor | |
| EP0547884B1 (en) | Method of selectively etching a metal oxide on a material including Tantalum | |
| JP3204735B2 (en) | Manufacturing method of hydrogenated amorphous silicon thin film transistor | |
| JP3292240B2 (en) | Thin film transistor device and method of manufacturing the same | |
| JP3452679B2 (en) | Method of manufacturing thin film transistor, thin film transistor and liquid crystal display | |
| JPH0282579A (en) | Thin film transistor | |
| JP2000036603A (en) | Manufacture of thin-film transistor | |
| JP2002299235A (en) | Semiconductor thin-film forming method and thin-film semiconductor device | |
| JPH11298004A (en) | Thin-film transistor and manufacture of liquid crystal display device | |
| JP2000133634A (en) | Method for planarizing polycrystal silicon thin film | |
| JPH10317150A (en) | Formation of coating and coating forming device | |
| JPH1154457A (en) | Formation of deposited film, formation of wiring, and manufacture of wiring board | |
| JP2002261285A (en) | Manufacturing method of thin-film transistor | |
| JPH0613607A (en) | Polycrystalline silicon thin-film transistor | |
| JPH07335560A (en) | Forming of amorphous silicon film and thin-film transistor element | |
| JPH04243166A (en) | Thin film transistor and manufacture thereof | |
| JP2002134500A (en) | Forming method of insulation film, manufacturing apparatus thereof, thin-film transistor using the same, and manufacturing method of the transistor |