JPH0744702B2 - TV signal generator - Google Patents

Description

【発明の詳細な説明】 〔概要〕 インタレース方式の試験用のテレビ信号をディジタル的
に発生するテレビ信号発生装置であり、1/2水平ライン
の位置に対応して水平同期パルス、垂直同期パルス，等
化パルス、バースト信号等のテレビ信号を格納したメモ
リを設け、このメモリから1/2水平ラインの位置を示す
ラインカウンタ及び1/2水平ライン内のドット位置を示
すドットカウンタに従ってメモリをアクセスし、格納さ
れたテレビ信号を読出し、複合映像信号を形成するもの
である。DETAILED DESCRIPTION OF THE INVENTION [Outline] A television signal generator for digitally generating an interlace type television signal for a test, in which a horizontal sync pulse and a vertical sync pulse are generated corresponding to the positions of 1/2 horizontal line. , A memory that stores TV signals such as equalization pulses and burst signals is provided, and the memory is accessed according to a line counter indicating the position of 1/2 horizontal line and a dot counter indicating the dot position within the 1/2 horizontal line from this memory. Then, the stored television signal is read out to form a composite video signal.

〔産業上の利用分野〕[Industrial application field]

本発明は、インタレース方式に於けるブラックバースト
等の試験用のテレビ信号を発生するテレビ信号発生装置
に関するものである。The present invention relates to a television signal generator for generating a television signal for a test such as black burst in an interlace system.

一般のテレビジョン方式は、２フィールドで１フレーム
を構成するインタレース方式が用いられている。このよ
うなインタレース方式に於ける試験用のテレビ信号を発
生するテレビ信号発生装置が各種使用されているが、小
型且つ廉価であることが要望されている。As a general television system, an interlace system in which two fields form one frame is used. Although various kinds of television signal generators for generating a television signal for a test in such an interlace system are used, it is desired that they are small and inexpensive.

〔従来の技術〕[Conventional technology]

従来のテレビ信号発生装置は、原発振器の出力の逓倍や
アナログ変調等により複合映像信号を発生するものであ
り、アナログ処理による構成であるから、回路規模が大
きいものであった。又アナログ処理をディジタル処理に
置換し、出力側にディジタル・アナログ変換器を設け
て、アナログの複合映像信号を出力する構成も知られて
いる。又試験用のテレビ信号をディジタル化してメモリ
に格納し、走査ラインに従って順次メモリから読出す構
成も知られており、１フレーム分の容量のメモリを用い
るものであった。The conventional television signal generator generates a composite video signal by multiplying the output of the original oscillator, analog modulation, etc., and has a large circuit scale because it is configured by analog processing. Also known is a configuration in which analog processing is replaced with digital processing and a digital-analog converter is provided on the output side to output an analog composite video signal. Also known is a configuration in which a test television signal is digitized, stored in a memory, and sequentially read from the memory in accordance with scanning lines, and a memory having a capacity of one frame was used.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

アナログ処理によるテレビ信号発生装置は、前述のよう
に、回路規模が大きくなり、且つ温度変動等の影響を受
ける欠点があり、それを補償する為に更に回路規模が大
きくなる欠点があった。又アナログ処理を単にディジタ
ル処理に置換した構成に於いては、温度変動等による影
響が少なくなるが、回路規模は余り縮小することができ
ないものであった。又ディジタル化した試験用のテレビ
信号をメモリに格納した従来例のテレビ信号発生装置
は、１フレーム分の容量のメモリを必要とし、予めイン
タレース方式によるテレビ信号を格納するものであるか
ら、大きなメモリ容量を必要とすると共に、柔軟性に欠
けるものであった。As described above, the television signal generator using analog processing has a drawback that the circuit scale is large and is affected by temperature fluctuations, and the circuit scale is further increased to compensate for it. Further, in the configuration in which the analog processing is simply replaced with the digital processing, the influence of temperature fluctuation or the like is reduced, but the circuit scale cannot be reduced so much. Further, the conventional television signal generator in which the digitized test television signal is stored in the memory requires a memory having a capacity of one frame and prestores the interlaced television signal. It required memory capacity and was inflexible.

本発明は、簡単な構成により試験用のテレビ信号を発生
させることを目的とするものである。The present invention aims to generate a test television signal with a simple configuration.

〔問題点を解決するための手段〕[Means for solving problems]

本発明のテレビ信号発生装置は、1/2水平ライン対応の
ディジタル化されたテレビ信号を、その種類だけメモリ
に格納し、1/2水平ラインの位置に対応して読出すデー
タを選択するものであり、第１図を参照して説明する
と、ドットクロック信号をカウントして1/2水平ライン
内のドット位置を示すドットカウンタ１と、ラインクロ
ック信号をカウントして１フレーム周期等の一定周期区
間内の1/2水平ラインの位置を示すラインカウンタ２
と、このラインカウンタ２の出力信号を、水平同期パル
ス，垂直同期パルス，等化パルス，バースト信号等のテ
レビ信号の種別を示す信号に変換する変換メモリ３と、
この変換メモリ３及びドットカウンタ１の出力信号をア
ドレス信号として、ディジタル化されたテレビ信号の読
出しが行なわれるデータ保持メモリ４と、水平同期信号
HD,垂直同期信号VD及びクロック信号CLKに従ってドット
カウンタ１にドットクロック信号を加え、且つラインカ
ウンタ２にラインクロック信号を加える制御回路５とを
備えている。A television signal generator of the present invention stores a digitized television signal corresponding to 1/2 horizontal line in a memory of only that type, and selects data to be read corresponding to the position of 1/2 horizontal line. Therefore, referring to FIG. 1, the dot clock signal is counted to indicate the dot position within the 1/2 horizontal line, and the line clock signal is counted to determine a fixed period such as one frame period. Line counter 2 showing the position of 1/2 horizontal line in the section
And a conversion memory 3 for converting the output signal of the line counter 2 into a signal indicating the type of the television signal such as a horizontal synchronizing pulse, a vertical synchronizing pulse, an equalizing pulse, a burst signal, etc.
The output signal of the conversion memory 3 and the dot counter 1 is used as an address signal and a data holding memory 4 for reading out a digitized television signal, and a horizontal synchronizing signal.
A control circuit 5 for adding a dot clock signal to the dot counter 1 and a line clock signal to the line counter 2 according to HD, the vertical synchronizing signal VD and the clock signal CLK.

〔作用〕[Action]

ドットカウンタ１は、1/2水平ライン内のドット数に対
応した例えば455進のカウンタであり、1/2水平ライン内
のドット位置を示すものである。又ラインカウンタ２
は、１フレーム等の一定周期区間内の1/2水平ラインの
位置を示すもので、例えば、1050進のカウンタである。
このラインカウンタ２の525までのカウント内容による
第１フィールドに於ける1/2水平ラインの位置は、例え
ば、奇数が画面の左側、偶数が右側となり、その1/2水
平ラインの位置に対応して、水平同期パルスや垂直同期
パルス或いはバースト信号等のテレビ信号の種別を選定
するものであり、1/2水平ライン毎に、変換メモリ３に
よりラインカウンタ２のカウント内容に従ってテレビ信
号の種別を選択する信号に変換される。The dot counter 1 is, for example, a 455-ary counter corresponding to the number of dots in the 1/2 horizontal line, and indicates the dot position in the 1/2 horizontal line. Line counter 2
Indicates the position of a 1/2 horizontal line within a fixed period such as one frame, and is, for example, a 1050-ary counter.
The position of the 1/2 horizontal line in the first field according to the count contents up to 525 of the line counter 2 corresponds to the position of the 1/2 horizontal line in the first field, for example, odd numbers are on the left side of the screen, and even numbers are on the right side. Then, the type of the television signal such as the horizontal synchronizing pulse, the vertical synchronizing pulse or the burst signal is selected, and the type of the television signal is selected according to the count content of the line counter 2 by the conversion memory 3 for each 1/2 horizontal line. Is converted to a signal.

データ保持メモリ４は、1/2水平ライン分の水平同期パ
ルス，垂直同期パルス，等化パルス，バースト信号等の
テレビ信号を格納しており、変換メモリ３からの選択信
号によってテレビ信号の種別が選択され、ドットカウン
タ１のカウント内容により選択されたテレビ信号が読出
される。The data holding memory 4 stores television signals such as horizontal synchronizing pulses, vertical synchronizing pulses, equalizing pulses, and burst signals for 1/2 horizontal line, and the type of television signal depends on the selection signal from the conversion memory 3. The selected television signal is read according to the count content of the dot counter 1.

〔実施例〕〔Example〕

以下図面を参照して本発明の実施例について詳細に説明
する。Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

第１図は本発明の実施例のブロック図であり、制御回路
５からドットカウンタ１に水平同期信号HD,垂直同期信
号VD及びクロック信号CLKに同期したドットクロック信
号が加えられる。このドットカウンタ１を1/2水平ライ
ン内のドット数の例えば455進カウンタとすると、ドッ
トカウンタ１のカウント内容は、1/2水平ライン内のド
ット位置を示すものとなる。FIG. 1 is a block diagram of an embodiment of the present invention, in which a dot clock signal synchronized with a horizontal synchronizing signal HD, a vertical synchronizing signal VD and a clock signal CLK is applied from a control circuit 5 to a dot counter 1. If the dot counter 1 is, for example, a 455-ary counter for the number of dots in a 1/2 horizontal line, the count content of the dot counter 1 indicates the dot position in the 1/2 horizontal line.

又ラインカウンタ２は、制御回路５からのラインクロッ
ク信号をカウントするもので、１フレーム内の1/2水平
ライン数の例えば1050進カウンタとするもので、ライン
カウンタ２のカウント内容は、１画面内の1/2水平ライ
ンの位置を示す。即ち、水平同期信号HDの２倍の周波数
のラインクロック信号を、制御回路５からラインカウン
タ２に加えることにより、ラインカウンタ２のカウント
内容は、１水平ラインの1/2毎の位置を示すものとな
る。The line counter 2 counts the line clock signal from the control circuit 5 and is, for example, a 1050-adic counter of 1/2 horizontal line in one frame. The count content of the line counter 2 is one screen. Indicates the position of 1/2 horizontal line within. That is, by adding a line clock signal having a frequency twice that of the horizontal synchronizing signal HD from the control circuit 5 to the line counter 2, the count content of the line counter 2 indicates the position every 1/2 of one horizontal line. Becomes

例えば、第２図に示すように、水平ライン期間をＨ、0.
5Hを1/2水平ライン期間とし、実線を画面の左端上部か
ら走査を開始する第１フィールド、点線を画面の中央上
部から走査を開始する第２フィールドとして、各1/2水
平ラインに番号を付けると、第１フィールドは１〜52
5、第２フィールドは526〜1050なり、第１及び第２フィ
ールドに於いて奇数番号の1/2水平ラインは左側、偶数
番号の1/2水平ラインは右側に位置するものとなる。ラ
インカウンタ２のカウント内容は、これらの1/2水平ラ
インの位置を指示するものとなる。For example, as shown in FIG. 2, the horizontal line period is H, 0.
5H is defined as a 1/2 horizontal line period, the solid line is the first field that starts scanning from the upper left end of the screen, and the dotted line is the second field that starts scanning from the upper center of the screen. If attached, the first field is 1 to 52
5 and the second field are 526 to 1050. In the first and second fields, the odd numbered 1/2 horizontal lines are located on the left side and the even numbered 1/2 horizontal lines are located on the right side. The count contents of the line counter 2 indicate the positions of these 1/2 horizontal lines.

このラインカウンタ２のカウント内容が変換メモリ３に
加えられて、テレビ信号の種別を選択する信号に変換さ
れる。テレビ信号の種別が８種類の場合は、例えば、ラ
インカウンタ２からの11ビットのカウント内容を３ビッ
トの選択信号に変換することになる。この変換メモリ３
からの選択信号と、ドットカウンタ１のカウント内容と
によりデータ保持メモリ４がアクセスされる。The count content of the line counter 2 is added to the conversion memory 3 and converted into a signal for selecting the type of television signal. When there are eight types of television signals, for example, the 11-bit count content from the line counter 2 is converted into a 3-bit selection signal. This conversion memory 3
The data holding memory 4 is accessed by the selection signal from the above and the count content of the dot counter 1.

このデータ保持メモリ４には、1/2水平ライン分のテレ
ビ信号が記憶されているもので、例えば、第３図に示す
ように、水平ライン期間をＨとすると、水平同期パルス
は0.075Hのパルス幅、等化パルスは0.04Hのパルス幅、
垂直同期パルスは0.43Hのパルス幅のテレビ信号として
記憶されている。又黒レベル信号は、ブラックバースト
信号の一部（画面右半分）等として用いられる。又カラ
ーバースト信号は、水平同期パルスの直後に挿入する正
弦波のカラーバースト信号をゲートするゲート信号の場
合を示すものである、 ラインカウンタ２のカウント内容が「１」で、第１フィ
ールドの走査開始の1/2水平ラインを示す場合、変換メ
モリ３により水平同期パルスを選択する選択信号に変換
され、データ保持メモリ４に加えられる。又ラインカウ
ンタ２のカウント内容が「２」となると、変換メモリ３
により例えば黒レベル信号を選択する選択信号に変換さ
れてデータ保持メモリ４に加えられる。以下同様にし
て、奇数番号の1/2水平ラインをラインカウンタ２が示
す時に変換メモリ３により水平同期パルスを選択する選
択信号に変換される。又垂直帰線期間に於いては、ライ
ンカウンタ２のカウント内容は、変換メモリ３により垂
直同期パルス，等化パルス及び水平同期パルスを選択す
る選択信号に変換される。This data holding memory 4 stores television signals for 1/2 horizontal line. For example, as shown in FIG. 3, if the horizontal line period is H, the horizontal synchronizing pulse is 0.075H. Pulse width, equalization pulse is 0.04H pulse width,
The vertical sync pulse is stored as a television signal with a pulse width of 0.43H. The black level signal is used as part of the black burst signal (right half of the screen). The color burst signal shows the case of a gate signal for gating a sinusoidal color burst signal inserted immediately after the horizontal synchronizing pulse. When the count content of the line counter 2 is "1", the scanning of the first field is performed. When the start 1/2 horizontal line is shown, it is converted into a selection signal for selecting the horizontal synchronizing pulse by the conversion memory 3 and added to the data holding memory 4. When the count content of the line counter 2 becomes "2", the conversion memory 3
Then, for example, it is converted into a selection signal for selecting a black level signal and added to the data holding memory 4. Similarly, the odd-numbered 1/2 horizontal lines are converted by the conversion memory 3 into selection signals for selecting horizontal synchronizing pulses when the line counter 2 indicates. Further, in the vertical blanking period, the count content of the line counter 2 is converted by the conversion memory 3 into a selection signal for selecting the vertical synchronizing pulse, the equalizing pulse and the horizontal synchronizing pulse.

データ保持メモリ４には、変換メモリ３で変換された選
択信号と、ドットカウンタ１のカウント内容とがアドレ
ス信号として加えられるもので、このデータ保持メモリ
４からは、変換メモリ３で変換された選択信号により、
第３図に示すようなテレビ信号の種別が選択されて、ド
ットカウンタ１のカウント内容に従って順次データが読
出されることになる。そして、1/2水平ライン毎にテレ
ビ信号の種別が切換えられ、１フレームを構成するテレ
ビ信号が繰り返し読出される。受像機に対しては、デー
タ保持メモリ４から読出したテレビ信号をアナログ信号
に変換して加えることになる。The selection signal converted by the conversion memory 3 and the count content of the dot counter 1 are added to the data holding memory 4 as address signals. From the data holding memory 4, the selection signal converted by the conversion memory 3 is selected. Depending on the signal
The type of television signal as shown in FIG. 3 is selected, and the data is sequentially read according to the count content of the dot counter 1. Then, the type of the television signal is switched for each 1/2 horizontal line, and the television signals constituting one frame are repeatedly read. The television signal read from the data holding memory 4 is converted into an analog signal and added to the receiver.

テレビ信号の種別としては、第３図に示す以外に各種の
ものをデータ保持メモリに格納しておくことが可能であ
り、例えば、水平同期パルスの記憶データに白レベルの
データを含ませて、画面の左側に縦縞を表示させること
も可能である。又変換メモリ３の内容を変更、或いは変
換内容の異なる複数の変換メモリを設けて、それを切換
えることにより、1/2水平ライン対応のテレビ信号を切
換えて出力することもできる。Various types of television signals other than those shown in FIG. 3 can be stored in the data holding memory. For example, by storing white level data in the stored data of the horizontal synchronizing pulse, Vertical stripes can be displayed on the left side of the screen. Further, by changing the contents of the conversion memory 3 or providing a plurality of conversion memories having different conversion contents and switching them, it is possible to switch and output a television signal corresponding to 1/2 horizontal line.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明は、1/2水平ラインの位置
に対応して変換メモリ３によりテレビ信号の種別を選択
する信号に変換し、データ保持メモリ４には、1/2水平
ライン分の各種のテレビ信号を記憶させておき、ドット
カウンタ１のカウント内容と変換メモリ３で変換された
選択信号とによって1/2水平ラインのテレビ信号をデー
タ保持メモリ４から読出して、試験用のテレビ信号とす
るものであり、データ保持メモリ４は、1/2水平ライン
分のテレビ信号をその種別数分記憶する容量で済むこと
になり、１フレーム分記憶する従来例に比較して非常に
小さい容量で済む利点があり、小型且つ廉価なテレビ信
号発生装置を提供することができる。As described above, according to the present invention, the conversion memory 3 converts the signal into a signal for selecting the type of the television signal corresponding to the position of the 1/2 horizontal line, and the data holding memory 4 stores the 1/2 horizontal line. The various television signals of the above are stored, the television signal of 1/2 horizontal line is read from the data holding memory 4 by the count content of the dot counter 1 and the selection signal converted by the conversion memory 3, and the television for the test is read. Since the data holding memory 4 has a capacity for storing 1/2 horizontal line worth of television signals for the number of types, the data holding memory 4 is much smaller than the conventional example for storing one frame. It is possible to provide a small-sized and low-priced television signal generator, which has an advantage of requiring only a large capacity.

又変換メモリ３によって1/2水平ライン対応のテレビ信
号の種別を選択するものであるから、変換メモリ２の内
容を変更することにより、テレビ信号の種別を変更する
ことができるから、柔軟性に富むテレビ信号発生装置を
提供することができる。Further, since the type of the television signal corresponding to the 1/2 horizontal line is selected by the conversion memory 3, it is possible to change the type of the television signal by changing the contents of the conversion memory 2. A rich television signal generator can be provided.

【図面の簡単な説明】[Brief description of drawings]

第１図は本発明の実施例のブロック図、第２図はライン
番号説明図、第３図は記憶データ説明図である。 １はドットカウンタ、２はラインカウンタ、３は変換メ
モリ、４はデータ保持メモリ、５は制御回路である。FIG. 1 is a block diagram of an embodiment of the present invention, FIG. 2 is a line number explanatory diagram, and FIG. 3 is a stored data explanatory diagram. Reference numeral 1 is a dot counter, 2 is a line counter, 3 is a conversion memory, 4 is a data holding memory, and 5 is a control circuit.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 阿佐美 弘恭 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内 (56)参考文献 特開 昭52−56822（ＪＰ，Ａ) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hiroyasu Asami 1-1-6 Uchiyuki-cho, Chiyoda-ku, Tokyo Nihon Telegraph and Telephone Corporation (56) Reference JP-A-52-56822 (JP, A)

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】ドットクロック信号をカウントして1/2水
平ライン内のドット位置を示すドットカウンタ（１）
と、 ラインクロック信号をカウントして一定周期区間内の1/
2水平ラインの位置を示すラインカウンタ（２）と、 該ラインカウンタ（２）の出力信号をテレビ信号の種別
を示す信号に変換する変換メモリ（３）と、 前記ドットカウンタ（１）の出力信号と前記変換メモリ
（３）の出力信号とをアドレス信号として、ディジタル
化されたテレビ信号の読出しが行われるデータ保持メモ
リ（４）と、 水平同期信号と垂直同期信号とクロック信号とに従っ
て、前記ドットカウンタ（１）に前記ドットクロック信
号を加え、且つ前記ラインカウンタ（２）に前記ライン
クロック信号を加える制御回路（５）と を備えたことを特徴とするテレビ信号発生装置。1. A dot counter (1) which counts a dot clock signal and indicates a dot position within a 1/2 horizontal line.
And counting the line clock signal, 1 /
2 A line counter (2) indicating the position of the horizontal line, a conversion memory (3) for converting the output signal of the line counter (2) into a signal indicating the type of television signal, and an output signal of the dot counter (1) And the output signal of the conversion memory (3) as an address signal, the data holding memory (4) for reading out the digitized television signal, and the dot according to the horizontal synchronizing signal, the vertical synchronizing signal and the clock signal. And a control circuit (5) for applying the dot clock signal to a counter (1) and applying the line clock signal to the line counter (2).