JPH0744509A - Ｃｐｕ間通信方法 - Google Patents
Ｃｐｕ間通信方法Info
- Publication number
- JPH0744509A JPH0744509A JP18960193A JP18960193A JPH0744509A JP H0744509 A JPH0744509 A JP H0744509A JP 18960193 A JP18960193 A JP 18960193A JP 18960193 A JP18960193 A JP 18960193A JP H0744509 A JPH0744509 A JP H0744509A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- interrupt
- data
- inter
- cpus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 ２つのＣＰＵ間でデータを送受信するＣＰＵ
間通信方法において、ハードウェア負担を軽減させる。 【構成】 ２つのＣＰＵ１、２間のデータ伝送に用いる
ＣＰＵ間通信装置３の共有メモリ４に、コントロールフ
ィールド４１として各ＣＰＵ１、２の割り込み状態を示
す割り込み制御フラグを設け、各ＣＰＵ１、２は、前記
割り込み制御フラグの内容を用いて、割り込みの発生を
するか否かを判断する。
間通信方法において、ハードウェア負担を軽減させる。 【構成】 ２つのＣＰＵ１、２間のデータ伝送に用いる
ＣＰＵ間通信装置３の共有メモリ４に、コントロールフ
ィールド４１として各ＣＰＵ１、２の割り込み状態を示
す割り込み制御フラグを設け、各ＣＰＵ１、２は、前記
割り込み制御フラグの内容を用いて、割り込みの発生を
するか否かを判断する。
Description
【０００１】
【産業上の利用分野】本発明は、２つのＣＰＵ間でデー
タを送受信するためのＣＰＵ間通信方法に関するもので
ある。
タを送受信するためのＣＰＵ間通信方法に関するもので
ある。
【０００２】
【従来の技術】従来、共有メモリや２ポートＲＡＭを用
いてＣＰＵ間通信を行うＣＰＵ間通信方法においては、
一方のＣＰＵから他方のＣＰＵに対しデータを送信する
際に、送信側のＣＰＵから受信側のＣＰＵに対し割り込
みを行う場合がある。これは、受信側のＣＰＵがデータ
を受信するタイミングを送信側のＣＰＵから的確に受信
側のＣＰＵに知らせるためである。送信側のＣＰＵから
受信側のＣＰＵに対して割り込みをかけることにより、
受信側のＣＰＵは無駄なく受信を行うことができるので
ある。さらに、送信側ＣＰＵも受信側ＣＰＵのデータ受
信終了のタイミングを知ることにより、効率よく次の送
信処理あるいは別の処理を行うことができるようにな
る。そのためには、受信完了時に、受信側ＣＰＵが送信
側ＣＰＵに対して割り込みを発生させるようにすれば、
送信側ＣＰＵでは受信側ＣＰＵの受信完了のタイミング
を知ることができるようになる。
いてＣＰＵ間通信を行うＣＰＵ間通信方法においては、
一方のＣＰＵから他方のＣＰＵに対しデータを送信する
際に、送信側のＣＰＵから受信側のＣＰＵに対し割り込
みを行う場合がある。これは、受信側のＣＰＵがデータ
を受信するタイミングを送信側のＣＰＵから的確に受信
側のＣＰＵに知らせるためである。送信側のＣＰＵから
受信側のＣＰＵに対して割り込みをかけることにより、
受信側のＣＰＵは無駄なく受信を行うことができるので
ある。さらに、送信側ＣＰＵも受信側ＣＰＵのデータ受
信終了のタイミングを知ることにより、効率よく次の送
信処理あるいは別の処理を行うことができるようにな
る。そのためには、受信完了時に、受信側ＣＰＵが送信
側ＣＰＵに対して割り込みを発生させるようにすれば、
送信側ＣＰＵでは受信側ＣＰＵの受信完了のタイミング
を知ることができるようになる。
【０００３】
【発明が解決しようとする課題】そこで、例えば、パソ
コン等を利用してＣＰＵ間通信を行う場合、割り込みは
他の様々な機能を実現するために用いられることが多
い。従って、なるべく割り込みのための信号線の数は減
らして用いたいのである。
コン等を利用してＣＰＵ間通信を行う場合、割り込みは
他の様々な機能を実現するために用いられることが多
い。従って、なるべく割り込みのための信号線の数は減
らして用いたいのである。
【０００４】ところが、上記のような方法で双方向同時
にＣＰＵ間通信を行った場合、送信側ＣＰＵと受信側Ｃ
ＰＵの両方に対して、割り込みのための２本の信号線が
必要になるので、ハードウェアの負担が増大するという
問題があった。
にＣＰＵ間通信を行った場合、送信側ＣＰＵと受信側Ｃ
ＰＵの両方に対して、割り込みのための２本の信号線が
必要になるので、ハードウェアの負担が増大するという
問題があった。
【０００５】また、ＣＰＵ間の通信でトラブルが発生し
た場合、トラブル情報が残っていないと原因究明に時間
を要してしまうという問題があった。
た場合、トラブル情報が残っていないと原因究明に時間
を要してしまうという問題があった。
【０００６】また、共有メモリがビット誤り等のハード
ウェアに起因するエラーを発生した場合、ＣＰＵ間通信
により受信したデータの信頼性の点が問題になった。
ウェアに起因するエラーを発生した場合、ＣＰＵ間通信
により受信したデータの信頼性の点が問題になった。
【０００７】本発明は、上記の点に鑑みてなしたもので
あり、その目的とするところは、２つのＣＰＵ間でデー
タを送受信する場合に、ハードウェア負担を軽減させた
ＣＰＵ間通信方法を提供することにある。
あり、その目的とするところは、２つのＣＰＵ間でデー
タを送受信する場合に、ハードウェア負担を軽減させた
ＣＰＵ間通信方法を提供することにある。
【０００８】
【課題を解決するための手段】請求項１記載の発明は、
データの読み書き可能な共有メモリを有したＣＰＵ間通
信装置を介して２つのＣＰＵが相互にデータ転送を行う
ようにしたＣＰＵ間通信方法において、前記共有メモリ
に、各ＣＰＵがアクセスすることのできる領域として割
り込みの発生状態を示す割り込み制御フラグを保有し、
各ＣＰＵは、前記割り込み制御フラグの状態によりデー
タの送受信のための割り込み信号の発生を判断するよう
にしたことを特徴とするものである。
データの読み書き可能な共有メモリを有したＣＰＵ間通
信装置を介して２つのＣＰＵが相互にデータ転送を行う
ようにしたＣＰＵ間通信方法において、前記共有メモリ
に、各ＣＰＵがアクセスすることのできる領域として割
り込みの発生状態を示す割り込み制御フラグを保有し、
各ＣＰＵは、前記割り込み制御フラグの状態によりデー
タの送受信のための割り込み信号の発生を判断するよう
にしたことを特徴とするものである。
【０００９】請求項２記載の発明は、請求項１記載のも
のにおいて、前記共有メモリに、２つのＣＰＵの現在の
起動状態、データ送受信回数、ＩＤ番号、タイムアウト
回数等のデバッグ情報を保有し、前記デバッグ情報を参
照することによりＣＰＵ間通信の保守を行うようにした
ことを特徴とするものである。
のにおいて、前記共有メモリに、２つのＣＰＵの現在の
起動状態、データ送受信回数、ＩＤ番号、タイムアウト
回数等のデバッグ情報を保有し、前記デバッグ情報を参
照することによりＣＰＵ間通信の保守を行うようにした
ことを特徴とするものである。
【００１０】請求項３記載の発明は、請求項１記載のも
のにおいて、前記２つのＣＰＵの内、受信側のＣＰＵが
データを受信した際にデータエラーチェックを行い、デ
ータエラーチェックの結果を送信側のＣＰＵに返信する
ようにしたことを特徴とするものである。
のにおいて、前記２つのＣＰＵの内、受信側のＣＰＵが
データを受信した際にデータエラーチェックを行い、デ
ータエラーチェックの結果を送信側のＣＰＵに返信する
ようにしたことを特徴とするものである。
【００１１】
【作用】本発明のＣＰＵ間通信方法にあっては、２つの
ＣＰＵ間のデータ伝送に用いるＣＰＵ間通信装置の共有
メモリに、コントロールフィールドとして各ＣＰＵの割
り込み状態を示す割り込み制御フラグを設け、各ＣＰＵ
は、前記割り込み制御フラグの内容を用いて、割り込み
の発生をするか否かを判断する。
ＣＰＵ間のデータ伝送に用いるＣＰＵ間通信装置の共有
メモリに、コントロールフィールドとして各ＣＰＵの割
り込み状態を示す割り込み制御フラグを設け、各ＣＰＵ
は、前記割り込み制御フラグの内容を用いて、割り込み
の発生をするか否かを判断する。
【００１２】
【実施例】以下、本発明の一実施例を図面に基づき説明
する。図１は、本発明の一実施例に係るＣＰＵ間通信装
置を用いて２つのＣＰＵ間のデータの送受信を行う場合
のシステム構成を示す図である。１、２は各々ＣＰＵで
あり、ＣＰＵ間通信装置３を介して接続されている。Ｃ
ＰＵ間通信装置３はＣＰＵ１、２からデータの読み書き
が可能な共有メモリ４を有している。共有メモリ４は、
図２に示すように、コントロールフィールド４１、ＣＰ
Ｕ１からＣＰＵ２への送信データ領域４２およびＣＰＵ
２からＣＰＵ１への送信データ領域４３からなる。ＣＰ
Ｕ１からＣＰＵ２への送信データ領域４２は、ＣＰＵ１
からＣＰＵ２への送信データを書き込む領域であり、Ｃ
ＰＵ２からＣＰＵ１への送信データ領域４３は、ＣＰＵ
２からＣＰＵ１への送信データを書き込む領域である。
コントロールフィールド４１は、図３に示すように、Ｃ
ＰＵ１とＣＰＵ２間でデータの送受信を行う場合のコン
トロールデータを記憶しておくものであり、ＣＰＵ１が
アクセスするＣＰＵ１アクセス領域Ａ、ＣとＣＰＵ２が
アクセスするＣＰＵ２アクセス領域Ｂ、Ｄおよびエラー
検出フラグを記憶する領域Ｆを含んで成る。ＣＰＵ１ア
クセス領域ＡおよびＣＰＵ２アクセス領域Ｂには、送信
データ長、ＣＰＵ１ｏｒＣＰＵ２の状態フラグ、割り込
み制御フラグが各々設定されている。
する。図１は、本発明の一実施例に係るＣＰＵ間通信装
置を用いて２つのＣＰＵ間のデータの送受信を行う場合
のシステム構成を示す図である。１、２は各々ＣＰＵで
あり、ＣＰＵ間通信装置３を介して接続されている。Ｃ
ＰＵ間通信装置３はＣＰＵ１、２からデータの読み書き
が可能な共有メモリ４を有している。共有メモリ４は、
図２に示すように、コントロールフィールド４１、ＣＰ
Ｕ１からＣＰＵ２への送信データ領域４２およびＣＰＵ
２からＣＰＵ１への送信データ領域４３からなる。ＣＰ
Ｕ１からＣＰＵ２への送信データ領域４２は、ＣＰＵ１
からＣＰＵ２への送信データを書き込む領域であり、Ｃ
ＰＵ２からＣＰＵ１への送信データ領域４３は、ＣＰＵ
２からＣＰＵ１への送信データを書き込む領域である。
コントロールフィールド４１は、図３に示すように、Ｃ
ＰＵ１とＣＰＵ２間でデータの送受信を行う場合のコン
トロールデータを記憶しておくものであり、ＣＰＵ１が
アクセスするＣＰＵ１アクセス領域Ａ、ＣとＣＰＵ２が
アクセスするＣＰＵ２アクセス領域Ｂ、Ｄおよびエラー
検出フラグを記憶する領域Ｆを含んで成る。ＣＰＵ１ア
クセス領域ＡおよびＣＰＵ２アクセス領域Ｂには、送信
データ長、ＣＰＵ１ｏｒＣＰＵ２の状態フラグ、割り込
み制御フラグが各々設定されている。
【００１３】ＣＰＵ１アクセス領域ＣおよびＣＰＵ２ア
クセス領域Ｄには、ＩＤフィールド、送信要求カウン
タ、受信要求カウンタ、異常割り込みカウンタ、送信タ
イムアウトカウンタ、受信タイムアウトカウンタ、初期
化要求カウンタが設定されている。このＣＰＵ１アクセ
ス領域ＣおよびＣＰＵ２アクセス領域Ｄは、デバッグを
行うためのデバッグ情報が記憶されており、この２つの
領域を合わせてデバッグ領域Ｅとしている。ＩＤフィー
ルドは、起動時にＣＰＵ自身が書き込むＩＤを記憶して
おり、ＣＰＵ１、２の状態を示すものである。送信デー
タ長は、各ＣＰＵ１、２が各々送信するデータの長さを
書き込むものである。ＣＰＵ１送信要求カウンタおよび
ＣＰＵ２送信要求カウンタは、各ＣＰＵ１、２が送信を
行う時にカウントアップするカウンタであり、ＣＰＵ１
受信要求カウンタおよびＣＰＵ２受信要求カウンタは、
各ＣＰＵ１、２が受信を行う時にカウントアップするカ
ウンタである。ＣＰＵ１状態フラグおよびＣＰＵ２状態
フラグは、各ＣＰＵ１、２の送受信状態を示すフラグで
あり、ＣＰＵ間通信を行っている場合には「Ｂ」、行っ
ていない場合には「Ｒ」の２値をとる。
クセス領域Ｄには、ＩＤフィールド、送信要求カウン
タ、受信要求カウンタ、異常割り込みカウンタ、送信タ
イムアウトカウンタ、受信タイムアウトカウンタ、初期
化要求カウンタが設定されている。このＣＰＵ１アクセ
ス領域ＣおよびＣＰＵ２アクセス領域Ｄは、デバッグを
行うためのデバッグ情報が記憶されており、この２つの
領域を合わせてデバッグ領域Ｅとしている。ＩＤフィー
ルドは、起動時にＣＰＵ自身が書き込むＩＤを記憶して
おり、ＣＰＵ１、２の状態を示すものである。送信デー
タ長は、各ＣＰＵ１、２が各々送信するデータの長さを
書き込むものである。ＣＰＵ１送信要求カウンタおよび
ＣＰＵ２送信要求カウンタは、各ＣＰＵ１、２が送信を
行う時にカウントアップするカウンタであり、ＣＰＵ１
受信要求カウンタおよびＣＰＵ２受信要求カウンタは、
各ＣＰＵ１、２が受信を行う時にカウントアップするカ
ウンタである。ＣＰＵ１状態フラグおよびＣＰＵ２状態
フラグは、各ＣＰＵ１、２の送受信状態を示すフラグで
あり、ＣＰＵ間通信を行っている場合には「Ｂ」、行っ
ていない場合には「Ｒ」の２値をとる。
【００１４】割り込み制御フラグは、割り込みがかかっ
ているか否か、また、割り込みがかかっている場合は、
相手側ＣＰＵへの割り込みか、受信完了確認のための割
り込みかの区別をするためのフラグであり、本実施例で
は、相手側ＣＰＵへの割り込みがかかっている場合は
「０１」、受信完了確認の割り込みがかかっている場合
は「０２」、割り込みがかかっていない場合は「００」
が書き込まれる。
ているか否か、また、割り込みがかかっている場合は、
相手側ＣＰＵへの割り込みか、受信完了確認のための割
り込みかの区別をするためのフラグであり、本実施例で
は、相手側ＣＰＵへの割り込みがかかっている場合は
「０１」、受信完了確認の割り込みがかかっている場合
は「０２」、割り込みがかかっていない場合は「００」
が書き込まれる。
【００１５】異常割り込みカウンタは、異常割り込みが
発生した場合にカウントアップするカウンタであり、送
信タイムアップカウンタは、送信のための処理がタイム
アップしたときにカウントアップするカウンタであり、
受信タイムアップカウンタは、受信のための処理がタイ
ムアップしたときにカウントアップするカウンタであ
る。初期化要求カウンタは、初期化要求が発生したとき
にカウントアップされるカウンタである。
発生した場合にカウントアップするカウンタであり、送
信タイムアップカウンタは、送信のための処理がタイム
アップしたときにカウントアップするカウンタであり、
受信タイムアップカウンタは、受信のための処理がタイ
ムアップしたときにカウントアップするカウンタであ
る。初期化要求カウンタは、初期化要求が発生したとき
にカウントアップされるカウンタである。
【００１６】エラー検出フラグは、データ受信時にエラ
ー検出演算を行い、エラーを検出した場合に送信側ＣＰ
Ｕにその旨を伝えるためのフラグである。
ー検出演算を行い、エラーを検出した場合に送信側ＣＰ
Ｕにその旨を伝えるためのフラグである。
【００１７】５、６は割り込みコントローラであり、Ｃ
ＰＵ間通信装置３から出される割り込み制御信号により
ＣＰＵに割り込み信号を出力するものである。７、８は
デコーダであり、出力がＣＰＵ間通信装置３のチップセ
レクタ端子ＣＳに接続され、ＣＰＵ選択のための信号が
入力される。
ＰＵ間通信装置３から出される割り込み制御信号により
ＣＰＵに割り込み信号を出力するものである。７、８は
デコーダであり、出力がＣＰＵ間通信装置３のチップセ
レクタ端子ＣＳに接続され、ＣＰＵ選択のための信号が
入力される。
【００１８】次に、本実施例の動作を説明する。まず、
ＣＰＵ１からＣＰＵ２にデータを送信する場合の動作
を、図４に示したフローチャートに基づき説明する。Ｃ
ＰＵ１からＣＰＵ２にデータを送信する場合、まず、送
信データを送信データ領域４２に書き込み、送信データ
のデータ長をコントロールフィールド４１に書き込み、
この時点でＣＰＵ１を割り込み禁止状態にしておく。次
に、ＣＰＵ１はＣＰＵ２に対して割り込みを発生させる
わけであるが、その前にＣＰＵ１からＣＰＵ２に対する
割り込みが使用されているか否かを割り込み制御フラグ
により確認する。ここで、割り込み制御フラグが「０」
でない場合は、割り込み使用中であるので、ＣＰＵ１に
対する割り込みを許可状態にした上で、異常終了とな
る。割り込み制御フラグが「０」であれば、割り込みが
かかっていない通常状態であると判断され、送信タイム
アウトカウンタを起動し、割り込み制御フラグを「０
１」にし、受信側ＣＰＵ２に対して割り込みをかける。
そして、ＣＰＵ１に対しては割り込み許可状態にしてお
く。また、ＣＰＵ間通信中ということで、状態フラグに
は「Ｂ」を書き込んでおき、送信要求カウンタをインク
リメントする。この状態で受信側ＣＰＵ２からの割り込
み発生を待つ。
ＣＰＵ１からＣＰＵ２にデータを送信する場合の動作
を、図４に示したフローチャートに基づき説明する。Ｃ
ＰＵ１からＣＰＵ２にデータを送信する場合、まず、送
信データを送信データ領域４２に書き込み、送信データ
のデータ長をコントロールフィールド４１に書き込み、
この時点でＣＰＵ１を割り込み禁止状態にしておく。次
に、ＣＰＵ１はＣＰＵ２に対して割り込みを発生させる
わけであるが、その前にＣＰＵ１からＣＰＵ２に対する
割り込みが使用されているか否かを割り込み制御フラグ
により確認する。ここで、割り込み制御フラグが「０」
でない場合は、割り込み使用中であるので、ＣＰＵ１に
対する割り込みを許可状態にした上で、異常終了とな
る。割り込み制御フラグが「０」であれば、割り込みが
かかっていない通常状態であると判断され、送信タイム
アウトカウンタを起動し、割り込み制御フラグを「０
１」にし、受信側ＣＰＵ２に対して割り込みをかける。
そして、ＣＰＵ１に対しては割り込み許可状態にしてお
く。また、ＣＰＵ間通信中ということで、状態フラグに
は「Ｂ」を書き込んでおき、送信要求カウンタをインク
リメントする。この状態で受信側ＣＰＵ２からの割り込
み発生を待つ。
【００１９】次に、ＣＰＵ２がＣＰＵ１からの送信デー
タを受信する場合の動作を、図５に示したフローチャー
トに基づき説明する。送信側ＣＰＵ１からの割り込みを
受けると、データ長を把握した上で、受信データを読み
込む。そして、割り込み制御フラグの内容により、割り
込みが現在使用されているか否かを判断する。ここで、
割り込みフラグが「０」でない場合（例えば、受信時割
り込み処理中）は、所定回数だけこの判断を繰り返した
上で、受信タイムアウト終了処理をし、割り込みが使用
中であるとして、異常終了する。割り込みフラグが」
０」である場合は、割り込みが未使用であると判断さ
れ、割り込み制御フラグを「０２」にした上で、送信側
ＣＰＵ１に対して受信確認割り込みを発生させる。そし
て、ＣＰＵ２への割り込みを許可状態にし、受信タイム
アウトカウンタをインクリメントし、状態フラグに
「Ｒ」を書き込み、受信処理を終了する。
タを受信する場合の動作を、図５に示したフローチャー
トに基づき説明する。送信側ＣＰＵ１からの割り込みを
受けると、データ長を把握した上で、受信データを読み
込む。そして、割り込み制御フラグの内容により、割り
込みが現在使用されているか否かを判断する。ここで、
割り込みフラグが「０」でない場合（例えば、受信時割
り込み処理中）は、所定回数だけこの判断を繰り返した
上で、受信タイムアウト終了処理をし、割り込みが使用
中であるとして、異常終了する。割り込みフラグが」
０」である場合は、割り込みが未使用であると判断さ
れ、割り込み制御フラグを「０２」にした上で、送信側
ＣＰＵ１に対して受信確認割り込みを発生させる。そし
て、ＣＰＵ２への割り込みを許可状態にし、受信タイム
アウトカウンタをインクリメントし、状態フラグに
「Ｒ」を書き込み、受信処理を終了する。
【００２０】送信側のＣＰＵ１では、受信側のＣＰＵ２
からの受信確認の割り込みがかかると、送信タイムアウ
ト終了処理を待って、タイマをクリアする。
からの受信確認の割り込みがかかると、送信タイムアウ
ト終了処理を待って、タイマをクリアする。
【００２１】以上の動作は、ＣＰＵ２からＣＰＵ１にデ
ータを送信する場合にも同様に行うことができる。
ータを送信する場合にも同様に行うことができる。
【００２２】従って、本実施例によれば、２つのＣＰＵ
間での双方向の通信が、１本の通信線での割り込み信号
により行うことが可能となり、ハードウェアの負担が軽
減できるのである。
間での双方向の通信が、１本の通信線での割り込み信号
により行うことが可能となり、ハードウェアの負担が軽
減できるのである。
【００２３】コントロールフラグ４１のデバッグ領域Ｅ
において、ＩＤフィールドには各ＣＰＵ１、２の起動時
にＩＤが書き込まれるので、これにより各ＣＰＵ１、２
が起動状態にあるか否かの判断が可能になる。また、Ｃ
ＰＵ１送信要求カウンタとＣＰＵ２受信要求カウンタの
カウンタ値を比較したり、ＣＰＵ２送信要求カウンタと
ＣＰＵ１受信要求カウンタのカウンタ値を比較すること
により、データの送受信に抜け等が発生しているか否か
を確認することができる。さらに、送信タイムアウトカ
ウンタや受信タイムアウトカウンタにより、送信時や受
信時にタイマをセットしタイムアップする回数を書き込
んでおけば、通信に不都合な事態が発生していることを
発見する際の目安とすることができる。以上のデバッグ
領域Ｅの各カウンタ等の値を参照することにより、トラ
ブル発生時の復旧時間の減少を図ることができる。
において、ＩＤフィールドには各ＣＰＵ１、２の起動時
にＩＤが書き込まれるので、これにより各ＣＰＵ１、２
が起動状態にあるか否かの判断が可能になる。また、Ｃ
ＰＵ１送信要求カウンタとＣＰＵ２受信要求カウンタの
カウンタ値を比較したり、ＣＰＵ２送信要求カウンタと
ＣＰＵ１受信要求カウンタのカウンタ値を比較すること
により、データの送受信に抜け等が発生しているか否か
を確認することができる。さらに、送信タイムアウトカ
ウンタや受信タイムアウトカウンタにより、送信時や受
信時にタイマをセットしタイムアップする回数を書き込
んでおけば、通信に不都合な事態が発生していることを
発見する際の目安とすることができる。以上のデバッグ
領域Ｅの各カウンタ等の値を参照することにより、トラ
ブル発生時の復旧時間の減少を図ることができる。
【００２４】また、エラー検出フラグは、受信データに
対して、パリティチェック等のエラー検出用の演算を行
った結果が書き込まれているので、ＣＰＵ間通信装置３
を通じて送信側のＣＰＵにエラーチェックの結果を伝え
ることができるのである。従って、メモリーエラー発生
時等の信頼性向上を図ることができるのである。
対して、パリティチェック等のエラー検出用の演算を行
った結果が書き込まれているので、ＣＰＵ間通信装置３
を通じて送信側のＣＰＵにエラーチェックの結果を伝え
ることができるのである。従って、メモリーエラー発生
時等の信頼性向上を図ることができるのである。
【００２５】
【発明の効果】以上のように、本発明のＣＰＵ間通信方
法によれば、２つのＣＰＵ間のデータ伝送に用いるＣＰ
Ｕ間通信装置の共有メモリに、コントロールフィールド
として各ＣＰＵの割り込み状態を示す割り込み制御フラ
グを設け、各ＣＰＵは、前記割り込み制御フラグの内容
を用いて、割り込みの発生をするか否かを判断するよう
にしたので、２つのＣＰＵ間でデータを送受信する場合
に、１本の通信線のみで割り込みをかけることができる
ようになり、ハードウェア負担を軽減させたＣＰＵ間通
信方法を提供することができた。
法によれば、２つのＣＰＵ間のデータ伝送に用いるＣＰ
Ｕ間通信装置の共有メモリに、コントロールフィールド
として各ＣＰＵの割り込み状態を示す割り込み制御フラ
グを設け、各ＣＰＵは、前記割り込み制御フラグの内容
を用いて、割り込みの発生をするか否かを判断するよう
にしたので、２つのＣＰＵ間でデータを送受信する場合
に、１本の通信線のみで割り込みをかけることができる
ようになり、ハードウェア負担を軽減させたＣＰＵ間通
信方法を提供することができた。
【００２６】また、前記共有メモリに、２つのＣＰＵの
現在の起動状態、データ送受信回数、ＩＤ番号、タイム
アウト回数等のデバッグ情報を保有し、前記デバッグ情
報を参照することによりＣＰＵ間通信の保守を行うよう
にすれば、トラブル発生時の復旧時間の減少を図ること
ができるようになる。
現在の起動状態、データ送受信回数、ＩＤ番号、タイム
アウト回数等のデバッグ情報を保有し、前記デバッグ情
報を参照することによりＣＰＵ間通信の保守を行うよう
にすれば、トラブル発生時の復旧時間の減少を図ること
ができるようになる。
【００２７】さらに、前記２つのＣＰＵの内、受信側の
ＣＰＵがデータを受信した際にデータエラーチェックを
行い、データエラーチェックの結果を送信側のＣＰＵに
返信するようにすれば、メモリーエラー発生時等の信頼
性向上を図ることができるようになる。
ＣＰＵがデータを受信した際にデータエラーチェックを
行い、データエラーチェックの結果を送信側のＣＰＵに
返信するようにすれば、メモリーエラー発生時等の信頼
性向上を図ることができるようになる。
【図１】本発明の一実施例に係るＣＰＵ間通信を示すシ
ステム構成図である。
ステム構成図である。
【図２】同上に係る共有メモリの構成図である。
【図３】同上に係るコントロールフィールドの構成図で
ある。
ある。
【図４】同上に係る送信側ＣＰＵの動作を説明するため
のフローチャートである。
のフローチャートである。
【図５】同上に係る受信側ＣＰＵの動作を説明するため
のフローチャートである。
のフローチャートである。
１ ＣＰＵ ２ ＣＰＵ ３ ＣＰＵ間通信装置 ４ 共有メモリ ５ 割り込みコントローラ ６ 割り込みコントローラ ７ デコーダ ８ デコーダ ４１ コントロールフィールド ４２ ＣＰＵ１からＣＰＵ２への送信データ領域 ４３ ＣＰＵ２からＣＰＵ１への送信データ領域
Claims (3)
- 【請求項１】 データの読み書き可能な共有メモリを有
したＣＰＵ間通信装置を介して２つのＣＰＵが相互にデ
ータ転送を行うようにしたＣＰＵ間通信方法において、
前記共有メモリに、各ＣＰＵがアクセスすることのでき
る領域として割り込みの発生状態を示す割り込み制御フ
ラグを保有し、各ＣＰＵは、前記割り込み制御フラグの
状態によりデータの送受信のための割り込み信号の発生
を判断するようにしたことを特徴とするＣＰＵ間通信方
法。 - 【請求項２】 前記共有メモリに、２つのＣＰＵの現在
の起動状態、データ送受信回数、ＩＤ番号、タイムアウ
ト回数等のデバッグ情報を保有し、前記デバッグ情報を
参照することによりＣＰＵ間通信の保守を行うようにし
たことを特徴とする請求項１記載のＣＰＵ間通信方法。 - 【請求項３】 前記２つのＣＰＵの内、受信側のＣＰＵ
がデータを受信した際にデータエラーチェックを行い、
データエラーチェックの結果を送信側のＣＰＵに返信す
るようにしたことを特徴とする請求項１記載のＣＰＵ間
通信方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18960193A JPH0744509A (ja) | 1993-07-30 | 1993-07-30 | Ｃｐｕ間通信方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18960193A JPH0744509A (ja) | 1993-07-30 | 1993-07-30 | Ｃｐｕ間通信方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0744509A true JPH0744509A (ja) | 1995-02-14 |
Family
ID=16244046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18960193A Withdrawn JPH0744509A (ja) | 1993-07-30 | 1993-07-30 | Ｃｐｕ間通信方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744509A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7388876B2 (en) | 2001-11-09 | 2008-06-17 | Fujitsu Limited | Method and system for transmitting data in two steps by using data storage provided in data transmission equipment in network |
| CN101510190A (zh) * | 2009-04-02 | 2009-08-19 | 北京中星微电子有限公司 | 一种基于自定义指令的多核通信***及方法 |
| CN113986787A (zh) * | 2021-10-09 | 2022-01-28 | 许继集团有限公司 | 一种多cpu通信数据检测方法及*** |
-
1993
- 1993-07-30 JP JP18960193A patent/JPH0744509A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7388876B2 (en) | 2001-11-09 | 2008-06-17 | Fujitsu Limited | Method and system for transmitting data in two steps by using data storage provided in data transmission equipment in network |
| CN101510190A (zh) * | 2009-04-02 | 2009-08-19 | 北京中星微电子有限公司 | 一种基于自定义指令的多核通信***及方法 |
| CN113986787A (zh) * | 2021-10-09 | 2022-01-28 | 许继集团有限公司 | 一种多cpu通信数据检测方法及*** |
| CN113986787B (zh) * | 2021-10-09 | 2023-06-30 | 河南源网荷储电气研究院有限公司 | 一种多cpu通信数据检测方法及*** |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5123089A (en) | Apparatus and protocol for local area network | |
| US5634037A (en) | Multiprocessor system having a shared memory with exclusive access for a requesting processor which is maintained until normal completion of a process and for retrying the process when not normally completed | |
| US11609821B2 (en) | Method and system for managing fault recovery in system-on-chips | |
| JPH0738183B2 (ja) | 中央処理装置間通信処理方式 | |
| JP3007926B2 (ja) | データキャリア及び識別システム | |
| JPH0744509A (ja) | Ｃｐｕ間通信方法 | |
| CN116185936A (zh) | 一种spi通信数据收发异常检测控制***及检测方法 | |
| JP3401160B2 (ja) | 分散共有メモリネットワーク装置 | |
| JP2527251B2 (ja) | Ｉｃカ―ド | |
| KR950022612A (ko) | 이중화 장치의 이중화 보드상에서의 에러 감지 장치 및 처리 방법 | |
| JPH06103222A (ja) | バス転送方式 | |
| JPS61165160A (ja) | バス制御方式 | |
| JP3027439B2 (ja) | タイムスプリットバスの制御回路 | |
| JPH03104582A (ja) | シリアル通信を用いたロボット制御装置 | |
| JPH03138744A (ja) | データ伝送方法及び半導体集積回路 | |
| JPS63286948A (ja) | デ−タ転送制御装置 | |
| JPS6388644A (ja) | 中央処理装置 | |
| JPH0863407A (ja) | 情報転送制御装置 | |
| JPH06223031A (ja) | 転送制御装置 | |
| JPH07105038A (ja) | 二重化システムの接続切替装置 | |
| JPH02257237A (ja) | バス結合装置 | |
| JP2000259526A (ja) | シリアルインターフェース回路 | |
| JPH04362835A (ja) | データ転送方法 | |
| JPH03260859A (ja) | Ｃｐｕ間通信のトレースデータ記録方式 | |
| JPH083796B2 (ja) | 二重化装置内の通信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001003 |