CN113986787B - 一种多cpu通信数据检测方法及*** - Google Patents

Abstract

本发明公开了一种多CPU***通信数据检测方法及***，方法包括：控制发送CPU获取内存中通信数据并进行修改；当通信数据为非状态量数据时，将其按预设周期发送至接收CPU，累加接收CPU的总接收数量且更新接收CPU数据表；当通信数据为状态量数据时，将其按照预设时间间隔连续发送至接收CPU，并判断通信数据是否为接收CPU所需数据；如是，则更新接收CPU数据表；如否，则丢弃通信数据，并累加接收CPU的错误数量和总接收数量，并更新接收CPU数据表。在不改变接线布局的前提下对各工况下CPU通信交互数据进行测试验证，不会对正常数据造成任何干扰，测试方法真实有效，在电力***保护装置的各种应用环境中均可方便开展。

Description

一种多CPU通信数据检测方法及***

技术领域

本发明涉及电力设备通信数据领域，特别涉及一种多CPU通信数据检测方法及***。

背景技术

在电力***保护与控制领域，为了保证装置运行的可靠性，多CPU协同工作已经是常见的应用方式，需要对多CPU间内部通信管理、数据异常处理等进行充分验证，以保证电力***保护与控制装置在任何工作环境下不会出现误动作。由于保护与控制装置运行环境复杂，为了保证装置整机运行的可靠性，所有内部通信数据均是通过总线直连，缺少对内部通信数据处理有效性的验证手段。在各种工程应用中，对内部数据验收不充分，实际运行中就会出现各类小概率的异常事件，无法有效的进行问题分析和排查，关键的保护装置在内部数据处理错误时，可能会导致死机、响应能力变差等功能异常，给电网的安全运行造成了隐患。

由于CPU内部通信数据均是通过内部总线直连，无法直接监测内部通信数据，因此现阶段缺少对内部通信数据处理有效性的验证手段。为验证各CPU内部通信的正确性，现有的技术方案一般都需要搭建复杂的测试环境来模拟各种工况，然后通过外部的保护动作情况或液晶显示间接验证。

由于各CPU内部通信数据仅在各板卡间进行交互，外部不可见，现有的技术方案存在以下缺陷：一、通过外部保护动作情况或液晶显示间接验证，无法直观的查看内部通信数据的正确性；二、现有的技术方案都需要搭建复杂的测试环境，费时费力；三、不能模拟出所有正常或异常的通信工况，对内部数据验收不充分，也可能会影响CPU的其他功能。

发明内容

本发明实施例的目的是提供一种多CPU通信数据检测方法及***，通过依据不同应用数据结构识别内存数据区，并对通信数据进行复制修改，检测正常状态和异常状态CPU之间的数据传输可靠性，实现了不改变现有布局的前提下对CPU间数据交互的验证，检测方法可靠性高，在电力***保护装置的各种应用环境中方便展开。

为解决上述技术问题，本发明实施例的第一方面提供了一种多CPU通信数据检测方法，发送CPU和接收CPU通过背板连接，管理CPU分别与所述接收CPU和所述发送CPU连接，包括如下步骤：

控制所述发送CPU获取内存中存储的通信数据并进行修改；

当所述通信数据为非状态量数据时，将其按预设周期发送至所述接收CPU，并对所述接收CPU的总接收数量进行累加且更新所述接收CPU数据表；

当所述通信数据为状态量数据时，将其按照预设时间间隔连续发送至所述接收CPU，并判断所述通信数据是否为所述接收CPU所需数据；

如是，则更新所述接收CPU数据表；

如否，则丢弃所述通信数据，并累加所述接收CPU的错误数量和总接收数量，并更新所述接收CPU数据表。

进一步地，所述控制发送CPU获取内存中存储的通信数据，包括：

控制所述发送CPU对数据结构进行解析，得到每个数组字段定位对应的内存地址；

获取所述内存中当前的数据内容，并记录所述通信数据修改前后的预设数量个数据缓存。

进一步地，所述判断所述通信数据是否为所述接收CPU所需数据之后，还包括：

判断所述通信数据的类型和范围是否正确；

如是，则更新所述接收CPU数据表；

如否，则丢弃所述通信数据，并累加所述接收CPU的错误数量和总接收数量，并更新所述接收CPU数据表。

进一步地，所述当所述通信数据为状态量数据时将其按照预设时间间隔连续发送至所述接收CPU，包括：

将所述通信数据按照预设时间间隔连续发送预设次数至所述接收CPU。

进一步地，所述当所述通信数据为状态量数据时将其发送至所述接收CPU之后，还包括：

如在预设时间内未收到所述发送CPU发送的所述通信数据，则判定所述发送CPU和所述接收CPU之间通信异常。

相应地，本发明实施例的第一方面提供了一种多CPU通信数据检测***，发送CPU和接收CPU通过背板连接，管理CPU分别与所述接收CPU和所述发送CPU连接，包括：

获取模块，其用于控制所述发送CPU获取内存中存储的通信数据并进行修改；

发送模块，其用于在所述通信数据为非状态量数据时，将其按预设周期发送至所述接收CPU，并对所述接收CPU的总接收数量进行累加且更新所述接收CPU数据表；

所述发送模块还用于在所述通信数据为状态量数据时，将其按照预设时间间隔连续发送至所述接收CPU，并判断所述通信数据是否为所述接收CPU所需数据；

控制模块，其用于在所述通信数据为所述接收CPU所需数据时，更新所述接收CPU数据表；

所述控制模块还用于在所述通信数据为非所述接收CPU所需数据时丢弃所述通信数据，并累加所述接收CPU的错误数量和总接收数量，并更新所述接收CPU数据表。

进一步地，所述获取模块包括：

解析单元，其用于控制所述发送CPU对数据结构进行解析，得到每个数组字段定位对应的内存地址；

获取单元，其用于获取所述内存中当前的数据内容，并记录所述通信数据修改前后的预设数量个数据缓存。

进一步地，所述多CPU通信数据检测***还包括：

判断模块，其用于判断所述通信数据的类型和范围是否正确；

所述控制模块在所述通信数据的类型和范围正确时更新所述接收CPU数据表，并在所述通信数据的类型和范围不正确时丢弃所述通信数据，并累加所述接收CPU的错误数量和总接收数量，并更新所述接收CPU数据表。

进一步地，所述发送模块在所述通信数据为状态量数据时，将所述通信数据按照预设时间间隔连续发送预设次数至所述接收CPU。

进一步地，所述多CPU通信数据检测***还包括：

异常判定模块，其用于在预设时间内未收到所述发送CPU发送的所述通信数据，判定所述发送CPU和所述接收CPU之间通信异常。

本发明实施例的上述技术方案具有如下有益的技术效果：

通过依据不同应用数据结构识别内存数据区，并对通信数据进行复制修改，检测正常状态和异常状态CPU之间的数据传输可靠性，实现了不改变现有布局的前提下对CPU间数据交互的验证，检测方法可靠性高，在电力***保护装置的各种应用环境中方便展开。

附图说明

图1是本发明实施例提供的多CPU***通信数据检测方法流程图；

图2是本发明实施例提供的多CPU***通信数据检测架构原理图；

图3是本发明实施例提供的多CPU***通信数据检测逻辑图；

图4是本发明实施例提供的多CPU***通信数据检测***模块框图；

图5是本发明实施例提供的获取模块框图。

附图标记：

1、获取模块，11、解析单元，12、获取单元，2、发送模块，3、控制模块，4、判断模块，5、异常判定模块。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。

请参照图1和图2，本发明实施例的第一方面提供了一种多CPU通信数据检测方法，发送CPU和接收CPU通过背板连接，管理CPU分别与接收CPU和发送CPU连接，包括如下步骤：

S100，控制发送CPU获取内存中存储的通信数据并进行修改。

S200，当通信数据为非状态量数据时，将其按预设周期发送至接收CPU，并对接收CPU的总接收数量进行累加且更新接收CPU数据表。

S300，当通信数据为状态量数据时，将其按照预设时间间隔连续发送至接收CPU，并判断通信数据是否为接收CPU所需数据。

S400，如通信数据为接收CPU所需数据，则更新接收CPU数据表。

S500，如通信数据为非接收CPU所需数据，则丢弃通信数据，并累加接收CPU的错误数量和总接收数量，并更新接收CPU数据表。

上述技术方案能够根据不同应用下的数据结构，自动识别内存数据区，从而按照测试需要对各CPU的通信交互数据内存进行修改，模拟各种应用工况下各CPU对数据处理的正确性。正常情况下测试各CPU间的心跳报文、突发机制、状态量数据和非状态量数据等，异常情况下测试数据风暴、协议字段被误改、连接状态不稳定等。在正常测试时，各CPU应能正确处理交互信息并进行存储应用，在异常测试时，各CPU应能对异常数据进行正确识别，不影响正常通信数据，同时不出现误发信号或误存储的情况。

具体的，可以由专用调试工具对各个CPU进行使能，重新初始化各种内部数据、网络接口及网络连接方式等，每个CPU检测模块对收发到的数据进行拷贝，然后根据调试工具预设后的数据进行替换，最后传递给调用接口进行发送。

进一步地，各个接收CPU或发送CPU通过管理CPU进行统一控制，通过对外通信接口与PC端进行连接，测试时通过专用调试工具对各CPU内部通信数据根据测试要求进行修改和验证。专用调试工具通过内部CPU号识别板卡信息，根据起始函数和全局数据表识别具体数据字段。

每个CPU具备唯一的ID，每个管理CPU最多可以管理8个应用CPU板。每个CPU板可以处理32种报文类型，发送报文时可以指定其优先级，优先级定义为0～3,其中优先级0最低。优先级高的报文会被优先发送、转发、处理；优先级高的会抢占优先级低的报文的处理流程，以提供报文发送处理的QOS功能，从而保证实时性高的报文的通讯需求，报文类型为16位数，两个板卡之间通过制定的报文类型和通信端口进行数据收发。

具体的，通信数据类型分为两种，一种为状态量，一种为非状态量，两者的通信上送方式不同，状态量数据需要在变化时突发，非状态量数据为定时发送。其中，状态量变位时连发3次，间隔2ms，正常时的心跳报文间隔为5s，非状态量数据的发送间隔根据实际应用情况进行控制。

CPU交互状态量信息通过数据表进行交互。在无变化时，检测模块定时(5s)发送数据把要发送的状态量状态刷新到数据表，发送接口检测到数据表变化时突发3次数据；检测模块接收到另一块CPU发送的数据后，把数据刷新到数据表，电力***保护装置的应用在数据表获取数据。

进一步地，控制发送CPU获取内存中存储的通信数据，包括：

控制发送CPU对数据结构进行解析，得到每个数组字段定位对应的内存地址。

获取内存中当前的数据内容，并记录通信数据修改前后的预设数量个数据缓存。

进一步地，判断通信数据是否为接收CPU所需数据之后，还包括：

判断通信数据的类型和范围是否正确。

如是，则更新接收CPU数据表。

如否，则丢弃通信数据，并累加接收CPU的错误数量和总接收数量，并更新接收CPU数据表。

进一步地，当通信数据为状态量数据时将其按照预设时间间隔连续发送至接收CPU，包括：

将通信数据按照预设时间间隔连续发送预设次数至接收CPU。

进一步地，当通信数据为状态量数据时将其发送至接收CPU之后，还包括：如在预设时间内未收到发送CPU发送的通信数据，则判定发送CPU和接收CPU之间通信异常。

请参照图3，下面为上述检测方法的一个具体过程，各CPU通过如下流程进行内部数据的收发测试：

1)发送CPU加载检测模块后，通过内部通信数据的结构体进行内存的自动解析和识别，确定每个数组字段定位对应的内存地址。

2)查看当前内存中的数据内容，同时记录修改前后的3组数据进行缓存，能够完成记录单次内存修改的数据。

3)根据测试数据类型是否为状态量，状态量需要突发时按照2ms间隔连续发送3帧测试数据，若为非开关量则按照设定的周期要求进行发送。

4)接收CPU收到内部数据后，根据应用程序设定要求进行判别是否为需要的应用数据。

5)当判定接收数据为需要的接收数据时，开始按照内部协议进行数据解析，同时将接收到的数据刷新到应用数据表，接收CPU总接收数据统计进行累加。

6)如果经过数据判别，数据类型或格式与需要的数据不一致，则丢弃该通信数据，错误统计累加，同时总接收帧数累加。

7)如果接收到的数据为周期发送数据，初步判别后属于需要数据时，总接收帧数累加，同时更新接收数据表中的数据。

对于接收后的内部数据报文的处理，主要通过不同保护装置的输出结果进行判断，可以根据不同的应用方案进行不同的处理，主要验证通信数据异常后是否对正常功能造成严重的影响。

下面，以以智能变电站线路保护装置为例，用专用调试工具对双CPU内部通信测试进行测试的方法。检查CPU之间的通信数据是否正确，具体通信数据见表1。测试步骤如下：

1)修改CPU1的CT一次额定值为2500A，CT二次额定值为1A，PT一次额定值220kV，施加三相正常电压，1A电流，用专用工具查看CPU2的采样值，同时查看CPU2的录波文件中的采样数据是否正确。

2)修改突变量启动定值，施加电流突变量大于突变量启动定值，同时施加故障，查看保护跳闸是否出口。施加电流突变量小于突变量启动定值，同时施加故障，查看保护跳闸是否出口。

3)修改零序启动定值，施加零序电流大于零序启动定值，同时施加故障，查看保护跳闸是否出口。施加零序电流小于零序启动定值，同时施加故障，查看保护跳闸是否出口。

4)修改静稳电流定值，施加三相正序电流大于静稳电流定值，同时施加故障，查看保护跳闸是否出口。施加三相正序电流小于静稳电流定值，同时施加故障，查看保护跳闸是否出口。

5)修改过电压定值，施加相电压大于过电压定值，同时施加故障，查看保护跳闸是否出口。施加相电压小于过电压定值，同时施加故障，查看保护跳闸是否出口。

6)修改过压保护动作时间定值，施加相电压大于过电压定值，时间大于过压保护动作时间定值，查看装置是否启动；施加相电压大于过电压定值，时间小于过压保护动作时间定值，查看装置是否启动。

7)投入过压远跳保护，差动保护有效，施加远传1开入，查看装置是否收信启动，远传是否出口。

8)投入差动保护，差动保护有效，施加差流大于0.8倍差动定值，电压变化量，查看装置是否有差流启动。施加差流小于0.8倍差动定值，电压变化量，或者不满足差流启动条件，查看装置是否差流启动。

9)投入过负荷、过负荷跳闸，施加相电流大于过负荷定值，查看装置是否过负荷跳闸；施加相电流小于过负荷定值，查看装置是否过负荷跳闸。

10)投入重合闸，三相或单相启重合，单相跳位启重合闸，三相跳位启重合闸，采用跳位启重合闸，查看装置重合闸是否出口。

11)投入过电压软压板，过电压三取一方式控制字，施加相电压大于过压定值，查看装置是否启动，过电压是否跳闸；施加相电压小于过压定值，查看装置是否启动，过电压是否跳闸。

12)投入振荡闭锁控制字，距离保护软压板，施加三相正序电流大于静稳定值，查看装置是否静稳启动；施加三相正序电流小于静稳定值，查看装置是否静稳启动。

13)投入三相不一致，施加电流大于三相不一致零负序电流，查看装置三相不一致是否出口；施加电流小于三相不一致零负序电流，查看装置三相不一致是否出口。

14)将重合闸功能屏蔽，查看CPU2的录波文件是否有中断路器模拟量，专用工具查看中断路器的采样值。将重合闸功能开放，查看CPU2的录波文件是否有中断路器模拟量，专用工具查看中断路器的采样值。

15)施加一相电流小于0.04A，时间13s，装置报出CT断线，查看装置零序电流是否启动。

表1

相应地，请参照图4，本发明实施例的第一方面提供了一种多CPU通信数据检测***，发送CPU和接收CPU通过背板连接，管理CPU分别与接收CPU和发送CPU连接，包括：

获取模块1，其用于控制发送CPU获取内存中存储的通信数据并进行修改。

发送模块2，其用于在通信数据为非状态量数据时，将其按预设周期发送至接收CPU，并对接收CPU的总接收数量进行累加且更新接收CPU数据表。

发送模块2还用于在通信数据为状态量数据时，将其按照预设时间间隔连续发送至接收CPU，并判断通信数据是否为接收CPU所需数据。

控制模块3，其用于在通信数据为接收CPU所需数据时，更新接收CPU数据表。

控制模块3还用于在通信数据为非接收CPU所需数据时丢弃通信数据，并累加接收CPU的错误数量和总接收数量，并更新接收CPU数据表。

进一步地，请参照图5，获取模块1包括：

解析单元11，其用于控制发送CPU对数据结构进行解析，得到每个数组字段定位对应的内存地址。

获取单元12，其用于获取内存中当前的数据内容，并记录通信数据修改前后的预设数量个数据缓存。

进一步地，多CPU通信数据检测***还包括：

判断模块4，其用于判断通信数据的类型和范围是否正确。

控制模块3在通信数据的类型和范围正确时更新接收CPU数据表，并在通信数据的类型和范围不正确时丢弃通信数据，并累加接收CPU的错误数量和总接收数量，并更新接收CPU数据表。

进一步地，发送模块2在通信数据为状态量数据时，将通信数据按照预设时间间隔连续发送预设次数至接收CPU。

进一步地，多CPU通信数据检测***还包括：

异常判定模块5，其用于在预设时间内未收到发送CPU发送的通信数据，判定发送CPU和接收CPU之间通信异常。

本发明实施例旨在保护一种多CPU***通信数据检测方法及***，发送CPU和接收CPU通过背板连接，管理CPU分别与所述接收CPU和所述发送CPU连接，包括如下步骤：控制所述发送CPU获取内存中存储的通信数据并进行修改；当所述通信数据为非状态量数据时，将其按预设周期发送至所述接收CPU，并对所述接收CPU的总接收数量进行累加且更新所述接收CPU数据表；当所述通信数据为状态量数据时，将其按照预设时间间隔连续发送至所述接收CPU，并判断所述通信数据是否为所述接收CPU所需数据；如是，则更新所述接收CPU数据表；如否，则丢弃所述通信数据，并累加所述接收CPU的错误数量和总接收数量，并更新所述接收CPU数据表。上述技术方案具备如下效果：

通过依据不同应用数据结构识别内存数据区，并对通信数据进行复制修改，检测正常状态和异常状态CPU之间的数据传输可靠性，实现了不改变现有布局的前提下对CPU间数据交互的验证，检测方法可靠性高，在电力***保护装置的各种应用环境中方便展开。

应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

Claims (10)

1.一种多CPU通信数据检测方法，其特征在于，发送CPU和接收CPU通过背板连接，管理CPU分别与所述接收CPU和所述发送CPU连接，包括如下步骤：

控制所述发送CPU获取内存中存储的通信数据并进行修改；

当所述通信数据为非状态量数据时，将其按预设周期发送至所述接收CPU，并对所述接收CPU的总接收数量进行累加且更新所述接收CPU数据表；

当所述通信数据为状态量数据时，将其按照预设时间间隔连续发送至所述接收CPU，并判断所述通信数据是否为所述接收CPU所需数据；

如是，则更新所述接收CPU数据表；

如否，则丢弃所述通信数据，并累加所述接收CPU的错误数量和总接收数量，并更新所述接收CPU数据表。

2.根据权利要求1所述的多CPU通信数据检测方法，其特征在于，所述控制所述发送CPU获取内存中存储的通信数据，包括：

控制所述发送CPU对数据结构进行解析，得到每个数组字段定位对应的内存地址；

获取所述内存中当前的数据内容，并记录所述通信数据修改前后的预设数量个数据缓存。

3.根据权利要求1所述的多CPU通信数据检测方法，其特征在于，所述判断所述通信数据是否为所述接收CPU所需数据之后，还包括：

判断所述通信数据的类型和范围是否正确；

如是，则更新所述接收CPU数据表；

如否，则丢弃所述通信数据，并累加所述接收CPU的错误数量和总接收数量，并更新所述接收CPU数据表。

4.根据权利要求1所述的多CPU通信数据检测方法，其特征在于，所述当所述通信数据为状态量数据时将其按照预设时间间隔连续发送至所述接收CPU，包括：

将所述通信数据按照预设时间间隔连续发送预设次数至所述接收CPU。

5.根据权利要求1所述的多CPU通信数据检测方法，其特征在于，所述当所述通信数据为状态量数据时将其发送至所述接收CPU之后，还包括：

如在预设时间内未收到所述发送CPU发送的所述通信数据，则判定所述发送CPU和所述接收CPU之间通信异常。

6.一种多CPU通信数据检测***，其特征在于，发送CPU和接收CPU通过背板连接，管理CPU分别与所述接收CPU和所述发送CPU连接，包括：

获取模块，其用于控制所述发送CPU获取内存中存储的通信数据并进行修改；

发送模块，其用于在所述通信数据为非状态量数据时，将其按预设周期发送至所述接收CPU，并对所述接收CPU的总接收数量进行累加且更新所述接收CPU数据表；

所述发送模块还用于在所述通信数据为状态量数据时，将其按照预设时间间隔连续发送至所述接收CPU，并判断所述通信数据是否为所述接收CPU所需数据；

控制模块，其用于在所述通信数据为所述接收CPU所需数据时，更新所述接收CPU数据表；

所述控制模块还用于在所述通信数据为非所述接收CPU所需数据时丢弃所述通信数据，并累加所述接收CPU的错误数量和总接收数量，并更新所述接收CPU数据表。

7.根据权利要求6所述的多CPU通信数据检测***，其特征在于，所述获取模块包括：

解析单元，其用于控制所述发送CPU对数据结构进行解析，得到每个数组字段定位对应的内存地址；

获取单元，其用于获取所述内存中当前的数据内容，并记录所述通信数据修改前后的预设数量个数据缓存。

8.根据权利要求6所述的多CPU通信数据检测***，其特征在于，还包括：

判断模块，其用于判断所述通信数据的类型和范围是否正确；

所述控制模块在所述通信数据的类型和范围正确时更新所述接收CPU数据表，并在所述通信数据的类型和范围不正确时丢弃所述通信数据，并累加所述接收CPU的错误数量和总接收数量，并更新所述接收CPU数据表。

9.根据权利要求6所述的多CPU通信数据检测***，其特征在于，

所述发送模块在所述通信数据为状态量数据时，将所述通信数据按照预设时间间隔连续发送预设次数至所述接收CPU。

10.根据权利要求6所述的多CPU通信数据检测***，其特征在于，还包括：

异常判定模块，其用于在预设时间内未收到所述发送CPU发送的所述通信数据，判定所述发送CPU和所述接收CPU之间通信异常。

Images