JPH0744138A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH0744138A JPH0744138A JP20726593A JP20726593A JPH0744138A JP H0744138 A JPH0744138 A JP H0744138A JP 20726593 A JP20726593 A JP 20726593A JP 20726593 A JP20726593 A JP 20726593A JP H0744138 A JPH0744138 A JP H0744138A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- signal
- panel
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は、液晶駆動方法に関
し、特に単純マトリックス方式の液晶表示パネルを用い
て電圧平均化法により駆動するものに利用して有効な技
術に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal driving method, and more particularly to a technique effective for use in a liquid crystal display panel of a simple matrix type which is driven by a voltage averaging method.
【0002】[0002]
【従来の技術】単純マトリックス方式の液晶表示パネル
を線順次方式でかつ電圧平均化法で駆動する場合、走査
線電極及び信号線電極に印加する選択/非選択電圧は、
例えば特開昭54−2096号公報に記載されているよ
うな、電圧平均化法で決められたような一定の電圧であ
る。2. Description of the Related Art When a simple matrix type liquid crystal display panel is driven by a line-sequential type and a voltage averaging method, a selection / non-selection voltage applied to a scanning line electrode and a signal line electrode is
For example, it is a constant voltage as determined by the voltage averaging method as described in JP-A-54-2096.
【0003】[0003]
【発明が解決しようとする課題】単純マトリックス方式
の液晶表示パネルは、走査線(コモン)電極と信号線
(セグメント)電極の交点に容量を持つ。このため、交
流駆動のための交流化信号により駆動信号の極性を反転
させるときに、上記容量性の負荷に約1A程度の突入電
流を生じてしまう。この突入電流に応じて、図5に示す
ように、液晶駆動電圧や、ロジック回路の電源電圧及び
回路の接地電圧に大きなノイズが発生してしまう。特
に、液晶駆動回路においては、3Vのような低電圧化及
びハイスピード化が要求されており、これらに伴い上記
のような突入電圧も従来の2倍以上に増大する傾向にあ
る。したがって、液晶表示装置においては、交流駆動時
のノイズによる誤動作や表示品質の低下を補うために、
プリント基板の多層化による電源ラインの強化や、ノイ
ズフィルター又はコンデンサを付加するというように電
源回路の強化を図ることが不可欠となり、コストの増大
や薄型化及び軽量化を妨げる大きな要因になりつつあ
る。A simple matrix type liquid crystal display panel has a capacitance at the intersection of a scanning line (common) electrode and a signal line (segment) electrode. Therefore, when the polarity of the drive signal is inverted by the AC signal for AC drive, an inrush current of about 1 A is generated in the capacitive load. As shown in FIG. 5, large noise is generated in the liquid crystal drive voltage, the power supply voltage of the logic circuit, and the ground voltage of the circuit according to the inrush current. In particular, the liquid crystal drive circuit is required to have a low voltage such as 3 V and a high speed, and accordingly, the rush voltage as described above tends to be more than double that of the conventional one. Therefore, in the liquid crystal display device, in order to compensate for malfunctions and deterioration of display quality due to noise during AC driving,
It is indispensable to strengthen the power supply line by multilayering the printed circuit board and to strengthen the power supply circuit by adding a noise filter or a capacitor, which is becoming a major factor that hinders cost increase, thinning and weight reduction. .
【0004】この発明の目的は、簡単な構成により高品
質の表示と薄型化や軽量化を実現した液晶表示装置を提
供することにある。この発明の前記ならびにそのほかの
目的と新規な特徴は、本明細書の記述および添付図面か
ら明らかになるであろう。An object of the present invention is to provide a liquid crystal display device which realizes a high quality display and a reduction in thickness and weight with a simple structure. The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
【0005】[0005]
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、走査線電極と信号線電極と
の交点に画素が構成される単純マトリックス方式の液晶
表示パネルを複数個組み合わせて1つの表示画面を構成
し、各パネル毎に交流駆動のための駆動信号の極性切り
替えタイミングをずらすようにする。The outline of a typical one of the inventions disclosed in the present application will be briefly described as follows. That is, one display screen is configured by combining a plurality of simple matrix type liquid crystal display panels in which pixels are formed at the intersections of the scanning line electrodes and the signal line electrodes, and a driving signal for AC driving is provided for each panel. Shift the polarity switching timing.
【0006】[0006]
【作用】上記した手段によれば、時間的に分散されて各
パネル毎に駆動信号の極性切り替えが行われるため、そ
れに応じて突入電流も分散されて小さくできるから高品
質の表示と薄型化や軽量化が実現できる。According to the above-mentioned means, since the polarity of the drive signal is switched for each panel by being dispersed in time, the inrush current can also be dispersed and reduced accordingly, so that high quality display and thinning can be achieved. Weight reduction can be realized.
【0007】[0007]
【実施例】図1には、この発明に係る液晶駆動装置の一
実施例の概略要部ブロック図が示されている。同図の液
晶表示装置においては、表示画面が縦積にされた2つの
液晶パネルから構成される。これらの2つの液晶パネル
に対応して、上側の液晶パネルLCDには、信号線駆動
回路DV11〜DV1nと、走査線駆動回路GV1及び
GV2が設けられる。下側の液晶パネルLCDにも、上
記同様に信号線駆動回路DV21〜DV2nと、走査線
駆動回路GV3及びGV4が設けられる。これらの各駆
動回路はそれぞれが1つの半導体集積回路装置により構
成される。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a schematic block diagram of an embodiment of a liquid crystal drive device according to the present invention. In the liquid crystal display device shown in the figure, the display screen is composed of two vertically stacked liquid crystal panels. Corresponding to these two liquid crystal panels, the upper liquid crystal panel LCD is provided with signal line drive circuits DV11 to DV1n and scanning line drive circuits GV1 and GV2. The liquid crystal panel LCD on the lower side is also provided with the signal line driving circuits DV21 to DV2n and the scanning line driving circuits GV3 and GV4 as described above. Each of these drive circuits is composed of one semiconductor integrated circuit device.
【0008】特に制限されないが、上記縦積にされた2
つの液晶パネルLCDは、それぞれが640×200ド
ット構成とされる。すなわち、縦方向に延長される信号
線が640本からなり、横方向に延長される走査線が2
00本からなり、全体で640×200ドットの画素が
形成される。上記のような液晶表示パネルが2個縦積に
されることにより、640×400ドットの表示画面が
構成される。Although not particularly limited, the above-mentioned vertically stacked products 2
Each of the two liquid crystal panels LCD has a structure of 640 × 200 dots. That is, there are 640 signal lines extending in the vertical direction and 2 scanning lines extending in the horizontal direction.
The number of pixels is 00 and a total of 640 × 200 dots of pixels are formed. A display screen of 640 × 400 dots is formed by vertically stacking two liquid crystal display panels as described above.
【0009】この実施例では、交流化信号Mによって、
上記のような多数からなる駆動回路DV11〜DV2n
及びGV1〜GV4の出力信号の極性が一斉に変化して
しまうことにより、それに動作電圧を供給している電源
回路において大きな突入電流が発生してしまうのを防ぐ
ために、次のようにされる。In this embodiment, by the alternating signal M,
A large number of drive circuits DV11 to DV2n as described above.
In order to prevent a large inrush current from being generated in the power supply circuit supplying the operating voltage to the output signals of GV1 to GV4 all at once, the following is performed.
【0010】特に制限されないが、交流化信号Mは上画
面用の液晶パネルLCD用の駆動回路DV11〜DV1
n及びGV1とGV2に供給される。上記駆動回路DV
11〜DV1nは、表示信号をシリアルに取り込むもの
であり、直列形態に接続される。それ故、先頭の駆動回
路DV11の交流化信号Mを供給することにより、他の
駆動回路DV12〜DV1nにも上記交流化信号Mが供
給される。このことは、シフトレジスタによって選択信
号を順次にシフトして走査線選択信号を形成する駆動回
路GV1とGV2においても同様である。Although not particularly limited, the alternating signal M is a drive circuit DV11 to DV1 for the liquid crystal panel LCD for the upper screen.
n and GV1 and GV2. The drive circuit DV
11 to DV1n are for serially capturing display signals, and are connected in series. Therefore, by supplying the AC signal M of the leading drive circuit DV11, the AC signal M is also supplied to the other drive circuits DV12 to DV1n. The same applies to the drive circuits GV1 and GV2 that sequentially shift the selection signal by the shift register to form the scanning line selection signal.
【0011】遅延回路DLは、図2に示すように、上記
交流化信号Mを受けてタイミングが遅らされた交流化信
号M’を発生させる。この交流化信号M’は、下画面用
の液晶パネルLCD用の駆動回路DV21〜DV2n及
びGV3とGV4に供給される。上記駆動回路DV21
〜DV2nは、表示信号をシリアルに取り込むものであ
り、直列形態に接続される。それ故、上記同様に先頭の
駆動回路DV21の交流化信号M’を供給することによ
り、他の駆動回路DV22〜DV2nにも上記交流化信
号M’が供給される。このことは、シフトレジスタによ
って選択信号を順次にシフトして走査線選択信号を形成
する駆動回路GV3とGV4においても同様である。こ
のため、走査線駆動回路GV2とGV3との間では、上
記交流化信号用端子が従来のように接続されるのではな
くここで分離されている。As shown in FIG. 2, the delay circuit DL receives the AC conversion signal M and generates an AC conversion signal M ′ whose timing is delayed. The alternating signal M ′ is supplied to the drive circuits DV21 to DV2n and GV3 and GV4 for the liquid crystal panel LCD for the lower screen. The drive circuit DV21
DV2n capture serially display signals, and are connected in series. Therefore, in the same manner as above, by supplying the alternating signal M'of the leading drive circuit DV21, the above alternating signal M'is also supplied to the other drive circuits DV22 to DV2n. The same applies to the drive circuits GV3 and GV4 that sequentially shift the selection signal by the shift register to form the scanning line selection signal. Therefore, between the scanning line drive circuits GV2 and GV3, the AC signal terminals are not connected as in the conventional case but are separated here.
【0012】上記遅延回路は、D型フリップフロップ回
路により構成され、クロック入力にはデータラッチ用の
クロックパルスCL1を用い、抵抗とコンデンサの時定
数により上記交流化信号Mと遅延信号M’との遅延時
間、すなわち、図2における両交流化信号MとM’との
位相差Tdを決定するようにされる。The delay circuit is composed of a D-type flip-flop circuit, a clock pulse CL1 for data latch is used as a clock input, and the alternating signal M and the delay signal M'are set by a time constant of a resistor and a capacitor. The delay time, that is, the phase difference Td between the two alternating signals M and M ′ in FIG. 2 is determined.
【0013】上記のような位相差を持つようにされた交
流化信号MとM’により、前記図5に示すようなノイズ
がそれぞれ時間的に分散されて発生される。言い換える
ならば、駆動信号の極性を反転させる駆動回路の数が半
分に減らすことができるから、それに伴い突入電流も半
減される結果ノイズも低減できる。この結果、格別に電
源線のインピーダンスを低下させたり、あるいは電源回
路にフィルターやコンデンサを設けることなく、回路の
高速や低電圧化を図ることができる。The alternating signals M and M'having the above-described phase difference generate noises as shown in FIG. 5 which are dispersed in time. In other words, since the number of drive circuits that invert the polarity of the drive signal can be reduced to half, the inrush current can be reduced to half and noise can be reduced. As a result, it is possible to achieve high-speed and low-voltage operation of the circuit without significantly lowering the impedance of the power supply line or providing a filter or a capacitor in the power supply circuit.
【0014】図3には、この発明が適用される液晶表示
装置の一実施例の概略全体ブロック図が示されている。
同図には、データドライバ及び走査ドライバが液晶パネ
ルLCDの上側と左側にそれぞれ1個が配置されるよう
に示されているが、実際には表示パネルLCDが上下の
縦積構成とされ、それぞれに応じて図1のように駆動回
路が設けられるものである。FIG. 3 is a schematic overall block diagram of an embodiment of a liquid crystal display device to which the present invention is applied.
In the figure, one data driver and one scanning driver are shown arranged on the upper side and the left side of the liquid crystal panel LCD, but in reality, the display panel LCD has a vertically stacked configuration, and Accordingly, a drive circuit is provided as shown in FIG.
【0015】液晶表示パネル制御装置は、マイクロプロ
セッサCPU等から表示データを受けて、表示パネルの
動作に必要なクロックパルスCL1,CL2、表示デー
タDin、フレーム信号FLMを形成する。この実施例で
は、1フレーム(1画面の表示期間)毎に交流化のため
の極性を切り換えると、比較的低い周波数により極性反
転が行われて交流化に伴う画面のチラツキが問題にな
る。そこで、1フレーム中の複数走査線毎に極性を切り
換えて、交流化周波数を数百Hzのように高くして交流
化に伴うチラツキを防止する。The liquid crystal display panel control device receives display data from the microprocessor CPU or the like and forms clock pulses CL1 and CL2, display data Din, and a frame signal FLM necessary for the operation of the display panel. In this embodiment, when the polarity for alternating current is switched for each frame (display period of one screen), polarity inversion is performed at a relatively low frequency, and the screen flickering due to alternating current becomes a problem. Therefore, the polarity is switched for each of a plurality of scanning lines in one frame, and the AC conversion frequency is increased to several hundreds Hz to prevent flickering caused by the AC conversion.
【0016】このため、この実施例では交流化信号発生
回路が設けられ、走査線の選択タイミングに対応したク
ロックパルスCL1を計数して、複数走査線毎に交流化
信号Mの極性を変化させる。この交流化信号Mは、上記
のような2分割されてなる上側パネルLCDに対応した
データドライバと走査ドライバに供給される。そして、
内部に設けられた遅延回路によって遅延させられた交流
化信号が下側パネルLCDに対応したデータドライバと
走査ドライバに供給される。上記遅延回路に代えて、交
流化信号発生回路において2種類の交流化信号を発生さ
せるようにしてもよい。For this reason, in this embodiment, an AC signal generating circuit is provided, the clock pulse CL1 corresponding to the scanning line selection timing is counted, and the polarity of the AC signal M is changed every plural scanning lines. The alternating signal M is supplied to the data driver and the scan driver corresponding to the upper panel LCD divided into two as described above. And
The alternating signal delayed by the delay circuit provided inside is supplied to the data driver and the scan driver corresponding to the lower panel LCD. Instead of the delay circuit, two kinds of alternating signals may be generated in the alternating signal generating circuit.
【0017】直列抵抗とオペアンプは電圧発生回路であ
り、駆動電圧V1〜V6を形成して、走査ドライバ及び
データドライバに供給する。液晶表示パネルは、走査線
の数がX1ないしXmのm本からなり、信号線がY1な
いしYnのn本から構成される。これにより、液晶表示
パネルLCDは、m×n(前記の実施例では400×6
40)のような画素から構成される。The series resistor and the operational amplifier are voltage generating circuits, which form drive voltages V1 to V6 and supply them to the scan driver and the data driver. The liquid crystal display panel includes m scanning lines of X1 to Xm and n scanning lines of Y1 to Yn. As a result, the liquid crystal display panel LCD has m × n (400 × 6 in the above embodiment).
40).
【0018】図4には、上記液晶表示パネルの等価回路
と、その駆動回路の一実施例の要部ブロック図が示され
ている。液晶表示パネルは、横方向に延長される走査線
と縦方向に延長される信号線との交点にキャパシタで示
された画素が形成される。電圧発生回路により形成され
る駆動電圧V1〜V6は、電源回路の出力インピーダン
スと配線抵抗を介して出力される。これらの電圧は、ス
イッチの形態で示された走査ドライバ、データドライバ
を介して走査線と信号線に伝えられる。FIG. 4 shows an equivalent circuit of the liquid crystal display panel and a block diagram of a main part of an embodiment of a drive circuit thereof. In the liquid crystal display panel, pixels indicated by capacitors are formed at intersections of scanning lines extending in the horizontal direction and signal lines extending in the vertical direction. The driving voltages V1 to V6 formed by the voltage generating circuit are output via the output impedance of the power supply circuit and the wiring resistance. These voltages are transmitted to the scan lines and signal lines via the scan driver and data driver shown in the form of switches.
【0019】シフトレジスタSRは、フレーム信号FL
Mにより初期設定された選択信号をクロックパルスCL
1に同期して順次シフトさせ、走査X1〜Xmの選択信
号を形成する。この選択信号により、走査ドライバの4
通りのスイッチの2つを選択し、選択/非選択電圧を選
び、そのうちの一方を交流化信号Mによりスイッチ制御
されるスイッチを介して出力させる。The shift register SR has a frame signal FL.
The selection signal initially set by M is a clock pulse CL
By sequentially shifting in synchronism with 1, the selection signals for the scans X1 to Xm are formed. This selection signal causes the scan driver 4
Two of the switches are selected, a selection / non-selection voltage is selected, and one of them is output via a switch controlled by the alternating signal M.
【0020】シリアル/パラレル変換回路SPCは、ク
ロックパルスCL2に同期して1ライン分の表示データ
Dinをシリアルに受け取ると、それをパラレルにデータ
ラッチFFに転送し、上記取り込んだデータの表示を行
っている間に次の走査線に対応した表示データを受け取
る。データラッチFFに取り込まれた表示データは、デ
ータドライバの4通りのスイッチの2つを選択して選択
/非選択電圧を選び、そのうちの一方を交流化信号Mに
よりスイッチ制御されるスイッチを介して出力させるも
のである。When the serial / parallel conversion circuit SPC serially receives the display data Din for one line in synchronization with the clock pulse CL2, the serial / parallel conversion circuit SPC transfers the display data Din in parallel to the data latch FF, and displays the fetched data. While receiving the display data, the display data corresponding to the next scan line is received. The display data fetched in the data latch FF selects two of four switches of the data driver to select a selection / non-selection voltage, and one of them is switched through a switch controlled by the alternating signal M. It is to output.
【0021】上記の実施例から得られる作用効果は、下
記の通りである。すなわち、 (1) 走査線電極と信号線電極との交点に画素が構成
される単純マトリックス方式の液晶表示パネルを複数個
組み合わせて1つの表示画面を構成し、各パネル毎に交
流駆動のための駆動信号の極性切り替えタイミングをず
らすようにするという簡単な構成により、突入電流も分
散されて小さくできるから高品質の表示と薄型化や軽量
化が実現できるという効果が得られる。The effects obtained from the above embodiment are as follows. That is, (1) one display screen is configured by combining a plurality of simple matrix type liquid crystal display panels in which pixels are formed at the intersections of the scanning line electrodes and the signal line electrodes, and each panel is for AC driving. With a simple structure in which the polarity switching timing of the drive signal is shifted, the inrush current can also be dispersed and reduced, so that high-quality display and reduction in thickness and weight can be achieved.
【0022】以上本発明者よりなされた発明を実施例に
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、液晶
パネルは、左右2個に分割して構成されてもよい。ある
いは、上下左右の4個に分割して構成されてもよい。こ
のような画面の分割に応じて、突入電流も分散されて小
さくできる。上記2つの交流化信号MとM’の遅延時間
は、互いに突入電流が競合しないように例えば50ns
から交流化信号の1/2周期までのいずれかを選ぶこと
ができる。この発明は、単純マトリックス方式の複数の
液晶表示パネルを用て1画面を構成して線順次方式でか
つ電圧平均化法による液晶表示装置に広く利用できる。Although the invention made by the present inventor has been specifically described based on the embodiments, the invention of the present application is not limited to the embodiments and various modifications can be made without departing from the scope of the invention. Needless to say. For example, the liquid crystal panel may be divided into two left and right parts. Alternatively, it may be divided into four parts, that is, upper, lower, left and right. Inrush current can be dispersed and reduced according to the division of the screen. The delay time of the two alternating signals M and M ′ is, for example, 50 ns so that inrush currents do not compete with each other.
To 1/2 cycle of the AC signal can be selected. INDUSTRIAL APPLICABILITY The present invention can be widely used for a liquid crystal display device of a line-sequential system and a voltage averaging method in which one screen is constructed by using a plurality of simple matrix system liquid crystal display panels.
【0023】[0023]
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、走査線電極と信号線電極と
の交点に画素が構成される単純マトリックス方式の液晶
表示パネルを複数個組み合わせて1つの表示画面を構成
し、各パネル毎に交流駆動のための駆動信号の極性切り
替えタイミングをずらすようにするという簡単な構成に
より、突入電流も分散されて小さくできるから高品質の
表示と薄型化や軽量化が実現できる。The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows. That is, one display screen is configured by combining a plurality of simple matrix type liquid crystal display panels in which pixels are formed at the intersections of the scanning line electrodes and the signal line electrodes, and a driving signal for AC driving is provided for each panel. With a simple configuration in which the polarity switching timing is shifted, the inrush current can also be dispersed and reduced, so that high-quality display and thinning and weight reduction can be realized.
【図1】この発明に係る液晶表示装置の一実施例を示す
概略要部ブロック図である。FIG. 1 is a schematic principal block diagram showing an embodiment of a liquid crystal display device according to the present invention.
【図2】その動作の一部を説明するための波形図であ
る。FIG. 2 is a waveform diagram for explaining a part of the operation.
【図3】この発明が適用される液晶表示装置の一実施例
を示す概略全体ブロック図である。FIG. 3 is a schematic overall block diagram showing an embodiment of a liquid crystal display device to which the present invention is applied.
【図4】上記図3の液晶表示パネルの等価回路と、その
駆動回路の一実施例を示す要部ブロック図である。4 is a block diagram of an essential part showing an example of an equivalent circuit of the liquid crystal display panel of FIG. 3 and a drive circuit thereof.
【図5】従来の駆動方法を説明するたの波形図である。FIG. 5 is a waveform diagram for explaining a conventional driving method.
LCD…液晶表示パネル、DV11〜DV2n…信号線
駆動回路(データドライバ)、GV1〜GV4…走査線
駆動回路(走査ドライバ)、DL…遅延回路、SR…シ
フトレジスタ、SPC…シリアル/パラレル変換回路、
FF…データラッチ、X1〜Xm…走査線電極、Y1〜
Yn…信号線電極、V1〜V6…駆動電圧、CPU…マ
イクロプロセッサ。LCD ... Liquid crystal display panel, DV11 to DV2n ... Signal line drive circuit (data driver), GV1 to GV4 ... Scan line drive circuit (scan driver), DL ... Delay circuit, SR ... Shift register, SPC ... Serial / parallel conversion circuit,
FF ... Data latch, X1 to Xm ... Scan line electrode, Y1
Yn ... Signal line electrodes, V1 to V6 ... Driving voltage, CPU ... Microprocessor.
Claims (2)
が構成される単純マトリックス方式の液晶表示パネルが
複数個組み合わされて1つの表示画面が構成されるとと
もに、上記複数の液晶表示パネル毎に交流駆動のために
駆動信号の極性を切り替えるタイミングを相互にずらす
ようにしてなることを特徴とする液晶表示装置。1. A single display screen is constructed by combining a plurality of simple matrix type liquid crystal display panels each having a pixel at an intersection of a scanning line electrode and a signal line electrode, and the plurality of liquid crystal display panels are provided. A liquid crystal display device characterized in that the timings of switching the polarities of drive signals for AC drive are shifted from each other.
グは、走査線駆動用のクロックパルスを計数することに
より形成された交流化信号と、かかる交流化信号を上記
クロックパルスにより遅延時間が設定される遅延回路に
より遅延された交流化信号とにより制御されるものであ
ることを特徴とする請求項1の液晶表示装置。2. The switching timing of the polarity of the drive signal is an alternating signal formed by counting clock pulses for scanning line driving, and a delay time is set by the clock pulse for the alternating signal. The liquid crystal display device according to claim 1, wherein the liquid crystal display device is controlled by an alternating signal delayed by a delay circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20726593A JPH0744138A (en) | 1993-07-29 | 1993-07-29 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20726593A JPH0744138A (en) | 1993-07-29 | 1993-07-29 | Liquid crystal display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0744138A true JPH0744138A (en) | 1995-02-14 |
Family
ID=16536934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20726593A Pending JPH0744138A (en) | 1993-07-29 | 1993-07-29 | Liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0744138A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100362957B1 (en) * | 1995-09-14 | 2003-03-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display device and display system |
JP2003233358A (en) * | 2002-02-12 | 2003-08-22 | Hitachi Ltd | Liquid crystal driver and liquid crystal display device |
WO2008129731A1 (en) * | 2007-03-30 | 2008-10-30 | Sharp Kabushiki Kaisha | Liquid crystal display drive circuit, liquid crystal display drive method and liquid crystal display apparatus |
JP2009064002A (en) * | 2007-09-04 | 2009-03-26 | Chi Mei Optoelectronics Corp | Device for reversing and controlling polarity of signal on data line in liquid crystal display panel, and method of the same |
-
1993
- 1993-07-29 JP JP20726593A patent/JPH0744138A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100362957B1 (en) * | 1995-09-14 | 2003-03-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display device and display system |
JP2003233358A (en) * | 2002-02-12 | 2003-08-22 | Hitachi Ltd | Liquid crystal driver and liquid crystal display device |
WO2008129731A1 (en) * | 2007-03-30 | 2008-10-30 | Sharp Kabushiki Kaisha | Liquid crystal display drive circuit, liquid crystal display drive method and liquid crystal display apparatus |
JP2009064002A (en) * | 2007-09-04 | 2009-03-26 | Chi Mei Optoelectronics Corp | Device for reversing and controlling polarity of signal on data line in liquid crystal display panel, and method of the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2046357C (en) | Liquid crystal display | |
KR970071448A (en) | Driving method, driving IC and driving circuit of LCD | |
US7259755B1 (en) | Method and apparatus for driving liquid crystal display panel in inversion | |
JP2003233358A (en) | Liquid crystal driver and liquid crystal display device | |
JPH10124010A (en) | Liquid crystal panel and liquid crystal display device | |
JPH0822267A (en) | Liquid crystal driving circuit and liquid crystal display device | |
JP3516722B2 (en) | Liquid crystal drive circuit and liquid crystal display | |
JPH0744138A (en) | Liquid crystal display device | |
JPH07244269A (en) | Display device | |
KR100764051B1 (en) | THIN FLIM TRANSISTER LIQUID CRYSTAL DISPLAY DEVICE INCLUDING DUAL TFTs PER ONE PIXEL | |
JP2576969B2 (en) | Liquid crystal display | |
JPS61294416A (en) | Driving system for liquid crystal display type image pickup device | |
KR100309765B1 (en) | Device and method for driving matrix type lcd | |
JPH103069A (en) | Liquid crystal display device | |
JPH05307369A (en) | Driving method for liquid crystal panel | |
JPH0744139A (en) | Liquid crystal display device | |
KR20000054912A (en) | Liquid crystal display and method of operating the same | |
JP2003140622A (en) | Active matrix type liquid crystal display device | |
JP2003005152A (en) | Liquid crystal display device | |
JP2000180822A (en) | Liquid crystal display device | |
JPH023088A (en) | Driving method for liquid crystal display device | |
JPH11133375A (en) | Liquid crystal display device | |
JPH06202592A (en) | Liquid crystal display device | |
JP2000321550A (en) | Liquid crystal display device | |
JPH05134625A (en) | Liquid crystal display device |