JPH0737979A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0737979A JPH0737979A JP17798793A JP17798793A JPH0737979A JP H0737979 A JPH0737979 A JP H0737979A JP 17798793 A JP17798793 A JP 17798793A JP 17798793 A JP17798793 A JP 17798793A JP H0737979 A JPH0737979 A JP H0737979A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- opening
- conductor layer
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 絶縁層で隔てられた多層配線間の接続をＴ字
型プラグにより行う装置の構造とその製造方法。 【構成】（１）絶縁層に形成された開口と絶縁層上にＣ
ＶＤ法でタングステン層を形成し、このタングステン層
をハーフエッチバックした後パターニングして形成した
Ｔ字型プラグ。 （２）上記開口と絶縁層上にＡｌ層を形成した後、この
Ａｌ層を加熱してリフローさせ平坦化し、これをパター
ニングして形成したＴ字型プラグ。 以上の方法により断線のない接続構造が得られると共に
プラグ表面が平坦なので、プラグ上に他のプラグが形成
でき、高密度実装が可能となる。
型プラグにより行う装置の構造とその製造方法。 【構成】（１）絶縁層に形成された開口と絶縁層上にＣ
ＶＤ法でタングステン層を形成し、このタングステン層
をハーフエッチバックした後パターニングして形成した
Ｔ字型プラグ。 （２）上記開口と絶縁層上にＡｌ層を形成した後、この
Ａｌ層を加熱してリフローさせ平坦化し、これをパター
ニングして形成したＴ字型プラグ。 以上の方法により断線のない接続構造が得られると共に
プラグ表面が平坦なので、プラグ上に他のプラグが形成
でき、高密度実装が可能となる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の配線構造と
その製造方法に関するものである。
その製造方法に関するものである。
【０００２】
【従来の技術】図８に従来の実施例の１つとしてタング
ステンを接続柱として用いた場合の配線構造断面図を示
す。半導体基板１の表面に、ゲート電極４、ゲート酸化
膜５、不純物拡散領域６からなるＭＯＳ型トランジスタ
３が形成されている。トランジスタ３の上部に絶縁層７
が形成されており、この絶縁層７の表面から上記不純物
拡散領域６の表面まで設けられた開口８を有する。この
開口の側壁及底部にはバリアメタル１０が形成されてお
り、開口の側壁部ではＴｉＮ、底部ではＴｉＮ／ＴｉＳ
ｉ2 である。開口８にタングステン層が充填され接続柱
９ａが形成されている。絶縁層７の表面に第１のアルミ
ニウム配線層１３ａが形成され、上記接続柱９ａにより
不純物拡散領域６と電気的に接続されている。
ステンを接続柱として用いた場合の配線構造断面図を示
す。半導体基板１の表面に、ゲート電極４、ゲート酸化
膜５、不純物拡散領域６からなるＭＯＳ型トランジスタ
３が形成されている。トランジスタ３の上部に絶縁層７
が形成されており、この絶縁層７の表面から上記不純物
拡散領域６の表面まで設けられた開口８を有する。この
開口の側壁及底部にはバリアメタル１０が形成されてお
り、開口の側壁部ではＴｉＮ、底部ではＴｉＮ／ＴｉＳ
ｉ2 である。開口８にタングステン層が充填され接続柱
９ａが形成されている。絶縁層７の表面に第１のアルミ
ニウム配線層１３ａが形成され、上記接続柱９ａにより
不純物拡散領域６と電気的に接続されている。
【０００３】上記第１のアルミニウム配線層１３ａ上に
は、更に絶縁層１１が形成されており、絶縁層１１上に
は第２のアルミニウム配線層１３ｂが形成されている。
この第２のアルミニウム配線層１３ｂは、絶縁層１１の
表面から第１のアルミニウム配線層１３ａ上まで設けら
れた開口１２にアルミニウムが充填された接続柱１３ｃ
により第１のアルミニウム配線層１３ａと一体的に接続
されている。
は、更に絶縁層１１が形成されており、絶縁層１１上に
は第２のアルミニウム配線層１３ｂが形成されている。
この第２のアルミニウム配線層１３ｂは、絶縁層１１の
表面から第１のアルミニウム配線層１３ａ上まで設けら
れた開口１２にアルミニウムが充填された接続柱１３ｃ
により第１のアルミニウム配線層１３ａと一体的に接続
されている。
【０００４】図８の従来装置の製造方法のうち、配線層
を形成する要点のみを記すと、ＣＶＤ法により開口８及
び絶縁層７上にタングステン層を形成する工程と、ＲＩ
Ｅ法等により上記絶縁層７上のタングステン層をエッチ
バックし、開口８にのみタングステン層を残して接続柱
９ａを形成する工程と、スパッタ法等により開口部８を
覆ってＡｌ層を成膜し、これをパターニングして配線層
１３ａを形成する工程とから成っている。
を形成する要点のみを記すと、ＣＶＤ法により開口８及
び絶縁層７上にタングステン層を形成する工程と、ＲＩ
Ｅ法等により上記絶縁層７上のタングステン層をエッチ
バックし、開口８にのみタングステン層を残して接続柱
９ａを形成する工程と、スパッタ法等により開口部８を
覆ってＡｌ層を成膜し、これをパターニングして配線層
１３ａを形成する工程とから成っている。
【０００５】しかしながら絶縁層７に下地形状に応じた
段差を含む場合、タングステン層は、下地曲面に沿って
均等な厚さに形成されるが、絶縁膜７上のタングステン
層を上記の様にエッチバックすると、よく知られている
ように段差傾斜部は見かけ上のタングステン膜厚が厚
く、図９に示すようなタングステン層４０が残留し、こ
れをそのまま放置すると図示しない他の配線と短絡する
という問題があった。この残留タングステン層４０を完
全に除去しようとすると、第８図或いは第１０図に示す
ようにタングステン接続柱９ａの頂点が、絶縁層７の表
面より深くオーバーエッチされたいわゆるリセス９ｄ及
びバリアメタル１０がタングステン接続柱の頂点より深
くオーバーエッチされたいわゆるライナー１０ａが発生
する。
段差を含む場合、タングステン層は、下地曲面に沿って
均等な厚さに形成されるが、絶縁膜７上のタングステン
層を上記の様にエッチバックすると、よく知られている
ように段差傾斜部は見かけ上のタングステン膜厚が厚
く、図９に示すようなタングステン層４０が残留し、こ
れをそのまま放置すると図示しない他の配線と短絡する
という問題があった。この残留タングステン層４０を完
全に除去しようとすると、第８図或いは第１０図に示す
ようにタングステン接続柱９ａの頂点が、絶縁層７の表
面より深くオーバーエッチされたいわゆるリセス９ｄ及
びバリアメタル１０がタングステン接続柱の頂点より深
くオーバーエッチされたいわゆるライナー１０ａが発生
する。
【０００６】このようなリセス９ｄによる凹みのある接
続柱９ａ上にスパッタ等でＡｌ層を形成するとシャドウ
効果により１３ａに示すような著しい段差を生じ、Ａｌ
層が開口の内部まで充分到達せず図１０に示すような断
線を生ずるという重大な欠点がある。また接続柱上は段
差被覆性が悪く、接続柱上に多層配線時の上層部の接続
柱が形成できず高密度多層配線が困難であった。
続柱９ａ上にスパッタ等でＡｌ層を形成するとシャドウ
効果により１３ａに示すような著しい段差を生じ、Ａｌ
層が開口の内部まで充分到達せず図１０に示すような断
線を生ずるという重大な欠点がある。また接続柱上は段
差被覆性が悪く、接続柱上に多層配線時の上層部の接続
柱が形成できず高密度多層配線が困難であった。
【０００７】次に、従来の実施例２としてアルミを接続
柱として用いた場合の構造断面図を図１１に示す。図１
１に示す構造の製法は例えばアルミ配線層或いは半導体
基板よりなる第１の導体層５１と、この上に形成された
ＴＥＯＳ或は２酸化シリコンとＴＥＯＳの複合膜による
絶縁層５４と、この絶縁層５４表面から上記第１の導体
層５１の表面上まで達する第１の開口５８が設けられて
いる。この第１の開口５８と絶縁層５４上にスパッタ法
により膜厚０．４μｍ程度のＡｌもしくはＡｌＳｉＣｕ
等による第２の導体層を成膜する。この第２の導体層を
パターニングして第１の配線を形成後上記配線５２上に
０．３〜１μｍ程度のＴＥＯＳ或いは２酸化シリコンと
ＴＥＯＳの複合膜による絶縁層５５を形成する。更に、
上記絶縁層５５表面から上記第１の配線５２表面まで第
２の開口５９を形成し、この第２の開口５９と絶縁層５
５表面にスパッタ法によりＡｌ又はＡｌ合金による第３
の導体層を成膜しこれをパターニングして第２の配線５
６を形成する。
柱として用いた場合の構造断面図を図１１に示す。図１
１に示す構造の製法は例えばアルミ配線層或いは半導体
基板よりなる第１の導体層５１と、この上に形成された
ＴＥＯＳ或は２酸化シリコンとＴＥＯＳの複合膜による
絶縁層５４と、この絶縁層５４表面から上記第１の導体
層５１の表面上まで達する第１の開口５８が設けられて
いる。この第１の開口５８と絶縁層５４上にスパッタ法
により膜厚０．４μｍ程度のＡｌもしくはＡｌＳｉＣｕ
等による第２の導体層を成膜する。この第２の導体層を
パターニングして第１の配線を形成後上記配線５２上に
０．３〜１μｍ程度のＴＥＯＳ或いは２酸化シリコンと
ＴＥＯＳの複合膜による絶縁層５５を形成する。更に、
上記絶縁層５５表面から上記第１の配線５２表面まで第
２の開口５９を形成し、この第２の開口５９と絶縁層５
５表面にスパッタ法によりＡｌ又はＡｌ合金による第３
の導体層を成膜しこれをパターニングして第２の配線５
６を形成する。
【０００８】しかしながらこの製法によると開口５８或
いは５９によるシャドウ効果のため開口部分の導体層に
凹みを生じる。従って段差のため開口５９を下層の開口
５８の真上に形成できず、この図１２に示したように第
１の配線５２を絶縁層５４に延在した平坦化した部分で
第２の配線５６とのコンタクトをとらねばならず、その
結果高密度化が難かしいという重大な欠点がある。
いは５９によるシャドウ効果のため開口部分の導体層に
凹みを生じる。従って段差のため開口５９を下層の開口
５８の真上に形成できず、この図１２に示したように第
１の配線５２を絶縁層５４に延在した平坦化した部分で
第２の配線５６とのコンタクトをとらねばならず、その
結果高密度化が難かしいという重大な欠点がある。
【０００９】
【発明が解決しようとする課題】本願発明は、以上の実
施例における。 （ａ）接続柱と上層導体層間の断線防止。（従来の実施
例１） （ｂ）接続柱真上に生ずる配線層の凹みの平坦化。（従
来の実施例１） （ｃ）開口真上に生ずるアルミ配線層の凹みの平坦化。
（従来の実施例２） （ｄ）接続柱真上の凹みにより接続柱上に他の接続柱が
形成できず、高密度多層配線が困難。（従来の実施例１
及２） 等の課題を解消するためになされたものである。
施例における。 （ａ）接続柱と上層導体層間の断線防止。（従来の実施
例１） （ｂ）接続柱真上に生ずる配線層の凹みの平坦化。（従
来の実施例１） （ｃ）開口真上に生ずるアルミ配線層の凹みの平坦化。
（従来の実施例２） （ｄ）接続柱真上の凹みにより接続柱上に他の接続柱が
形成できず、高密度多層配線が困難。（従来の実施例１
及２） 等の課題を解消するためになされたものである。
【００１０】
【課題を解決するための手段】（ａ）第１の発明は、開
口と絶縁層上に延在して形成された導体層を断面Ｔ字型
プラグ構造とすることによる。 （ｂ）第２の発明は、前記第１の発明の製造工程に関す
るもので、開口及び絶縁層上にタングステン膜を成膜
後、絶縁層上のタングステン膜をハーフエッチバック
し、これをパターニングしてＴ字型プラグを形成する。 （ｃ）第３の発明はアルミニウムプラグの製法に関する
もので、開口及び絶縁層上にスパッタ法でアルミニウム
膜を成膜後、非酸化雰囲気中で加熱リフローさせ表面を
平坦化し、これをパターニングしてＴ字型プラグを形成
する。 （ｄ）第４の発明は、第１の発明による第１のＴ字型プ
ラグの接続柱と同じ軸上に、第２のＴ字型プラグの接続
柱の軸が重なる様に積上げて形成した多層配線構造の装
置で、これを高融点金属を用いて形成する場合は第２の
発明で説明した製造工程を繰返し用いることにより、又
Ａｌ又はＡｌ合金を用いて形成する場合には第３の発明
で説明した製造工程を繰かえすことにより形成する。
口と絶縁層上に延在して形成された導体層を断面Ｔ字型
プラグ構造とすることによる。 （ｂ）第２の発明は、前記第１の発明の製造工程に関す
るもので、開口及び絶縁層上にタングステン膜を成膜
後、絶縁層上のタングステン膜をハーフエッチバック
し、これをパターニングしてＴ字型プラグを形成する。 （ｃ）第３の発明はアルミニウムプラグの製法に関する
もので、開口及び絶縁層上にスパッタ法でアルミニウム
膜を成膜後、非酸化雰囲気中で加熱リフローさせ表面を
平坦化し、これをパターニングしてＴ字型プラグを形成
する。 （ｄ）第４の発明は、第１の発明による第１のＴ字型プ
ラグの接続柱と同じ軸上に、第２のＴ字型プラグの接続
柱の軸が重なる様に積上げて形成した多層配線構造の装
置で、これを高融点金属を用いて形成する場合は第２の
発明で説明した製造工程を繰返し用いることにより、又
Ａｌ又はＡｌ合金を用いて形成する場合には第３の発明
で説明した製造工程を繰かえすことにより形成する。
【００１１】
【作用】（ａ）第１の発明から、接続柱と上部導体間に
断線のない、信頼性の高い接続が得られる。 （ｂ）第２の発明の工程により、高融点金属による断面
Ｔ字型プラグ構造が形成可能で、その接続柱軸上部の導
体層を凹みのない平坦な面とすることが出来る。 （ｃ）第３の発明の工程により、Ａｌ又はＡｌ合金によ
る断面Ｔ字型プラグ構造の形成が可能で、その接続柱軸
上部の導体層を凹みのない平坦な面とすることが出来
る。 （ｄ）第１の接続柱と同じ軸上に第２の接続柱が形成さ
れる高密度多層配線構造が可能となる。
断線のない、信頼性の高い接続が得られる。 （ｂ）第２の発明の工程により、高融点金属による断面
Ｔ字型プラグ構造が形成可能で、その接続柱軸上部の導
体層を凹みのない平坦な面とすることが出来る。 （ｃ）第３の発明の工程により、Ａｌ又はＡｌ合金によ
る断面Ｔ字型プラグ構造の形成が可能で、その接続柱軸
上部の導体層を凹みのない平坦な面とすることが出来
る。 （ｄ）第１の接続柱と同じ軸上に第２の接続柱が形成さ
れる高密度多層配線構造が可能となる。
【００１２】
【実施例】実施例１．実施例１及び実施例２は、タング
ステンによるＴ字型プラグとその製造方法に関するもの
である。図１に本願発明の装置の１実施例の構造断面図
を示す。半導体基板１表面上に絶縁層７が形成されてお
り、この絶縁層７の表面から不純物拡散領域６の表面ま
で開口８が設けられている。開口８の側壁及絶縁層７表
面にバリアメタル１０が形成されており、開口８の側壁
及絶縁層７表面はＴｉＮ、開口８の底部はＴｉＮ／Ｔｉ
Ｓｉ2 が形成されている。この開口８にタングステン層
が充填された接続柱９ａと絶縁層７上にこの接続柱９ａ
と一体的に形成されたタングステン層領域９とで構成さ
れるＴ字型の接続プラグが形成されている。このタング
ステン層領域９はそのまま配線として用いられるか、他
の配線と接続される。
ステンによるＴ字型プラグとその製造方法に関するもの
である。図１に本願発明の装置の１実施例の構造断面図
を示す。半導体基板１表面上に絶縁層７が形成されてお
り、この絶縁層７の表面から不純物拡散領域６の表面ま
で開口８が設けられている。開口８の側壁及絶縁層７表
面にバリアメタル１０が形成されており、開口８の側壁
及絶縁層７表面はＴｉＮ、開口８の底部はＴｉＮ／Ｔｉ
Ｓｉ2 が形成されている。この開口８にタングステン層
が充填された接続柱９ａと絶縁層７上にこの接続柱９ａ
と一体的に形成されたタングステン層領域９とで構成さ
れるＴ字型の接続プラグが形成されている。このタング
ステン層領域９はそのまま配線として用いられるか、他
の配線と接続される。
【００１３】このようなＴ字型のプラグを設けることに
より接続柱９ａに図１０で示したリセス９ａやライナー
１０ａによる凹みを生じず、接続柱９ａとタングステン
層領域９との間の断線のない信頼性の高い接続が可能で
ある。
より接続柱９ａに図１０で示したリセス９ａやライナー
１０ａによる凹みを生じず、接続柱９ａとタングステン
層領域９との間の断線のない信頼性の高い接続が可能で
ある。
【００１４】本願発明の装置では、上記絶縁層７上のタ
ングステン層領域９の膜厚が上記開口８の最大半径より
薄く形成されている。
ングステン層領域９の膜厚が上記開口８の最大半径より
薄く形成されている。
【００１５】上記の第１の効果は、配線の段差を小さく
することができ、高密度多層配線が可能となること、第
２の効果は同一平面上の他の配線層との間の容量が小さ
くなることによるクロストークの削減である。
することができ、高密度多層配線が可能となること、第
２の効果は同一平面上の他の配線層との間の容量が小さ
くなることによるクロストークの削減である。
【００１６】実施例１のＴ字型プラグに用いたタングス
テンはＡｌ等に比べ比抵抗が高いが、エレクトロマイグ
レーション耐性が格段に優れているので、前記絶縁層７
上のタングステン層領域９はそのまま配線としても用い
られ、例えばポリサイド等タングステンより高抵抗の材
料が用いられていたＤＲＡＭのビット線等の配線部分に
置換えが可能である。
テンはＡｌ等に比べ比抵抗が高いが、エレクトロマイグ
レーション耐性が格段に優れているので、前記絶縁層７
上のタングステン層領域９はそのまま配線としても用い
られ、例えばポリサイド等タングステンより高抵抗の材
料が用いられていたＤＲＡＭのビット線等の配線部分に
置換えが可能である。
【００１７】一方低抵抗配線が不可欠な部分においては
図２に示すように高抵抗な第２の導体層２９の上に低抵
抗な第３の導体層を重ね合わせて形成することにより低
抵抗配線とすることができる。例えば第２の導体層領域
２９がタングステン層とするとき第３の導体層領域３０
をタングステンシリサイド層、又はチタンシリサイド層
又はモリブデンシリサイド層とする。
図２に示すように高抵抗な第２の導体層２９の上に低抵
抗な第３の導体層を重ね合わせて形成することにより低
抵抗配線とすることができる。例えば第２の導体層領域
２９がタングステン層とするとき第３の導体層領域３０
をタングステンシリサイド層、又はチタンシリサイド層
又はモリブデンシリサイド層とする。
【００１８】図３に本願発明の第１の実施例の半導体装
置の製造工程を示す。絶縁層７の表面から不純物拡散領
域６まで、例えば０．８μｍ径の開口８が所定の工程に
より形成されている。ここで開口８の最大径は装置全体
にわたって等しいものとする。図３ａでスパッタ法によ
り開口８及び絶縁層７上にＴｉ膜１０を推積する。その
後、例えばＲＴＡ：Rapid Thermal Annealing 法により
熱処理を施こし、バリアメタル１０として開口８の底部
にＴｉＮ／ＴｉＳｉ2 、開口側壁部及び絶縁層７上にＴ
ｉＮを形成する。
置の製造工程を示す。絶縁層７の表面から不純物拡散領
域６まで、例えば０．８μｍ径の開口８が所定の工程に
より形成されている。ここで開口８の最大径は装置全体
にわたって等しいものとする。図３ａでスパッタ法によ
り開口８及び絶縁層７上にＴｉ膜１０を推積する。その
後、例えばＲＴＡ：Rapid Thermal Annealing 法により
熱処理を施こし、バリアメタル１０として開口８の底部
にＴｉＮ／ＴｉＳｉ2 、開口側壁部及び絶縁層７上にＴ
ｉＮを形成する。
【００１９】次に図３ｂに示すようにブランケットＣＶ
Ｄ法で例えば温度４００℃、材料ガス、Ｈ2 ／ＷＦ6 ＝
３０００ｓｃｃｍ／３００ｓｃｃｍとして表面反応律速
条件において開口８と絶縁層７上にタングステン層９を
開口８の半径の約１．５〜２倍の膜厚に形成する。
Ｄ法で例えば温度４００℃、材料ガス、Ｈ2 ／ＷＦ6 ＝
３０００ｓｃｃｍ／３００ｓｃｃｍとして表面反応律速
条件において開口８と絶縁層７上にタングステン層９を
開口８の半径の約１．５〜２倍の膜厚に形成する。
【００２０】次に上記タングステン層９を図３Ｃに示す
ように開口８の最大半径より薄い膜厚にハーフエッチバ
ックする。予めタングステン層９の膜厚を開口８の半径
より厚く形成するのは上記ＣＶＤ法により、タングステ
ン層は下地形状に沿って均等な膜厚で形成されるが、実
際には開口８にタングステン層が充填された時点におい
ても開口８の頂部に凹みが残留し平坦とならない。これ
を平坦にするには上記のようにタングステン層９の膜厚
を開口８の半径の２倍程度の成膜が必要とされるからで
ある。
ように開口８の最大半径より薄い膜厚にハーフエッチバ
ックする。予めタングステン層９の膜厚を開口８の半径
より厚く形成するのは上記ＣＶＤ法により、タングステ
ン層は下地形状に沿って均等な膜厚で形成されるが、実
際には開口８にタングステン層が充填された時点におい
ても開口８の頂部に凹みが残留し平坦とならない。これ
を平坦にするには上記のようにタングステン層９の膜厚
を開口８の半径の２倍程度の成膜が必要とされるからで
ある。
【００２１】上記タングステン層のハーフエッチバック
は例えば、ＲＩＥ：反応性イオンエッチング法によりＳ
Ｆ6 等のガスを用いて行ない、例えば最初０．６μｍの
膜厚に成膜されたタングステン層９を例えば０．３μｍ
の膜厚となるまでハーフエッチバックする。エッチバッ
クするタングステン層の膜厚は、別に測定したタングス
テン膜のエッチング速度例えば５０００Å／ｍｉｎによ
り成膜時間を設定することにより制御する。このように
タングステン層９の膜厚を所定の値に制御できる。
は例えば、ＲＩＥ：反応性イオンエッチング法によりＳ
Ｆ6 等のガスを用いて行ない、例えば最初０．６μｍの
膜厚に成膜されたタングステン層９を例えば０．３μｍ
の膜厚となるまでハーフエッチバックする。エッチバッ
クするタングステン層の膜厚は、別に測定したタングス
テン膜のエッチング速度例えば５０００Å／ｍｉｎによ
り成膜時間を設定することにより制御する。このように
タングステン層９の膜厚を所定の値に制御できる。
【００２２】ハーフエッチバックにより膜厚を薄くする
他の効果はタングステン層９の表面モホロジーの改善で
ある。ＣＶＤ法表面律速条件で形成したタングステン層
表面の粗さは大きく膜厚１μｍで０．１μｍ程度の凹凸
があり、高密度多層化を困難としていた。しかし、これ
をハーフエッチバックして膜厚を０．３μｍと薄くする
ことによりその凹凸も７０ｎｍ以下となり表面モホロジ
ーを改善できる。これは表面反射率が約１０％増加する
点からも確認されている。
他の効果はタングステン層９の表面モホロジーの改善で
ある。ＣＶＤ法表面律速条件で形成したタングステン層
表面の粗さは大きく膜厚１μｍで０．１μｍ程度の凹凸
があり、高密度多層化を困難としていた。しかし、これ
をハーフエッチバックして膜厚を０．３μｍと薄くする
ことによりその凹凸も７０ｎｍ以下となり表面モホロジ
ーを改善できる。これは表面反射率が約１０％増加する
点からも確認されている。
【００２３】次に図３ｄ、ｅに示すように、絶縁層７上
に薄く残されたタングステン層９をフォトリソグラフィ
によりパターニング、エッチングしてＴ字型プラグによ
り配線層を形成する。この工程により段差部の残留タン
グステン層はパターニングによりエッチング除去され、
従来例における隣接配線層との短絡等の問題点は解消さ
れる。
に薄く残されたタングステン層９をフォトリソグラフィ
によりパターニング、エッチングしてＴ字型プラグによ
り配線層を形成する。この工程により段差部の残留タン
グステン層はパターニングによりエッチング除去され、
従来例における隣接配線層との短絡等の問題点は解消さ
れる。
【００２４】上記製造方法により （ａ）接続柱９ａとタングステン層９を一体化したＴ字
型プラグが形成され上下の配線層間で断線のない接続が
可能。 （ｂ）タングステン層９が薄く開口８頂部においても凹
みのない平坦性のよい配線構造が可能。 （ｃ）段差部に残留タングステン層を生じず、これによ
る短絡がない。 （ｄ）ハーフエッチバックすることによりタングステン
層９の表面モホロジーが向上する。 という優れた作用効果を有する。
型プラグが形成され上下の配線層間で断線のない接続が
可能。 （ｂ）タングステン層９が薄く開口８頂部においても凹
みのない平坦性のよい配線構造が可能。 （ｃ）段差部に残留タングステン層を生じず、これによ
る短絡がない。 （ｄ）ハーフエッチバックすることによりタングステン
層９の表面モホロジーが向上する。 という優れた作用効果を有する。
【００２５】実施例２．実施例２はアルミニウムによる
Ｔ字型プラグを形成する方法に関するものでこれを図４
に示す。図４ａは、よく知られた工程によりアルミ配線
層或いは半導体基板等の第１の導体層５１上に、ＴＥＯ
Ｓ等の絶縁層５７を形成し、この絶縁層５７の表面から
上記第１の導体層５１の表面まで開口５８を形成する。
上記絶縁層５７と開口５８上にスパッタ法により膜厚
０．２〜２μｍのＡｌ又はＡｌＳｉＣｕ等による第２の
導体層５２を成膜する。ここで開口５８部分の導体層５
２の表面はシャドウ効果により凹みを生じている。
Ｔ字型プラグを形成する方法に関するものでこれを図４
に示す。図４ａは、よく知られた工程によりアルミ配線
層或いは半導体基板等の第１の導体層５１上に、ＴＥＯ
Ｓ等の絶縁層５７を形成し、この絶縁層５７の表面から
上記第１の導体層５１の表面まで開口５８を形成する。
上記絶縁層５７と開口５８上にスパッタ法により膜厚
０．２〜２μｍのＡｌ又はＡｌＳｉＣｕ等による第２の
導体層５２を成膜する。ここで開口５８部分の導体層５
２の表面はシャドウ効果により凹みを生じている。
【００２６】上記半導体装置を大気中にさらすことな
く、非酸化雰囲気中、例えば真空中或いはＡｒガス中、
或いはＮ2 又はＨ2 ガス雰囲気中において３００℃〜６
００℃に加熱し、図４ｂのように第２導体層をリフロー
させて平坦化する。
く、非酸化雰囲気中、例えば真空中或いはＡｒガス中、
或いはＮ2 又はＨ2 ガス雰囲気中において３００℃〜６
００℃に加熱し、図４ｂのように第２導体層をリフロー
させて平坦化する。
【００２７】この平坦化された第２の導体層５２をパタ
ーニングして図４ｃに示すＴ字型プラグの配線層が得ら
れる。
ーニングして図４ｃに示すＴ字型プラグの配線層が得ら
れる。
【００２８】上記開口５８と絶縁膜５７の表面に予じめ
図５ａに示すようにＴｉＮ，Ｔｉ／ＴｉＮ，ＴｉＷ等の
バリアメタル膜５３を形成しておくとバリアメタル膜５
３と第２の導体層５２の原子とのぬれ性が向上するので
Ａｌ等が狭い開口５８の内部に容易にリフローする。
図５ａに示すようにＴｉＮ，Ｔｉ／ＴｉＮ，ＴｉＷ等の
バリアメタル膜５３を形成しておくとバリアメタル膜５
３と第２の導体層５２の原子とのぬれ性が向上するので
Ａｌ等が狭い開口５８の内部に容易にリフローする。
【００２９】又、上記実施例２では開口５８を直接第２
の導体層５２で充填する方法についてのべたが、図６ａ
に示すように予じめ開口に選択ＣＶＤ法によりＷ等の高
融点金属プラグ６０を形成した後、その上に上記と同様
の工程を用いて第２の導体層５２を形成し、次に図６ｂ
のように加熱処理によりリフローさせ平坦化してもよ
い。このようにすることにより微細な開口へのＷの充填
が容易であり、開口５８上部の凹みが浅く第２導体層の
平坦化が容易である。
の導体層５２で充填する方法についてのべたが、図６ａ
に示すように予じめ開口に選択ＣＶＤ法によりＷ等の高
融点金属プラグ６０を形成した後、その上に上記と同様
の工程を用いて第２の導体層５２を形成し、次に図６ｂ
のように加熱処理によりリフローさせ平坦化してもよ
い。このようにすることにより微細な開口へのＷの充填
が容易であり、開口５８上部の凹みが浅く第２導体層の
平坦化が容易である。
【００３０】実施例３．図７に、基板１の不純物拡散領
域６上に形成された第１の接続柱９ａと同じ軸上の導体
領域９に第２及び第３の接続柱９ｂ、９ｃが重ねて形成
された半導体装置の構造断面図を示す。以下に上記装置
の製造工程を示す。シリコン基板１上に第１の絶縁膜７
を形成し、その表面から基板１上の不純物拡散層６上ま
で第１の開口８を設ける。上記第１の開口８に実施例１
の製造工程を用いてタングステン等の高融点金属による
Ｔ字型プラグを形成する。まずバリアメタルを第１の開
口８及び第１の絶縁層７上に形成後、ＣＶＤ法で表面反
応律速条件によりタングステン層を形成し、これを反応
性イオンエッチング法（ＲＩＥ）によりハーフエッチバ
ックし、更にこれを所定の配線形状にパターニングする
ことにより第１の開口の軸真上の導体膜に凹みがなく平
坦な第１のＴ字型プラグを形成する。次にこの上に第２
の絶縁膜１１を成膜し、上記第１の開口と同じ軸上で、
上記第２の絶縁膜１１の表面から上記第１のＴ字型プラ
グ表面９まで第２の開口１２を形成し、以下実施例１の
製造工程を繰返し用いて、上記第２の開口と第２の絶縁
層１１表面に第２のＴ字型プラグを形成する。以下上記
工程を繰返し用いることにより図７に示すような開口と
同じ軸上に他の接続柱が形成された多層配線構造が形成
できる。又、上記第１の開口８にタングステン等の代り
にＡｌ又はＡｌ合金によるＴ字型プラグを形成する第２
の方法として、実施例２の製造工程を用いて、まずバリ
アメタルを第１の開口８及び第１の絶縁膜７上に形成
後、スパッタ法によりＡｌ又はＡｌ合金膜を成膜し、次
に高速熱アニール法（ＲＴＡ）により、熱処理をしてＡ
ｌ等をリフローさせ表面を平坦化する。更にこれを所定
の配線形状にパターニングすることにより第１の開口の
軸真上の導体膜に凹みがなく平坦な第１のＴ字型プラグ
を形成することができる。次にこの上に第２の絶縁膜１
１を成膜し上記第２の絶縁膜１１表面から第１の開口と
同じ軸上の、上記第１のＴ字型プラグ表面まで第２の開
口１２を形成し、以下実施例２の製造工程を繰返し用い
て上記第２の開口１２と第２の絶縁層１１の表面に第２
のＴ字型プラグを形成する。以下上記工程を繰返し用い
ることにより図７に示すような開口の軸上に他の接続柱
が形成された多層配線構造が形成される。以上述べた様
に、開口の真上部分が凹みのない平坦な導体層となるＴ
字型プラグを形成することにより開口の真上に更に他の
接続柱を重ねて形成することができ、多層配線の高密度
化が可能となった。
域６上に形成された第１の接続柱９ａと同じ軸上の導体
領域９に第２及び第３の接続柱９ｂ、９ｃが重ねて形成
された半導体装置の構造断面図を示す。以下に上記装置
の製造工程を示す。シリコン基板１上に第１の絶縁膜７
を形成し、その表面から基板１上の不純物拡散層６上ま
で第１の開口８を設ける。上記第１の開口８に実施例１
の製造工程を用いてタングステン等の高融点金属による
Ｔ字型プラグを形成する。まずバリアメタルを第１の開
口８及び第１の絶縁層７上に形成後、ＣＶＤ法で表面反
応律速条件によりタングステン層を形成し、これを反応
性イオンエッチング法（ＲＩＥ）によりハーフエッチバ
ックし、更にこれを所定の配線形状にパターニングする
ことにより第１の開口の軸真上の導体膜に凹みがなく平
坦な第１のＴ字型プラグを形成する。次にこの上に第２
の絶縁膜１１を成膜し、上記第１の開口と同じ軸上で、
上記第２の絶縁膜１１の表面から上記第１のＴ字型プラ
グ表面９まで第２の開口１２を形成し、以下実施例１の
製造工程を繰返し用いて、上記第２の開口と第２の絶縁
層１１表面に第２のＴ字型プラグを形成する。以下上記
工程を繰返し用いることにより図７に示すような開口と
同じ軸上に他の接続柱が形成された多層配線構造が形成
できる。又、上記第１の開口８にタングステン等の代り
にＡｌ又はＡｌ合金によるＴ字型プラグを形成する第２
の方法として、実施例２の製造工程を用いて、まずバリ
アメタルを第１の開口８及び第１の絶縁膜７上に形成
後、スパッタ法によりＡｌ又はＡｌ合金膜を成膜し、次
に高速熱アニール法（ＲＴＡ）により、熱処理をしてＡ
ｌ等をリフローさせ表面を平坦化する。更にこれを所定
の配線形状にパターニングすることにより第１の開口の
軸真上の導体膜に凹みがなく平坦な第１のＴ字型プラグ
を形成することができる。次にこの上に第２の絶縁膜１
１を成膜し上記第２の絶縁膜１１表面から第１の開口と
同じ軸上の、上記第１のＴ字型プラグ表面まで第２の開
口１２を形成し、以下実施例２の製造工程を繰返し用い
て上記第２の開口１２と第２の絶縁層１１の表面に第２
のＴ字型プラグを形成する。以下上記工程を繰返し用い
ることにより図７に示すような開口の軸上に他の接続柱
が形成された多層配線構造が形成される。以上述べた様
に、開口の真上部分が凹みのない平坦な導体層となるＴ
字型プラグを形成することにより開口の真上に更に他の
接続柱を重ねて形成することができ、多層配線の高密度
化が可能となった。
【００３１】
【発明の効果】（ａ）第１の発明によるＴ字型プラグ形
状の接続柱を採用することにより、上部導体層と接続柱
間に断線のない接続が可能である。 （ｂ）第２の発明の製造工程により、高融点金属による
上記Ｔ字型プラグの形成が可能で、上部導体層と接続柱
間に断線のない接続が可能であると共に、開口の軸上の
導体層に凹みがなく平坦なものを形成できる。 又高融点金属の採用によりエレクトロマイグレーション
の効果が小さく出来る。 （ｃ）第３の発明の製造工程によりＡｌ又はＡｌ合金に
よる上記Ｔ字型プラグの形成が可能で、上記同様に上部
導体層と接続柱間の断線のない接続が可能なことと、開
口の軸上の導体層に凹みがなく平坦なものを形成でき
る。 （ｄ）第４の発明により、開口と同じ軸上に他のＴ字型
プラグを重ねて形成でき、多層配線の高密度化が実現で
きる。
状の接続柱を採用することにより、上部導体層と接続柱
間に断線のない接続が可能である。 （ｂ）第２の発明の製造工程により、高融点金属による
上記Ｔ字型プラグの形成が可能で、上部導体層と接続柱
間に断線のない接続が可能であると共に、開口の軸上の
導体層に凹みがなく平坦なものを形成できる。 又高融点金属の採用によりエレクトロマイグレーション
の効果が小さく出来る。 （ｃ）第３の発明の製造工程によりＡｌ又はＡｌ合金に
よる上記Ｔ字型プラグの形成が可能で、上記同様に上部
導体層と接続柱間の断線のない接続が可能なことと、開
口の軸上の導体層に凹みがなく平坦なものを形成でき
る。 （ｄ）第４の発明により、開口と同じ軸上に他のＴ字型
プラグを重ねて形成でき、多層配線の高密度化が実現で
きる。
【図１】本願実施例１の装置の構造断面図。
【図２】本願他の実施例１の装置の構造断面図。
【図３】本願実施例１の製造工程図。
【図４】本願実施例２の製造工程図。
【図５】本願他の実施例２の製造工程図。
【図６】本願他の実施例２の製造工程図。
【図７】本願実施例３の装置の構造断面図。
【図８】従来装置の実施例１の構造断面図。
【図９】従来装置の実施例１の構造断面図。
【図１０】接続柱のリセス、ライナーの説明図。
【図１１】従来の装置の実施例２の構造断面図。
１ 半導体基板 ２ 分離酸化膜 ４ ゲート電極 ６ 不純物拡散領域 ７ 絶縁層 ８ 開口 ９ 導体層領域、タングステン層領域 ９ａ 接続柱 ９ｂ 接続柱 ９ｃ 接続柱 ９ｄ ライナー ９ｆ 接続柱 ９ｇ 接続柱 ９ｈ 接続柱 １０ バリアメタル １０ａ リセス １１ 絶縁層 １２ 開口 １３ タングステン層 １３ａ アルミニウム配線 １３ａ′ アルミニウム配線 １３ｂ アルミニウム配線 １３ｃ 接続柱 １５ 配線層 ２９ 第２の導体層領域 ３０ 第３の導体層領域 ４０ 残留導体層領域 ５１ 導体層 ５２ 導体層 ５３ 導体層（バリアメタル） ５４ 絶縁層 ５５ 絶縁層 ５６ 導体層 ５８ 開口 ５９ 開口 ６０ 高融点金属プラグ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3205
Claims (4)
- 【請求項１】 導体層と、前記導体層上に設けられた絶
縁層と、この絶縁層に設けられた開口と、前記開口内に
充填されて前記導体層に接続されるとともに前記絶縁層
上に延在する断面Ｔ字型プラグよりなる配線層を備えた
ことを特徴とする半導体装置。 - 【請求項２】 第１の導体層と、前記第１の導体層上に
設けられた絶縁層と、この絶縁層に設けられた開口とを
有し、前記第１の導体層に接続され前記開口と前記絶縁
層表面に延在して高融点金属層を形成する工程と、前記
絶縁層上の高融点金属層をハーフエッチバックして薄く
残す工程と、前記高融点金属層をパターニングする工程
とを備えた半導体装置の製造方法。 - 【請求項３】 第１の導体層と、前記第１の導体層上に
設けられた絶縁層と、この絶縁層に設けられた開口とを
有し、前記第１の導体層に接続され前記開口と前記絶縁
層表面に延在してＡｌ又はＡｌ合金層を形成する工程
と、前記絶縁層上のＡｌ又はＡｌ合金層をリフローさせ
て平坦化する工程と、前記Ａｌ又はＡｌ合金層をパター
ニングしてＴ字型プラグを形成する工程とを備えた半導
体装置の製造方法。 - 【請求項４】 第１の導体層と、前記第１の導体層上に
設けられた第１の絶縁層と、この絶縁層に設けられた第
１の開口と、前記第１の導体層に接続され前記第１の開
口内に充填されるとともに前記第１の絶縁層上に延在す
る第１の断面Ｔ字型プラグよりなる第１の配線層と、前
記第１の配線層上に設けられた第２の絶縁層と、この第
２の絶縁層に前記第１の開口の軸線上に設けられた第２
の開口と、前記第２の開口内に充填されて前記第１の配
線層に接続されるとともに前記第２の絶縁層上に延在す
る第２の断面Ｔ字型プラグよりなる第２の配線層を備え
たことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17798793A JPH0737979A (ja) | 1993-07-19 | 1993-07-19 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17798793A JPH0737979A (ja) | 1993-07-19 | 1993-07-19 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0737979A true JPH0737979A (ja) | 1995-02-07 |
Family
ID=16040560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17798793A Pending JPH0737979A (ja) | 1993-07-19 | 1993-07-19 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0737979A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6156639A (en) * | 1998-02-16 | 2000-12-05 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing contact structure |
| KR100384805B1 (ko) * | 1999-09-10 | 2003-05-22 | 가부시끼가이샤 도시바 | 반도체 장치, 그 설계 방법, 및 그 설계 프로그램을저장한 기록 매체 |
| US7384862B2 (en) | 2003-06-30 | 2008-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor device and display device |
| JP2018152514A (ja) * | 2017-03-14 | 2018-09-27 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
| CN113394268A (zh) * | 2021-06-09 | 2021-09-14 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
-
1993
- 1993-07-19 JP JP17798793A patent/JPH0737979A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6156639A (en) * | 1998-02-16 | 2000-12-05 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing contact structure |
| KR100384805B1 (ko) * | 1999-09-10 | 2003-05-22 | 가부시끼가이샤 도시바 | 반도체 장치, 그 설계 방법, 및 그 설계 프로그램을저장한 기록 매체 |
| US7384862B2 (en) | 2003-06-30 | 2008-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor device and display device |
| JP2018152514A (ja) * | 2017-03-14 | 2018-09-27 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
| CN113394268A (zh) * | 2021-06-09 | 2021-09-14 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6876080B2 (en) | Etch stop for copper damascene process | |
| US5970374A (en) | Method for forming contacts and vias with improved barrier metal step-coverage | |
| US6001683A (en) | Formation method of interconnection in semiconductor device | |
| US20020068433A1 (en) | Conductive structure in an integrated circuit | |
| US7670946B2 (en) | Methods to eliminate contact plug sidewall slit | |
| US6888247B2 (en) | Interconnect structure with an enlarged air gaps disposed between conductive structures or surrounding a conductive structure within the same | |
| JP2720796B2 (ja) | 半導体装置の製造方法 | |
| US7018878B2 (en) | Metal structures for integrated circuits and methods for making the same | |
| US5688718A (en) | Method of CVD TiN barrier layer integration | |
| JPH05198688A (ja) | 集積回路半導体デバイスの製造方法および半導体相互接続構造 | |
| US20030100180A1 (en) | Metal contact and process | |
| US6284591B1 (en) | Formation method of interconnection in semiconductor device | |
| US6355554B1 (en) | Methods of forming filled interconnections in microelectronic devices | |
| US6940146B2 (en) | Interconnect structure with an enlarged air gaps disposed between conductive structures or surrounding a conductive structure within the same | |
| JPH0737979A (ja) | 半導体装置およびその製造方法 | |
| US6277729B1 (en) | Method of manufacturing transistor barrier layer | |
| US6107190A (en) | Method of fabricating semiconductor device | |
| JPH07135186A (ja) | 半導体装置の製造方法 | |
| US6200890B1 (en) | Method of fabricating copper damascene | |
| JP3651112B2 (ja) | 配線形成方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JP3381550B2 (ja) | 配線形成法 | |
| JPH0817920A (ja) | 半導体装置及びその製造方法 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05121564A (ja) | 半導体装置及びその製造方法 |