JPH073431A - 強誘電体薄膜作製方法 - Google Patents
強誘電体薄膜作製方法Info
- Publication number
- JPH073431A JPH073431A JP17362693A JP17362693A JPH073431A JP H073431 A JPH073431 A JP H073431A JP 17362693 A JP17362693 A JP 17362693A JP 17362693 A JP17362693 A JP 17362693A JP H073431 A JPH073431 A JP H073431A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- ferroelectric
- pzt
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Inorganic Insulating Materials (AREA)
- Insulating Bodies (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【目的】 強誘電体の結晶化温度以上で下地層を形成
し、その上にＰＺＴ薄膜またはＰＬＺＴ薄膜を形成する
ことにより、リ−ク電流の少ない良好な強誘電体特性を
得る。 【構成】 Ｓｉウェーハ２２上にＳｉＯ2層２４を形成
し、これらを６５０℃に加熱してから、Ｔｉ層を厚さ３
０ｎｍ、Ｐｔ層を厚さ３００ｎｍだけ、スパッタリング
法により順に堆積し、Ｐｔ−Ｔｉ合金層２６を形成す
る。これにより、結晶粒間に隙間のない緻密なＰｔ−Ｔ
ｉ合金層２６が得られた。その上に、スパッタリング法
により基板温度６５０℃で厚さ１０００ｎｍのＰＺＴ薄
膜２８を作製した。このＰＺＴ薄膜２８は、下地のＰｔ
−Ｔｉ合金層２６の結晶性を反映して、結晶粒間の密着
性の良好な緻密な膜となり、従来方法に比べてリーク電
流が少なくなった。
し、その上にＰＺＴ薄膜またはＰＬＺＴ薄膜を形成する
ことにより、リ−ク電流の少ない良好な強誘電体特性を
得る。 【構成】 Ｓｉウェーハ２２上にＳｉＯ2層２４を形成
し、これらを６５０℃に加熱してから、Ｔｉ層を厚さ３
０ｎｍ、Ｐｔ層を厚さ３００ｎｍだけ、スパッタリング
法により順に堆積し、Ｐｔ−Ｔｉ合金層２６を形成す
る。これにより、結晶粒間に隙間のない緻密なＰｔ−Ｔ
ｉ合金層２６が得られた。その上に、スパッタリング法
により基板温度６５０℃で厚さ１０００ｎｍのＰＺＴ薄
膜２８を作製した。このＰＺＴ薄膜２８は、下地のＰｔ
−Ｔｉ合金層２６の結晶性を反映して、結晶粒間の密着
性の良好な緻密な膜となり、従来方法に比べてリーク電
流が少なくなった。
Description
【０００１】
【産業上の利用分野】本発明は強誘電体薄膜を作製する
方法に関し、特にＰｂ1（ＺｒxＴｉ1-x）Ｏ3あるいは
（Ｐｂ1-yＬａy）（ＺｒxＴｉ1-x）Ｏ3で表される強誘
電体（以下、前者をＰＺＴ、後者をＰＬＺＴと略す。）
の薄膜を作製する方法に関する。
方法に関し、特にＰｂ1（ＺｒxＴｉ1-x）Ｏ3あるいは
（Ｐｂ1-yＬａy）（ＺｒxＴｉ1-x）Ｏ3で表される強誘
電体（以下、前者をＰＺＴ、後者をＰＬＺＴと略す。）
の薄膜を作製する方法に関する。
【０００２】
【従来の技術】半導体素子の一種であるＤＲＡＭでは高
集積化が進み、１セル当りの最小蓄積電荷量を３０ｆＦ
程度に維持することが求められているが、このような小
さな容量にするには、信頼性の高いＳｉＯ2膜を薄くし
ていくだけではもはや対応できなくなっている。また、
トレンチ形やスタック形などの立体構造のキャパシタが
試みられているが、このようにすると形状が非常に複雑
になって加工が難しくなる。そこで、高誘電率を有する
誘電体の研究が盛んになってきており、特にＰＺＴ及び
ＰＬＺＴは、その高誘電率と高残留分極ゆえに、不揮発
性メモリ用のキャパシタの材質として注目されている。
集積化が進み、１セル当りの最小蓄積電荷量を３０ｆＦ
程度に維持することが求められているが、このような小
さな容量にするには、信頼性の高いＳｉＯ2膜を薄くし
ていくだけではもはや対応できなくなっている。また、
トレンチ形やスタック形などの立体構造のキャパシタが
試みられているが、このようにすると形状が非常に複雑
になって加工が難しくなる。そこで、高誘電率を有する
誘電体の研究が盛んになってきており、特にＰＺＴ及び
ＰＬＺＴは、その高誘電率と高残留分極ゆえに、不揮発
性メモリ用のキャパシタの材質として注目されている。
【０００３】Ｓｉ半導体のメモリ用キャパシタとしてこ
れらの強誘電体薄膜を用いる場合、下部電極としては酸
化物に対して安定なＰｔが用いられ、このＰｔは、デバ
イス形成のプロセスを考慮して、ＳｉＯ2上に形成され
るのが一般的である。しかし、ＰｔはＳｉＯ2との密着
性が悪くて剥離してしまうため、Ｐｔ層とＳｉＯ2の間
にバインダとしてＴｉ層が形成される。従来、これらの
Ｐｔ層及びＴｉ層は蒸着法あるいはスパッタリング法で
低温成膜により形成される。またＰＺＴ及びＰＬＺＴの
堆積方法としては、一般に、ゾル・ゲル法、スパッタリ
ング法及びＭＯＣＶＤ法が用いられる。
れらの強誘電体薄膜を用いる場合、下部電極としては酸
化物に対して安定なＰｔが用いられ、このＰｔは、デバ
イス形成のプロセスを考慮して、ＳｉＯ2上に形成され
るのが一般的である。しかし、ＰｔはＳｉＯ2との密着
性が悪くて剥離してしまうため、Ｐｔ層とＳｉＯ2の間
にバインダとしてＴｉ層が形成される。従来、これらの
Ｐｔ層及びＴｉ層は蒸着法あるいはスパッタリング法で
低温成膜により形成される。またＰＺＴ及びＰＬＺＴの
堆積方法としては、一般に、ゾル・ゲル法、スパッタリ
ング法及びＭＯＣＶＤ法が用いられる。
【０００４】ゾル・ゲル法では、原料を基板に塗布した
後、前記強誘電体の結晶化温度（ＰＺＴ、ＰＬＺＴのど
ちらも実質的に６００℃程度）以上に基板を加熱するこ
とにより強誘電体薄膜を形成している。
後、前記強誘電体の結晶化温度（ＰＺＴ、ＰＬＺＴのど
ちらも実質的に６００℃程度）以上に基板を加熱するこ
とにより強誘電体薄膜を形成している。
【０００５】スパッタリング法では二つの方法がある。
第１の方法は、低い基板温度で強誘電体薄膜を成膜し、
その後、強誘電体の結晶化温度以上で熱処理を行なって
強誘電体薄膜を作製するものである。第２の方法は、基
板を強誘電体の結晶化温度以上にあらかじめ加熱して、
成膜と同時に膜を結晶化させて強誘電体薄膜を形成する
ものである。
第１の方法は、低い基板温度で強誘電体薄膜を成膜し、
その後、強誘電体の結晶化温度以上で熱処理を行なって
強誘電体薄膜を作製するものである。第２の方法は、基
板を強誘電体の結晶化温度以上にあらかじめ加熱して、
成膜と同時に膜を結晶化させて強誘電体薄膜を形成する
ものである。
【０００６】ＭＯＣＶＤ法では、基板を強誘電体の結晶
化温度以上に加熱してから原料ガスを供給し、成膜と同
時に膜を結晶化させることにより強誘電体薄膜を形成し
ている。
化温度以上に加熱してから原料ガスを供給し、成膜と同
時に膜を結晶化させることにより強誘電体薄膜を形成し
ている。
【０００７】
【発明が解決しようとする課題】ところで、強誘電体を
作製する際の下部電極であるＰｔ層と、ＳｉＯ2とＰｔ
層とのバインダであるＴｉ層とは、一般に、ＳｉＯ2上
に低温で形成されている。そして、この上に強誘電体の
薄膜を作製する場合には、上述のいずれの従来方法にお
いても、どこかの段階で強誘電体の結晶化温度以上に基
板を加熱する必要がある。その結果、下地のＰｔ層とＴ
ｉ層は合金化し、結晶粒が形成される。
作製する際の下部電極であるＰｔ層と、ＳｉＯ2とＰｔ
層とのバインダであるＴｉ層とは、一般に、ＳｉＯ2上
に低温で形成されている。そして、この上に強誘電体の
薄膜を作製する場合には、上述のいずれの従来方法にお
いても、どこかの段階で強誘電体の結晶化温度以上に基
板を加熱する必要がある。その結果、下地のＰｔ層とＴ
ｉ層は合金化し、結晶粒が形成される。
【０００８】図３はＰＺＴ薄膜を形成する前の基板の断
面の模式図である。Ｓｉウェーハ１０の上にＳｉＯ2層
１２が形成されており、その上にＴｉ層１４とＰｔ層１
６が順に積層されている。このＴｉ層１４とＰｔ層１６
は低温で形成されていて、表面は平滑であるが膜の密度
は低い。
面の模式図である。Ｓｉウェーハ１０の上にＳｉＯ2層
１２が形成されており、その上にＴｉ層１４とＰｔ層１
６が順に積層されている。このＴｉ層１４とＰｔ層１６
は低温で形成されていて、表面は平滑であるが膜の密度
は低い。
【０００９】図４（Ａ）は図３に示す基板上にＰＺＴ薄
膜を堆積した後の断面を示す模式図であり、図４（Ｂ）
はその表面の模式図である。ＰＺＴ薄膜を形成するには
いずれかの段階で基板を結晶化温度以上に加熱すること
になるが、これにより、下地のＴｉ層とＰｔ層が合金化
してＰｔ−Ｔｉ合金層１８ができ、また、加熱によって
この合金層１８の密度が高くなる。その結果、Ｐｔ−Ｔ
ｉ合金層１８の結晶粒間に隙間ができてしまう。このよ
うな下地上にＰＺＴ薄膜２０を形成すると、下地のＰｔ
−Ｔｉ合金層１８の影響を受けて、結晶粒間の密着性の
悪いＰＺＴ薄膜となってしまう。このようなＰＺＴ薄膜
２０ではリ−ク電流が多く、良好な強誘電特性が得られ
ないといった問題点があった。
膜を堆積した後の断面を示す模式図であり、図４（Ｂ）
はその表面の模式図である。ＰＺＴ薄膜を形成するには
いずれかの段階で基板を結晶化温度以上に加熱すること
になるが、これにより、下地のＴｉ層とＰｔ層が合金化
してＰｔ−Ｔｉ合金層１８ができ、また、加熱によって
この合金層１８の密度が高くなる。その結果、Ｐｔ−Ｔ
ｉ合金層１８の結晶粒間に隙間ができてしまう。このよ
うな下地上にＰＺＴ薄膜２０を形成すると、下地のＰｔ
−Ｔｉ合金層１８の影響を受けて、結晶粒間の密着性の
悪いＰＺＴ薄膜となってしまう。このようなＰＺＴ薄膜
２０ではリ−ク電流が多く、良好な強誘電特性が得られ
ないといった問題点があった。
【００１０】以上のような問題点はＰＬＺＴ薄膜を作製
する場合にも全く同様である。
する場合にも全く同様である。
【００１１】
【発明の目的】本発明の目的は、リ−ク電流の少ない良
好な強誘電体特性を有する強誘電体薄膜、特にＰＺＴ薄
膜またはＰＬＺＴ薄膜、を作製できる方法を提供するこ
とにある。
好な強誘電体特性を有する強誘電体薄膜、特にＰＺＴ薄
膜またはＰＬＺＴ薄膜、を作製できる方法を提供するこ
とにある。
【００１２】
【課題を解決するための手段】本発明の強誘電体薄膜作
製方法は、強誘電体の結晶化温度以上で下地層を形成す
るものである。より具体的には、ＳｉＯ2上にＴｉとＰ
ｔの薄膜を順に積層して、その上にＰＺＴまたはＰＬＺ
Ｔ強誘電体薄膜を作製する場合に、強誘電体の結晶化温
度以上でＴｉとＰｔの薄膜をＳｉＯ2上に堆積するもの
である。結晶化温度以上の好ましい温度範囲は６００〜
７００℃である。
製方法は、強誘電体の結晶化温度以上で下地層を形成す
るものである。より具体的には、ＳｉＯ2上にＴｉとＰ
ｔの薄膜を順に積層して、その上にＰＺＴまたはＰＬＺ
Ｔ強誘電体薄膜を作製する場合に、強誘電体の結晶化温
度以上でＴｉとＰｔの薄膜をＳｉＯ2上に堆積するもの
である。結晶化温度以上の好ましい温度範囲は６００〜
７００℃である。
【００１３】
【作用】本発明では、下地層を強誘電体の結晶化温度以
上で形成してあるので、強誘電体を作製するときに基板
を結晶化温度以上に加熱しても、下地層の結晶粒間に隙
間が生じることがなく、良好な特性の強誘電体薄膜を作
製できる。これを、より具体的な構成で説明すると、下
部電極となるＰｔ層と、ＳｉＯ2とＰｔ層とのバインダ
となるＴｉ層とについて、これらを、ＰＺＴまたはＰＬ
ＺＴ薄膜の結晶化温度以上で堆積することにより、ＰＺ
ＴまたはＰＬＺＴ薄膜を形成する以前の段階で、ＳｉＯ
2上に、結晶粒間に隙間のない緻密なＰｔ−Ｔｉ合金層
を形成することができる。したがって、ＰＺＴまたはＰ
ＬＺＴ薄膜を形成するためにその結晶化温度以上に基板
を加熱しても、Ｐｔ−Ｔｉ合金層の結晶粒間に隙間が生
じない。その結果、その上に形成されるＰＺＴまたはＰ
ＬＺＴ薄膜も、結晶粒間の密着性の良好な緻密な膜とな
り、リ−ク電流の少ない良好な強誘電特性が得られる。
上で形成してあるので、強誘電体を作製するときに基板
を結晶化温度以上に加熱しても、下地層の結晶粒間に隙
間が生じることがなく、良好な特性の強誘電体薄膜を作
製できる。これを、より具体的な構成で説明すると、下
部電極となるＰｔ層と、ＳｉＯ2とＰｔ層とのバインダ
となるＴｉ層とについて、これらを、ＰＺＴまたはＰＬ
ＺＴ薄膜の結晶化温度以上で堆積することにより、ＰＺ
ＴまたはＰＬＺＴ薄膜を形成する以前の段階で、ＳｉＯ
2上に、結晶粒間に隙間のない緻密なＰｔ−Ｔｉ合金層
を形成することができる。したがって、ＰＺＴまたはＰ
ＬＺＴ薄膜を形成するためにその結晶化温度以上に基板
を加熱しても、Ｐｔ−Ｔｉ合金層の結晶粒間に隙間が生
じない。その結果、その上に形成されるＰＺＴまたはＰ
ＬＺＴ薄膜も、結晶粒間の密着性の良好な緻密な膜とな
り、リ−ク電流の少ない良好な強誘電特性が得られる。
【００１４】
【実施例】図１（Ａ）は、本発明の一実施例において、
ＰＺＴ薄膜を形成する以前の基板の断面を示す模式図で
あり、図１（Ｂ）はその表面の模式図である。まず、Ｓ
ｉウェーハ２２上にＳｉＯ2層２４を形成し、これらを
６５０℃に加熱してから、Ｔｉ層を厚さ３０ｎｍ、Ｐｔ
層を厚さ３００ｎｍだけ、スパッタリング法により順に
堆積した。その結果、厚さが約３３０ｎｍのＰｔ−Ｔｉ
合金層２６が形成された。すなわち、ＰＺＴ薄膜を形成
する以前の段階で、ＳｉＯ2層２４上に、結晶粒間に隙
間のない緻密なＰｔ−Ｔｉ合金層２６が得られた。
ＰＺＴ薄膜を形成する以前の基板の断面を示す模式図で
あり、図１（Ｂ）はその表面の模式図である。まず、Ｓ
ｉウェーハ２２上にＳｉＯ2層２４を形成し、これらを
６５０℃に加熱してから、Ｔｉ層を厚さ３０ｎｍ、Ｐｔ
層を厚さ３００ｎｍだけ、スパッタリング法により順に
堆積した。その結果、厚さが約３３０ｎｍのＰｔ−Ｔｉ
合金層２６が形成された。すなわち、ＰＺＴ薄膜を形成
する以前の段階で、ＳｉＯ2層２４上に、結晶粒間に隙
間のない緻密なＰｔ−Ｔｉ合金層２６が得られた。
【００１５】図２（Ａ）は図１に示した基板上にＰＺＴ
薄膜を堆積した状態の断面を示す模式図であり、図２
（Ｂ）はその表面の模式図である。上述のようにして形
成されたＰｔ−Ｔｉ層２６上に、スパッタリング法によ
り基板温度６５０℃で厚さ１０００ｎｍのＰＺＴ薄膜２
８を作製した。図２（Ａ）に示すように、ＰＺＴ薄膜２
８は、下地のＰｔ−Ｔｉ合金層２６の結晶性を反映し
て、結晶粒間の密着性の良好な緻密な膜となる。
薄膜を堆積した状態の断面を示す模式図であり、図２
（Ｂ）はその表面の模式図である。上述のようにして形
成されたＰｔ−Ｔｉ層２６上に、スパッタリング法によ
り基板温度６５０℃で厚さ１０００ｎｍのＰＺＴ薄膜２
８を作製した。図２（Ａ）に示すように、ＰＺＴ薄膜２
８は、下地のＰｔ−Ｔｉ合金層２６の結晶性を反映し
て、結晶粒間の密着性の良好な緻密な膜となる。
【００１６】次に、従来方法との比較結果を示す。従来
方法では、スパッタリング法によりＴｉ層とＰｔ層を特
に基板加熱をしないで形成し、その後、基板を６５０℃
に加熱して、スパッタリング法により１０００ｎｍのＰ
ＺＴ薄膜を形成した。また、本発明の実施例の方法で
は、図１及び図２で説明したような方法でＰＺＴ薄膜を
作製した。両者のＰＺＴ薄膜について３００ｋＶ／ｃｍ
の電界を印加したときのリーク電流を測定したしたとこ
ろ、従来方法によるＰＺＴ薄膜ではリーク電流が１０-7
Ａ／ｃｍ2オーダーであったが、本発明の実施例では１
０-8Ａ／ｃｍ2オーダーとなり、リーク電流が１桁少な
くなった。
方法では、スパッタリング法によりＴｉ層とＰｔ層を特
に基板加熱をしないで形成し、その後、基板を６５０℃
に加熱して、スパッタリング法により１０００ｎｍのＰ
ＺＴ薄膜を形成した。また、本発明の実施例の方法で
は、図１及び図２で説明したような方法でＰＺＴ薄膜を
作製した。両者のＰＺＴ薄膜について３００ｋＶ／ｃｍ
の電界を印加したときのリーク電流を測定したしたとこ
ろ、従来方法によるＰＺＴ薄膜ではリーク電流が１０-7
Ａ／ｃｍ2オーダーであったが、本発明の実施例では１
０-8Ａ／ｃｍ2オーダーとなり、リーク電流が１桁少な
くなった。
【００１７】本発明は上述の実施例に限定されず次のよ
うな変更が可能である。 （１）本発明は、ＰＬＺＴ薄膜の作製についても、上述
のＰＺＴ薄膜の作製と全く同様に実施できて、同様な効
果が得られる。
うな変更が可能である。 （１）本発明は、ＰＬＺＴ薄膜の作製についても、上述
のＰＺＴ薄膜の作製と全く同様に実施できて、同様な効
果が得られる。
【００１８】（２）上述の実施例では、Ｔｉ層及びＰｔ
層の膜厚が各々３０ｎｍ及び３００ｎｍであったが、こ
れらの膜厚は、強誘電体薄膜の下部電極として機能でき
れば、これ以外の値でもよい。ただし、Ｐｔ層に対する
Ｔｉ層の膜厚が厚くなりすぎると、Ｐｔ−Ｔｉ合金層と
強誘電体薄膜との界面反応が問題となってくるため、Ｔ
ｉ層は薄いほうがよい。
層の膜厚が各々３０ｎｍ及び３００ｎｍであったが、こ
れらの膜厚は、強誘電体薄膜の下部電極として機能でき
れば、これ以外の値でもよい。ただし、Ｐｔ層に対する
Ｔｉ層の膜厚が厚くなりすぎると、Ｐｔ−Ｔｉ合金層と
強誘電体薄膜との界面反応が問題となってくるため、Ｔ
ｉ層は薄いほうがよい。
【００１９】（３）上述の実施例ではＴｉ層とＰｔ層の
形成温度及びＰＺＴ薄膜の形成温度はいずれも６５０℃
であったが、この温度は、ＰＺＴまたはＰＬＺＴ強誘電
体相の結晶化温度以上であれば、これ以外の値であって
もよい。ただし、Ｐｔ−Ｔｉ合金層と強誘電体薄膜との
界面反応を抑制するためには、ＰＺＴまたはＰＬＺＴ強
誘電体薄膜を形成するときの温度は、結晶化温度以上
で、かつ、できるだけ低温にするのが好ましい。また、
Ｐｂの欠損を抑制するためにも、ＰＺＴまたはＰＬＺＴ
強誘電体薄膜を形成するときの温度はあまり高温にしな
い方がよい。
形成温度及びＰＺＴ薄膜の形成温度はいずれも６５０℃
であったが、この温度は、ＰＺＴまたはＰＬＺＴ強誘電
体相の結晶化温度以上であれば、これ以外の値であって
もよい。ただし、Ｐｔ−Ｔｉ合金層と強誘電体薄膜との
界面反応を抑制するためには、ＰＺＴまたはＰＬＺＴ強
誘電体薄膜を形成するときの温度は、結晶化温度以上
で、かつ、できるだけ低温にするのが好ましい。また、
Ｐｂの欠損を抑制するためにも、ＰＺＴまたはＰＬＺＴ
強誘電体薄膜を形成するときの温度はあまり高温にしな
い方がよい。
【００２０】（４）上述の実施例ではＴｉ層、Ｐｔ層及
びＰＺＴ薄膜の作製はいずれもスパッタリング法で行な
ったが、Ｔｉ層及びＰｔ層の形成は蒸着法でもよく、ま
たＰＺＴまたはＰＬＺＴ強誘電体薄膜の形成もスパッタ
リング法以外の方法でもよい。
びＰＺＴ薄膜の作製はいずれもスパッタリング法で行な
ったが、Ｔｉ層及びＰｔ層の形成は蒸着法でもよく、ま
たＰＺＴまたはＰＬＺＴ強誘電体薄膜の形成もスパッタ
リング法以外の方法でもよい。
【００２１】（５）上述のＴｉの代わりにＴｉＮを、Ｐ
ｔの代わりにＲｕＯ2を使用することもできる。
ｔの代わりにＲｕＯ2を使用することもできる。
【００２２】
【発明の効果】本発明によれば、下地層を強誘電体の結
晶化温度以上で形成してあるので、強誘電体を作製する
ときに基板を結晶化温度以上に加熱しても、下地層の結
晶粒間に隙間が生じることがなく、良好な特性の強誘電
体薄膜を作製できる。より具体的には、下地となるＰｔ
層とＴｉ層とをＰＺＴまたはＰＬＺＴ薄膜の結晶化温度
以上で堆積することにより、ＰＺＴまたはＰＬＺＴ薄膜
を形成する以前の段階で、ＳｉＯ2上に、結晶粒間に隙
間のない緻密なＰｔ−Ｔｉ合金層を形成することができ
る。したがって、以後、ＰＺＴまたはＰＬＺＴ薄膜を形
成する段階でその結晶化温度以上に基板を加熱しても、
Ｐｔ−Ｔｉ合金層の結晶粒間に隙間が生じることがな
い。その結果、その上に形成されるＰＺＴまたはＰＬＺ
Ｔ薄膜も、結晶粒間の密着性が良好な緻密な膜となり、
リ−ク電流の少ない良好な強誘電特性が得られる。
晶化温度以上で形成してあるので、強誘電体を作製する
ときに基板を結晶化温度以上に加熱しても、下地層の結
晶粒間に隙間が生じることがなく、良好な特性の強誘電
体薄膜を作製できる。より具体的には、下地となるＰｔ
層とＴｉ層とをＰＺＴまたはＰＬＺＴ薄膜の結晶化温度
以上で堆積することにより、ＰＺＴまたはＰＬＺＴ薄膜
を形成する以前の段階で、ＳｉＯ2上に、結晶粒間に隙
間のない緻密なＰｔ−Ｔｉ合金層を形成することができ
る。したがって、以後、ＰＺＴまたはＰＬＺＴ薄膜を形
成する段階でその結晶化温度以上に基板を加熱しても、
Ｐｔ−Ｔｉ合金層の結晶粒間に隙間が生じることがな
い。その結果、その上に形成されるＰＺＴまたはＰＬＺ
Ｔ薄膜も、結晶粒間の密着性が良好な緻密な膜となり、
リ−ク電流の少ない良好な強誘電特性が得られる。
【図１】本発明の一実施例において、ＰＺＴ薄膜を形成
する以前の基板の断面とその表面を示す模式図である。
する以前の基板の断面とその表面を示す模式図である。
【図２】図１に示した基板上にＰＺＴ薄膜を堆積した状
態の断面とその表面を示す模式図である。
態の断面とその表面を示す模式図である。
【図３】従来方法において、ＰＺＴ薄膜を形成する前の
基板の断面を示す模式図である。
基板の断面を示す模式図である。
【図４】図３に示す基板上にＰＺＴ薄膜を堆積した状態
の断面とその表面を示す模式図である。
の断面とその表面を示す模式図である。
２２…Ｓｉウェーハ ２４…ＳｉＯ2層 ２６…Ｐｔ−Ｔｉ合金層 ２８…ＰＺＴ薄膜
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年７月２３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術】半導体素子の一種であるＤＲＡＭでは高
集積化が進み、メモリ機能の信頼性のため１セル当りの
最小蓄積電荷量を３０ｆＦ程度に維持することが求めら
れているが、信頼性の高いＳｉＯ2膜を薄くしていくだ
けではもはや対応できなくなっている。また、トレンチ
形やスタック形などの立体構造のキャパシタが試みられ
ているが、このようにすると形状が非常に複雑になって
加工が難しくなる。そこで、高誘電率を有する誘電体の
研究が盛んになってきており、特にＰＺＴ及びＰＬＺＴ
は、その高誘電率と高残留分極ゆえに、不揮発性メモリ
用のキャパシタの材質として注目されている。
集積化が進み、メモリ機能の信頼性のため１セル当りの
最小蓄積電荷量を３０ｆＦ程度に維持することが求めら
れているが、信頼性の高いＳｉＯ2膜を薄くしていくだ
けではもはや対応できなくなっている。また、トレンチ
形やスタック形などの立体構造のキャパシタが試みられ
ているが、このようにすると形状が非常に複雑になって
加工が難しくなる。そこで、高誘電率を有する誘電体の
研究が盛んになってきており、特にＰＺＴ及びＰＬＺＴ
は、その高誘電率と高残留分極ゆえに、不揮発性メモリ
用のキャパシタの材質として注目されている。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｂ 19/00 ３２１ 4232−5Ｇ
Claims (3)
- 【請求項１】 基板に下地層を形成し、その上に強誘電
体の薄膜を作製する方法において、前記強誘電体の結晶
化温度以上で前記下地層を形成することを特徴とする強
誘電体薄膜作製方法。 - 【請求項２】 ＳｉＯ2上にＴｉとＰｔの薄膜を順に積
層して、その上に一般式 【化１】Ｐｂ1（ＺｒxＴｉ1-x）Ｏ3、 １＞ｘ＞０ または 【化２】（Ｐｂ1-yＬａy）（ＺｒxＴｉ1-x）Ｏ3、 １
＞ｘ＞０、 １＞ｙ＞０ で表される強誘電体の薄膜を作製する方法において、 前記強誘電体の結晶化温度以上でＴｉとＰｔの薄膜をＳ
ｉＯ2上に堆積することを特徴とする強誘電体薄膜作製
方法。 - 【請求項３】 ６００〜７００℃の温度範囲内でＴｉと
Ｐｔの薄膜をＳｉＯ2上に堆積することを特徴とする請
求項２記載の強誘電体薄膜作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17362693A JP3381969B2 (ja) | 1993-06-22 | 1993-06-22 | 強誘電体薄膜作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17362693A JP3381969B2 (ja) | 1993-06-22 | 1993-06-22 | 強誘電体薄膜作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH073431A true JPH073431A (ja) | 1995-01-06 |
| JP3381969B2 JP3381969B2 (ja) | 2003-03-04 |
Family
ID=15964104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17362693A Expired - Fee Related JP3381969B2 (ja) | 1993-06-22 | 1993-06-22 | 強誘電体薄膜作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3381969B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6238934B1 (en) | 1998-12-30 | 2001-05-29 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating ferroelectric capacitor with improved interface surface characteristic |
| US6610402B2 (en) | 1996-08-22 | 2003-08-26 | Clemson University Research Foundation | Bundles of fibers useful for moving liquids at high fluxes and acquisition/distribution structures that use the bundles |
| JP2004146749A (ja) * | 2002-08-30 | 2004-05-20 | Tokyo Inst Of Technol | 電子デバイス及びその製造方法 |
| US7033001B2 (en) | 2001-12-18 | 2006-04-25 | Matsushita Electric Industrial Co., Ltd. | Piezoelectric element, ink jet head, angular velocity sensor, manufacturing method thereof, and ink jet type recording apparatus |
| JP2007184623A (ja) * | 2007-01-22 | 2007-07-19 | Rohm Co Ltd | 誘電体キャパシタ |
| US8227893B2 (en) | 2004-06-23 | 2012-07-24 | Nec Corporation | Semiconductor device with capacitor element |
| JPWO2015064341A1 (ja) * | 2013-10-29 | 2017-03-09 | コニカミノルタ株式会社 | 圧電素子、インクジェットヘッド、インクジェットプリンタおよび圧電素子の製造方法 |
-
1993
- 1993-06-22 JP JP17362693A patent/JP3381969B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6610402B2 (en) | 1996-08-22 | 2003-08-26 | Clemson University Research Foundation | Bundles of fibers useful for moving liquids at high fluxes and acquisition/distribution structures that use the bundles |
| US6238934B1 (en) | 1998-12-30 | 2001-05-29 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating ferroelectric capacitor with improved interface surface characteristic |
| US7033001B2 (en) | 2001-12-18 | 2006-04-25 | Matsushita Electric Industrial Co., Ltd. | Piezoelectric element, ink jet head, angular velocity sensor, manufacturing method thereof, and ink jet type recording apparatus |
| US7478558B2 (en) | 2001-12-18 | 2009-01-20 | Panasonic Corporation | Piezoelectric element, ink jet head, angular velocity sensor, method for manufacturing the same, and ink jet recording apparatus |
| JP2004146749A (ja) * | 2002-08-30 | 2004-05-20 | Tokyo Inst Of Technol | 電子デバイス及びその製造方法 |
| US8227893B2 (en) | 2004-06-23 | 2012-07-24 | Nec Corporation | Semiconductor device with capacitor element |
| JP2007184623A (ja) * | 2007-01-22 | 2007-07-19 | Rohm Co Ltd | 誘電体キャパシタ |
| JPWO2015064341A1 (ja) * | 2013-10-29 | 2017-03-09 | コニカミノルタ株式会社 | 圧電素子、インクジェットヘッド、インクジェットプリンタおよび圧電素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3381969B2 (ja) | 2003-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6288420B1 (en) | Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier | |
| JPH0855967A (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| US5293075A (en) | Semiconductor device with PZT/PLZT film and lead-containing electrode | |
| TW439292B (en) | Method for forming a ferroelectric capacitor with low dielectric loss | |
| JPH0625841A (ja) | 強誘電体膜の形成方法 | |
| JP2002170938A (ja) | 半導体装置およびその製造方法 | |
| JP3381969B2 (ja) | 強誘電体薄膜作製方法 | |
| JP2703206B2 (ja) | 強誘電体キャパシタ及びその製造方法 | |
| JPH10321809A (ja) | 半導体記憶素子の製造方法 | |
| JP2000196035A (ja) | メモリ素子のキャパシタ製造方法 | |
| JP2000208440A (ja) | 半導体素子のキャパシタ―電極用白金膜の形成方法 | |
| JPH1056140A (ja) | 強誘電体メモリ素子及びその製造方法 | |
| JP3294214B2 (ja) | 薄膜キャパシタ | |
| JPH09260516A (ja) | 強誘電体薄膜被覆基板及びそれを用いたキャパシタ構造素子 | |
| KR100265846B1 (ko) | 반도체소자의강유전체캐패시터제조방법 | |
| JP3545850B2 (ja) | 強誘電体薄膜素子 | |
| KR100247474B1 (ko) | 피지티 강유전체 캐패시터 제조 방법 | |
| JP2658819B2 (ja) | 薄膜キャパシタ | |
| JP4315676B2 (ja) | 半導体記憶装置およびその製造方法 | |
| KR100490174B1 (ko) | Pzt박막의 강유전 특성이 향상된 반도체 소자와 그 제조방법 | |
| JPH1012833A (ja) | 強誘電体膜被覆基体及びその用途 | |
| JP3332014B2 (ja) | 半導体記憶装置の製造方法 | |
| JP2002118236A (ja) | 半導体装置およびその製造方法 | |
| JP3018985B2 (ja) | 誘電体薄膜の形成方法 | |
| JPH09246082A (ja) | 容量素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20091220 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |