JPH07326856A - 電子部品のはんだ付け方法 - Google Patents
電子部品のはんだ付け方法Info
- Publication number
- JPH07326856A JPH07326856A JP11860794A JP11860794A JPH07326856A JP H07326856 A JPH07326856 A JP H07326856A JP 11860794 A JP11860794 A JP 11860794A JP 11860794 A JP11860794 A JP 11860794A JP H07326856 A JPH07326856 A JP H07326856A
- Authority
- JP
- Japan
- Prior art keywords
- soldering
- solder paste
- solder
- printed wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 BGA部品と共に許容温度の低い薄形半導体
装置を一括してリフローはんだ付けを行え、しかも薄形
半導体装置を高温により損傷することもないはんだ付け
方法の提供。 【構成】 BGA10のソルダーボール15の融点より
も低い融点のソルダーペースト41がプリント配線板2
0に塗布されて、電子部品の一括リフローはんだ付けが
なされる。
装置を一括してリフローはんだ付けを行え、しかも薄形
半導体装置を高温により損傷することもないはんだ付け
方法の提供。 【構成】 BGA10のソルダーボール15の融点より
も低い融点のソルダーペースト41がプリント配線板2
0に塗布されて、電子部品の一括リフローはんだ付けが
なされる。
Description
【0001】
【産業上の利用分野】本発明は、ボール・グリッド・ア
レイ(ball grid array、以下、BGA
と称す)及びBGA以外の表面実装形の電子部品をプリ
ント配線板にリフローにより一括してはんだ付けする方
法の改良に関する。
レイ(ball grid array、以下、BGA
と称す)及びBGA以外の表面実装形の電子部品をプリ
ント配線板にリフローにより一括してはんだ付けする方
法の改良に関する。
【0002】
【従来の技術】BGA10は、図10に示すように、両
面に配線パターン11a,11bが形成された樹脂基板
11の一方の面側に半導体チップ12を搭載してこの半
導体チップ12をボンディングワイヤ13にて配線パタ
ーン11aに接続すると共にモールド樹脂14で覆い、
配線パターン11aにスルーホール11cを介して接続
されている樹脂基板11の他方の面側の配線パターン1
1bに球形のハンダ端子(以下、ソルダーボールと称
す)15を設けて構成されるものであり、このBGA1
0では端子としてのソルダーボール15を樹脂基板11
の他方の面側に格子状に配設できるので、パッケージの
四つの側面にリードが設けられている表面実装形の半導
体装置に比べ、外形寸法を大きくさせないで多数の端子
を設けることができる。
面に配線パターン11a,11bが形成された樹脂基板
11の一方の面側に半導体チップ12を搭載してこの半
導体チップ12をボンディングワイヤ13にて配線パタ
ーン11aに接続すると共にモールド樹脂14で覆い、
配線パターン11aにスルーホール11cを介して接続
されている樹脂基板11の他方の面側の配線パターン1
1bに球形のハンダ端子(以下、ソルダーボールと称
す)15を設けて構成されるものであり、このBGA1
0では端子としてのソルダーボール15を樹脂基板11
の他方の面側に格子状に配設できるので、パッケージの
四つの側面にリードが設けられている表面実装形の半導
体装置に比べ、外形寸法を大きくさせないで多数の端子
を設けることができる。
【0003】このBGA10を他の表面実装形の電子部
品と共にプリント配線板に一括リフローによりはんだ付
けする場合は、従来は、図11及び図12に示すよう
に、まず、第1プロセスにおいて、プリント配線板20
のパッド電極21にメタルマスク31及びスキージ32
を用いてソルダーペースト40を印刷し、第2プロセス
において、表面実装形の電子部品のうちのチップ部品5
1を吸着ノズル60を用いてパッド電極上に搭載し、第
3プロセスにおいて、表面実装形電子部品のうちのチッ
プ部品以外の異形部品、すなわち、BGA部品10その
他の半導体装置等を吸着ノズル61を用いて搭載し、第
4プロセスにおいて、表面実装形電子部品が搭載された
プリント配線板20をリフロー炉(図示せず)の中の大
気(又は窒素ガス)70中に流し一括リフローはんだ付
けを行う。
品と共にプリント配線板に一括リフローによりはんだ付
けする場合は、従来は、図11及び図12に示すよう
に、まず、第1プロセスにおいて、プリント配線板20
のパッド電極21にメタルマスク31及びスキージ32
を用いてソルダーペースト40を印刷し、第2プロセス
において、表面実装形の電子部品のうちのチップ部品5
1を吸着ノズル60を用いてパッド電極上に搭載し、第
3プロセスにおいて、表面実装形電子部品のうちのチッ
プ部品以外の異形部品、すなわち、BGA部品10その
他の半導体装置等を吸着ノズル61を用いて搭載し、第
4プロセスにおいて、表面実装形電子部品が搭載された
プリント配線板20をリフロー炉(図示せず)の中の大
気(又は窒素ガス)70中に流し一括リフローはんだ付
けを行う。
【0004】この従来のはんだ付けプロセスでは、ソル
ダーペースト40としては、ソルダーボール15と同様
の錫−鉛共晶はんだが用いられており、リフロー炉内の
温度は、図13の温度曲線に示すように、200°C以
上の温度となっていた。この場合に、表面実装形の半導
体装置のうちTSOP(Thin small Out
line Package)、TQFP(Thin Q
uad Flat Package)、TCP(Tap
e Carrier Package)等の薄形の半導
体装置の温度限界は200°C程度であるので、200
°C以上の温度のリフロー炉内でこの種の薄形の半導体
装置を一括してリフローはんだ付けを行うと、これらの
半導体装置が高温により損傷する場合があった。また、
修理等のためにこれらの薄形の半導体装置を取外す場合
にもこれらの半導体装置に200°C以上の温度をかけ
なければならないので、修理等の際にも薄形の半導体装
置を損傷する危険性が高かった。
ダーペースト40としては、ソルダーボール15と同様
の錫−鉛共晶はんだが用いられており、リフロー炉内の
温度は、図13の温度曲線に示すように、200°C以
上の温度となっていた。この場合に、表面実装形の半導
体装置のうちTSOP(Thin small Out
line Package)、TQFP(Thin Q
uad Flat Package)、TCP(Tap
e Carrier Package)等の薄形の半導
体装置の温度限界は200°C程度であるので、200
°C以上の温度のリフロー炉内でこの種の薄形の半導体
装置を一括してリフローはんだ付けを行うと、これらの
半導体装置が高温により損傷する場合があった。また、
修理等のためにこれらの薄形の半導体装置を取外す場合
にもこれらの半導体装置に200°C以上の温度をかけ
なければならないので、修理等の際にも薄形の半導体装
置を損傷する危険性が高かった。
【0005】また、上記不具合を解決するべく薄形半導
体装置を後付けしたのでは、工程数が非常に増加するの
みならず、一括リフローの場合に比べ品質も低下すると
いう問題が生じる。
体装置を後付けしたのでは、工程数が非常に増加するの
みならず、一括リフローの場合に比べ品質も低下すると
いう問題が生じる。
【0006】
【発明が解決しようとする課題】上述の如く、従来のは
んだ付け方法では、ソルダーペーストとしてソルダーボ
ールと同様の錫−鉛共晶はんだを用いていたので、リフ
ロー炉内の温度が薄形半導体装置の温度限界以上とな
り、従って、BGA部品と共に薄形半導体装置を一括リ
フローにてはんだ付けを行うと薄形半導体装置を損傷す
る場合があった。また、薄形半導体装置を後付けしたの
では、作業工数が大幅に増加するという問題があった。
んだ付け方法では、ソルダーペーストとしてソルダーボ
ールと同様の錫−鉛共晶はんだを用いていたので、リフ
ロー炉内の温度が薄形半導体装置の温度限界以上とな
り、従って、BGA部品と共に薄形半導体装置を一括リ
フローにてはんだ付けを行うと薄形半導体装置を損傷す
る場合があった。また、薄形半導体装置を後付けしたの
では、作業工数が大幅に増加するという問題があった。
【0007】本発明はこのような従来の欠点を解決する
べくなされたものであり、BGA部品と共に許容温度の
低い薄形半導体装置を一括してリフローはんだ付けを行
え、しかも薄形半導体装置を高温により損傷することも
ない電子部品のはんだ付け方法を提供することを目的と
する。
べくなされたものであり、BGA部品と共に許容温度の
低い薄形半導体装置を一括してリフローはんだ付けを行
え、しかも薄形半導体装置を高温により損傷することも
ない電子部品のはんだ付け方法を提供することを目的と
する。
【0008】
【課題を解決するための手段】本発明では、ソルダーペ
ーストが塗布されたプリント配線板にボール・グリッド
・アレイ及びボール・グリッド・アレイ以外の表面実装
形の電子部品が搭載されリフローにより一括してはんだ
付けされる電子部品のはんだ付け方法において、前記ソ
ルダーペーストは前記ボール・グリッド・アレイのソル
ダーボールの融点よりも低い融点のものが用いられてい
る。
ーストが塗布されたプリント配線板にボール・グリッド
・アレイ及びボール・グリッド・アレイ以外の表面実装
形の電子部品が搭載されリフローにより一括してはんだ
付けされる電子部品のはんだ付け方法において、前記ソ
ルダーペーストは前記ボール・グリッド・アレイのソル
ダーボールの融点よりも低い融点のものが用いられてい
る。
【0009】
【作用】本発明では、ソルダーペーストとしてソルダー
ボールの融点よりも低い融点のはんだが用いられている
ので、BGA部品のはんだ付けを低融点ソルダーペース
トを主体として行うことにより、錫−鉛共晶はんだを用
いてはんだ付けを行う場合よりもリフロー炉内の温度を
低くすることができる。
ボールの融点よりも低い融点のはんだが用いられている
ので、BGA部品のはんだ付けを低融点ソルダーペース
トを主体として行うことにより、錫−鉛共晶はんだを用
いてはんだ付けを行う場合よりもリフロー炉内の温度を
低くすることができる。
【0010】
【実施例】以下、本発明の実施例を図1乃至図9を参照
して詳述する。
して詳述する。
【0011】図1乃至図5は本発明の第1の実施例を示
す図であり、図1及び図2ははんだ付け工程を示す工程
図、図3は第1の実施例のはんだ付け工程で電子部品が
片面に実装されたプリント配線板の斜視図、図4は第1
の実施例のはんだ付け工程で電子部品が両面に実装され
たプリント配線板の側面図、図5は温度曲線図である。
す図であり、図1及び図2ははんだ付け工程を示す工程
図、図3は第1の実施例のはんだ付け工程で電子部品が
片面に実装されたプリント配線板の斜視図、図4は第1
の実施例のはんだ付け工程で電子部品が両面に実装され
たプリント配線板の側面図、図5は温度曲線図である。
【0012】本例のはんだ付け方法においては、ソルダ
ーペースト41として、BGA部品10のソルダーボー
ル15よりも融点の低いソルダーペーストが用いられて
いる。すなわち、ソルダーボール15は錫−鉛共晶はん
だであり、その融点は183°C程度であるのに対し、
ソルダーペースト41は錫−鉛−インジウム、錫−鉛−
ビスマス等の三元共晶はんだが用いられており、その融
点は160°C以下としてある。このソルダーペースト
41を用いた一括リフローはんだ付け工程につき図1及
び図2を参照して説明する。
ーペースト41として、BGA部品10のソルダーボー
ル15よりも融点の低いソルダーペーストが用いられて
いる。すなわち、ソルダーボール15は錫−鉛共晶はん
だであり、その融点は183°C程度であるのに対し、
ソルダーペースト41は錫−鉛−インジウム、錫−鉛−
ビスマス等の三元共晶はんだが用いられており、その融
点は160°C以下としてある。このソルダーペースト
41を用いた一括リフローはんだ付け工程につき図1及
び図2を参照して説明する。
【0013】まず、第1プロセスにおいて、プリント配
線板20の所定のパッド電極21上に、メタルマスク3
1とスキージ32を使用して、ソルダーペースト41を
印刷する。次に第2プロセスにおいて、チップ部品搭載
機(図示せず)の吸着ノズル60でチップ部品51を所
定のパッド電極21に搭載する。次に第3プロセスにお
いて、チップ部品以外の異形部品、すなわち、BGA部
品10やその他の半導体装置63を吸着ノズル61を使
用して所定のパッド電極21上に搭載する。次に、第4
プロセスにおいて、チップ部品51等が搭載されたプリ
ント配線板20をリフロー炉内の大気(又は窒素ガス)
70中に流し一括リフローはんだ付けを行う。
線板20の所定のパッド電極21上に、メタルマスク3
1とスキージ32を使用して、ソルダーペースト41を
印刷する。次に第2プロセスにおいて、チップ部品搭載
機(図示せず)の吸着ノズル60でチップ部品51を所
定のパッド電極21に搭載する。次に第3プロセスにお
いて、チップ部品以外の異形部品、すなわち、BGA部
品10やその他の半導体装置63を吸着ノズル61を使
用して所定のパッド電極21上に搭載する。次に、第4
プロセスにおいて、チップ部品51等が搭載されたプリ
ント配線板20をリフロー炉内の大気(又は窒素ガス)
70中に流し一括リフローはんだ付けを行う。
【0014】上記はんだ付工程では、BGA部品10を
含むすべての表面実装形の電子部品はソルダーペースト
41を主体としてプリント配線板20のパッド電極21
にはんだ付けされる。この場合に、ソルダーペースト4
1としては融点が160°C以下の低融点ソルダーペー
ストが用いられているので、図5の温度曲線に示すよう
に、リフロー炉内の温度が200°C以下であっても確
実にはんだ付けを行える。従って、半導体装置63が熱
的に弱い薄形半導体装置であっても、200°C以上に
加熱されることはないので、これらの薄形半導体装置を
損傷しないで済む。また、薄形半導体装置を200°C
以下の温度で取り外せるので、保守等の際の取り外しに
より薄形半導体装置を損傷することもない、
含むすべての表面実装形の電子部品はソルダーペースト
41を主体としてプリント配線板20のパッド電極21
にはんだ付けされる。この場合に、ソルダーペースト4
1としては融点が160°C以下の低融点ソルダーペー
ストが用いられているので、図5の温度曲線に示すよう
に、リフロー炉内の温度が200°C以下であっても確
実にはんだ付けを行える。従って、半導体装置63が熱
的に弱い薄形半導体装置であっても、200°C以上に
加熱されることはないので、これらの薄形半導体装置を
損傷しないで済む。また、薄形半導体装置を200°C
以下の温度で取り外せるので、保守等の際の取り外しに
より薄形半導体装置を損傷することもない、
【0015】図6及び図7は本発明の第2の実施例を示
すはんだ付工程図である。本例においては、ソルダーペ
ースト41をプリント配線板20に塗布する第1プロセ
スにおいて、メタルマスク31及びスキージ32を用い
た印刷による塗布にかえて、ディスペンサにより塗布す
る場合を示したものであり、その他の構成は第1の実施
例と同様である。図7(1)に示すように、本例では、
ソルダーペースト41が充填されたディスペンサのシリ
ンジ35を用いてソルダーペースト41をパッド電極2
1に塗布する構成であるので、印刷では困難な場所にも
ソルダーペースト41を塗布できる。
すはんだ付工程図である。本例においては、ソルダーペ
ースト41をプリント配線板20に塗布する第1プロセ
スにおいて、メタルマスク31及びスキージ32を用い
た印刷による塗布にかえて、ディスペンサにより塗布す
る場合を示したものであり、その他の構成は第1の実施
例と同様である。図7(1)に示すように、本例では、
ソルダーペースト41が充填されたディスペンサのシリ
ンジ35を用いてソルダーペースト41をパッド電極2
1に塗布する構成であるので、印刷では困難な場所にも
ソルダーペースト41を塗布できる。
【0016】図8及び図9は本発明の第3の実施例を示
すはんだ付け工程図である。本例は、第1及び第2の実
施例のはんだ付け工程を組み合わせたものであり、第1
のプロセスにおいて、メタルマスク31とスキージ32
を使用してソルダーペースト41をプリント配線板20
に部分的に印刷し、第2のプロセスにおいて、プリント
配線板20の他の部分にディスペンサのシリンジ35を
使用してソルダーペースト41を塗布し、第3のプロセ
スにおいてチップ部品51を搭載し、第4のプロセスに
おいてBGA部品等の異形部品を搭載し、第5のプロセ
スにおいてリフローはんだ付けを行う工程となってい
る。
すはんだ付け工程図である。本例は、第1及び第2の実
施例のはんだ付け工程を組み合わせたものであり、第1
のプロセスにおいて、メタルマスク31とスキージ32
を使用してソルダーペースト41をプリント配線板20
に部分的に印刷し、第2のプロセスにおいて、プリント
配線板20の他の部分にディスペンサのシリンジ35を
使用してソルダーペースト41を塗布し、第3のプロセ
スにおいてチップ部品51を搭載し、第4のプロセスに
おいてBGA部品等の異形部品を搭載し、第5のプロセ
スにおいてリフローはんだ付けを行う工程となってい
る。
【0017】
【発明の効果】以上説明したように本発明では、BGA
部品のソルダーボールの融点よりも低い融点のソルダー
ペーストを用いてリフローによる一括はんだを行うよう
になっているので、プリント配線板に対するBGA部品
のはんだ付けを低融点ソルダーペーストが主体となるよ
うにしてすることにより、BGA部品のはんだ付けを錫
−鉛共晶はんだを用いて行う場合よりもリフロー炉内の
温度を低くすることができる。従って、BGA部品と共
に許容温度の低い薄形半導体装置を一括してリフローは
んだ付けを行っても薄形半導体装置を高温により損傷す
ることはない。
部品のソルダーボールの融点よりも低い融点のソルダー
ペーストを用いてリフローによる一括はんだを行うよう
になっているので、プリント配線板に対するBGA部品
のはんだ付けを低融点ソルダーペーストが主体となるよ
うにしてすることにより、BGA部品のはんだ付けを錫
−鉛共晶はんだを用いて行う場合よりもリフロー炉内の
温度を低くすることができる。従って、BGA部品と共
に許容温度の低い薄形半導体装置を一括してリフローは
んだ付けを行っても薄形半導体装置を高温により損傷す
ることはない。
【図1】本発明の第1の実施例にかかるはんだ付け工程
図。
図。
【図2】本発明の第1の実施例にかかるはんだ付け工程
図。
図。
【図3】本発明によるリフローはんだ付けを行ったプリ
ント配線板の斜視図。
ント配線板の斜視図。
【図4】本発明によるリフローはんた付けを行ったプリ
ント配線板の側面図。
ント配線板の側面図。
【図5】本発明にかかるリフロー炉内の温度曲線図。
【図6】本発明の第2の実施例にかかるはんだ付け工程
図。
図。
【図7】本発明の第2の実施例にかかるはんだ付け工程
図。
図。
【図8】本発明の第3の実施例にかかるはんだ付け工程
図。
図。
【図9】本発明の第3の実施例にかかるはんだ付け工程
図。
図。
【図10】BGA部品の断面図。
【図11】従来のはんだ付け工程図。
【図12】従来のはんだ付け工程図。
【図13】従来のリフロー炉内の温度曲線図。
10 BGA部品 15 ソルダ
ーボール 20 プリント配線板 41 ソルダ
ーペースト 51 チップ部品 63 半導体
装置
ーボール 20 プリント配線板 41 ソルダ
ーペースト 51 チップ部品 63 半導体
装置
Claims (7)
- 【請求項1】 ソルダーペーストが塗布されたプリント
配線板にボール・グリッド・アレイ及びボール・グリッ
ド・アレイ以外の表面実装形の電子部品が搭載されリフ
ローにより一括してはんだ付けされる電子部品のはんだ
付け方法において、前記ソルダーペーストは前記ボール
・グリッド・アレイのソルダーボールの融点よりも低い
融点のものが用いられていることを特徴とする電子部品
のはんだ付け方法。 - 【請求項2】 ソルダーペーストの融点は160°C以
下とされリフロー炉内の温度は200°C以下とされる
ことを特徴とする請求項1に記載の電子部品のはんだ付
け方法。 - 【請求項3】 ソルダーペーストはメタルマスクを用い
てプリント配線板に印刷されることを特徴とする請求項
1又は2に記載の電子部品のはんだ付け方法。 - 【請求項4】 ソルダーペーストはディスペンサを用い
てプリント配線板に塗布されることを特徴とする請求項
1又は2に記載の電子部品のはんだ付け方法。 - 【請求項5】 ソルダーペーストは一部はメタルマスク
を用いてプリント配線板に印刷され一部はディスペンサ
を用いてプリント配線板に塗布されることを特徴とする
請求項1又は2に記載の電子部品のはんだ付け方法。 - 【請求項6】 リフロー炉内のはんだ付けは大気中で行
うことを特徴とする請求項1乃至5のいずれかに記載の
電子部品のはんだ付け方法。 - 【請求項7】 リフロー炉内のはんだ付けは窒素ガス中
で行うことを特徴とする請求項1乃至5のいずれかに記
載の電子部品のはんだ付け方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11860794A JPH07326856A (ja) | 1994-05-31 | 1994-05-31 | 電子部品のはんだ付け方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11860794A JPH07326856A (ja) | 1994-05-31 | 1994-05-31 | 電子部品のはんだ付け方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07326856A true JPH07326856A (ja) | 1995-12-12 |
Family
ID=14740752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11860794A Withdrawn JPH07326856A (ja) | 1994-05-31 | 1994-05-31 | 電子部品のはんだ付け方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07326856A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002118294A (ja) * | 2000-04-24 | 2002-04-19 | Nichia Chem Ind Ltd | フリップチップ型発光ダイオード及び製造方法 |
-
1994
- 1994-05-31 JP JP11860794A patent/JPH07326856A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002118294A (ja) * | 2000-04-24 | 2002-04-19 | Nichia Chem Ind Ltd | フリップチップ型発光ダイオード及び製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2949490B2 (ja) | 半導体パッケージの製造方法 | |
EP0685294A1 (en) | Flux composition and corresponding soldering method | |
JP2011040606A (ja) | 半導体装置の製造方法 | |
US7101782B2 (en) | Method of making a circuitized substrate | |
US6598779B2 (en) | Electronic component mounting method | |
JPH07326856A (ja) | 電子部品のはんだ付け方法 | |
JPH09214095A (ja) | 基板および回路モジュールおよび回路モジュールの製造方法 | |
JP2646688B2 (ja) | 電子部品の半田付け方法 | |
JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
JP2003249746A (ja) | プリント基板 | |
JPH0983128A (ja) | 半導体モジュールの接合構造 | |
JPH0738246A (ja) | はんだ付け方法及び該方法に用いる成形はんだ | |
JP2003031614A (ja) | 半導体デバイス、半導体モジュール及びこれらの実装方法 | |
JP3183278B2 (ja) | ボールグリッドアレイ型半導体パッケージおよびその実装構造 | |
JPH1012992A (ja) | 実装方法及び電子部品収容パレツト | |
JP2006313792A (ja) | プリント配線基板 | |
JP3239071B2 (ja) | ボール・グリッド・アレイ(bga)とその製造方法および電子装置 | |
JP2836887B2 (ja) | 面実装型チップ部品の実装方法 | |
JP3893687B2 (ja) | 表面実装型部品の実装構造および実装方法 | |
JPH04243187A (ja) | プリント基板 | |
JP2001251044A (ja) | 表面実装部品の実装構造及び実装方法 | |
JP3516983B2 (ja) | プリント基板の製造方法並びに表面実装部品の実装方法 | |
JPH11126798A (ja) | 表面実装用リード端子およびその製造方法と同リード端子を有する回路部品 | |
JP2007142146A (ja) | 電子回路基板および実装方法 | |
KR20000046720A (ko) | 회로기판의 부품 혼재 실장 공법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010731 |