JPH07321284A - 半導体装置用パッケージ、半導体装置および回路装置 - Google Patents
半導体装置用パッケージ、半導体装置および回路装置Info
- Publication number
- JPH07321284A JPH07321284A JP6110656A JP11065694A JPH07321284A JP H07321284 A JPH07321284 A JP H07321284A JP 6110656 A JP6110656 A JP 6110656A JP 11065694 A JP11065694 A JP 11065694A JP H07321284 A JPH07321284 A JP H07321284A
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- semiconductor element
- fixed
- semiconductor device
- decoupling capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 デカップリングコンデンサを半導体素子の近
くに配設でき、インダクタンスを小さくできる。 【構成】 インナーリード１２先端側に、半導体素子２
８が搭載される電源用もしくは接地用の金属板１６が配
設され、該金属板１６の半導体素子２８が搭載される面
と反対側の面に板状のデカップリングコンデンサ２０が
固定されていることを特徴としている。
くに配設でき、インダクタンスを小さくできる。 【構成】 インナーリード１２先端側に、半導体素子２
８が搭載される電源用もしくは接地用の金属板１６が配
設され、該金属板１６の半導体素子２８が搭載される面
と反対側の面に板状のデカップリングコンデンサ２０が
固定されていることを特徴としている。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置用パッケー
ジ、半導体装置および回路装置に関する。
ジ、半導体装置および回路装置に関する。
【０００２】
【従来の技術】半導体素子を搭載するパッケージでは、
同時スイッチングノイズを低減するため、パッケージ内
部に薄膜法によってデカップリングコンデンサを形成し
たり、パッケージ内部にチップコンデンサを設けるなど
している。ここに同時スイッチングノイズとは、パッケ
ージ内外へ信号を入出力させる際、同時に複数の信号を
出力させたときに、電源やグランドのインダクタンスに
より生じる電源系のノイズである。
同時スイッチングノイズを低減するため、パッケージ内
部に薄膜法によってデカップリングコンデンサを形成し
たり、パッケージ内部にチップコンデンサを設けるなど
している。ここに同時スイッチングノイズとは、パッケ
ージ内外へ信号を入出力させる際、同時に複数の信号を
出力させたときに、電源やグランドのインダクタンスに
より生じる電源系のノイズである。
【０００３】
【発明が解決しようとする課題】ところで上記デカップ
リングコンデンサをパッケージ内部に薄膜法で形成する
のは、パッケージの製造工程が複雑となり、コストアッ
プが免れない。またパッケージ内にチップコンデンサを
設ける場合には、チップコンデンサへの引出し線を要
し、構造が複雑化するという不具合がある。
リングコンデンサをパッケージ内部に薄膜法で形成する
のは、パッケージの製造工程が複雑となり、コストアッ
プが免れない。またパッケージ内にチップコンデンサを
設ける場合には、チップコンデンサへの引出し線を要
し、構造が複雑化するという不具合がある。
【０００４】そこで、本発明は上記問題点を解決すべく
なされたものであり、その目的とするところは、構造が
簡易で製造が容易な半導体装置用パッケージ、半導体装
置および回路装置を提供するにある。また本発明では、
デカップリングコンデンサを半導体素子の近くに形成で
き、同時スイッチングノイズを低減できるできる半導体
装置用パッケージ、半導体装置および回路装置を提供す
ることを目的とする。
なされたものであり、その目的とするところは、構造が
簡易で製造が容易な半導体装置用パッケージ、半導体装
置および回路装置を提供するにある。また本発明では、
デカップリングコンデンサを半導体素子の近くに形成で
き、同時スイッチングノイズを低減できるできる半導体
装置用パッケージ、半導体装置および回路装置を提供す
ることを目的とする。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。本発明の半導体装置用パッ
ケージでは、半導体素子を搭載する搭載部に金属板を用
い、該金属板の半導体素子が搭載される面と反対側の面
に板状のデカップリングコンデンサを固定している。あ
るいは半導体素子を搭載する搭載部下面に金属板を固定
し、該金属板下面に板状のデカップリングコンデンサを
固定している。この場合に素子搭載部に金属板にビアを
介して接続する端子を設ける。金属板は電源用プレーン
もしくは接地用プレーンを兼用すると好適である。上記
パッケージを用いた半導体装置では、搭載部に半導体素
子が搭載され、所要の電気的接続がなされた後、封止部
材により気密封止される。そしてデカップリングコンデ
ンサは、前記金属板が電源用であるときは基板上の接地
パターンに、前記金属板が接地用であるときは基板上の
電源パターンに接続される。また基板の回路パターンに
外部接続用のリードが接続される。
するため次の構成を備える。本発明の半導体装置用パッ
ケージでは、半導体素子を搭載する搭載部に金属板を用
い、該金属板の半導体素子が搭載される面と反対側の面
に板状のデカップリングコンデンサを固定している。あ
るいは半導体素子を搭載する搭載部下面に金属板を固定
し、該金属板下面に板状のデカップリングコンデンサを
固定している。この場合に素子搭載部に金属板にビアを
介して接続する端子を設ける。金属板は電源用プレーン
もしくは接地用プレーンを兼用すると好適である。上記
パッケージを用いた半導体装置では、搭載部に半導体素
子が搭載され、所要の電気的接続がなされた後、封止部
材により気密封止される。そしてデカップリングコンデ
ンサは、前記金属板が電源用であるときは基板上の接地
パターンに、前記金属板が接地用であるときは基板上の
電源パターンに接続される。また基板の回路パターンに
外部接続用のリードが接続される。
【０００６】
【作用】デカップリングコンデンサの極板の面積を広く
確保でき容量設計が容易となるばかりでなく、半導体素
子の直下に近接してデカップリングコンデンサが配設さ
れるので、同時スイッチングノイズを好適に低減化でき
る。またデカップリングコンデンサは基板表面に形成さ
れる電源パターンもしくは接地パターンに直接接続され
るので、構造が簡単で製造が容易となるだけでなく、半
導体装置の支持構造をなし、装置全体の強度の向上に寄
与し、さらに、デカップリングコンデンサが外部に露出
する構造となるので放熱性にも優れている。
確保でき容量設計が容易となるばかりでなく、半導体素
子の直下に近接してデカップリングコンデンサが配設さ
れるので、同時スイッチングノイズを好適に低減化でき
る。またデカップリングコンデンサは基板表面に形成さ
れる電源パターンもしくは接地パターンに直接接続され
るので、構造が簡単で製造が容易となるだけでなく、半
導体装置の支持構造をなし、装置全体の強度の向上に寄
与し、さらに、デカップリングコンデンサが外部に露出
する構造となるので放熱性にも優れている。
【０００７】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図１はリードフレームタイプの
半導体装置用パッケージ１０を示す。１２はインナーリ
ード、１４はアウターリードであり、金属板に公知のプ
レス加工もしくはエッチング加工を施して形成される。
本実施例では、インナーリード１２は搭載される半導体
素子を四方から囲む（図示せず）、いわゆるＱＦＰタイ
プのものに形成しているが、ＤＩＰタイプその他のタイ
プに形成してもよいことはもちろんである。１６は金属
板であり、インナーリード１２先端で囲む空間を閉塞す
るようにしてインナーリード１２先端下面に絶縁性の接
着テープ１８（絶縁材）を介して固定されている。金属
板１６上面には半導体素子が搭載され、また金属板１６
は電源用あるいは接地用のプレーンとして兼用される。
２０はデカップリングコンデンサであり、銀粉が混入さ
れたエポキシ樹脂（銀エポキシ）等からなる導電性接着
剤２２により金属板１６下面に固定されている。デカッ
プリングコンデンサ２０はほぼ金属板１６と同じ大きさ
の板状のものに形成されている。なお２３、２３は電
極、２４は両電極２３、２３間に介在された高誘電体か
らなるシートである。電極２３は銅箔などの薄厚の導体
膜を用いることでコンデンサそのものを薄くすることが
可能となる。また高誘電体のシート２４は、チタン酸ス
トロンチウム、チタン酸バリウム、チタン酸鉛、酸化タ
ンタル、酸化アルミニウム等の誘電体を用いることがで
き、これらを薄膜状に形成して用いると好適である。
づいて詳細に説明する。図１はリードフレームタイプの
半導体装置用パッケージ１０を示す。１２はインナーリ
ード、１４はアウターリードであり、金属板に公知のプ
レス加工もしくはエッチング加工を施して形成される。
本実施例では、インナーリード１２は搭載される半導体
素子を四方から囲む（図示せず）、いわゆるＱＦＰタイ
プのものに形成しているが、ＤＩＰタイプその他のタイ
プに形成してもよいことはもちろんである。１６は金属
板であり、インナーリード１２先端で囲む空間を閉塞す
るようにしてインナーリード１２先端下面に絶縁性の接
着テープ１８（絶縁材）を介して固定されている。金属
板１６上面には半導体素子が搭載され、また金属板１６
は電源用あるいは接地用のプレーンとして兼用される。
２０はデカップリングコンデンサであり、銀粉が混入さ
れたエポキシ樹脂（銀エポキシ）等からなる導電性接着
剤２２により金属板１６下面に固定されている。デカッ
プリングコンデンサ２０はほぼ金属板１６と同じ大きさ
の板状のものに形成されている。なお２３、２３は電
極、２４は両電極２３、２３間に介在された高誘電体か
らなるシートである。電極２３は銅箔などの薄厚の導体
膜を用いることでコンデンサそのものを薄くすることが
可能となる。また高誘電体のシート２４は、チタン酸ス
トロンチウム、チタン酸バリウム、チタン酸鉛、酸化タ
ンタル、酸化アルミニウム等の誘電体を用いることがで
き、これらを薄膜状に形成して用いると好適である。
【０００８】図２は上記リードフレームタイプの半導体
装置用パッケージ１０を用いた半導体装置２６を示す。
前記金属板１６上には半導体素子２８が搭載される。本
実施例では金属板１６は接地用プレーンに使用される。
半導体素子２８とインナーリード１２の信号ラインおよ
び電源ラインが、ワイヤ２９、３０により接続され、イ
ンナーリード１２の接地ラインと金属板１６とがワイヤ
３１により接続されている。金属板１６と半導体素子２
８とは半導体素子２８下面に設けた背面電極端により接
続され接地されている。なおインナーリード１２の接地
ラインと金属板１６との接続はワイヤでなく、金属板１
６の周縁部に突設した突起（図示せず）をインナーリー
ド１２に溶接等により接続してもよい。上記のように電
気的接続がなされた後、半導体素子２８が封止樹脂（封
止部材）３２により封止されて半導体装置２６に形成さ
れる。このときデカップリングコンデンサ２０の金属板
１６に固定されている面の反対側の面が封止樹脂３２よ
り露出するように封止する。なお半導体素子２８は図示
しないキャップ（封止部材）で封止するようにしてもよ
い。
装置用パッケージ１０を用いた半導体装置２６を示す。
前記金属板１６上には半導体素子２８が搭載される。本
実施例では金属板１６は接地用プレーンに使用される。
半導体素子２８とインナーリード１２の信号ラインおよ
び電源ラインが、ワイヤ２９、３０により接続され、イ
ンナーリード１２の接地ラインと金属板１６とがワイヤ
３１により接続されている。金属板１６と半導体素子２
８とは半導体素子２８下面に設けた背面電極端により接
続され接地されている。なおインナーリード１２の接地
ラインと金属板１６との接続はワイヤでなく、金属板１
６の周縁部に突設した突起（図示せず）をインナーリー
ド１２に溶接等により接続してもよい。上記のように電
気的接続がなされた後、半導体素子２８が封止樹脂（封
止部材）３２により封止されて半導体装置２６に形成さ
れる。このときデカップリングコンデンサ２０の金属板
１６に固定されている面の反対側の面が封止樹脂３２よ
り露出するように封止する。なお半導体素子２８は図示
しないキャップ（封止部材）で封止するようにしてもよ
い。
【０００９】図３は上記半導体装置２６を基板３４に実
装して回路装置３３を形成した例を示す。すなわち、ア
ウターリード１４が基板３４に設けられている配線パタ
ーン３５に接続され、またデカップリングコンデンサ２
０が銀エポキシ等の導電性接着剤２２により基板３４の
電源パターン３６に接続されて回路装置３３に完成され
る。なお図３に図示した電源パターン３６は、図示しな
い回路により配線パターン３５の中の電源パターンに接
続されており、この電源パターンがアウターリード１
４、インナーリード１２、ワイヤ３０を介して半導体素
子２８に接続されている。このように本実施例では、デ
カップリングコンデンサ２０の極板の面積を広く確保で
き容量設計が容易となるばかりでなく、半導体素子２８
の直下に近接してデカップリングコンデンサ２０が配設
されるので、同時スイッチングノイズを好適に低減化で
きる。またデカップリングコンデンサ２０は基板３４表
面に形成される電源パターンもしくは接地パターンに直
接接続されるので、構造が簡単で製造が容易となるだけ
でなく、半導体装置２６の支持構造をなし、装置全体の
強度の向上に寄与し、さらに、デカップリングコンデン
サ２０が封止樹脂３２の外部に露出する構造となるので
放熱性にも優れている。なお、本実施例における回路装
置３３においては、デカップリングコンデンサ２０はあ
らかじめ基板３４の電源パターン３６に導電性接着剤２
２により固定しておくようにしてもよい。
装して回路装置３３を形成した例を示す。すなわち、ア
ウターリード１４が基板３４に設けられている配線パタ
ーン３５に接続され、またデカップリングコンデンサ２
０が銀エポキシ等の導電性接着剤２２により基板３４の
電源パターン３６に接続されて回路装置３３に完成され
る。なお図３に図示した電源パターン３６は、図示しな
い回路により配線パターン３５の中の電源パターンに接
続されており、この電源パターンがアウターリード１
４、インナーリード１２、ワイヤ３０を介して半導体素
子２８に接続されている。このように本実施例では、デ
カップリングコンデンサ２０の極板の面積を広く確保で
き容量設計が容易となるばかりでなく、半導体素子２８
の直下に近接してデカップリングコンデンサ２０が配設
されるので、同時スイッチングノイズを好適に低減化で
きる。またデカップリングコンデンサ２０は基板３４表
面に形成される電源パターンもしくは接地パターンに直
接接続されるので、構造が簡単で製造が容易となるだけ
でなく、半導体装置２６の支持構造をなし、装置全体の
強度の向上に寄与し、さらに、デカップリングコンデン
サ２０が封止樹脂３２の外部に露出する構造となるので
放熱性にも優れている。なお、本実施例における回路装
置３３においては、デカップリングコンデンサ２０はあ
らかじめ基板３４の電源パターン３６に導電性接着剤２
２により固定しておくようにしてもよい。
【００１０】上記実施例では金属板１６を接地用プレー
ンとして使用したが、電源用プレーンとして使用しても
よい。図４は金属板１６を電源用プレーンに使用した場
合の半導体装置２６を示す。図５は上記半導体装置２６
を基板３４に実装して回路装置３３に形成した例を示
す。この場合に、インナーリード１２の電源ラインと金
属板１６とがワイヤ３０により接続されている。金属板
１６と半導体素子２８とは半導体素子２８下面に設けた
背面電極端により接続されている。またデカップリング
コンデンサ２０は基板３４の接地パターン３７に導電性
接着剤２２により固定される。そして接地パターン３７
は図示しない回路により配線パターン３５の中の接地パ
ターンに接続されており、この接地パターンがアウター
リード１４、インナーリード１２、ワイヤ３１を介して
半導体素子２８に接続されている。本実施例でも上記と
同様の作用効果を奏する。
ンとして使用したが、電源用プレーンとして使用しても
よい。図４は金属板１６を電源用プレーンに使用した場
合の半導体装置２６を示す。図５は上記半導体装置２６
を基板３４に実装して回路装置３３に形成した例を示
す。この場合に、インナーリード１２の電源ラインと金
属板１６とがワイヤ３０により接続されている。金属板
１６と半導体素子２８とは半導体素子２８下面に設けた
背面電極端により接続されている。またデカップリング
コンデンサ２０は基板３４の接地パターン３７に導電性
接着剤２２により固定される。そして接地パターン３７
は図示しない回路により配線パターン３５の中の接地パ
ターンに接続されており、この接地パターンがアウター
リード１４、インナーリード１２、ワイヤ３１を介して
半導体素子２８に接続されている。本実施例でも上記と
同様の作用効果を奏する。
【００１１】さらに上記実施例では、デカップリングコ
ンデンサ２０は電極２３、２３の間に高誘電体からなる
シート２４を介装したもので形成したが、図６に示すよ
うに、金属板１６と電源パターン３６あるいは接地パタ
ーン３７との間に銀エポキシ等の導電性接着剤３８によ
り前記実施例と同様の高誘電体のシート２４を介装、固
定するようにしてもよい。すなわち、金属板１６、電源
パターン３６あるいは接地用パターン３７が電極を兼用
する。
ンデンサ２０は電極２３、２３の間に高誘電体からなる
シート２４を介装したもので形成したが、図６に示すよ
うに、金属板１６と電源パターン３６あるいは接地パタ
ーン３７との間に銀エポキシ等の導電性接着剤３８によ
り前記実施例と同様の高誘電体のシート２４を介装、固
定するようにしてもよい。すなわち、金属板１６、電源
パターン３６あるいは接地用パターン３７が電極を兼用
する。
【００１２】図７はプリント配線回路基板（ＰＣＢ）を
用いた半導体装置用パッケージ４０を示す。４２はプリ
ント配線回路基板であり、中央に半導体素子収納孔４３
が貫設され、この半導体素子収納孔４３の周囲に銅箔に
より回路パターン４４が形成されている。回路パターン
４４には外部接続用のリード４５が固定されている。１
６は金属板であり、半導体素子収納孔４３を下面側から
閉塞するようにしてプリント配線回路基板４２下面に固
定されている。この固定手段は接着剤シート（図示せ
ず）を用いることができる。金属板１６は半導体素子が
搭載される部位であり、やはり電源用あるいは接地用プ
レーンとして兼用される。金属板１６下面には図１に示
すと同様のデカップリングコンデンサ２０が銀エポキシ
等の導電性接着剤２２により固定される。
用いた半導体装置用パッケージ４０を示す。４２はプリ
ント配線回路基板であり、中央に半導体素子収納孔４３
が貫設され、この半導体素子収納孔４３の周囲に銅箔に
より回路パターン４４が形成されている。回路パターン
４４には外部接続用のリード４５が固定されている。１
６は金属板であり、半導体素子収納孔４３を下面側から
閉塞するようにしてプリント配線回路基板４２下面に固
定されている。この固定手段は接着剤シート（図示せ
ず）を用いることができる。金属板１６は半導体素子が
搭載される部位であり、やはり電源用あるいは接地用プ
レーンとして兼用される。金属板１６下面には図１に示
すと同様のデカップリングコンデンサ２０が銀エポキシ
等の導電性接着剤２２により固定される。
【００１３】図８は上記半導体装置用パッケージ４０を
用いた半導体装置２６を示す。本実施例では金属板１６
を接地用に用いた例を示す。金属板１６上に半導体素子
２８が搭載され、該半導体素子２８とリード４５の信号
ライン、電源ラインとがワイヤ２９、３０により接続さ
れ、金属板１６とリード４５の接地ラインとがワイヤ３
１により接続される。このワイヤ３１による接続でな
く、プリント配線回路基板４２にスルーホールを設けて
リード４５の設置ラインと金属板１６を接続してもよ
い。金属板１６と半導体素子２８とは半導体素子２８下
面に設けた背面電極端により接続され接地されている。
また、半導体素子２８、金属板１６とリード４５を直接
ワイヤで接続するかわりに、リード４５を回路パターン
４４に電気的に接続し、該回路パターン４４と半導体素
子２８、金属板１６をワイヤにより接続するようにして
もよい。半導体素子２８は樹脂（封止部材）３２がポッ
ティングされて封止される。なお、半導体素子２８は図
示しないキャップ（封止部材）にて封止するようにして
もよい。このようにして半導体装置２６に完成される。
用いた半導体装置２６を示す。本実施例では金属板１６
を接地用に用いた例を示す。金属板１６上に半導体素子
２８が搭載され、該半導体素子２８とリード４５の信号
ライン、電源ラインとがワイヤ２９、３０により接続さ
れ、金属板１６とリード４５の接地ラインとがワイヤ３
１により接続される。このワイヤ３１による接続でな
く、プリント配線回路基板４２にスルーホールを設けて
リード４５の設置ラインと金属板１６を接続してもよ
い。金属板１６と半導体素子２８とは半導体素子２８下
面に設けた背面電極端により接続され接地されている。
また、半導体素子２８、金属板１６とリード４５を直接
ワイヤで接続するかわりに、リード４５を回路パターン
４４に電気的に接続し、該回路パターン４４と半導体素
子２８、金属板１６をワイヤにより接続するようにして
もよい。半導体素子２８は樹脂（封止部材）３２がポッ
ティングされて封止される。なお、半導体素子２８は図
示しないキャップ（封止部材）にて封止するようにして
もよい。このようにして半導体装置２６に完成される。
【００１４】図９は上記半導体装置２６を基板３４に搭
載して回路装置３３に形成した例を示す。リード４４は
基板３４の回路パターン３５に接続され、またデカップ
リングコンデンサ２０は銀エポキシ等の導電性接着剤２
２により基板３４の電源パターン３６に接続される。な
お図９に図示した電源パターン３６は、図示しない回路
により配線パターン３５の中の電源パターンに接続され
ており、この電源パターンがリード４５、ワイヤ３０を
介して半導体素子２８に接続されている。また金属板１
６を電源用として用いることができる。この場合の回路
接続パターンは図５に示すのと同じになるので図示を省
略する。このように本実施例においても、デカップリン
グコンデンサ２０の極板の面積を広く確保でき容量設計
が容易となるばかりでなく、半導体素子２８の直下に近
接してデカップリングコンデンサ２０が配設されるの
で、同時スイッチングノイズを好適に低減化できる。ま
たデカップリングコンデンサ２０は基板３４表面に形成
される電源パターンもしくは接地パターンに直接接続さ
れるので、構造が簡単で製造が容易となるだけでなく、
半導体装置２６の支持構造をなし、装置全体の強度の向
上に寄与し、さらに、デカップリングコンデンサ２０が
外部に露出する構造となるので放熱性にも優れている。
なお、本実施例における回路装置３３においては、デカ
ップリングコンデンサ２０はあらかじめ基板３４の電源
パターン３６に導電性接着剤２２により固定しておくよ
うにしてもよい。
載して回路装置３３に形成した例を示す。リード４４は
基板３４の回路パターン３５に接続され、またデカップ
リングコンデンサ２０は銀エポキシ等の導電性接着剤２
２により基板３４の電源パターン３６に接続される。な
お図９に図示した電源パターン３６は、図示しない回路
により配線パターン３５の中の電源パターンに接続され
ており、この電源パターンがリード４５、ワイヤ３０を
介して半導体素子２８に接続されている。また金属板１
６を電源用として用いることができる。この場合の回路
接続パターンは図５に示すのと同じになるので図示を省
略する。このように本実施例においても、デカップリン
グコンデンサ２０の極板の面積を広く確保でき容量設計
が容易となるばかりでなく、半導体素子２８の直下に近
接してデカップリングコンデンサ２０が配設されるの
で、同時スイッチングノイズを好適に低減化できる。ま
たデカップリングコンデンサ２０は基板３４表面に形成
される電源パターンもしくは接地パターンに直接接続さ
れるので、構造が簡単で製造が容易となるだけでなく、
半導体装置２６の支持構造をなし、装置全体の強度の向
上に寄与し、さらに、デカップリングコンデンサ２０が
外部に露出する構造となるので放熱性にも優れている。
なお、本実施例における回路装置３３においては、デカ
ップリングコンデンサ２０はあらかじめ基板３４の電源
パターン３６に導電性接着剤２２により固定しておくよ
うにしてもよい。
【００１５】図１０は半導体装置用パッケージ５０の他
の実施例を示す。４２はプリント配線回路基板であり、
中央に半導体素子収納孔４３が凹設され、該半導体素子
収納孔４３の周囲に銅箔により回路パターン４４が形成
され、該回路パターン４４に外部接続用のリード４５が
固定されている。プリント配線回路基板４２の下面側に
は金属板１６が固定されている。金属板１６はやはり電
源用あるいは接地用に兼用される。また金属板１６の下
面に上記と同様に形成したデカップリングコンデンサ２
０が銀エポキシ等の導電性接着剤２２により固定されて
いる。半導体素子収納孔４３の内底面には金属板１６に
至る貫通孔が形成され、該貫通孔内に導電性ペーストが
充填されてビア５２が形成され、該ビア５２の半導体素
子収納孔４３内底面に露出する部位が端子５４に形成さ
れている。
の実施例を示す。４２はプリント配線回路基板であり、
中央に半導体素子収納孔４３が凹設され、該半導体素子
収納孔４３の周囲に銅箔により回路パターン４４が形成
され、該回路パターン４４に外部接続用のリード４５が
固定されている。プリント配線回路基板４２の下面側に
は金属板１６が固定されている。金属板１６はやはり電
源用あるいは接地用に兼用される。また金属板１６の下
面に上記と同様に形成したデカップリングコンデンサ２
０が銀エポキシ等の導電性接着剤２２により固定されて
いる。半導体素子収納孔４３の内底面には金属板１６に
至る貫通孔が形成され、該貫通孔内に導電性ペーストが
充填されてビア５２が形成され、該ビア５２の半導体素
子収納孔４３内底面に露出する部位が端子５４に形成さ
れている。
【００１６】図１１は上記プリント配線回路基板タイプ
の半導体装置用パッケージ５０を用いた半導体装置２６
を示す。半導体素子２８は半導体素子収納孔４３内に搭
載される。その他本実施例で図８に示す実施例と相違す
る点は、半導体素子２８をワイヤ３１により端子５４、
ビア５２を介して金属板１６に接続し、また端子５４と
リード４５の接地ラインとを接続した点である。図１２
は上記半導体装置２６を基板３４に搭載して回路装置３
３に形成した例を示す。リード４４は基板３４の回路パ
ターン３５に接続され、またデカップリングコンデンサ
２０は銀エポキシ等の導電性接着剤２２により基板３４
の電源パターン３６に接続される。なお図９に図示した
電源パターン３６は、図示しない回路により配線パター
ン３５の中の電源パターンに接続されており、この電源
パターンがリード４５、ワイヤ３０を介して半導体素子
２８に接続されている。また金属板１６を電源用として
用いることができる。この場合の回路接続パターンは図
５に示すのと同じになるので図示を省略する。本実施例
でも前記と同様の作用効果を奏する。
の半導体装置用パッケージ５０を用いた半導体装置２６
を示す。半導体素子２８は半導体素子収納孔４３内に搭
載される。その他本実施例で図８に示す実施例と相違す
る点は、半導体素子２８をワイヤ３１により端子５４、
ビア５２を介して金属板１６に接続し、また端子５４と
リード４５の接地ラインとを接続した点である。図１２
は上記半導体装置２６を基板３４に搭載して回路装置３
３に形成した例を示す。リード４４は基板３４の回路パ
ターン３５に接続され、またデカップリングコンデンサ
２０は銀エポキシ等の導電性接着剤２２により基板３４
の電源パターン３６に接続される。なお図９に図示した
電源パターン３６は、図示しない回路により配線パター
ン３５の中の電源パターンに接続されており、この電源
パターンがリード４５、ワイヤ３０を介して半導体素子
２８に接続されている。また金属板１６を電源用として
用いることができる。この場合の回路接続パターンは図
５に示すのと同じになるので図示を省略する。本実施例
でも前記と同様の作用効果を奏する。
【００１７】以上本発明につき好適な実施例を挙げて種
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
【００１８】
【発明の効果】本発明によれば、デカップリングコンデ
ンサの極板の面積を広く確保でき容量設計が容易となる
ばかりでなく、半導体素子の直下に近接してデカップリ
ングコンデンサが配設されるので、同時スイッチングノ
イズを好適に低減化できる。またデカップリングコンデ
ンサは基板表面に形成される電源パターンもしくは接地
パターンに直接接続されるので、構造が簡単で製造が容
易となるだけでなく、半導体装置の支持構造をなし、装
置全体の強度の向上に寄与し、さらに、デカップリング
コンデンサが外部に露出する構造となるので放熱性にも
優れている。
ンサの極板の面積を広く確保でき容量設計が容易となる
ばかりでなく、半導体素子の直下に近接してデカップリ
ングコンデンサが配設されるので、同時スイッチングノ
イズを好適に低減化できる。またデカップリングコンデ
ンサは基板表面に形成される電源パターンもしくは接地
パターンに直接接続されるので、構造が簡単で製造が容
易となるだけでなく、半導体装置の支持構造をなし、装
置全体の強度の向上に寄与し、さらに、デカップリング
コンデンサが外部に露出する構造となるので放熱性にも
優れている。
【図１】第１の実施例を示した断面図である。
【図２】図１の半導体装置用パッケージを用いた半導体
装置の断面図である。
装置の断面図である。
【図３】図２の半導体装置を基板に搭載して回路装置を
形成した実施例を示す断面図である。
形成した実施例を示す断面図である。
【図４】図２の半導体装置において金属板を電源プレー
ンとして用いた半導体装置の断面図である。
ンとして用いた半導体装置の断面図である。
【図５】図４の半導体装置を基板に搭載して回路装置を
形成した実施例を示す断面図である。
形成した実施例を示す断面図である。
【図６】デカップリングコンデンサの他の実施例を示す
断面説明図である。
断面説明図である。
【図７】半導体装置用パッケージの他の実施例を示す断
面図である。
面図である。
【図８】図７の半導体装置用パッケージを用いた半導体
装置の断面図である。
装置の断面図である。
【図９】図７の半導体装置を基板に搭載して回路装置を
形成した実施例を示す断面図である。
形成した実施例を示す断面図である。
【図１０】半導体装置用パッケージのさらに他の実施例
を示す断面図である。
を示す断面図である。
【図１１】図１０の半導体装置パッケージを用いた半導
体装置の断面図である。
体装置の断面図である。
【図１２】図１１の半導体装置を基板に搭載して回路装
置を形成した実施例を示す断面図である。
置を形成した実施例を示す断面図である。
１０ 半導体パッケージ １２ インナーリード １４ アウターリード １６ 金属板 ２０ デカップリングコンデンサ ２２ 導電性接着剤 ２６ 半導体装置 ２８ 半導体素子 ３２ 封止樹脂 ３３ 回路装置 ３４ 基板 ３６ 接地パターン ３７ 電源パターン ４０ 半導体装置パッケージ ４２ ＰＣＢ基板 ４３ 半導体素子収納孔 ４４ 回路パターン ４５ リード ５０ 半導体装置用パッケージ ５２ ビア ５４ 端子
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年１０月７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。本発明の半導体装置用パッ
ケージでは、半導体素子を搭載する搭載部に金属板を用
い、該金属板の半導体素子が搭載される面と反対側の面
に板状のデカップリングコンデンサを固定している。あ
るいは半導体素子を搭載する搭載部下面に金属板を固定
し、該金属板下面に板状のデカップリングコンデンサを
固定している。この場合に素子搭載部に金属板にビアを
介して接続する端子を設ける。金属板は電源用プレーン
もしくは接地用プレーンを兼用する。上記パッケージを
用いた半導体装置では、搭載部に半導体素子が搭載さ
れ、所要の電気的接続がなされた後、封止部材により気
密封止される。そしてデカップリングコンデンサは、前
記金属板が電源用であるときは基板上の接地パターン
に、前記金属板が接地用であるときは基板上の電源パタ
ーンに接続される。また基板の回路パターンに外部接続
用のリードが接続される。
するため次の構成を備える。本発明の半導体装置用パッ
ケージでは、半導体素子を搭載する搭載部に金属板を用
い、該金属板の半導体素子が搭載される面と反対側の面
に板状のデカップリングコンデンサを固定している。あ
るいは半導体素子を搭載する搭載部下面に金属板を固定
し、該金属板下面に板状のデカップリングコンデンサを
固定している。この場合に素子搭載部に金属板にビアを
介して接続する端子を設ける。金属板は電源用プレーン
もしくは接地用プレーンを兼用する。上記パッケージを
用いた半導体装置では、搭載部に半導体素子が搭載さ
れ、所要の電気的接続がなされた後、封止部材により気
密封止される。そしてデカップリングコンデンサは、前
記金属板が電源用であるときは基板上の接地パターン
に、前記金属板が接地用であるときは基板上の電源パタ
ーンに接続される。また基板の回路パターンに外部接続
用のリードが接続される。
Claims (9)
- 【請求項１】 インナーリード先端側に、半導体素子が
搭載される金属板が絶縁材を介して固定され、該金属板
の半導体素子が搭載される面の反対側の面に板状のデカ
ップリングコンデンサが固定されていることを特徴とす
る半導体装置用パッケージ。 - 【請求項２】 請求項１の半導体装置用パッケージの金
属板上に半導体素子が搭載され、該半導体素子がインナ
ーリードと金属板との間で所要の電気的接続がなされる
と共に、デカップリングコンデンサの金属板に固定され
ている面の反対側の面が露出するように該半導体素子が
封止部材により封止されていることを特徴とする半導体
装置。 - 【請求項３】 インナーリードと、 該インナーリード先端側に絶縁材を介して固定された、
半導体素子搭載用の金属板と、 該金属板下面と基板との間に配設され、前記金属板と前
記基板上の配線パターンとに接続された板状のデカップ
リングコンデンサと、 前記金属板上に搭載され、該金属板および前記インナー
リードとに所要の電気的接続がなされた半導体素子と、 前記デカップリングコンデンサの金属板に固定されてい
る面の反対側の面が露出するように、該半導体素子が封
止された封止部材と、 前記インナーリードに続いて形成されたアウターリード
とを具備し、該アウターリードが前記基板上の配線パタ
ーンに接続されていることを特徴とする回路装置。 - 【請求項４】 半導体素子収納孔が貫設されると共に、
表面の該半導体素子収納孔の回りに回路パターンが形成
され、該回路パターンに外部接続用のリードが固定され
たプリント配線回路基板と、 該プリント配線回路基板の裏面側に前記半導体素子収納
孔を覆って固定された、半導体素子が搭載される金属板
と、 該金属板下面に固定された板状のデカップリングコンデ
ンサとを具備することを特徴とする半導体装置用パッケ
ージ。 - 【請求項５】 請求項４の半導体装置用パッケージの半
導体素子収納孔内の金属板上に半導体素子が搭載され、
該半導体素子がリードと金属板との間で所要の電気的接
続がなされると共に、デカップリングコンデンサの金属
板に固定されている面の反対側の面が露出するように、
該半導体素子が封止部材により封止されていることを特
徴とする半導体装置。 - 【請求項６】 半導体素子収納孔が貫設されると共に、
表面の該半導体素子収納孔の回りに回路パターンが形成
され、該回路パターンに外部接続用のリードが固定され
たプリント配線回路基板と、 該プリント配線回路基板の裏面側に前記半導体素子収納
孔を覆って固定された、半導体素子搭載用の金属板と、 該金属板下面と基板との間に配設され、前記金属板と前
記基板上の配線パターンとに接続された板状のデカップ
リングコンデンサと、 前記金属板上に搭載され、該金属板および前記リードと
に所要の電気的接続がなされた半導体素子と、 前記デカップリングコンデンサの金属板に固定されてい
る面の反対側の面が露出するように、該半導体素子が封
止された封止部材とを具備し、 前記リードが前記基板上の配線パターンに接続されてい
ることを特徴とする回路装置。 - 【請求項７】 半導体素子収納孔が凹設されると共に、
表面の該半導体素子収納孔の回りに回路パターンが形成
され、該回路パターンに外部接続用のリードが固定され
たプリント配線回路基板と、 該プリント配線回路基板の裏面側に固定された金属板
と、 前記半導体素子収納孔内底面に形成され、ビアを介して
前記金属板に接続された端子と、 前記金属板下面に固定された板状のデカップリングコン
デンサとを具備することを特徴とする半導体装置用パッ
ケージ。 - 【請求項８】 請求項７の半導体装置用パッケージの半
導体素子収納孔内に半導体素子が搭載され、該半導体素
子がリードと金属板との間で所要の電気的接続がなされ
ると共に、デカップリングコンデンサの金属板に固定さ
れている面の反対側の面が露出するように、該半導体素
子が封止部材により封止されていることを特徴とする半
導体装置。 - 【請求項９】 半導体素子収納孔が凹設されると共に、
表面の該半導体素子収納孔の回りに回路パターンが形成
され、該回路パターンに外部接続用のリードが固定され
たプリント配線回路基板と、 該プリント配線回路基板の裏面側に固定された金属板
と、 前記半導体素子収納孔内底面に形成され、ビアを介して
前記金属板に接続された端子と、 該金属板下面と基板との間に配設され、前記金属板と前
記基板上の配線パターンとに接続された板状のデカップ
リングコンデンサと、 前記半導体素子収納孔内に搭載され、前記リードおよび
前記端子とに所要の電気的接続がなされた半導体素子
と、 前記デカップリングコンデンサの金属板に固定されてい
る面の反対側の面が露出するように、該半導体素子が封
止された封止部材とを具備し、 前記リードが前記基板上の配線パターンに接続されてい
ることを特徴とする回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6110656A JPH07321284A (ja) | 1994-05-25 | 1994-05-25 | 半導体装置用パッケージ、半導体装置および回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6110656A JPH07321284A (ja) | 1994-05-25 | 1994-05-25 | 半導体装置用パッケージ、半導体装置および回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07321284A true JPH07321284A (ja) | 1995-12-08 |
Family
ID=14541184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6110656A Pending JPH07321284A (ja) | 1994-05-25 | 1994-05-25 | 半導体装置用パッケージ、半導体装置および回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07321284A (ja) |
-
1994
- 1994-05-25 JP JP6110656A patent/JPH07321284A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6421244B1 (en) | Power module | |
| US5563446A (en) | Surface mount peripheral leaded and ball grid array package | |
| JP2001006978A (ja) | チップコンデンサ | |
| US6373714B1 (en) | Surface mounting part | |
| KR910004957B1 (ko) | 고주파 회로장치 | |
| US5309021A (en) | Semiconductor device having particular power distribution interconnection arrangement | |
| JPH0383368A (ja) | 半導体装置 | |
| JP3201681B2 (ja) | 表面実装型混成集積回路装置 | |
| US5327009A (en) | Miniaturized integrated circuit package | |
| JP3099382B2 (ja) | 小型発振器 | |
| JPS5931217B2 (ja) | マイクロ波集積回路用パッケ−ジ | |
| JPH07263621A (ja) | 半導体装置 | |
| JPH07321284A (ja) | 半導体装置用パッケージ、半導体装置および回路装置 | |
| JP2532039B2 (ja) | 高周波用半導体装置 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JP2001053222A (ja) | 半導体装置 | |
| JP2585337B2 (ja) | 高周波回路基板装置 | |
| JP2000340920A (ja) | 回路基板および集積回路装置 | |
| JPH0982826A (ja) | 半導体素子封止用パッケージおよびそれを用いた回路装置の実装構造 | |
| JP2000114905A (ja) | ノイズフィルタ | |
| JPH0766313A (ja) | 複合電子部品 | |
| JP2003243611A (ja) | 半導体モジュール及び半導体装置 | |
| JP2972486B2 (ja) | 半導体装置 | |
| JPH08316361A (ja) | 半導体装置 | |
| JPH07106503A (ja) | 半導体装置用パッケージおよび半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040706 |