JPH07312871A - 直流電源装置 - Google Patents
直流電源装置Info
- Publication number
- JPH07312871A JPH07312871A JP10125594A JP10125594A JPH07312871A JP H07312871 A JPH07312871 A JP H07312871A JP 10125594 A JP10125594 A JP 10125594A JP 10125594 A JP10125594 A JP 10125594A JP H07312871 A JPH07312871 A JP H07312871A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- power supply
- control
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 直流電源装置の停電補償用のコンデンサを小
形化する。 【構成】 本発明による直流電源装置は、制御回路１２
と第１のＭＯＳ-ＦＥＴ４との間に接続された反転増幅
器２１により、第１のＭＯＳ-ＦＥＴ４に付与する制御
パルス信号を第２のＭＯＳ-ＦＥＴ９に付与する制御パ
ルス信号に対して反転させる。このため、軽負荷等によ
り第２のＭＯＳ-ＦＥＴ９に付与する制御パルス信号の
パルス幅が狭くなると、第１のＭＯＳ-ＦＥＴ４に付与
する制御パルス信号のオン・デューティが大きくなる。
これにより、停電補償用のコンデンサ６に印加される電
圧が高くなるので、コンデンサ６として小容量のものを
使用できる。このため、コンデンサ６の小形化を図るこ
とができる。
形化する。 【構成】 本発明による直流電源装置は、制御回路１２
と第１のＭＯＳ-ＦＥＴ４との間に接続された反転増幅
器２１により、第１のＭＯＳ-ＦＥＴ４に付与する制御
パルス信号を第２のＭＯＳ-ＦＥＴ９に付与する制御パ
ルス信号に対して反転させる。このため、軽負荷等によ
り第２のＭＯＳ-ＦＥＴ９に付与する制御パルス信号の
パルス幅が狭くなると、第１のＭＯＳ-ＦＥＴ４に付与
する制御パルス信号のオン・デューティが大きくなる。
これにより、停電補償用のコンデンサ６に印加される電
圧が高くなるので、コンデンサ６として小容量のものを
使用できる。このため、コンデンサ６の小形化を図るこ
とができる。
Description
【０００１】
【産業上の利用分野】本発明は直流電源装置、特に力率
改善機能を有する直流電源装置に関するものである。
改善機能を有する直流電源装置に関するものである。
【０００２】
【従来の技術】従来の直流電源装置は、例えば図５に示
すように、商用周波数の交流電圧を発生する交流電源１
にフィルタ回路２を通して接続される整流回路としての
ダイオードブリッジ回路３と、ダイオードブリッジ回路
３の出力端に接続された第１のスイッチング素子として
の第１のＭＯＳ-ＦＥＴ４とリアクトル５とコンデンサ
６との直列回路と、直列に接続されたリアクトル５及び
コンデンサ６に対して並列に接続された主還流用整流素
子としての主還流用ダイオード７と、第１のＭＯＳ-Ｆ
ＥＴ４及びリアクトル５に対して並列に接続された補助
還流用整流素子としての補助還流用ダイオード１３と、
１次巻線８a及び２次巻線８bを有するトランス８と、ダ
イオードブリッジ回路３の出力端に接続されたトランス
８の１次巻線８aと第２のスイッチング素子としての第
２のＭＯＳ-ＦＥＴ９との直列回路と、トランス８の２
次巻線８bに整流平滑回路１０を介して接続された負荷
１１と、第１及び第２のＭＯＳ-ＦＥＴ４、９の各ゲー
ト端子（制御端子）に制御パルス信号を付与して第１及
び第２のＭＯＳ-ＦＥＴ４、９をオン・オフ制御する制
御回路１２とを備えている。第１のＭＯＳ-ＦＥＴ４、
リアクトル５、コンデンサ６、主還流用ダイオード７及
び補助還流用ダイオード１３は降圧チョッパ回路２０を
構成する。また、１４は整流ダイオード、１５は平滑コ
ンデンサ、１６はオペアンプ（演算増幅器）、１７は基
準電源、１８、１９はフォトカプラを構成する発光ダイ
オード及び受光トランジスタを示す。
すように、商用周波数の交流電圧を発生する交流電源１
にフィルタ回路２を通して接続される整流回路としての
ダイオードブリッジ回路３と、ダイオードブリッジ回路
３の出力端に接続された第１のスイッチング素子として
の第１のＭＯＳ-ＦＥＴ４とリアクトル５とコンデンサ
６との直列回路と、直列に接続されたリアクトル５及び
コンデンサ６に対して並列に接続された主還流用整流素
子としての主還流用ダイオード７と、第１のＭＯＳ-Ｆ
ＥＴ４及びリアクトル５に対して並列に接続された補助
還流用整流素子としての補助還流用ダイオード１３と、
１次巻線８a及び２次巻線８bを有するトランス８と、ダ
イオードブリッジ回路３の出力端に接続されたトランス
８の１次巻線８aと第２のスイッチング素子としての第
２のＭＯＳ-ＦＥＴ９との直列回路と、トランス８の２
次巻線８bに整流平滑回路１０を介して接続された負荷
１１と、第１及び第２のＭＯＳ-ＦＥＴ４、９の各ゲー
ト端子（制御端子）に制御パルス信号を付与して第１及
び第２のＭＯＳ-ＦＥＴ４、９をオン・オフ制御する制
御回路１２とを備えている。第１のＭＯＳ-ＦＥＴ４、
リアクトル５、コンデンサ６、主還流用ダイオード７及
び補助還流用ダイオード１３は降圧チョッパ回路２０を
構成する。また、１４は整流ダイオード、１５は平滑コ
ンデンサ、１６はオペアンプ（演算増幅器）、１７は基
準電源、１８、１９はフォトカプラを構成する発光ダイ
オード及び受光トランジスタを示す。
【０００３】上記の構成において、交流電源１にて発生
した商用周波数の交流電圧は、フィルタ回路２を通して
ダイオードブリッジ回路３により全波整流された直流電
圧に変換される。全波整流された直流電圧は降圧チョッ
パ回路２０に供給され、降圧チョッパ回路２０によりコ
ンデンサ６の電圧が制御される。即ち、降圧チョッパ回
路２０は、第１のＭＯＳ-ＦＥＴ４のゲート端子に付与
する制御パルス信号のパルス幅を制御回路１２にて制御
して第１のＭＯＳ-ＦＥＴ４のオン・オフ動作を制御す
ることにより、コンデンサ６の充電電圧ＶCを制御す
る。したがって、ダイオードブリッジ回路３の出力電圧
がコンデンサ６の充電電圧ＶCより低い期間は、コンデ
ンサ６の充電電圧ＶCがトランス８の１次巻線８a及び第
２のＭＯＳ-ＦＥＴ９の直列回路に印加される。また、
ダイオードブリッジ回路３の出力電圧がコンデンサ６の
充電電圧ＶCより高い期間は、ダイオードブリッジ回路
３の出力電圧がトランス８の１次巻線８a及び第２のＭ
ＯＳ-ＦＥＴ９の直列回路に直接印加される。このとき
のトランス８の１次巻線８a及び第２のＭＯＳ-ＦＥＴ９
の直列回路の入力電圧ＶINの波形を図６(Ａ)に示す。図
６(Ａ)の電圧波形において、平坦な部分がコンデンサ６
の充電電圧ＶCとなり、正弦波状の部分がダイオードブ
リッジ回路３の出力電圧となる。これにより、ダイオー
ドブリッジ回路３の導通角が広くなるので、入力電流Ｉ
INの波形が図６(Ｂ)に示すような波形となり、力率が改
善される。
した商用周波数の交流電圧は、フィルタ回路２を通して
ダイオードブリッジ回路３により全波整流された直流電
圧に変換される。全波整流された直流電圧は降圧チョッ
パ回路２０に供給され、降圧チョッパ回路２０によりコ
ンデンサ６の電圧が制御される。即ち、降圧チョッパ回
路２０は、第１のＭＯＳ-ＦＥＴ４のゲート端子に付与
する制御パルス信号のパルス幅を制御回路１２にて制御
して第１のＭＯＳ-ＦＥＴ４のオン・オフ動作を制御す
ることにより、コンデンサ６の充電電圧ＶCを制御す
る。したがって、ダイオードブリッジ回路３の出力電圧
がコンデンサ６の充電電圧ＶCより低い期間は、コンデ
ンサ６の充電電圧ＶCがトランス８の１次巻線８a及び第
２のＭＯＳ-ＦＥＴ９の直列回路に印加される。また、
ダイオードブリッジ回路３の出力電圧がコンデンサ６の
充電電圧ＶCより高い期間は、ダイオードブリッジ回路
３の出力電圧がトランス８の１次巻線８a及び第２のＭ
ＯＳ-ＦＥＴ９の直列回路に直接印加される。このとき
のトランス８の１次巻線８a及び第２のＭＯＳ-ＦＥＴ９
の直列回路の入力電圧ＶINの波形を図６(Ａ)に示す。図
６(Ａ)の電圧波形において、平坦な部分がコンデンサ６
の充電電圧ＶCとなり、正弦波状の部分がダイオードブ
リッジ回路３の出力電圧となる。これにより、ダイオー
ドブリッジ回路３の導通角が広くなるので、入力電流Ｉ
INの波形が図６(Ｂ)に示すような波形となり、力率が改
善される。
【０００４】図６(Ａ)に示す入力電圧ＶINは、第２のＭ
ＯＳ-ＦＥＴ９のオン・オフ動作により、トランス８の
１次巻線８aに断続的に印加され、トランス８の１次巻
線８aに交流電圧が発生する。トランス８の１次巻線８a
に発生した交流電圧により、巻線比に比例した交流電圧
が２次巻線８bに誘起される。トランス８の２次巻線８b
に誘起された交流電圧は整流平滑回路１０の整流ダイオ
ード１４及び平滑コンデンサ１５により整流及び平滑さ
れ、負荷１１に降圧又は昇圧された直流電圧が供給され
る。オペアンプ１６は、負荷１１に供給される直流電圧
を基準電源１７の電圧ＶREFと比較し、その比較出力に
応じてフォトカプラの発光ダイオード１８を発光させ
る。これにより、フォトカプラの受光トランジスタ１９
に制御電流が流れ、受光トランジスタ１９の出力により
制御回路１２は第１及び第２のＭＯＳ-ＦＥＴ４、９の
各ゲート端子に付与する制御パルス信号のパルス幅を制
御する。これにより、負荷１１に供給される直流電圧が
一定に保持される。
ＯＳ-ＦＥＴ９のオン・オフ動作により、トランス８の
１次巻線８aに断続的に印加され、トランス８の１次巻
線８aに交流電圧が発生する。トランス８の１次巻線８a
に発生した交流電圧により、巻線比に比例した交流電圧
が２次巻線８bに誘起される。トランス８の２次巻線８b
に誘起された交流電圧は整流平滑回路１０の整流ダイオ
ード１４及び平滑コンデンサ１５により整流及び平滑さ
れ、負荷１１に降圧又は昇圧された直流電圧が供給され
る。オペアンプ１６は、負荷１１に供給される直流電圧
を基準電源１７の電圧ＶREFと比較し、その比較出力に
応じてフォトカプラの発光ダイオード１８を発光させ
る。これにより、フォトカプラの受光トランジスタ１９
に制御電流が流れ、受光トランジスタ１９の出力により
制御回路１２は第１及び第２のＭＯＳ-ＦＥＴ４、９の
各ゲート端子に付与する制御パルス信号のパルス幅を制
御する。これにより、負荷１１に供給される直流電圧が
一定に保持される。
【０００５】
【発明が解決しようとする課題】ところで、図５の直流
電源装置は、制御回路１２から発生する制御パルス信号
のオン・デューティ、即ちパルス信号の１周期とパルス
信号のオン期間との比率が一般的に最大で５０％程度で
ある。このため、降圧チョッパ回路２０のコンデンサ６
に充電される電圧ＶCは、商用交流を整流器で整流しか
つコンデンサで平滑を行うコンデンサ入力型の整流回路
のコンデンサに充電される電圧に比較して低い特徴があ
る。特に、軽負荷の場合においては、制御パルス信号の
パルス幅が非常に狭くなり、オン・デューティがかなり
小さくなるため、コンデンサ６に印加される充電電圧が
著しく低下する。したがって、軽負荷時においてダイオ
ードブリッジ回路３の出力電圧の瞬時停電を十分に補償
するには、停電補償用のコンデンサ６の静電容量を十分
大きくして充電エネルギを上げなければならず、それ故
コンデンサ６の外形が大きくなる欠点があった。
電源装置は、制御回路１２から発生する制御パルス信号
のオン・デューティ、即ちパルス信号の１周期とパルス
信号のオン期間との比率が一般的に最大で５０％程度で
ある。このため、降圧チョッパ回路２０のコンデンサ６
に充電される電圧ＶCは、商用交流を整流器で整流しか
つコンデンサで平滑を行うコンデンサ入力型の整流回路
のコンデンサに充電される電圧に比較して低い特徴があ
る。特に、軽負荷の場合においては、制御パルス信号の
パルス幅が非常に狭くなり、オン・デューティがかなり
小さくなるため、コンデンサ６に印加される充電電圧が
著しく低下する。したがって、軽負荷時においてダイオ
ードブリッジ回路３の出力電圧の瞬時停電を十分に補償
するには、停電補償用のコンデンサ６の静電容量を十分
大きくして充電エネルギを上げなければならず、それ故
コンデンサ６の外形が大きくなる欠点があった。
【０００６】そこで、本発明は静電容量の小さいコンデ
ンサを使用可能にして停電補償用のコンデンサを小型化
できる直流電源装置を提供することを目的とする。
ンサを使用可能にして停電補償用のコンデンサを小型化
できる直流電源装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明による直流電源装
置は、交流電源に接続される整流回路と、該整流回路の
出力端に接続された第１のスイッチング素子とリアクト
ルとコンデンサとの直列回路及び直列に接続された前記
リアクトル及び前記コンデンサに対して並列に接続され
た主還流用整流素子からなる降圧チョッパ回路と、１次
巻線及び２次巻線を有するトランスと、前記降圧チョッ
パ回路の出力端に接続された前記トランスの１次巻線と
第２のスイッチング素子との直列回路と、前記トランス
の２次巻線に整流平滑回路を介して接続された負荷と、
前記第１及び第２のスイッチング素子の各制御端子に制
御信号を付与して前記第１及び第２のスイッチング素子
をオン・オフ制御する制御回路とを備えている。この直
流電源装置では、前記第１のスイッチング素子に付与す
る制御信号と前記第２のスイッチング素子に付与する制
御信号とを互いに反転させる制御信号反転手段を設けて
いる。本発明の実施例では、前記制御回路と第１のスイ
ッチング素子との間又は前記制御回路と第２のスイッチ
ング素子との間のいずれか一方に前記制御信号反転手段
を設けている。図示の１つの実施例では、前記制御信号
反転手段は反転増幅器であり、直列に接続された前記第
１のスイッチング素子及び前記リアクトルに対して補助
還流用整流素子を並列に接続している。また、図示のも
う１つの実施例では、前記制御信号反転手段は互いに巻
方向が逆の２つの巻線を有する駆動用トランス及び分圧
用コンデンサで構成される。
置は、交流電源に接続される整流回路と、該整流回路の
出力端に接続された第１のスイッチング素子とリアクト
ルとコンデンサとの直列回路及び直列に接続された前記
リアクトル及び前記コンデンサに対して並列に接続され
た主還流用整流素子からなる降圧チョッパ回路と、１次
巻線及び２次巻線を有するトランスと、前記降圧チョッ
パ回路の出力端に接続された前記トランスの１次巻線と
第２のスイッチング素子との直列回路と、前記トランス
の２次巻線に整流平滑回路を介して接続された負荷と、
前記第１及び第２のスイッチング素子の各制御端子に制
御信号を付与して前記第１及び第２のスイッチング素子
をオン・オフ制御する制御回路とを備えている。この直
流電源装置では、前記第１のスイッチング素子に付与す
る制御信号と前記第２のスイッチング素子に付与する制
御信号とを互いに反転させる制御信号反転手段を設けて
いる。本発明の実施例では、前記制御回路と第１のスイ
ッチング素子との間又は前記制御回路と第２のスイッチ
ング素子との間のいずれか一方に前記制御信号反転手段
を設けている。図示の１つの実施例では、前記制御信号
反転手段は反転増幅器であり、直列に接続された前記第
１のスイッチング素子及び前記リアクトルに対して補助
還流用整流素子を並列に接続している。また、図示のも
う１つの実施例では、前記制御信号反転手段は互いに巻
方向が逆の２つの巻線を有する駆動用トランス及び分圧
用コンデンサで構成される。
【０００８】
【作用】制御信号反転手段により、第１のスイッチング
素子に付与する制御信号又は第２のスイッチング素子に
付与する制御信号のいずれか一方を他方に対して反転さ
せ、第１のスイッチング素子に付与する制御信号のオン
・デューティを大きくする。これにより、停電補償用の
コンデンサに印加される電圧が高くなるので、停電補償
用のコンデンサとして静電容量の小さいものを使用でき
る。このため、停電補償用のコンデンサを小形化するこ
とができる。
素子に付与する制御信号又は第２のスイッチング素子に
付与する制御信号のいずれか一方を他方に対して反転さ
せ、第１のスイッチング素子に付与する制御信号のオン
・デューティを大きくする。これにより、停電補償用の
コンデンサに印加される電圧が高くなるので、停電補償
用のコンデンサとして静電容量の小さいものを使用でき
る。このため、停電補償用のコンデンサを小形化するこ
とができる。
【０００９】
【実施例】以下、本発明による直流電源装置の実施例を
図１に基づいて説明する。但し、図１では図５に示す箇
所と同一の部分には同一の符号を付し、その説明を省略
する。本実施例の直流電源装置は、図１に示すように、
図５の回路の制御回路１２の出力端子と第１のＭＯＳ-
ＦＥＴ４のゲート端子との間に制御信号反転手段として
の反転増幅器２１を接続したものである。その他の構成
は図５の回路と同一である。上記の構成において、制御
回路１２から第１のＭＯＳ-ＦＥＴ４のゲート端子に付
与される制御パルス信号は、反転増幅器２１により反転
され、制御回路１２から第２のＭＯＳ-ＦＥＴ９のゲー
ト端子に付与される制御パルス信号に対して反転する。
したがって、例えば軽負荷等により制御回路１２から出
力される制御パルス信号のオン・デューティが１０％程
度に低下したとき、第１のＭＯＳ-ＦＥＴ４のゲート端
子に付与される制御パルス信号のオン・デューティは９
０％程度とかなり大きくなる。このため、第１のＭＯＳ
-ＦＥＴ４のゲート端子に付与される制御パルス信号の
オン・デューティは最小でも５０％、最大で１００％近
くの値となるので、軽負荷時の降圧チョッパ回路２０の
コンデンサ６に印加される充電電圧を高くできる。ま
た、過負荷時のコンデンサ６に印加される電圧も高くす
ることが可能であるので、停電補償用のコンデンサ６は
静電容量が小さいものでよい。このため、コンデンサ６
の外形を小さくすることが可能である。なお、力率改善
効果及び直流出力の負荷１１への供給動作については、
前述の図５の回路動作と基本的に同一であるので、説明
は省略する。
図１に基づいて説明する。但し、図１では図５に示す箇
所と同一の部分には同一の符号を付し、その説明を省略
する。本実施例の直流電源装置は、図１に示すように、
図５の回路の制御回路１２の出力端子と第１のＭＯＳ-
ＦＥＴ４のゲート端子との間に制御信号反転手段として
の反転増幅器２１を接続したものである。その他の構成
は図５の回路と同一である。上記の構成において、制御
回路１２から第１のＭＯＳ-ＦＥＴ４のゲート端子に付
与される制御パルス信号は、反転増幅器２１により反転
され、制御回路１２から第２のＭＯＳ-ＦＥＴ９のゲー
ト端子に付与される制御パルス信号に対して反転する。
したがって、例えば軽負荷等により制御回路１２から出
力される制御パルス信号のオン・デューティが１０％程
度に低下したとき、第１のＭＯＳ-ＦＥＴ４のゲート端
子に付与される制御パルス信号のオン・デューティは９
０％程度とかなり大きくなる。このため、第１のＭＯＳ
-ＦＥＴ４のゲート端子に付与される制御パルス信号の
オン・デューティは最小でも５０％、最大で１００％近
くの値となるので、軽負荷時の降圧チョッパ回路２０の
コンデンサ６に印加される充電電圧を高くできる。ま
た、過負荷時のコンデンサ６に印加される電圧も高くす
ることが可能であるので、停電補償用のコンデンサ６は
静電容量が小さいものでよい。このため、コンデンサ６
の外形を小さくすることが可能である。なお、力率改善
効果及び直流出力の負荷１１への供給動作については、
前述の図５の回路動作と基本的に同一であるので、説明
は省略する。
【００１０】図１の実施例の直流電源装置は例えば図２
に示すように変更が可能である。即ち、図２に示す直流
電源装置は、図１の回路における反転増幅器２１の代わ
りに、互いに巻方向が逆の１次巻線２２aと２次巻線２
２bとを有する駆動用トランス２２及び分圧用コンデン
サ２３を接続して制御信号反転手段を構成し、図１又は
図５における降圧チョッパ回路２０の回路構成を一部変
更して補助還流用ダイオード１３を省略したものであ
る。その他の構成は図１又は図５の回路と同一である。
上記の構成において、制御回路１２から出力された制御
パルス信号がオン、即ち制御パルス信号が高レベル電圧
のときは、制御回路１２から第１のＭＯＳ-ＦＥＴ４の
ゲート端子への信号ラインに印加された高レベル電圧が
分圧用コンデンサ２３及び駆動用トランス２２の１次巻
線２２aにより分圧され、分圧用コンデンサ２３が充電
される。このとき、駆動用トランス２２の２次巻線２２
bには、１次巻線２２aに印加された電圧とは逆極性の電
圧が誘起されるので、第１のＭＯＳ-ＦＥＴ４のゲート
端子に印加される制御パルス信号はオフ、即ち制御パル
ス信号は低レベル電圧となる。一方、第２のＭＯＳ-Ｆ
ＥＴ９のゲート端子には、制御回路１２から出力された
制御パルス信号が直接印加される。次に、制御回路１２
からの制御パルス信号がオンからオフ、即ち制御パルス
信号が高レベル電圧から低レベル電圧になると、分圧用
コンデンサ２３が放電して前記とは逆極性の電圧が駆動
用トランス２２の１次巻線２２aに印加される。これに
より、１次巻線２２aの電圧とは逆極性の電圧が駆動用
トランス２２の２次巻線２２bに誘起され、第１のＭＯ
Ｓ-ＦＥＴ４の制御パルス信号がオフからオン、即ち制
御パルス信号が低レベル電圧から高レベル電圧となる。
したがって、図２に示す実施例においても、第２のＭＯ
Ｓ-ＦＥＴ９の制御パルス信号に対して第１のＭＯＳ-Ｆ
ＥＴ４の制御パルス信号が反転するので、図１に示す実
施例と同等の効果を得ることができる。
に示すように変更が可能である。即ち、図２に示す直流
電源装置は、図１の回路における反転増幅器２１の代わ
りに、互いに巻方向が逆の１次巻線２２aと２次巻線２
２bとを有する駆動用トランス２２及び分圧用コンデン
サ２３を接続して制御信号反転手段を構成し、図１又は
図５における降圧チョッパ回路２０の回路構成を一部変
更して補助還流用ダイオード１３を省略したものであ
る。その他の構成は図１又は図５の回路と同一である。
上記の構成において、制御回路１２から出力された制御
パルス信号がオン、即ち制御パルス信号が高レベル電圧
のときは、制御回路１２から第１のＭＯＳ-ＦＥＴ４の
ゲート端子への信号ラインに印加された高レベル電圧が
分圧用コンデンサ２３及び駆動用トランス２２の１次巻
線２２aにより分圧され、分圧用コンデンサ２３が充電
される。このとき、駆動用トランス２２の２次巻線２２
bには、１次巻線２２aに印加された電圧とは逆極性の電
圧が誘起されるので、第１のＭＯＳ-ＦＥＴ４のゲート
端子に印加される制御パルス信号はオフ、即ち制御パル
ス信号は低レベル電圧となる。一方、第２のＭＯＳ-Ｆ
ＥＴ９のゲート端子には、制御回路１２から出力された
制御パルス信号が直接印加される。次に、制御回路１２
からの制御パルス信号がオンからオフ、即ち制御パルス
信号が高レベル電圧から低レベル電圧になると、分圧用
コンデンサ２３が放電して前記とは逆極性の電圧が駆動
用トランス２２の１次巻線２２aに印加される。これに
より、１次巻線２２aの電圧とは逆極性の電圧が駆動用
トランス２２の２次巻線２２bに誘起され、第１のＭＯ
Ｓ-ＦＥＴ４の制御パルス信号がオフからオン、即ち制
御パルス信号が低レベル電圧から高レベル電圧となる。
したがって、図２に示す実施例においても、第２のＭＯ
Ｓ-ＦＥＴ９の制御パルス信号に対して第１のＭＯＳ-Ｆ
ＥＴ４の制御パルス信号が反転するので、図１に示す実
施例と同等の効果を得ることができる。
【００１１】本発明の実施態様は前記の実施例に限定さ
れず種々の変更が可能である。例えば上記の実施例では
スイッチング素子としてＭＯＳ-ＦＥＴを使用した例を
示したが、バイポーラ形トランジスタ、Ｊ-ＦＥＴ（接
合形電界効果トランジスタ）、ＳＣＲ（逆阻止３端子サ
イリスタ）等の他のスイッチング素子も使用可能であ
る。また、上記の実施例では制御回路１２の出力端子と
第１のＭＯＳ-ＦＥＴ４のゲート端子との間に制御信号
反転手段を接続した例を示したが、制御回路１２の出力
端子と第２のＭＯＳ-ＦＥＴ９のゲート端子との間に制
御信号反転手段を接続してもよい。また、図１の回路の
補助還流用ダイオード１３は省略可能である。また、図
２の実施例の回路における降圧チョッパ回路２０は図３
又は図４に示すように構成してもよい。特に、図４に示
す降圧チョッパ回路２０は降圧チョッパの基本形の構成
となっている。また、図１の回路において第１のＭＯＳ
-ＦＥＴ４及びコンデンサ６の接続位置を互いに入れ替
え、ダイオード７を省略して降圧チョッパ回路２０を構
成してもよい。また、上記の実施例では第２のＭＯＳ-
ＦＥＴ９がオン期間中のとき整流ダイオード１４がオフ
状態である所謂フライバック型のコンバータへの適用例
を示したが、第２のＭＯＳ-ＦＥＴ９がオン期間中のと
き整流ダイオード１４がオン状態である所謂フォワード
型のコンバータにも適用が可能である。
れず種々の変更が可能である。例えば上記の実施例では
スイッチング素子としてＭＯＳ-ＦＥＴを使用した例を
示したが、バイポーラ形トランジスタ、Ｊ-ＦＥＴ（接
合形電界効果トランジスタ）、ＳＣＲ（逆阻止３端子サ
イリスタ）等の他のスイッチング素子も使用可能であ
る。また、上記の実施例では制御回路１２の出力端子と
第１のＭＯＳ-ＦＥＴ４のゲート端子との間に制御信号
反転手段を接続した例を示したが、制御回路１２の出力
端子と第２のＭＯＳ-ＦＥＴ９のゲート端子との間に制
御信号反転手段を接続してもよい。また、図１の回路の
補助還流用ダイオード１３は省略可能である。また、図
２の実施例の回路における降圧チョッパ回路２０は図３
又は図４に示すように構成してもよい。特に、図４に示
す降圧チョッパ回路２０は降圧チョッパの基本形の構成
となっている。また、図１の回路において第１のＭＯＳ
-ＦＥＴ４及びコンデンサ６の接続位置を互いに入れ替
え、ダイオード７を省略して降圧チョッパ回路２０を構
成してもよい。また、上記の実施例では第２のＭＯＳ-
ＦＥＴ９がオン期間中のとき整流ダイオード１４がオフ
状態である所謂フライバック型のコンバータへの適用例
を示したが、第２のＭＯＳ-ＦＥＴ９がオン期間中のと
き整流ダイオード１４がオン状態である所謂フォワード
型のコンバータにも適用が可能である。
【００１２】
【発明の効果】本発明によれば、第１のスイッチング素
子に付与する制御信号のオン・デューティが大きくなる
ので、停電補償用のコンデンサに印加される電圧を高く
することができる。このため、停電補償用のコンデンサ
は小容量のものでよく、それ故前記コンデンサを小形化
できる利点がある。
子に付与する制御信号のオン・デューティが大きくなる
ので、停電補償用のコンデンサに印加される電圧を高く
することができる。このため、停電補償用のコンデンサ
は小容量のものでよく、それ故前記コンデンサを小形化
できる利点がある。
【図１】 本発明による直流電源装置の実施例を示す電
気回路図
気回路図
【図２】 本発明の他の実施例を示す電気回路図
【図３】 図２の回路の変更実施例を示す電気回路図
【図４】 図３の回路の変更実施例を示す電気回路図
【図５】 従来の直流電源装置を示す電気回路図
【図６】 図５の回路の入力電圧ＶIN及び入力電流ＩIN
を示す波形図
を示す波形図
１．．．交流電源、２．．．、フィルタ回路、３．．．
ダイオードブリッジ回路（整流回路）、４．．．第１の
ＭＯＳ-ＦＥＴ（第１のスイッチング素子）、５．．．
リアクトル、６．．．コンデンサ、７．．．主還流用ダ
イオード（主還流用整流素子）、８．．．トランス、８
a．．．１次巻線、８b．．．２次巻線、９．．．第２の
ＭＯＳ-ＦＥＴ（第２のスイッチング素子）、１
０．．．整流平滑回路、１１．．．負荷、１２．．．制
御回路、１３．．．補助還流用ダイオード（補助還流用
整流素子）、２０．．．降圧チョッパ回路、２１．．．
反転増幅器（制御信号反転手段）、２２．．．駆動用ト
ランス、２３．．．分圧用コンデンサ
ダイオードブリッジ回路（整流回路）、４．．．第１の
ＭＯＳ-ＦＥＴ（第１のスイッチング素子）、５．．．
リアクトル、６．．．コンデンサ、７．．．主還流用ダ
イオード（主還流用整流素子）、８．．．トランス、８
a．．．１次巻線、８b．．．２次巻線、９．．．第２の
ＭＯＳ-ＦＥＴ（第２のスイッチング素子）、１
０．．．整流平滑回路、１１．．．負荷、１２．．．制
御回路、１３．．．補助還流用ダイオード（補助還流用
整流素子）、２０．．．降圧チョッパ回路、２１．．．
反転増幅器（制御信号反転手段）、２２．．．駆動用ト
ランス、２３．．．分圧用コンデンサ
Claims (5)
- 【請求項１】 交流電源に接続される整流回路と、該整
流回路の出力端に接続された第１のスイッチング素子と
リアクトルとコンデンサとの直列回路及び直列に接続さ
れた前記リアクトル及び前記コンデンサに対して並列に
接続された主還流用整流素子からなる降圧チョッパ回路
と、１次巻線及び２次巻線を有するトランスと、前記降
圧チョッパ回路の出力端に接続された前記トランスの１
次巻線と第２のスイッチング素子との直列回路と、前記
トランスの２次巻線に整流平滑回路を介して接続された
負荷と、前記第１及び第２のスイッチング素子の各制御
端子に制御信号を付与して前記第１及び第２のスイッチ
ング素子をオン・オフ制御する制御回路とを備えた直流
電源装置において、 前記第１のスイッチング素子に付与する制御信号と前記
第２のスイッチング素子に付与する制御信号とを互いに
反転させる制御信号反転手段を設けたことを特徴とする
直流電源装置。 - 【請求項２】 前記制御回路と第１のスイッチング素子
との間又は前記制御回路と第２のスイッチング素子との
間のいずれか一方に前記制御信号反転手段を設けた「請
求項１」に記載の直流電源装置。 - 【請求項３】 前記制御信号反転手段は反転増幅器であ
る「請求項２」に記載の直流電源装置。 - 【請求項４】 前記制御信号反転手段は、互いに巻方向
が逆の２つの巻線を有する駆動用トランス及び分圧用コ
ンデンサで構成される「請求項２」に記載の直流電源装
置。 - 【請求項５】 直列に接続された前記第１のスイッチン
グ素子及び前記リアクトルに対して補助還流用整流素子
を並列に接続した「請求項１」〜「請求項４」のいずれ
かに記載の直流電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10125594A JPH07312871A (ja) | 1994-05-16 | 1994-05-16 | 直流電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10125594A JPH07312871A (ja) | 1994-05-16 | 1994-05-16 | 直流電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07312871A true JPH07312871A (ja) | 1995-11-28 |
Family
ID=14295813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10125594A Pending JPH07312871A (ja) | 1994-05-16 | 1994-05-16 | 直流電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07312871A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010041796A (ja) * | 2008-08-04 | 2010-02-18 | Fujitsu Telecom Networks Ltd | スイッチング電源装置 |
| JP2010187424A (ja) * | 2009-02-10 | 2010-08-26 | Fujitsu Ltd | 電源装置 |
| JP2013084539A (ja) * | 2011-10-05 | 2013-05-09 | Kiryu Kk | Ｌｅｄ照明システム |
-
1994
- 1994-05-16 JP JP10125594A patent/JPH07312871A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010041796A (ja) * | 2008-08-04 | 2010-02-18 | Fujitsu Telecom Networks Ltd | スイッチング電源装置 |
| JP2010187424A (ja) * | 2009-02-10 | 2010-08-26 | Fujitsu Ltd | 電源装置 |
| JP2013084539A (ja) * | 2011-10-05 | 2013-05-09 | Kiryu Kk | Ｌｅｄ照明システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4389702A (en) | Switching power supply circuit having constant output for a wide range of input voltage | |
| US6344768B1 (en) | Full-bridge DC-to-DC converter having an unipolar gate drive | |
| JPH07177745A (ja) | スイッチングレギュレータ | |
| JPS5931245B2 (ja) | 電源電圧制御型増幅器 | |
| JPH04299070A (ja) | スイッチングレギュレータ | |
| JPH06209574A (ja) | 電源回路 | |
| JP2000152615A (ja) | 循環コンデンサを使用する電源およびその操作方法 | |
| JP3517849B2 (ja) | 直流電源装置 | |
| JPH1169802A (ja) | 同期整流回路 | |
| JPH07312871A (ja) | 直流電源装置 | |
| JPH0833341A (ja) | 力率改善型スイッチング電源回路 | |
| JP4403663B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP4715985B2 (ja) | スイッチング電源装置 | |
| JP2726355B2 (ja) | スイッチングレギュレータ | |
| JP3456833B2 (ja) | スイッチング電源 | |
| JPH06276748A (ja) | Ａｃ−ｄｃコンバータ | |
| JPH11225474A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3498870B2 (ja) | 交流直流変換電源回路 | |
| JP3221899B2 (ja) | スイッチングレギュレータ | |
| JP3301147B2 (ja) | 電源装置 | |
| JP3019717B2 (ja) | スイッチング電源装置 | |
| JPH0326796Y2 (ja) | ||
| JPH07312861A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3488077B2 (ja) | オンボード電源装置 | |
| JP2936561B2 (ja) | 直流コンバータ装置 |