JPH07309222A - アンチロックブレーキ制御装置 - Google Patents
アンチロックブレーキ制御装置Info
- Publication number
- JPH07309222A JPH07309222A JP10301794A JP10301794A JPH07309222A JP H07309222 A JPH07309222 A JP H07309222A JP 10301794 A JP10301794 A JP 10301794A JP 10301794 A JP10301794 A JP 10301794A JP H07309222 A JPH07309222 A JP H07309222A
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- control
- signal
- circuit
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Regulating Braking Force (AREA)
Abstract
(57)【要約】
【目的】 主マイクロプロセッサの異常をできる限り速
やかに検出すること。 【構成】主マイクロプロセッサ(M−μP)は、車輪速
センサ(S0〜S3)から入力される車輪速信号に基づい
てアンチロック制御判断を行い、この判断に基づいて少
なくとも二系統のブレーキ液圧回路のアクチュエータ
(ACT0〜ACT3)に対して制御信号を出力する。ま
た、主マイクロプロセッサは、一つの系統に対する制御
信号を変化させるときに、該一つの系統以外の特定の一
つの系統に対する制御信号を強制的に変化させる。監視
装置(MNTR)は、主マイクロプロセッサが上記一つ
の系統に出力する信号が変化したときに、特定の一つの
系統に出力された制御信号が変化しなければ主マイクロ
プロセッサは正常に作動していないと判断し、主マイク
ロプロセッサの作動を禁止する。
やかに検出すること。 【構成】主マイクロプロセッサ(M−μP)は、車輪速
センサ(S0〜S3)から入力される車輪速信号に基づい
てアンチロック制御判断を行い、この判断に基づいて少
なくとも二系統のブレーキ液圧回路のアクチュエータ
(ACT0〜ACT3)に対して制御信号を出力する。ま
た、主マイクロプロセッサは、一つの系統に対する制御
信号を変化させるときに、該一つの系統以外の特定の一
つの系統に対する制御信号を強制的に変化させる。監視
装置(MNTR)は、主マイクロプロセッサが上記一つ
の系統に出力する信号が変化したときに、特定の一つの
系統に出力された制御信号が変化しなければ主マイクロ
プロセッサは正常に作動していないと判断し、主マイク
ロプロセッサの作動を禁止する。
Description
【0001】
【産業上の利用分野】本発明は、アンチロックブレーキ
制御装置に関し、特に、車輪速センサの信号より車輪の
ロック兆候を検出してアクチュエータに制御信号を出力
するマイクロプロセッサを監視し、このマイクプロセッ
サが正常に作動していないことが検出された場合には、
アンチロック制御を禁止する監視装置を備えたアンチロ
ックブレーキ制御装置に関するものである。
制御装置に関し、特に、車輪速センサの信号より車輪の
ロック兆候を検出してアクチュエータに制御信号を出力
するマイクロプロセッサを監視し、このマイクプロセッ
サが正常に作動していないことが検出された場合には、
アンチロック制御を禁止する監視装置を備えたアンチロ
ックブレーキ制御装置に関するものである。
【0002】
【従来の技術】一般に、車両のアンチロックブレーキ制
御装置では、車輪速センサの出力する信号をマイクロプ
ロセッサが演算処理し、車輪速度、車輪加減速度、推定
車体速度等の車輪及び車体挙動から車輪のロック兆候の
発生を監視する。また、マイクロプロセッサは、ロック
兆候に応じて、ブレーキ液圧を調整するアクチュエータ
を駆動するための制御信号を出力する。また、マイクロ
プロセッサは、ロック兆候が検出されるとアクチュエー
タにブレーキ液圧の減圧を指令する信号を出力し、車輪
速度が回復する傾向に向かうと、ブレーキ液圧の加圧を
指令する信号を出力する。このようにブレーキ液圧を調
節することにより、車輪のスキッドが路面摩擦係数のピ
ーク近傍領域に維持され、車両の制動距離の短縮、車体
安定性の確保及び操縦性の確保等が図られる。
御装置では、車輪速センサの出力する信号をマイクロプ
ロセッサが演算処理し、車輪速度、車輪加減速度、推定
車体速度等の車輪及び車体挙動から車輪のロック兆候の
発生を監視する。また、マイクロプロセッサは、ロック
兆候に応じて、ブレーキ液圧を調整するアクチュエータ
を駆動するための制御信号を出力する。また、マイクロ
プロセッサは、ロック兆候が検出されるとアクチュエー
タにブレーキ液圧の減圧を指令する信号を出力し、車輪
速度が回復する傾向に向かうと、ブレーキ液圧の加圧を
指令する信号を出力する。このようにブレーキ液圧を調
節することにより、車輪のスキッドが路面摩擦係数のピ
ーク近傍領域に維持され、車両の制動距離の短縮、車体
安定性の確保及び操縦性の確保等が図られる。
【0003】アンチロックブレーキ制御装置は、ブレー
キ制動中か否かに拘わらず、ブレーキ液圧を減圧させる
作動を行うため、マイクロプロセッサが正常に作動しな
いためにアクチュエータに対して誤った制御信号が出力
されると、車体挙動が不安定になる等の重大な問題が発
生する。そのため、従来より、マイクロプロセッサを監
視し、正常に作動していないことを検出した場合には、
アンチロック制御を禁止する構成としたアンチロックブ
レーキ制御装置が提供されている。
キ制動中か否かに拘わらず、ブレーキ液圧を減圧させる
作動を行うため、マイクロプロセッサが正常に作動しな
いためにアクチュエータに対して誤った制御信号が出力
されると、車体挙動が不安定になる等の重大な問題が発
生する。そのため、従来より、マイクロプロセッサを監
視し、正常に作動していないことを検出した場合には、
アンチロック制御を禁止する構成としたアンチロックブ
レーキ制御装置が提供されている。
【0004】まず、第1に、特開昭59−130768
号等には、それぞれ車輪速センサから信号が入力される
2個の独立したマイクロプロセッサを備え、一方のマイ
クロプロセッサの制御信号をアクチュエーターへ出力す
ると共に、この一方のマイクロプロセッサの出力する制
御信号を他方のマイクロプロセッサの出力する制御信号
と比較して、両者が一致しない場合には、マイクロプロ
セッサが正常に作動していないと判断してアンチロック
制御を中止する構成としたアンチロックブレーキ制御装
置が開示されている。この種のアンチロックブレーキ制
御装置では、上記2個のマイクロプロセッサは同様の演
算処理を行うため、同種のマイクロプロセッサが使用さ
れる。
号等には、それぞれ車輪速センサから信号が入力される
2個の独立したマイクロプロセッサを備え、一方のマイ
クロプロセッサの制御信号をアクチュエーターへ出力す
ると共に、この一方のマイクロプロセッサの出力する制
御信号を他方のマイクロプロセッサの出力する制御信号
と比較して、両者が一致しない場合には、マイクロプロ
セッサが正常に作動していないと判断してアンチロック
制御を中止する構成としたアンチロックブレーキ制御装
置が開示されている。この種のアンチロックブレーキ制
御装置では、上記2個のマイクロプロセッサは同様の演
算処理を行うため、同種のマイクロプロセッサが使用さ
れる。
【0005】第2に、特公平3−7538号、特開昭6
3−233401号等には、それぞれ異なる系統のブレ
ーキ液圧回路のアクチュエータを制御する2個の独立し
たマイクロプロセッサを備え、この2つのマイクロプロ
セッサが制御出力を互いに監視する構成としたアンチロ
ックブレーキ制御装置が提供されている。この種のアン
チロックブレーキ制御装置も、2つのマイクロプロセッ
サは同様の演算処理を行うため、同種のマイクロプロセ
ッサが使用される。
3−233401号等には、それぞれ異なる系統のブレ
ーキ液圧回路のアクチュエータを制御する2個の独立し
たマイクロプロセッサを備え、この2つのマイクロプロ
セッサが制御出力を互いに監視する構成としたアンチロ
ックブレーキ制御装置が提供されている。この種のアン
チロックブレーキ制御装置も、2つのマイクロプロセッ
サは同様の演算処理を行うため、同種のマイクロプロセ
ッサが使用される。
【0006】第3に、特開平2−296570号には、
車輪速センサの信号を演算処理して制御信号を出力する
主マイクロプロセッサと、この主マイクロプロセッサを
監視するフェールセーフマイクロプロセッサを備えたア
ンチロックブレーキ制御装置が開示されている。
車輪速センサの信号を演算処理して制御信号を出力する
主マイクロプロセッサと、この主マイクロプロセッサを
監視するフェールセーフマイクロプロセッサを備えたア
ンチロックブレーキ制御装置が開示されている。
【0007】上記フェールセーフマイクロプロセッサ
は、上記制御信号が“減圧”を指令する時間を計測する
タイマを備え、このタイマにより計測された時間が所定
の時間(オン限度時間)を越えれば、主マイクロプロセ
ッサが正常に作動していないと判断して、主マイクロプ
ロセッサの作動を禁止する。
は、上記制御信号が“減圧”を指令する時間を計測する
タイマを備え、このタイマにより計測された時間が所定
の時間(オン限度時間)を越えれば、主マイクロプロセ
ッサが正常に作動していないと判断して、主マイクロプ
ロセッサの作動を禁止する。
【0008】また、このアンチロックブレーキ制御装置
では、高速走行時等のように、上記オン限度時間以上の
減圧が必要な場合には、オン限度時間よりも短い所定の
時間間隔で瞬間的に制御信号を“加圧”に変化させて、
上記タイマをリセットする構成としている。この場合、
制御信号を“加圧”に設定する時間は極めて短時間であ
るため、アクチュエータは作動せず、ブレーキ液圧の制
御に影響はない。
では、高速走行時等のように、上記オン限度時間以上の
減圧が必要な場合には、オン限度時間よりも短い所定の
時間間隔で瞬間的に制御信号を“加圧”に変化させて、
上記タイマをリセットする構成としている。この場合、
制御信号を“加圧”に設定する時間は極めて短時間であ
るため、アクチュエータは作動せず、ブレーキ液圧の制
御に影響はない。
【0009】
【発明が解決しようとする課題】しかしながら、上記従
来のアンチロックブレーキ制御装置には、下記のような
問題がある。まず、上記第1及び第2の従来のアンチロ
ックブレーキ制御装置では、同種のマイクロプロセッサ
を2個使用するため、2つのマイクロプロセッサに対し
て同様の影響を及ぼすラジオ周波数妨害や電源変動等に
起因するいわゆる系統的誤差の場合には、異常を検出で
きない場合がある。
来のアンチロックブレーキ制御装置には、下記のような
問題がある。まず、上記第1及び第2の従来のアンチロ
ックブレーキ制御装置では、同種のマイクロプロセッサ
を2個使用するため、2つのマイクロプロセッサに対し
て同様の影響を及ぼすラジオ周波数妨害や電源変動等に
起因するいわゆる系統的誤差の場合には、異常を検出で
きない場合がある。
【0010】また、この種のアンチロックブレーキ制御
装置では、車輪速センサの演算処理が可能なマイクロプ
ロセッサが2個必要であるため、装置が高価なるという
問題もある。
装置では、車輪速センサの演算処理が可能なマイクロプ
ロセッサが2個必要であるため、装置が高価なるという
問題もある。
【0011】一方、上記第3の従来のアンチロックブレ
ーキ制御装置では、フェールセーフマイクロプロセッサ
は、主マイクロプロセッサの監視のみを行うため、主マ
イクロプロセッサと異なる比較的簡易な構造のものを使
用することができ、上記系統的誤差に対応することでき
ると共に装置のコストも低減される。
ーキ制御装置では、フェールセーフマイクロプロセッサ
は、主マイクロプロセッサの監視のみを行うため、主マ
イクロプロセッサと異なる比較的簡易な構造のものを使
用することができ、上記系統的誤差に対応することでき
ると共に装置のコストも低減される。
【0012】しかし、この第3のアンチロックブレーキ
制御装置では、上記のように主マイクロプロセッサが
“減圧”を出力する時間がオン限度時間を越えたことに
より、主マイクロプロセッサの異常を検出するため、主
マイクロプロセッサが減圧を開始してから一定時間経過
しないと異常が検出できない。一方、上記オン限度時間
を短く設定すると、正常時の減圧作動と異常な減圧との
区別ができない。
制御装置では、上記のように主マイクロプロセッサが
“減圧”を出力する時間がオン限度時間を越えたことに
より、主マイクロプロセッサの異常を検出するため、主
マイクロプロセッサが減圧を開始してから一定時間経過
しないと異常が検出できない。一方、上記オン限度時間
を短く設定すると、正常時の減圧作動と異常な減圧との
区別ができない。
【0013】上記のようにアクチュエータに対して誤っ
た制御信号が出力されると重大な問題が発生するため、
マイクロプロセッサの異常は直ちに検出する必要があ
る。よって、このアンチロックブレーキ制御装置のよう
に、異常検出までに一定時間を要するのは、安全性の点
で好ましくない。
た制御信号が出力されると重大な問題が発生するため、
マイクロプロセッサの異常は直ちに検出する必要があ
る。よって、このアンチロックブレーキ制御装置のよう
に、異常検出までに一定時間を要するのは、安全性の点
で好ましくない。
【0014】また、第3のアンチロックブレーキ制御装
置は、主マイクロプロセッサが“加圧”の制御信号を出
力している間は、異常を検出することができない。
置は、主マイクロプロセッサが“加圧”の制御信号を出
力している間は、異常を検出することができない。
【0015】さらに、第3のアンチロックブレーキ制御
装置では、車両の発進時に車両の電源をオンしたときに
行うアンチロックブレーキ制御装置の異常検出(イニシ
ャルチェック)に問題がある。すなわち、フェールセー
フマイクロプロセッサは、主マイクロプロセッサがオン
限度時間以上“減圧”の制御信号を出力したことを検出
するから、イニシャルチェック時にフェールセーフマイ
クロプロセッサが正常に作動することを確認するために
は、少なくとも上記オン限度時間以上の所定時間の間、
主マイクロプロセッサに“減圧”の制御信号を出力させ
る必要がある。この所定時間の間は、運転者がブレーキ
ペダルを踏み込んでも制動力を得ることができない。そ
のため、仮に、イニシャルチェック時に車両が坂道上に
位置していたとすると、ブレーキの制動力が得られない
ために車両が移動してしまうおそれがある。同様に、車
両の走行中も、フェールセーフマイクロプロセッサが正
常に作動していることを確認することができない。
装置では、車両の発進時に車両の電源をオンしたときに
行うアンチロックブレーキ制御装置の異常検出(イニシ
ャルチェック)に問題がある。すなわち、フェールセー
フマイクロプロセッサは、主マイクロプロセッサがオン
限度時間以上“減圧”の制御信号を出力したことを検出
するから、イニシャルチェック時にフェールセーフマイ
クロプロセッサが正常に作動することを確認するために
は、少なくとも上記オン限度時間以上の所定時間の間、
主マイクロプロセッサに“減圧”の制御信号を出力させ
る必要がある。この所定時間の間は、運転者がブレーキ
ペダルを踏み込んでも制動力を得ることができない。そ
のため、仮に、イニシャルチェック時に車両が坂道上に
位置していたとすると、ブレーキの制動力が得られない
ために車両が移動してしまうおそれがある。同様に、車
両の走行中も、フェールセーフマイクロプロセッサが正
常に作動していることを確認することができない。
【0016】本発明は、上記のような従来のアンチロッ
クブレーキ制御装置における問題を解決するためになさ
れたものであって、マイクロプロセッサの異常を速やか
に検出することができるようにすることを目的としてな
されたものである。
クブレーキ制御装置における問題を解決するためになさ
れたものであって、マイクロプロセッサの異常を速やか
に検出することができるようにすることを目的としてな
されたものである。
【0017】また、本発明はアンチロック制御の減圧中
または加圧中のいずれであっても、マイクロプロセッサ
の異常を検出できるようにすることを目的としてなされ
たものである。
または加圧中のいずれであっても、マイクロプロセッサ
の異常を検出できるようにすることを目的としてなされ
たものである。
【0018】さらに、本発明は、車両の発進時や走行中
であっても、安全かつ確実にイニシャルチェックを行う
ことができるアンチロックブレーキ制御装置を提供する
ことを目的としてなされたものである。
であっても、安全かつ確実にイニシャルチェックを行う
ことができるアンチロックブレーキ制御装置を提供する
ことを目的としてなされたものである。
【0019】
【課題を解決するための手段】従って、請求項1は、車
輪速センサから入力される車輪速信号に基づいてアンチ
ロック制御判断を行い、該判断に基づいて少なくとも二
系統のブレーキ液圧回路のアクチュエータに対して制御
信号を出力する主マイクロプロセッサと、該主マイクロ
プロセッサの出力する制御信号を監視する監視装置とを
備え、上記監視装置は、上記主マイクロプロセッサの少
なくとも一つの系統に出力される制御信号が変化した時
に、主マイクロプロセッサが正常に作動しているか否か
を判断し、主マイクロプロセッサが正常に作動していな
い場合には、主マイクロプロセッサの作動を禁止する制
御禁止信号を出力することを特徴とするアンチロックブ
レーキ制御装置を提供するものである。
輪速センサから入力される車輪速信号に基づいてアンチ
ロック制御判断を行い、該判断に基づいて少なくとも二
系統のブレーキ液圧回路のアクチュエータに対して制御
信号を出力する主マイクロプロセッサと、該主マイクロ
プロセッサの出力する制御信号を監視する監視装置とを
備え、上記監視装置は、上記主マイクロプロセッサの少
なくとも一つの系統に出力される制御信号が変化した時
に、主マイクロプロセッサが正常に作動しているか否か
を判断し、主マイクロプロセッサが正常に作動していな
い場合には、主マイクロプロセッサの作動を禁止する制
御禁止信号を出力することを特徴とするアンチロックブ
レーキ制御装置を提供するものである。
【0020】また、請求項2は、ブレーキ液圧を調整す
るアクチュエータを備える少なくとも2系統以上のブレ
ーキ液圧回路と、車輪速センサから入力される車輪速信
号より車輪がロック傾向又はロックから回復する傾向に
あることを検出し、該傾向に応じて上記ブレーキ液圧回
路のアクチュエータを駆動する制御信号を出力し、一つ
の系統に対する制御信号を変化させるときに、該一つの
系統以外の特定の一つの系統に対する制御信号を強制的
に変化させる主マイクロプロセッサと、上記主マイクロ
プロセッサが上記一つの系統に出力する信号が変化した
ときに、上記特定の一つの系統に出力された制御信号が
変化すれば主マイクロプロセッサは正常に作動している
と判断する一方、上記特定の一つの系統に出力された制
御信号が変化しなければ主マイクロプロセッサは正常に
作動していないと判断し、主マイクロプロセッサの作動
を禁止する制御禁止信号を出力する監視装置とを備える
ことを特徴とするアンチロックブレーキ制御装置を提供
するものである。
るアクチュエータを備える少なくとも2系統以上のブレ
ーキ液圧回路と、車輪速センサから入力される車輪速信
号より車輪がロック傾向又はロックから回復する傾向に
あることを検出し、該傾向に応じて上記ブレーキ液圧回
路のアクチュエータを駆動する制御信号を出力し、一つ
の系統に対する制御信号を変化させるときに、該一つの
系統以外の特定の一つの系統に対する制御信号を強制的
に変化させる主マイクロプロセッサと、上記主マイクロ
プロセッサが上記一つの系統に出力する信号が変化した
ときに、上記特定の一つの系統に出力された制御信号が
変化すれば主マイクロプロセッサは正常に作動している
と判断する一方、上記特定の一つの系統に出力された制
御信号が変化しなければ主マイクロプロセッサは正常に
作動していないと判断し、主マイクロプロセッサの作動
を禁止する制御禁止信号を出力する監視装置とを備える
ことを特徴とするアンチロックブレーキ制御装置を提供
するものである。
【0021】さらに、上記請求項3は、上記請求項2に
おいて、上記マイクロプロセッサは、上記アクチュエー
タが反応しない程度に瞬間的に上記一つの系統以外の特
定の一つの系統に対する制御信号を強制的に変化させる
ことを特徴とするアンチロックブレーキ制御装置を提供
するものである。
おいて、上記マイクロプロセッサは、上記アクチュエー
タが反応しない程度に瞬間的に上記一つの系統以外の特
定の一つの系統に対する制御信号を強制的に変化させる
ことを特徴とするアンチロックブレーキ制御装置を提供
するものである。
【0022】請求項4は、上記請求項1から請求項3に
おいて、上記監視装置を上記主マイクロプロセッサとは
異なる形式のマイクロプロセッサとしたアンチロックブ
レーキ制御装置を提供するものである。
おいて、上記監視装置を上記主マイクロプロセッサとは
異なる形式のマイクロプロセッサとしたアンチロックブ
レーキ制御装置を提供するものである。
【0023】さらに、請求項5は、上記請求項1から請
求項3において、上記監視装置を電子回路としたアンチ
ロックブレーキ制御装置を提供するものである。
求項3において、上記監視装置を電子回路としたアンチ
ロックブレーキ制御装置を提供するものである。
【0024】
【作用】請求項1のアンチロックブレーキ制御装置で
は、主マイクロプロセッサが一つの系統に出力する制御
信号が変化したときに、主マイクロプロセッサが正常に
作動しているか否かを判断する構成としているため、主
マイクロプロセッサに異常が発生している場合には、主
マイクロプロセッサの制御信号によりアクチュエータが
作動を開始するときに直ちに異常が検出される。
は、主マイクロプロセッサが一つの系統に出力する制御
信号が変化したときに、主マイクロプロセッサが正常に
作動しているか否かを判断する構成としているため、主
マイクロプロセッサに異常が発生している場合には、主
マイクロプロセッサの制御信号によりアクチュエータが
作動を開始するときに直ちに異常が検出される。
【0025】請求項2のアンチロックブレーキ制御装置
では、主マイクロプロセッサが一つの系統(当該チャネ
ル)に出力する制御信号が変化したときに、この一つの
系統以外の特定の一つの系統(監視チャネル)に対する
制御信号を強制的に変化させる構成とし、かつ、監視装
置はこの監視チャネルに対する制御信号の変化があるか
否かにより、主マイクロプロセッサが正常に作動してい
るか否かを監視する構成としているため、主マイクロプ
ロセッサに異常が発生している場合には、当該チャネル
に対する制御信号が変化したときに、この異常が直ちに
検出される。
では、主マイクロプロセッサが一つの系統(当該チャネ
ル)に出力する制御信号が変化したときに、この一つの
系統以外の特定の一つの系統(監視チャネル)に対する
制御信号を強制的に変化させる構成とし、かつ、監視装
置はこの監視チャネルに対する制御信号の変化があるか
否かにより、主マイクロプロセッサが正常に作動してい
るか否かを監視する構成としているため、主マイクロプ
ロセッサに異常が発生している場合には、当該チャネル
に対する制御信号が変化したときに、この異常が直ちに
検出される。
【0026】上記請求項3のアンチロックブレーキ制御
装置では、制御信号を強制的に変化させる時間をアクチ
ュエータが反応しない程度に短くしているため、通常の
アンチロック制御に影響を与えることがない。
装置では、制御信号を強制的に変化させる時間をアクチ
ュエータが反応しない程度に短くしているため、通常の
アンチロック制御に影響を与えることがない。
【0027】請求項4のアンチロックブレーキ制御装置
では、主マイクロプロセッサと監視装置が異なる形式の
マイクロプロセッサからなるため、系統的誤差が生じた
場合にも主マイクロプロセッサの異常が確実に検出さ
れ、アンチロック制御が禁止される。
では、主マイクロプロセッサと監視装置が異なる形式の
マイクロプロセッサからなるため、系統的誤差が生じた
場合にも主マイクロプロセッサの異常が確実に検出さ
れ、アンチロック制御が禁止される。
【0028】請求項5のアンチロックブレーキ制御装置
では、監視装置をマイクロプロセッサではなく、電子回
路から構成しているため、装置全体としてのコストが低
減される。
では、監視装置をマイクロプロセッサではなく、電子回
路から構成しているため、装置全体としてのコストが低
減される。
【0029】
【実施例】次に、図面に示す実施例に基づいて、本発明
について詳細に説明する。図1及び図2は、本発明の第
1実施例に係るアンチロックブレーキ制御装置を示して
いる。この第1実施例は、それぞれ車両の右前輪FR、
左前輪FL、右後輪RR、左後輪RLに対応するアクチ
ュエータACT0,ACT1,ACT2,ACT3を設けた
4つのブレーキ液圧回路C−FR,C−FL、C−R
R、C−RLを備える、4チャネル方式のアンチロック
ブレーキ制御装置である。
について詳細に説明する。図1及び図2は、本発明の第
1実施例に係るアンチロックブレーキ制御装置を示して
いる。この第1実施例は、それぞれ車両の右前輪FR、
左前輪FL、右後輪RR、左後輪RLに対応するアクチ
ュエータACT0,ACT1,ACT2,ACT3を設けた
4つのブレーキ液圧回路C−FR,C−FL、C−R
R、C−RLを備える、4チャネル方式のアンチロック
ブレーキ制御装置である。
【0030】図中、So,S1,S2,S3は、それぞれ
右前輪FR、左前輪FL、右後輪RR、左後輪RLの車
輪速を検出する車輪速センサである。この車輪速センサ
S0〜S3は、公知の構造であって、車輪FL〜FRの回
転軸に取付けた歯車(図示せず)の回転をピックアップ
で交流信号として検出し、この交流信号(車輪速信号)
を電子制御装置ECUに出力する。
右前輪FR、左前輪FL、右後輪RR、左後輪RLの車
輪速を検出する車輪速センサである。この車輪速センサ
S0〜S3は、公知の構造であって、車輪FL〜FRの回
転軸に取付けた歯車(図示せず)の回転をピックアップ
で交流信号として検出し、この交流信号(車輪速信号)
を電子制御装置ECUに出力する。
【0031】電子制御装置ECUは、主マイクロプロセ
ッサM−μP、駆動回路DRV及び監視装置MNTRを
備え、車輪速センサS0〜S3の出力する車輪速信号に所
定の演算処理を行って各ブレーキ液圧回路C−FR〜C
−RLのアクチュエータACT0〜ACT3に“減圧”ま
たは“加圧”を指令する駆動信号DS(FR),DS
(FL),DS(RR),DS(RL)を出力する。
ッサM−μP、駆動回路DRV及び監視装置MNTRを
備え、車輪速センサS0〜S3の出力する車輪速信号に所
定の演算処理を行って各ブレーキ液圧回路C−FR〜C
−RLのアクチュエータACT0〜ACT3に“減圧”ま
たは“加圧”を指令する駆動信号DS(FR),DS
(FL),DS(RR),DS(RL)を出力する。
【0032】なお、上記主マイクロプロセッサM−μP
には、駆動信号DRVの出力する駆動信号DS(FR)
〜DS(RL)が入力され、この駆動信号DS(FR)
〜DS(RL)により主マイクロプロセッサM−μP自
体の作動を監視する構成としている。
には、駆動信号DRVの出力する駆動信号DS(FR)
〜DS(RL)が入力され、この駆動信号DS(FR)
〜DS(RL)により主マイクロプロセッサM−μP自
体の作動を監視する構成としている。
【0033】上記各ブレーキ液圧回路C−FR〜C−R
Lに設けたアクチュエータACT0〜ACT3は、図2に
示すように、それぞれマスタシリンダ1と各車輪FR,
FL,RR,RLのホイルシリンダWC0,WC1,WC
2,WC3を接続する供給路2に介設したインレット・バ
ルブ3と、ホイルシリンダWC0〜WC3からリザーバ4
及びポンプ5を介してマスタシリンダ1側に還流する還
流路6に介設したアウトレット・バルブ7を備えてい
る。上記インレット・バルブ3は公知の構造の流量制御
弁である。上記アウトレット・バルブ7は常閉のオン/
オフ型ソレノイドバルブである。
Lに設けたアクチュエータACT0〜ACT3は、図2に
示すように、それぞれマスタシリンダ1と各車輪FR,
FL,RR,RLのホイルシリンダWC0,WC1,WC
2,WC3を接続する供給路2に介設したインレット・バ
ルブ3と、ホイルシリンダWC0〜WC3からリザーバ4
及びポンプ5を介してマスタシリンダ1側に還流する還
流路6に介設したアウトレット・バルブ7を備えてい
る。上記インレット・バルブ3は公知の構造の流量制御
弁である。上記アウトレット・バルブ7は常閉のオン/
オフ型ソレノイドバルブである。
【0034】このアクチュエータACT0〜ACT3に、
上記駆動回路DRVから“ローレベル”(以下、“ロ
ー”と略する。)の駆動信号DS(FR)〜DS(R
L)が入力されると、上記アウトレット・バルブ7のソ
レノイドがオン状態となり、アウトレット・バルブ7が
開弁し、ブレーキペダル1aを踏み込んだ状態であって
もホイルシリンダWC0〜WC3のブレーキ液圧が減圧さ
れる。一方、アクチュエータACT0〜ACT3に、“ハ
イレベル”(以下、“ハイ”と略する)駆動信号DS
(FR)〜DS(RL)が入力されると、アウトレット
・バルブ7のソレノイドがオフ状態となり、アウトレッ
ト・バルブ7が閉弁し、ホイルシリンダWC0〜WC3の
液圧はブレーキペダル1aの踏み込み量に応じて加圧さ
れる。
上記駆動回路DRVから“ローレベル”(以下、“ロ
ー”と略する。)の駆動信号DS(FR)〜DS(R
L)が入力されると、上記アウトレット・バルブ7のソ
レノイドがオン状態となり、アウトレット・バルブ7が
開弁し、ブレーキペダル1aを踏み込んだ状態であって
もホイルシリンダWC0〜WC3のブレーキ液圧が減圧さ
れる。一方、アクチュエータACT0〜ACT3に、“ハ
イレベル”(以下、“ハイ”と略する)駆動信号DS
(FR)〜DS(RL)が入力されると、アウトレット
・バルブ7のソレノイドがオフ状態となり、アウトレッ
ト・バルブ7が閉弁し、ホイルシリンダWC0〜WC3の
液圧はブレーキペダル1aの踏み込み量に応じて加圧さ
れる。
【0035】上記主マイクロプロセッサM−μPは、変
換部CONV、車輪及び車体挙動計算部CAL、アンチ
ロック判断部LCK及び信号反転部REVを備えてい
る。
換部CONV、車輪及び車体挙動計算部CAL、アンチ
ロック判断部LCK及び信号反転部REVを備えてい
る。
【0036】上記変換部CONVには、上記車輪速セン
サS0〜S3から入力された各車輪FR〜RLの車輪速信
号をデジタル信号に変換、増幅して車輪及び車体挙動計
算部CALに出力する。
サS0〜S3から入力された各車輪FR〜RLの車輪速信
号をデジタル信号に変換、増幅して車輪及び車体挙動計
算部CALに出力する。
【0037】上記車輪及び車体挙動計算部CALは、上
記変換部CONVによりデジタル信号に変換された車輪
速信号に基づいて、車輪速度、車輪加減速度、車体速度
の推定値(推定車体速度)等を計算し、これらをアンチ
ロック判断部LCKに出力する。
記変換部CONVによりデジタル信号に変換された車輪
速信号に基づいて、車輪速度、車輪加減速度、車体速度
の推定値(推定車体速度)等を計算し、これらをアンチ
ロック判断部LCKに出力する。
【0038】アンチロック判断部LCKは、上記車輪速
度、車輪加減速度、車体速度の推定値(推定車体速度)
等に基づいて、各車輪FR,FL,RR,RLについて
ロック兆候にあるか否かを判断する。このロック兆候の
判断は、種々の公知の方法があるが、例えば、一つの車
輪FR〜RLの車輪速度と推定車体速度の差及びその車
輪FR〜RLの車輪加減速度が所定の閾値を越えれば、
その車輪FR〜RLはロック兆候であると判断し、閾値
の範囲内であればロック兆候が回復する傾向にあると判
断する。
度、車輪加減速度、車体速度の推定値(推定車体速度)
等に基づいて、各車輪FR,FL,RR,RLについて
ロック兆候にあるか否かを判断する。このロック兆候の
判断は、種々の公知の方法があるが、例えば、一つの車
輪FR〜RLの車輪速度と推定車体速度の差及びその車
輪FR〜RLの車輪加減速度が所定の閾値を越えれば、
その車輪FR〜RLはロック兆候であると判断し、閾値
の範囲内であればロック兆候が回復する傾向にあると判
断する。
【0039】アンチロック判断部LCKは、上記車輪F
R,FL,RR,RLのいずれかにロック兆候が検出さ
れた場合には、対応するブレーキ液圧回路C−FR〜C
−RRのアクチュエータACT0〜ACT3に対して“減
圧”を指令するために、“ロー”の制御信号CS’(F
R),CS’(FL),CS’(RR),CS’(R
L)を信号反転部REVに出力する一方、車輪速度が回
復してロック兆候から回復する傾向にあると判断した場
合には、アクチュエータACT0〜ACT3に対して“加
圧”を指令するために、“ハイ”の制御信号CS’(F
R)〜CS’(RL)を信号反転部REVに出力する。
R,FL,RR,RLのいずれかにロック兆候が検出さ
れた場合には、対応するブレーキ液圧回路C−FR〜C
−RRのアクチュエータACT0〜ACT3に対して“減
圧”を指令するために、“ロー”の制御信号CS’(F
R),CS’(FL),CS’(RR),CS’(R
L)を信号反転部REVに出力する一方、車輪速度が回
復してロック兆候から回復する傾向にあると判断した場
合には、アクチュエータACT0〜ACT3に対して“加
圧”を指令するために、“ハイ”の制御信号CS’(F
R)〜CS’(RL)を信号反転部REVに出力する。
【0040】信号反転部REVは、上記アンチロック判
断部LCKから入力された制御信号CS’(FR)〜C
S’(RL)を主マイクロプロセッサM−μPの作動の
異常が検出できるように処理した後、各ブレーキ液圧回
路C−FR〜C−RLのアクチュエータACT0〜AC
T3に出力するために、減圧(ロー)又は加圧(ハイ)
の制御信号CS(FR),CS(FL),CS(R
R),CS(RL)を駆動回路DRVに出力する。
断部LCKから入力された制御信号CS’(FR)〜C
S’(RL)を主マイクロプロセッサM−μPの作動の
異常が検出できるように処理した後、各ブレーキ液圧回
路C−FR〜C−RLのアクチュエータACT0〜AC
T3に出力するために、減圧(ロー)又は加圧(ハイ)
の制御信号CS(FR),CS(FL),CS(R
R),CS(RL)を駆動回路DRVに出力する。
【0041】第1実施例では、上記アンチロック判断部
LCKから出力される各ブレーキ液圧回路C−FR〜C
−RLのアクチュエータACT0〜ACT3に対する制御
信号CS’(FR)〜CS’(RL)が“ハイ”から
“ロー”(“加圧”から“減圧”)に変化した場合、又
は“ロー”から“ハイ”(“減圧”から“加圧”)に変
化した場合に、この制御信号CS’(FR)〜CS’
(RL)が変化したブレーキ液圧回路C−FR〜C−R
Lに対応して予め定めた特定のブレーキ液圧回路C−F
R〜C−RLのアクチュエータACT0〜ACT3に対す
る制御信号CS’(FR)〜CS’(RL)を強制的に
反転させてCS(FR)〜CS(RL)を出力する。
LCKから出力される各ブレーキ液圧回路C−FR〜C
−RLのアクチュエータACT0〜ACT3に対する制御
信号CS’(FR)〜CS’(RL)が“ハイ”から
“ロー”(“加圧”から“減圧”)に変化した場合、又
は“ロー”から“ハイ”(“減圧”から“加圧”)に変
化した場合に、この制御信号CS’(FR)〜CS’
(RL)が変化したブレーキ液圧回路C−FR〜C−R
Lに対応して予め定めた特定のブレーキ液圧回路C−F
R〜C−RLのアクチュエータACT0〜ACT3に対す
る制御信号CS’(FR)〜CS’(RL)を強制的に
反転させてCS(FR)〜CS(RL)を出力する。
【0042】上記入力される制御信号CS’(FR)〜
CS’(RL)が“ハイ”から“ロー”又は“ロー”か
ら“ハイ”に変化したブレーキ液圧回路C−FR〜C−
RLを“当該チャネル”、この“当該チャネル”と対応
する特定のブレーキ液圧回路C−FR〜C−RLを“監
視チャネル”とすると、各ブレーキ液圧回路C−FR〜
C−RLが当該チャネルである場合の対応する監視チャ
ネルとの関係は下記の表1のようになる。
CS’(RL)が“ハイ”から“ロー”又は“ロー”か
ら“ハイ”に変化したブレーキ液圧回路C−FR〜C−
RLを“当該チャネル”、この“当該チャネル”と対応
する特定のブレーキ液圧回路C−FR〜C−RLを“監
視チャネル”とすると、各ブレーキ液圧回路C−FR〜
C−RLが当該チャネルである場合の対応する監視チャ
ネルとの関係は下記の表1のようになる。
【0043】
【表1】
【0044】この表1に示すように、第1実施例では、
右前輪FRのブレーキ液圧回路C−FRと左後輪RLの
ブレーキ液圧回路C−RLが相互に“当該チャネル”
“監視チャネル”となり、左前輪FLのブレーキ液圧回
路C−FLと右後輪RRのブレーキ液圧回路C−RRが
相互に“当該チャネル”“監視チャネル”となる。
右前輪FRのブレーキ液圧回路C−FRと左後輪RLの
ブレーキ液圧回路C−RLが相互に“当該チャネル”
“監視チャネル”となり、左前輪FLのブレーキ液圧回
路C−FLと右後輪RRのブレーキ液圧回路C−RRが
相互に“当該チャネル”“監視チャネル”となる。
【0045】例えば、図3に示すように、右前輪FRの
ブレーキ液圧回路C−FRに対する制御信号CS’(F
R)が時刻t1に“ハイ”から“ロー”に変化すると、
このとき上記ブレーキ液圧回路C−FRが“当該チャネ
ル”であり、これに対応する“監視チャネル”である左
後輪RLのブレーキ液圧回路C−RLに対する制御信号
CS’(RL)が“ハイ”から“ロー”に強制的に反転
される。また、時刻t2に左後輪RLのブレーキ液圧回
路C−RLに対する制御信号CS’(RL)が時刻t2
に“ハイ”から“ロー”に変化すると(ブレーキ液圧回
路C−RLが“当該チャネル”である。)、“監視チャ
ネル”である右前輪FRのブレーキ液圧回路C−FRに
対する制御信号CS’(FR)が“ロー”から“ハイ”
に強制的に反転される。同様に、時刻t3、時刻t4に
おいても一方の制御信号CS’(FR),CS’(R
L)が“ハイ”から“ロー”に切り替わると、他方の制
御信号CS’(RL),CS’(FR)が強制的に反転
される。
ブレーキ液圧回路C−FRに対する制御信号CS’(F
R)が時刻t1に“ハイ”から“ロー”に変化すると、
このとき上記ブレーキ液圧回路C−FRが“当該チャネ
ル”であり、これに対応する“監視チャネル”である左
後輪RLのブレーキ液圧回路C−RLに対する制御信号
CS’(RL)が“ハイ”から“ロー”に強制的に反転
される。また、時刻t2に左後輪RLのブレーキ液圧回
路C−RLに対する制御信号CS’(RL)が時刻t2
に“ハイ”から“ロー”に変化すると(ブレーキ液圧回
路C−RLが“当該チャネル”である。)、“監視チャ
ネル”である右前輪FRのブレーキ液圧回路C−FRに
対する制御信号CS’(FR)が“ロー”から“ハイ”
に強制的に反転される。同様に、時刻t3、時刻t4に
おいても一方の制御信号CS’(FR),CS’(R
L)が“ハイ”から“ロー”に切り替わると、他方の制
御信号CS’(RL),CS’(FR)が強制的に反転
される。
【0046】通常、上記“監視チャネル”の制御信号C
S’(FR)〜CS’(RL)の信号を反転する時間
(変化パルス幅△T)はアクチュエータACT0〜AC
T3が作動しないような極めて短い時間に設定される。
第1実施例では、アクチュエータACT0〜ACT3のア
ウトレット・バルブ7が作動しないように変化パルス幅
△Tを約2msecに設定している。ただし、アクチュ
エータACT0〜ACT3が反応しない変化パルス幅△T
はアクチュエータACT0〜ACT3の特性によりことな
るものであり、必ずしも2msecに限定されるもので
はない。
S’(FR)〜CS’(RL)の信号を反転する時間
(変化パルス幅△T)はアクチュエータACT0〜AC
T3が作動しないような極めて短い時間に設定される。
第1実施例では、アクチュエータACT0〜ACT3のア
ウトレット・バルブ7が作動しないように変化パルス幅
△Tを約2msecに設定している。ただし、アクチュ
エータACT0〜ACT3が反応しない変化パルス幅△T
はアクチュエータACT0〜ACT3の特性によりことな
るものであり、必ずしも2msecに限定されるもので
はない。
【0047】図4は、信号反転部REVの論理回路の一
例であり、制御信号CS’(FR)と制御信号CS’
(RL)が一つの回路で処理され、この回路と同一の構
成の回路により制御信号CS’(FL)と制御信号C
S’(RR)が処理される。
例であり、制御信号CS’(FR)と制御信号CS’
(RL)が一つの回路で処理され、この回路と同一の構
成の回路により制御信号CS’(FL)と制御信号C
S’(RR)が処理される。
【0048】制御信号CS’(FR)と制御信号CS’
(RL)を処理する回路について説明すると、図中D
1,D2は遅延回路であり、制御信号CS’(FR),
CS’(RL)が“ロー”から“ハイ”または“ハイ”
から“ロー”に変化すると、EXOR素子21,22が
“ハイ”のパルス信号を出力する。EXOR素子21の
出力する信号は、スイッチング回路23の入力とスイッ
チング回路24のエネイブル端子に入力され、EXOR
素子22の出力する信号は、スイッチング回路24の入
力とスイッチング回路23のエネイブル端子に入力され
る。スイッチング回路23,24は、上記制御信号C
S’(FR)と制御信号CS’(RL)が“ロー”から
“ハイ”または“ハイ”から“ロー”に変化しXOR素
子21,22が“ハイ”のパルス信号を出力した時の
み、その出力が禁止され入力信号が“ハイ”“ロー”に
かかわらず“ハイ”を出力する。すなわち、スイッチン
グ回路23,24は、上記制御信号CS’(FR)と制
御信号CS’(RL)のいずれか一方のみが“ロー”か
ら“ハイ”または“ハイ”から“ロー”に変化した場合
“ロー”のパルス信号を出力する。このスイッチング回
路23,24の出力はそれぞれ、反転回路R1,R2の
スイッチング回路25,26のゲートに入力される。反
転回路R1は、制御信号CS’(RL)が変化したとき
に、“ロー”と“ハイ”が反転した波形の制御信号CS
(FR)を出力し、反転回路R2は、制御信号CS’
(FR)が変化したときに“ロー”と“ハイ”が反転し
た波形の制御信号CS(RL)を出力する。
(RL)を処理する回路について説明すると、図中D
1,D2は遅延回路であり、制御信号CS’(FR),
CS’(RL)が“ロー”から“ハイ”または“ハイ”
から“ロー”に変化すると、EXOR素子21,22が
“ハイ”のパルス信号を出力する。EXOR素子21の
出力する信号は、スイッチング回路23の入力とスイッ
チング回路24のエネイブル端子に入力され、EXOR
素子22の出力する信号は、スイッチング回路24の入
力とスイッチング回路23のエネイブル端子に入力され
る。スイッチング回路23,24は、上記制御信号C
S’(FR)と制御信号CS’(RL)が“ロー”から
“ハイ”または“ハイ”から“ロー”に変化しXOR素
子21,22が“ハイ”のパルス信号を出力した時の
み、その出力が禁止され入力信号が“ハイ”“ロー”に
かかわらず“ハイ”を出力する。すなわち、スイッチン
グ回路23,24は、上記制御信号CS’(FR)と制
御信号CS’(RL)のいずれか一方のみが“ロー”か
ら“ハイ”または“ハイ”から“ロー”に変化した場合
“ロー”のパルス信号を出力する。このスイッチング回
路23,24の出力はそれぞれ、反転回路R1,R2の
スイッチング回路25,26のゲートに入力される。反
転回路R1は、制御信号CS’(RL)が変化したとき
に、“ロー”と“ハイ”が反転した波形の制御信号CS
(FR)を出力し、反転回路R2は、制御信号CS’
(FR)が変化したときに“ロー”と“ハイ”が反転し
た波形の制御信号CS(RL)を出力する。
【0049】上記駆動回路DRVには、上記主マイクロ
プロセッサM−μPから制御信号CS(FR)〜CS
(RL)が入力される。制御信号CS(FR)〜CS
(RR)が“ハイ”(加圧)であれば、その間駆動回路
DRVは、アクチュエータACT0〜ACT3に“ハイ”
の駆動信号DS(FR),DS(FL),DS(R
F),DS(RL)を出力する。制御信号CS(FR)
〜CS(RL)が“ロー”(減圧)であれば、その間駆
動回路DRVは、アクチュエータACT0〜ACT3に対
して“ロー”の駆動信号DS(FR)〜DS(RL)を
出力する。上記のようにアクチュエータACT0〜AC
T3のアウトレット・バルブ7は、“ロー”の駆動信号
DS(FR)〜DS(RL)が入力されている時間中開
弁状態となる。ただし、制御信号CS(FR)〜CS
(RL)が上記のように△Tだけ反転した場合には、ア
ウトレット・バルブ7の機械的開閉状態は変化しない。
プロセッサM−μPから制御信号CS(FR)〜CS
(RL)が入力される。制御信号CS(FR)〜CS
(RR)が“ハイ”(加圧)であれば、その間駆動回路
DRVは、アクチュエータACT0〜ACT3に“ハイ”
の駆動信号DS(FR),DS(FL),DS(R
F),DS(RL)を出力する。制御信号CS(FR)
〜CS(RL)が“ロー”(減圧)であれば、その間駆
動回路DRVは、アクチュエータACT0〜ACT3に対
して“ロー”の駆動信号DS(FR)〜DS(RL)を
出力する。上記のようにアクチュエータACT0〜AC
T3のアウトレット・バルブ7は、“ロー”の駆動信号
DS(FR)〜DS(RL)が入力されている時間中開
弁状態となる。ただし、制御信号CS(FR)〜CS
(RL)が上記のように△Tだけ反転した場合には、ア
ウトレット・バルブ7の機械的開閉状態は変化しない。
【0050】監視装置MNTRには、上記信号反転部R
EVが出力する制御信号CS(FR),CS(FL),
CS(RR),CS(RL)が入力され、この制御信号
CS(FR),CS(FL),CS(RR),CS(R
L)により主マイクロプロセッサM−μPが正常に作動
していることを監視する。また、監視装置MNTRは、
主マイクロプロセッサM−μPが正常に作動していると
判断した場合には、駆動回路DRVに対して“制御許
可”を示す“ロー”の制御禁止信号CPSを出力する一
方、主マイクロプロセッサM−μPが正常に作動してい
ないと判断した場合には、“制御禁止”を示す“ハイ”
の制御禁止信号CPSを出力する。
EVが出力する制御信号CS(FR),CS(FL),
CS(RR),CS(RL)が入力され、この制御信号
CS(FR),CS(FL),CS(RR),CS(R
L)により主マイクロプロセッサM−μPが正常に作動
していることを監視する。また、監視装置MNTRは、
主マイクロプロセッサM−μPが正常に作動していると
判断した場合には、駆動回路DRVに対して“制御許
可”を示す“ロー”の制御禁止信号CPSを出力する一
方、主マイクロプロセッサM−μPが正常に作動してい
ないと判断した場合には、“制御禁止”を示す“ハイ”
の制御禁止信号CPSを出力する。
【0051】第1実施例では、監視装置MNTRはトラ
ンジスタ等の半導体素子により構成した電子回路からな
る。図5に示すように、監視装置MNTRは信号反転部
REVが出力する制御信号CS(FR),CS(RL)
を処理する回路A1と、この回路A1と同一の構成であ
って制御信号CS(FL),(RR)を処理する回路A
2を備え、この回路A1,A2の出力をOR素子28に
入力する構成としている。このOR素子28の出力する
信号が上記した制御禁止信号CPSである。
ンジスタ等の半導体素子により構成した電子回路からな
る。図5に示すように、監視装置MNTRは信号反転部
REVが出力する制御信号CS(FR),CS(RL)
を処理する回路A1と、この回路A1と同一の構成であ
って制御信号CS(FL),(RR)を処理する回路A
2を備え、この回路A1,A2の出力をOR素子28に
入力する構成としている。このOR素子28の出力する
信号が上記した制御禁止信号CPSである。
【0052】上記回路A1,A2は図6に示す構造とし
ている。図中D3〜D6は遅延回路である。EXOR素
子29は、制御信号CS(FR)が変化したときにパル
ス信号を出力し、このパルス信号はスイッチング回路3
0を介してD型フリップ・フロップ回路F1,F2のト
リガーTに入力される。一方、上記制御信号CS(R
L)はD型フリップ・フロップ回路F1,F2の入力D
に入力される。D型フリップ・フロップ回路F1は、ト
リガーTに入力されるパルス信号の降下時の制御信号C
S(RL)を記憶し、EXOR素子31に出力する。一
方、D型フリップ・フロップ回路F2は、トリガーTに
入力されるパルス信号の上昇時の制御信号CS(RL)
を記憶してEXOR素子31に出力する。NOR素子3
2には、上記スイッチング回路30の出力及びEXOR
素子31の出力が入力される。このNOR素子32まで
の回路がブレーキ液圧回路C−FRが“当該チャネ
ル”、ブレーキ液圧回路C−RLが“監視チャネル”と
なる場合の制御信号CS(FR),CS(FL)の処理
を行う。
ている。図中D3〜D6は遅延回路である。EXOR素
子29は、制御信号CS(FR)が変化したときにパル
ス信号を出力し、このパルス信号はスイッチング回路3
0を介してD型フリップ・フロップ回路F1,F2のト
リガーTに入力される。一方、上記制御信号CS(R
L)はD型フリップ・フロップ回路F1,F2の入力D
に入力される。D型フリップ・フロップ回路F1は、ト
リガーTに入力されるパルス信号の降下時の制御信号C
S(RL)を記憶し、EXOR素子31に出力する。一
方、D型フリップ・フロップ回路F2は、トリガーTに
入力されるパルス信号の上昇時の制御信号CS(RL)
を記憶してEXOR素子31に出力する。NOR素子3
2には、上記スイッチング回路30の出力及びEXOR
素子31の出力が入力される。このNOR素子32まで
の回路がブレーキ液圧回路C−FRが“当該チャネ
ル”、ブレーキ液圧回路C−RLが“監視チャネル”と
なる場合の制御信号CS(FR),CS(FL)の処理
を行う。
【0053】一方、遅延回路D5,D6、EXOR素子
35,スイッチング回路36,フリップ・フロップ回路
F3,F4、EXOR素子37、NOR素子38は上記
の回路と同じ回路を構成し、ブレーキ液圧回路C−RL
が“当該チャネル”、ブレーキ液圧回路C−FRが“監
視チャネル”の場合の制御信号CS(FR),CS(F
L)の処理を行う。
35,スイッチング回路36,フリップ・フロップ回路
F3,F4、EXOR素子37、NOR素子38は上記
の回路と同じ回路を構成し、ブレーキ液圧回路C−RL
が“当該チャネル”、ブレーキ液圧回路C−FRが“監
視チャネル”の場合の制御信号CS(FR),CS(F
L)の処理を行う。
【0054】OR素子33には、NOR素子32,38
の出力が入力され、ブレーキ液圧回路C−FR,C−R
Lのいずれか一方を“当該チャネル”としたときに、主
マイクロプロセッサM−μPが正常に作動をしていない
ことを検出すれば、“ハイ”の信号を出力する。
の出力が入力され、ブレーキ液圧回路C−FR,C−R
Lのいずれか一方を“当該チャネル”としたときに、主
マイクロプロセッサM−μPが正常に作動をしていない
ことを検出すれば、“ハイ”の信号を出力する。
【0055】次に、図7及び図8に基づいて、第1実施
例の作動について説明する。なお、図7は信号反転部R
EVの入出力及び各要素の波形を示すタイムチャートで
あり、図8は監視装置MNTRの入出力及び各要素の波
形を示すタイムチャートである。
例の作動について説明する。なお、図7は信号反転部R
EVの入出力及び各要素の波形を示すタイムチャートで
あり、図8は監視装置MNTRの入出力及び各要素の波
形を示すタイムチャートである。
【0056】この図7及び図8の例では、説明を簡易に
するため、右前輪FRのブレーキ液圧回路C−FR及び
左後輪RLのブレーキ液圧回路C−RLのみに着目して
いる。ロック判断部LCKから信号反転部REVに入力
される制御信号CS’(FR)は、時刻t1,t2,t
4,t6,t8に“ハイ”から“ロー”又は“ロー”か
ら“ハイ”に変化したものとする。一方、ロック判断部
LCKから信号反転部REVに入力される制御信号C
S’(RL)は、時刻t3,t5,t6,t7に変化し
たものとする。
するため、右前輪FRのブレーキ液圧回路C−FR及び
左後輪RLのブレーキ液圧回路C−RLのみに着目して
いる。ロック判断部LCKから信号反転部REVに入力
される制御信号CS’(FR)は、時刻t1,t2,t
4,t6,t8に“ハイ”から“ロー”又は“ロー”か
ら“ハイ”に変化したものとする。一方、ロック判断部
LCKから信号反転部REVに入力される制御信号C
S’(RL)は、時刻t3,t5,t6,t7に変化し
たものとする。
【0057】図7に示すように、時刻t1,t2では、
制御信号CS’(FR),CS’(RL)が変化したこ
とにより図4の示す信号反転部REVのEXOR素子2
1,22がパルス信号を出力し、スイッチング回路2
3,24、反転回路R1,R2のスイッチング回路2
5,26が作動する。そのため、反転回路R1から出力
される制御信号CS(FR)は、アンチロック判断部L
CKから入力された制御信号CS’(FR)の波形にお
いて、制御信号CS’(RL)が変化したときに△Tだ
け“ロー”と“ハイ”が反転した波形となる。同様に、
反転回路R2から出力される制御信号CS(RL)の波
形は、アンチロック判断部LCKから入力された制御信
号CS’(RL)の波形において、制御信号CS’(F
R)が変化したときに△Tだけ“ロー”と“ハイ”が反
転した波形となる。
制御信号CS’(FR),CS’(RL)が変化したこ
とにより図4の示す信号反転部REVのEXOR素子2
1,22がパルス信号を出力し、スイッチング回路2
3,24、反転回路R1,R2のスイッチング回路2
5,26が作動する。そのため、反転回路R1から出力
される制御信号CS(FR)は、アンチロック判断部L
CKから入力された制御信号CS’(FR)の波形にお
いて、制御信号CS’(RL)が変化したときに△Tだ
け“ロー”と“ハイ”が反転した波形となる。同様に、
反転回路R2から出力される制御信号CS(RL)の波
形は、アンチロック判断部LCKから入力された制御信
号CS’(RL)の波形において、制御信号CS’(F
R)が変化したときに△Tだけ“ロー”と“ハイ”が反
転した波形となる。
【0058】ただし、この例では、図7の時刻t8に制
御信号CS’(FR)が”ハイ”から“ロー”に変化し
たにもかかわらず、主マイクロプロセッサM−μPが正
常に作動しなかったために、制御信号CS(RL)の信
号が強制的に反転しなかったものとする。
御信号CS’(FR)が”ハイ”から“ロー”に変化し
たにもかかわらず、主マイクロプロセッサM−μPが正
常に作動しなかったために、制御信号CS(RL)の信
号が強制的に反転しなかったものとする。
【0059】一方、上記信号反転部REVから制御信号
CS(FR),CS(RL)が入力される監視装置MN
TRでは、図8に示すように、上記アンチロック判断部
から入力される制御信号CS(FR)が時刻t1,t
2,t4,t6,t8に反転すると、図6のD型フリッ
プ・フロップ回路F1,F2に遅延回路D4により遅延
させた制御信号CS(RL)が記憶される。同様に、D
型フリップ・フロップ回路F3,F4には、アンチロッ
ク判断部LCKから入力される制御信号CS(RL)が
反転した時刻t3,t5,t6,t7に、遅延回路D6
により遅延させた制御信号CS(FR)が記憶される。
主マイクロプロセッサM−μPが正常に作動している限
り、NOR素子32,38の出力信号は常時“ロー”で
あり、制御禁止信号CPSも“ロー”である。
CS(FR),CS(RL)が入力される監視装置MN
TRでは、図8に示すように、上記アンチロック判断部
から入力される制御信号CS(FR)が時刻t1,t
2,t4,t6,t8に反転すると、図6のD型フリッ
プ・フロップ回路F1,F2に遅延回路D4により遅延
させた制御信号CS(RL)が記憶される。同様に、D
型フリップ・フロップ回路F3,F4には、アンチロッ
ク判断部LCKから入力される制御信号CS(RL)が
反転した時刻t3,t5,t6,t7に、遅延回路D6
により遅延させた制御信号CS(FR)が記憶される。
主マイクロプロセッサM−μPが正常に作動している限
り、NOR素子32,38の出力信号は常時“ロー”で
あり、制御禁止信号CPSも“ロー”である。
【0060】上記したように時刻t8に、アンチロック
判断部LCKの制御信号CS(FR)が”ハイ”から
“ロー”に変化したにもかかわらず、制御信号CS(R
L)の信号が強制的に反転しなかったとすると、D型フ
リップ・フロップ回路F2,F1の出力がともに“ハ
イ”となるため、時刻t8から変化パルス幅△Tだけ経
過した時刻t9にNOR素子32の出力が“ハイ”とな
り、制御禁止信号CPSは主マイクロプロセッサM−μ
Pに異常が発生したことを示す“ハイ”となる。この
“ハイ”の制御禁止信号CPSは、上記のように駆動回
路DRVに入力され、駆動回路DRVが不動化される。
判断部LCKの制御信号CS(FR)が”ハイ”から
“ロー”に変化したにもかかわらず、制御信号CS(R
L)の信号が強制的に反転しなかったとすると、D型フ
リップ・フロップ回路F2,F1の出力がともに“ハ
イ”となるため、時刻t8から変化パルス幅△Tだけ経
過した時刻t9にNOR素子32の出力が“ハイ”とな
り、制御禁止信号CPSは主マイクロプロセッサM−μ
Pに異常が発生したことを示す“ハイ”となる。この
“ハイ”の制御禁止信号CPSは、上記のように駆動回
路DRVに入力され、駆動回路DRVが不動化される。
【0061】このように、第1実施例のアンチロックブ
レーキ制御装置では、“当該チャネル”の制御信号CS
(FR)〜CS(RL)が変化したときに、“監視チャ
ネル”の制御信号CS(FR)〜CS(RL)が反転し
たか否かによって主マイクロプロセッサM−μPの異常
を検出する構成としているため、“当該チャネル”の制
御信号CS(FR)〜CS(RL)が加圧または減圧に
変化した時点で主マイクロプロセッサM−μPの異常を
直ちに検出してアンチロック制御を禁止することができ
る。
レーキ制御装置では、“当該チャネル”の制御信号CS
(FR)〜CS(RL)が変化したときに、“監視チャ
ネル”の制御信号CS(FR)〜CS(RL)が反転し
たか否かによって主マイクロプロセッサM−μPの異常
を検出する構成としているため、“当該チャネル”の制
御信号CS(FR)〜CS(RL)が加圧または減圧に
変化した時点で主マイクロプロセッサM−μPの異常を
直ちに検出してアンチロック制御を禁止することができ
る。
【0062】また、この第1実施例のアンチロックブレ
ーキ制御装置では、“監視チャネル”が減圧中、加圧中
であって主マイクロプロセッサM−μPの作動を監視す
ることができる。
ーキ制御装置では、“監視チャネル”が減圧中、加圧中
であって主マイクロプロセッサM−μPの作動を監視す
ることができる。
【0063】さらに、第1実施例では、監視装置MNT
Rを電子回路により構成しているため、装置全体として
コストの低減を図ることができる。
Rを電子回路により構成しているため、装置全体として
コストの低減を図ることができる。
【0064】さらにまた、第1実施例のアンチロックブ
レーキ制御装置は、イニシャルチェック時の安全性を確
保することができる。すなわち、イニシャルチェック時
に監視装置MNTRの作動を確認するためには、一つの
ブレーキ液圧回路C−FR〜C−RLを“当該チャネ
ル”として、制御信号CS(FR)〜CS(RL)を短
い時間だけ変化させ、かつ、このときに対応する“監視
チャネル”のブレーキ液圧回路C−FR〜C−RL の
制御信号CS(FR)〜CS(RL)を反転させないで
監視装置MNTRに入力すればよい。このとき“監視チ
ャネル”に反転がないことを監視装置MNTRが検出で
きれば監視装置MNTRは正常に作動していることにな
る。従って、上記“当該チャネル”の制御信号CS(F
R)〜CS(RL)を変化させる時間を十分に短く設定
すれば、車両が仮に坂道等に一していたも、ブレーキの
制動力が解除される時間は十分に短い時間であるため、
車両が移動してしまうことがない。同様に、第1実施例
のアンチロックブレーキ制御装置では、車両の走行中で
あっても監視装置の異常を検出することができる。
レーキ制御装置は、イニシャルチェック時の安全性を確
保することができる。すなわち、イニシャルチェック時
に監視装置MNTRの作動を確認するためには、一つの
ブレーキ液圧回路C−FR〜C−RLを“当該チャネ
ル”として、制御信号CS(FR)〜CS(RL)を短
い時間だけ変化させ、かつ、このときに対応する“監視
チャネル”のブレーキ液圧回路C−FR〜C−RL の
制御信号CS(FR)〜CS(RL)を反転させないで
監視装置MNTRに入力すればよい。このとき“監視チ
ャネル”に反転がないことを監視装置MNTRが検出で
きれば監視装置MNTRは正常に作動していることにな
る。従って、上記“当該チャネル”の制御信号CS(F
R)〜CS(RL)を変化させる時間を十分に短く設定
すれば、車両が仮に坂道等に一していたも、ブレーキの
制動力が解除される時間は十分に短い時間であるため、
車両が移動してしまうことがない。同様に、第1実施例
のアンチロックブレーキ制御装置では、車両の走行中で
あっても監視装置の異常を検出することができる。
【0065】次に、本発明の第2実施例について説明す
る。この第2実施例は、上記第1実施例と同様の4チャ
ネル方式のアンチロックブレーキ制御装置であるが、
“当該チャネル”となるのが右前輪FRのブレーキ液圧
回路C−FRと左前輪FLのブレーキ液圧回路C−FL
の2チャネルのみであり、右後輪RRのブレーキ液圧回
路C−RRと左後輪RLのブレーキ液圧回路C−RLは
“監視チャネル”にしかならない。
る。この第2実施例は、上記第1実施例と同様の4チャ
ネル方式のアンチロックブレーキ制御装置であるが、
“当該チャネル”となるのが右前輪FRのブレーキ液圧
回路C−FRと左前輪FLのブレーキ液圧回路C−FL
の2チャネルのみであり、右後輪RRのブレーキ液圧回
路C−RRと左後輪RLのブレーキ液圧回路C−RLは
“監視チャネル”にしかならない。
【0066】第2実施例における“当該チャネル”と
“監視チャネル”の関係は下記の表2に示すとおりであ
る。
“監視チャネル”の関係は下記の表2に示すとおりであ
る。
【0067】
【表2】
【0068】また、第2実施例では、アンチロック判断
部LCKが出力する“当該チャネル”のアクチュエータ
ACT0,ACT1に対する制御信号CS’(FR),C
S’(FL)が“ハイ”から“ロー”、すなわち“加
圧”から“減圧”に変化したたときに“監視チャネル”
のアクチュエータACT2,ACT3に対する制御信号C
S’(RR),CS’(RL)に対する制御信号を瞬間
的に反転させるが、この制御信号CS’(FR),C
S’(FL)が“ロー”から“ハイ”、すなわち“減
圧”から“加圧”に変化したときには、“監視チャネ
ル”に対する制御信号CS’(RF),CS’(RL)
の反転を行わない構成としている。
部LCKが出力する“当該チャネル”のアクチュエータ
ACT0,ACT1に対する制御信号CS’(FR),C
S’(FL)が“ハイ”から“ロー”、すなわち“加
圧”から“減圧”に変化したたときに“監視チャネル”
のアクチュエータACT2,ACT3に対する制御信号C
S’(RR),CS’(RL)に対する制御信号を瞬間
的に反転させるが、この制御信号CS’(FR),C
S’(FL)が“ロー”から“ハイ”、すなわち“減
圧”から“加圧”に変化したときには、“監視チャネ
ル”に対する制御信号CS’(RF),CS’(RL)
の反転を行わない構成としている。
【0069】例えば、図9に示すように、右前輪FRの
ブレーキ液圧回路C−FRに対する制御信号CS’(F
R)が時刻t1,t5に“ハイ”から“ロー”に変化す
ると、このとき上記ブレーキ液圧回路C−FRが“当該
チャネル”であり、これに対応する“監視チャネル”で
ある左後輪FLのブレーキ液圧回路C−RLに対する制
御信号CS’(FL)が“ハイ”から“ロー”に強制的
に反転される。しかし、右前輪FRのブレーキ液圧回路
C−FRに対する制御信号CS’(FR)が“ロー”か
ら“ハイ”に変化する時刻t3には制御信号CS’(R
L)は反転されない。また、左後輪RLの液圧制御回路
C−RLの制御信号CS’(RL)が時刻t2,t4に
変化しても制御信号CS’(FR)は反転されない。
ブレーキ液圧回路C−FRに対する制御信号CS’(F
R)が時刻t1,t5に“ハイ”から“ロー”に変化す
ると、このとき上記ブレーキ液圧回路C−FRが“当該
チャネル”であり、これに対応する“監視チャネル”で
ある左後輪FLのブレーキ液圧回路C−RLに対する制
御信号CS’(FL)が“ハイ”から“ロー”に強制的
に反転される。しかし、右前輪FRのブレーキ液圧回路
C−FRに対する制御信号CS’(FR)が“ロー”か
ら“ハイ”に変化する時刻t3には制御信号CS’(R
L)は反転されない。また、左後輪RLの液圧制御回路
C−RLの制御信号CS’(RL)が時刻t2,t4に
変化しても制御信号CS’(FR)は反転されない。
【0070】この第2実施例では、主マイクロプロセッ
サM−μPの信号反転部REVを図10に示す論理回路
で表される構成としている。また、第2実施例では、監
視装置MNTRを図5の回路A1,A2を図11に示す
回路A1’に置き換えた構成としている。第2実施例の
その他の構成は、上記図1及び図2に示す第1実施例と
同一である。
サM−μPの信号反転部REVを図10に示す論理回路
で表される構成としている。また、第2実施例では、監
視装置MNTRを図5の回路A1,A2を図11に示す
回路A1’に置き換えた構成としている。第2実施例の
その他の構成は、上記図1及び図2に示す第1実施例と
同一である。
【0071】上記図10に示すように、信号反転部RE
Vは、アンチロック判断部LCKから入力される制御信
号CS’(FR)と制御信号CS’(RL)を一つの回
路で処理し、この回路と同じ回路で制御信号CS’(F
L)と制御信号CS’(RR)を処理している。
Vは、アンチロック判断部LCKから入力される制御信
号CS’(FR)と制御信号CS’(RL)を一つの回
路で処理し、この回路と同じ回路で制御信号CS’(F
L)と制御信号CS’(RR)を処理している。
【0072】上記制御信号CS’(FR)と制御信号C
S’(RL)を処理する回路では、制御信号CS’(F
R)はそのまま出力される。制御信号CS’(FR)が
反転するとパルス信号を出力するEXOR素子41とイ
ンバータ素子42をNAND素子43に接続している。
NAND素子43の出力は、第1実施例と同様の構成の
反転回路R1のスイッチング回路25,26のゲートに
入力されており、制御信号CS’(RL)はこの反転回
路R5に入力される。なお、図中D7,D8は遅延回路
である。
S’(RL)を処理する回路では、制御信号CS’(F
R)はそのまま出力される。制御信号CS’(FR)が
反転するとパルス信号を出力するEXOR素子41とイ
ンバータ素子42をNAND素子43に接続している。
NAND素子43の出力は、第1実施例と同様の構成の
反転回路R1のスイッチング回路25,26のゲートに
入力されており、制御信号CS’(RL)はこの反転回
路R5に入力される。なお、図中D7,D8は遅延回路
である。
【0073】一方、図11に示すように回路A1’で
は、制御信号CS(FR)が変化するとパルス信号を出
力するEXOR素子45の出力及びインバータ46の出
力がAND素子47に入力されている。このAND素子
47の出力はスイッチング回路48を介してフリップ・
フロップ回路F5,F6のトリガーTに入力されてい
る。制御信号CS(RL)は遅延回路D10を介してフ
リップ・フロップ回路F5,F6の入力Dに入力されて
いる。フリップ・フロップ回路F5,F6の出力Qが入
力されるEXOR素子49の出力及び上記スイッチング
回路48の出力がNOR素子50に入力されている。
は、制御信号CS(FR)が変化するとパルス信号を出
力するEXOR素子45の出力及びインバータ46の出
力がAND素子47に入力されている。このAND素子
47の出力はスイッチング回路48を介してフリップ・
フロップ回路F5,F6のトリガーTに入力されてい
る。制御信号CS(RL)は遅延回路D10を介してフ
リップ・フロップ回路F5,F6の入力Dに入力されて
いる。フリップ・フロップ回路F5,F6の出力Qが入
力されるEXOR素子49の出力及び上記スイッチング
回路48の出力がNOR素子50に入力されている。
【0074】次に、第2実施例の作動を図12に基づい
て説明する。この図12の例では、説明を簡易にするた
め、右前輪FRのブレーキ液圧回路C−FR及び左後輪
RLのブレーキ液圧回路C−RLのみに着目している。
ロック判断部LCKから信号反転部REVに入力される
制御信号CS’(FR)は、時刻t1,t2,t3に
“ハイ”から“ロー”に変化する。
て説明する。この図12の例では、説明を簡易にするた
め、右前輪FRのブレーキ液圧回路C−FR及び左後輪
RLのブレーキ液圧回路C−RLのみに着目している。
ロック判断部LCKから信号反転部REVに入力される
制御信号CS’(FR)は、時刻t1,t2,t3に
“ハイ”から“ロー”に変化する。
【0075】時刻t1,t2では、制御信号CS’(F
R)の変化により図10のEXOR素子41が“ハイ”
のパルス信号を出力し、かつインバータ42の出力が
“ハイ”となるため、NAND素子43は“ロー”のパ
ルス信号を出力する。このパルス信号により反転回路R
5のスイッチング回路25,26が作動する。そのた
め、反転回路R5から出力される制御信号CS(RL)
は、CS’(RL)に対して、制御信号CS(FR)が
“ハイ”から“ロー”に変化したときに“ロー”から
“ハイ”または“ハイ”から“ロー”に反転した波形を
有する。
R)の変化により図10のEXOR素子41が“ハイ”
のパルス信号を出力し、かつインバータ42の出力が
“ハイ”となるため、NAND素子43は“ロー”のパ
ルス信号を出力する。このパルス信号により反転回路R
5のスイッチング回路25,26が作動する。そのた
め、反転回路R5から出力される制御信号CS(RL)
は、CS’(RL)に対して、制御信号CS(FR)が
“ハイ”から“ロー”に変化したときに“ロー”から
“ハイ”または“ハイ”から“ロー”に反転した波形を
有する。
【0076】ただし、この例では、図12の時刻t3に
制御信号CS’(FR)が”ハイ”から“ロー”に変化
したにもかかわらず、主マイクロプロセッサM−μPが
正常に作動しなかったために、制御信号CS’(RL)
の信号が反転しなかったものとする。
制御信号CS’(FR)が”ハイ”から“ロー”に変化
したにもかかわらず、主マイクロプロセッサM−μPが
正常に作動しなかったために、制御信号CS’(RL)
の信号が反転しなかったものとする。
【0077】一方、監視装置MNTRでは、信号反転部
REVから入力される制御信号CS(FR)が時刻t
1,t2に“ハイ”から“ロー”に変化すると、フリッ
プ・フロップ回路F5,F6に遅延回路D10により遅
延させた制御信号CS(RL)の値が記憶される。主マ
イクロプロセッサM−μPが正常に作動している限り、
NOR素子50の出力信号は常時“ロー”であり、制御
禁止信号CPSも“ロー”である。
REVから入力される制御信号CS(FR)が時刻t
1,t2に“ハイ”から“ロー”に変化すると、フリッ
プ・フロップ回路F5,F6に遅延回路D10により遅
延させた制御信号CS(RL)の値が記憶される。主マ
イクロプロセッサM−μPが正常に作動している限り、
NOR素子50の出力信号は常時“ロー”であり、制御
禁止信号CPSも“ロー”である。
【0078】上記したように時刻t3に、制御信号CS
(FR)が”ハイ”から“ロー”に変化したにもかかわ
らず、制御信号CS(RL)の信号が反転しなかったと
すると、フリップ・フロップ回路F5,F6の出力がと
もに“ハイ”となり、時刻t3から変化パルス幅△Tだ
け経過した時刻t4にNOR素子50の出力が“ハイ”
となり、監視装置MNTRは主マイクロプロセッサM−
μPに異常が発生したことを示す“ハイ”の制御禁止信
号CPSを駆動回路DRVに出力する。
(FR)が”ハイ”から“ロー”に変化したにもかかわ
らず、制御信号CS(RL)の信号が反転しなかったと
すると、フリップ・フロップ回路F5,F6の出力がと
もに“ハイ”となり、時刻t3から変化パルス幅△Tだ
け経過した時刻t4にNOR素子50の出力が“ハイ”
となり、監視装置MNTRは主マイクロプロセッサM−
μPに異常が発生したことを示す“ハイ”の制御禁止信
号CPSを駆動回路DRVに出力する。
【0079】このように、第2実施例のアンチロックブ
レーキ制御装置では、“当該チャネル”の制御信号CS
(FR),CS(FL)が“減圧”に変化したときに、
“監視チャネル”の制御信号CS(RR),CS(R
L)が反転したか否かによって主マイクロプロセッサM
−μPの異常を検出する構成としているため、“当該チ
ャネル”の制御信号CS(FR),CS(FL)が減圧
に変化した時点で主マイクロプロセッサM−μPの異常
を直ちに検出してアンチロック制御を禁止することがで
きる。
レーキ制御装置では、“当該チャネル”の制御信号CS
(FR),CS(FL)が“減圧”に変化したときに、
“監視チャネル”の制御信号CS(RR),CS(R
L)が反転したか否かによって主マイクロプロセッサM
−μPの異常を検出する構成としているため、“当該チ
ャネル”の制御信号CS(FR),CS(FL)が減圧
に変化した時点で主マイクロプロセッサM−μPの異常
を直ちに検出してアンチロック制御を禁止することがで
きる。
【0080】また、この第2実施例のアンチロックブレ
ーキ制御装置では、監視装置MNTRが電子回路である
ため、装置全体としてコストの低減を図ることができ
る。また、イニシャルチェック時及び走行中であっても
監視装置MNTRの監視することができる。
ーキ制御装置では、監視装置MNTRが電子回路である
ため、装置全体としてコストの低減を図ることができ
る。また、イニシャルチェック時及び走行中であっても
監視装置MNTRの監視することができる。
【0081】特に、第2実施例のアンチロックブレーキ
制御装置は、“当該チャネル”の制御信号CS(F
R),CS(FL)が“減圧”に変化したときのみに、
主マイクロプロセッサM−μPの異常を検出する構成と
しているため、信号反転部REV、監視装置MNTR等
の構成が簡易なる。一方、この第2実施例では、当該チ
ャネルとして左右前輪FL,FRを選択しているため、
車両の挙動により重要な影響を及ぼす主マイクロプロセ
ッサM−μPの異常による前輪FL,FRのブレーキ液
圧回路C−FL,C−FRの誤った減圧作動を確実に検
出してアンチロックブレーキ制御を禁止することができ
る。
制御装置は、“当該チャネル”の制御信号CS(F
R),CS(FL)が“減圧”に変化したときのみに、
主マイクロプロセッサM−μPの異常を検出する構成と
しているため、信号反転部REV、監視装置MNTR等
の構成が簡易なる。一方、この第2実施例では、当該チ
ャネルとして左右前輪FL,FRを選択しているため、
車両の挙動により重要な影響を及ぼす主マイクロプロセ
ッサM−μPの異常による前輪FL,FRのブレーキ液
圧回路C−FL,C−FRの誤った減圧作動を確実に検
出してアンチロックブレーキ制御を禁止することができ
る。
【0082】次に、図13から図15に示す本発明の第
3実施例について説明する。この第3実施例は、右前輪
FR、左前輪FLに対してそれぞれアクチュエータAC
T0,ACT1を備えるブレーキ液圧回路C−FR,C−
RLを設け、左後輪RL及び右後輪RRに対してアクチ
ュエータACT4を備える一つのブレーキ液圧回路C−
REARを設けた3チャネル方式のアンチロックブレー
キ制御装置である。
3実施例について説明する。この第3実施例は、右前輪
FR、左前輪FLに対してそれぞれアクチュエータAC
T0,ACT1を備えるブレーキ液圧回路C−FR,C−
RLを設け、左後輪RL及び右後輪RRに対してアクチ
ュエータACT4を備える一つのブレーキ液圧回路C−
REARを設けた3チャネル方式のアンチロックブレー
キ制御装置である。
【0083】この第3実施例における“当該チャネル”
と“監視チャネル”の関係は、下記の表3に示すとおり
であり、この表3に示すように、第3実施例では、右前
輪FRのブレーキ液圧回路C−FRと後輪のブレーキ液
圧回路C−REARが互いに“当該チャネル”と“監視
チャネル”となり、左前輪FLは“当該チャネル”とな
るが、“監視チャネル”となる場合はない。
と“監視チャネル”の関係は、下記の表3に示すとおり
であり、この表3に示すように、第3実施例では、右前
輪FRのブレーキ液圧回路C−FRと後輪のブレーキ液
圧回路C−REARが互いに“当該チャネル”と“監視
チャネル”となり、左前輪FLは“当該チャネル”とな
るが、“監視チャネル”となる場合はない。
【0084】
【表3】
【0085】また、第3実施例では、上記第1実施例と
同様にアンチロック判断部LCKのの出力する“当該チ
ャネル”の制御信号CS’(FR),CS’(FL),
CS’(R)が“ハイ”から“ロー”または“ロー”か
ら“ハイ”に変化したときに、“監視チャネル”の制御
信号CS’(FR),CS’(R)を反転する構成とし
ている。
同様にアンチロック判断部LCKのの出力する“当該チ
ャネル”の制御信号CS’(FR),CS’(FL),
CS’(R)が“ハイ”から“ロー”または“ロー”か
ら“ハイ”に変化したときに、“監視チャネル”の制御
信号CS’(FR),CS’(R)を反転する構成とし
ている。
【0086】第3実施例において、主マイクロプロセッ
サM−μPの信号反転部REVは、図14に示す構成と
している。図14中矢印X1で示すように、第3実施例
の信号反転部REVは、上記図4に示す第1実施例にお
ける制御信号CS’(FR),CS’(RL)を処理す
る回路と同一回路により制御信号CS(FR)と制御信
号CS’(R)を処理する構成としている。
サM−μPの信号反転部REVは、図14に示す構成と
している。図14中矢印X1で示すように、第3実施例
の信号反転部REVは、上記図4に示す第1実施例にお
ける制御信号CS’(FR),CS’(RL)を処理す
る回路と同一回路により制御信号CS(FR)と制御信
号CS’(R)を処理する構成としている。
【0087】また、この信号反転部REVでは、図14
中矢印X2で示す回路により制御信号CS’(FL)と
制御信号CS’(R)を処理する構成としている。この
回路では、制御信号CS’(FL)の信号が変化したと
きに、“ハイ”のパルス信号を出力するEXOR素子5
5を備え、このEXOR素子55をスイッチング回路5
6に入力している。スイッチング回路57は、制御信号
CS’(R)が変化すると“ハイ”のパルス信号を上記
スイッチング回路56のゲートに入力する。また、スイ
ッチング回路56の出力は、制御信号CS’(R)を入
力する反転信号R1のスイッチング回路25,26のゲ
ートに入力される。
中矢印X2で示す回路により制御信号CS’(FL)と
制御信号CS’(R)を処理する構成としている。この
回路では、制御信号CS’(FL)の信号が変化したと
きに、“ハイ”のパルス信号を出力するEXOR素子5
5を備え、このEXOR素子55をスイッチング回路5
6に入力している。スイッチング回路57は、制御信号
CS’(R)が変化すると“ハイ”のパルス信号を上記
スイッチング回路56のゲートに入力する。また、スイ
ッチング回路56の出力は、制御信号CS’(R)を入
力する反転信号R1のスイッチング回路25,26のゲ
ートに入力される。
【0088】第3実施例の監視装置MNTRは、図15
に示す構成としている。この監視装置MNTRは、図1
5中Y1で示すように、上記図6に示した第1実施例に
おける制御信号CS(FR),CS(RL)を処理する
回路A1と同一の回路で制御信号CS(FR)と制御信
号CS(R)を処理する構成としている。
に示す構成としている。この監視装置MNTRは、図1
5中Y1で示すように、上記図6に示した第1実施例に
おける制御信号CS(FR),CS(RL)を処理する
回路A1と同一の回路で制御信号CS(FR)と制御信
号CS(R)を処理する構成としている。
【0089】また、この監視装置MNTRでは、図15
中矢印Y2で示す回路により、制御信号CS(FL)と
制御信号CS(R)を処理する構成としている。この回
路は、制御信号CS(FL)が変化したときにパルス信
号を出力するEXOR素子60と、このパルス信号がス
イッチング回路61を介してトリガーTに入力されるD
型フリップ・フロップ回路F7,F8を備えている。ま
た、D型フリップ・フロップ回路F7,F8の入力Dに
は、遅延回路D14を介して制御信号CS(R)が入力
されている。さらに、D型フリップ・フロップ回路F
7,F8の出力はEXOR素子62に入力されている。
このEXOR素子62の出力及びスイッチング回路61
の出力はNOR素子63に入力されている。上記回路Y
1と回路Y2の出力はOR素子64に入力され、このO
R素子64の出力が制御禁止信号CPSとして駆動回路
DRVに入力される。第3実施例のその他の構成は、上
記した第1実施例と同一である。
中矢印Y2で示す回路により、制御信号CS(FL)と
制御信号CS(R)を処理する構成としている。この回
路は、制御信号CS(FL)が変化したときにパルス信
号を出力するEXOR素子60と、このパルス信号がス
イッチング回路61を介してトリガーTに入力されるD
型フリップ・フロップ回路F7,F8を備えている。ま
た、D型フリップ・フロップ回路F7,F8の入力Dに
は、遅延回路D14を介して制御信号CS(R)が入力
されている。さらに、D型フリップ・フロップ回路F
7,F8の出力はEXOR素子62に入力されている。
このEXOR素子62の出力及びスイッチング回路61
の出力はNOR素子63に入力されている。上記回路Y
1と回路Y2の出力はOR素子64に入力され、このO
R素子64の出力が制御禁止信号CPSとして駆動回路
DRVに入力される。第3実施例のその他の構成は、上
記した第1実施例と同一である。
【0090】図16は第3実施例の作動の一例を示して
いる。アンチロック判断部LCKの出力する制御信号C
S’(FR)は時刻t1,t2,t4,t6に変化し、
制御信号CS’(FL)は時刻t5,t8に変化する。
さらにアンチロック判断部LCKの出力する制御信号C
S’(R)は時刻t3,t7に変化する。信号反転部R
EVの出力する制御信号CS(FR)は制御信号CS’
(R)が変化したときに強制的に反転し、制御信号CS
(R)は制御信号CS’(FR)または制御信号CS’
(FL)が変化したときに強制的に反転する。
いる。アンチロック判断部LCKの出力する制御信号C
S’(FR)は時刻t1,t2,t4,t6に変化し、
制御信号CS’(FL)は時刻t5,t8に変化する。
さらにアンチロック判断部LCKの出力する制御信号C
S’(R)は時刻t3,t7に変化する。信号反転部R
EVの出力する制御信号CS(FR)は制御信号CS’
(R)が変化したときに強制的に反転し、制御信号CS
(R)は制御信号CS’(FR)または制御信号CS’
(FL)が変化したときに強制的に反転する。
【0091】時刻t5に制御信号CS’(FL)が“ハ
イ”から“ロー”に変化しているにもかかわらず、制御
信号CS’(R)が瞬間的に反転しないと、監視装置M
NTRのNOR素子63の出力は時刻t5から変化パル
ス幅△Tだけ経過した時刻t9に“ハイ”となり、“ハ
イ”の制御禁止信号CPSが駆動回路DRVに出力され
る。
イ”から“ロー”に変化しているにもかかわらず、制御
信号CS’(R)が瞬間的に反転しないと、監視装置M
NTRのNOR素子63の出力は時刻t5から変化パル
ス幅△Tだけ経過した時刻t9に“ハイ”となり、“ハ
イ”の制御禁止信号CPSが駆動回路DRVに出力され
る。
【0092】このように、第3実施例のアンチロックブ
レーキ制御装置では、“当該チャネル”の制御信号CS
(FR)〜CS(R)が変化したときに、“監視チャネ
ル”の制御信号CS(FR),CS(R)が反転したか
否かによって主マイクロプロセッサM−μPの異常を検
出する構成としているため、主マイクロプロセッサM−
μPの異常を直ちに検出してアンチロック制御を禁止す
ることができる。
レーキ制御装置では、“当該チャネル”の制御信号CS
(FR)〜CS(R)が変化したときに、“監視チャネ
ル”の制御信号CS(FR),CS(R)が反転したか
否かによって主マイクロプロセッサM−μPの異常を検
出する構成としているため、主マイクロプロセッサM−
μPの異常を直ちに検出してアンチロック制御を禁止す
ることができる。
【0093】また、この第3実施例のアンチロックブレ
ーキ制御装置では、監視装置MNTRが電子回路である
ため、装置全体としてコストの低減を図ることができ、
かつ、イニシャルチェック時及び走行中であっても監視
装置MNTRの監視することができる。
ーキ制御装置では、監視装置MNTRが電子回路である
ため、装置全体としてコストの低減を図ることができ、
かつ、イニシャルチェック時及び走行中であっても監視
装置MNTRの監視することができる。
【0094】次に、本発明の第4実施例について説明す
る。この第4実施例は、上記第3実施例と同様に3チャ
ネル方式のアンチロックブレーキ制御装置であるが、
“当該チャネル”となるのは左右前輪FL,FRのブレ
ーキ液圧回路C−FL,C−FRの2チャネルのみであ
り、後輪RR,RL側のブレーキ液圧回路C−Rは“監
視チャネル”にしかならない点で第3実施例と異なる。
る。この第4実施例は、上記第3実施例と同様に3チャ
ネル方式のアンチロックブレーキ制御装置であるが、
“当該チャネル”となるのは左右前輪FL,FRのブレ
ーキ液圧回路C−FL,C−FRの2チャネルのみであ
り、後輪RR,RL側のブレーキ液圧回路C−Rは“監
視チャネル”にしかならない点で第3実施例と異なる。
【0095】第4実施例における“当該チャネル”と
“監視チャネル”の関係は下記の表4に示すとおりであ
る。
“監視チャネル”の関係は下記の表4に示すとおりであ
る。
【0096】
【表4】
【0097】また、第4実施例では、上記第3実施例と
同様に“当該チャネル”の制御信号CS’(FR),C
S’(FL)が“ハイ”から“ロー”または“ロー”か
ら“ハイ”に変化したときに、“監視チャネル”の制御
信号CS’(R)を反転する構成としている。
同様に“当該チャネル”の制御信号CS’(FR),C
S’(FL)が“ハイ”から“ロー”または“ロー”か
ら“ハイ”に変化したときに、“監視チャネル”の制御
信号CS’(R)を反転する構成としている。
【0098】第4実施例では、主マイクロプロセッサM
−μPの信号反転部REVは、上記図14中矢印X2で
示した回路と同じ2つの回路をOR素子で接続した構成
となる。一方、監視装置MNTRは、上記図15中矢印
Y2で示す回路と同じ2つの回路をOR素子で接続した
構造となる。
−μPの信号反転部REVは、上記図14中矢印X2で
示した回路と同じ2つの回路をOR素子で接続した構成
となる。一方、監視装置MNTRは、上記図15中矢印
Y2で示す回路と同じ2つの回路をOR素子で接続した
構造となる。
【0099】この第4実施例でも、上記第1実施例から
第3実施例と同様に、制御信号CS(FR),CS(R
L)のいずれか一方の信号が変化した瞬間に制御信号C
S(R)が反転しなければ、これを監視装置MNTRが
検出して“ハイ”の制御禁止信号CPSを駆動回路DR
Vに出力する。
第3実施例と同様に、制御信号CS(FR),CS(R
L)のいずれか一方の信号が変化した瞬間に制御信号C
S(R)が反転しなければ、これを監視装置MNTRが
検出して“ハイ”の制御禁止信号CPSを駆動回路DR
Vに出力する。
【0100】このように、第4実施例のアンチロックブ
レーキ制御装置では、“当該チャネル”の制御信号CS
(FR),CS(FL)が変化したときに、“監視チャ
ネル”の制御信号CS(R)が反転したか否かによって
主マイクロプロセッサM−μPの異常を検出する構成と
しているため、主マイクロプロセッサM−μPの異常を
直ちに検出してアンチロック制御を禁止することができ
る。
レーキ制御装置では、“当該チャネル”の制御信号CS
(FR),CS(FL)が変化したときに、“監視チャ
ネル”の制御信号CS(R)が反転したか否かによって
主マイクロプロセッサM−μPの異常を検出する構成と
しているため、主マイクロプロセッサM−μPの異常を
直ちに検出してアンチロック制御を禁止することができ
る。
【0101】また、この第4実施例のアンチロックブレ
ーキ制御装置では、監視装置MNTRが電子回路である
ため、装置全体としてコストの低減を図ることができ、
かつ、イニシャルチェック時及び走行中であっても監視
装置MNTRの監視することができる。
ーキ制御装置では、監視装置MNTRが電子回路である
ため、装置全体としてコストの低減を図ることができ、
かつ、イニシャルチェック時及び走行中であっても監視
装置MNTRの監視することができる。
【0102】さらに、この第4実施例では、同じ3チャ
ネルの第3実施例の場合と比較して、ブレーキ液圧回路
C−FR,C−FLのみが当該チャネルとなる構成とし
ているため、信号反転部REV、監視装置MNTRの構
造がより簡易になる。
ネルの第3実施例の場合と比較して、ブレーキ液圧回路
C−FR,C−FLのみが当該チャネルとなる構成とし
ているため、信号反転部REV、監視装置MNTRの構
造がより簡易になる。
【0103】次に、図17に示す本発明の第5実施例に
ついて説明する。この第5実施例は、車両の右前輪F
R、左後輪RLに対して1つのアクチュエータACT5
を設けたブレーキ液圧回路C−RIGHTを備え、か
つ、左前輪FL、右後輪RRに対して1つのアクチュエ
ータACT4を設けたブレーキ液圧回路C−LEFTを
備える2チャネル方式のアンチロックブレーキ制御装置
である。
ついて説明する。この第5実施例は、車両の右前輪F
R、左後輪RLに対して1つのアクチュエータACT5
を設けたブレーキ液圧回路C−RIGHTを備え、か
つ、左前輪FL、右後輪RRに対して1つのアクチュエ
ータACT4を設けたブレーキ液圧回路C−LEFTを
備える2チャネル方式のアンチロックブレーキ制御装置
である。
【0104】この第5実施例において、“当該チャネ
ル”と“監視チャネル”の関係は、下記の表5に示すと
おりであり、ブレーキ液圧回路C−RIGHTとブレー
キ液圧回路C−LEFTは相互に“当該チャネル”と
“監視チャネル”になる。
ル”と“監視チャネル”の関係は、下記の表5に示すと
おりであり、ブレーキ液圧回路C−RIGHTとブレー
キ液圧回路C−LEFTは相互に“当該チャネル”と
“監視チャネル”になる。
【0105】
【表5】
【0106】また、第5実施例では、ブレーキ液圧回路
C−RIGHT,C−LEFTに対する制御信号CS’
(R),CS’(L)のうち一方が、“ハイ”から“ロ
ー”または“ロー”から“ハイ”に変化したときに、他
方の制御信号CS’(R),CS’(L)を反転する構
成としている。
C−RIGHT,C−LEFTに対する制御信号CS’
(R),CS’(L)のうち一方が、“ハイ”から“ロ
ー”または“ロー”から“ハイ”に変化したときに、他
方の制御信号CS’(R),CS’(L)を反転する構
成としている。
【0107】第5実施例では、主マイクロプロセッサM
−μPの信号反転部REVは、上記図14中矢印X1で
示した回路と同じ構成となる。一方、監視装置MNTR
は、上記図15中矢印Y1で示す回路と同じ構成とな
る。
−μPの信号反転部REVは、上記図14中矢印X1で
示した回路と同じ構成となる。一方、監視装置MNTR
は、上記図15中矢印Y1で示す回路と同じ構成とな
る。
【0108】この第5実施例でも、信号反転部REVが
出力する制御信号CS(R),CS(L)のいずれか一
方の信号が変化した瞬間に他方の制御信号CS(R),
CS(L)が反転しなければ、これを監視装置MNTR
が検出して“ハイ”の制御禁止信号CPSが駆動回路D
RVに出力される。
出力する制御信号CS(R),CS(L)のいずれか一
方の信号が変化した瞬間に他方の制御信号CS(R),
CS(L)が反転しなければ、これを監視装置MNTR
が検出して“ハイ”の制御禁止信号CPSが駆動回路D
RVに出力される。
【0109】このように、第5実施例のアンチロックブ
レーキ制御装置では、“当該チャネル”の制御信号CS
(R),CS(L)が変化したときに、“監視チャネ
ル”の制御信号CS(R),CS(L)が反転したか否
かによって主マイクロプロセッサM−μPの異常を検出
する構成としているため、主マイクロプロセッサM−μ
Pの異常を直ちに検出してアンチロック制御を禁止する
ことができる。
レーキ制御装置では、“当該チャネル”の制御信号CS
(R),CS(L)が変化したときに、“監視チャネ
ル”の制御信号CS(R),CS(L)が反転したか否
かによって主マイクロプロセッサM−μPの異常を検出
する構成としているため、主マイクロプロセッサM−μ
Pの異常を直ちに検出してアンチロック制御を禁止する
ことができる。
【0110】また、この第5実施例のアンチロックブレ
ーキ制御装置では、監視装置MNTRが電子回路である
ため、装置全体としてコストの低減を図ることができ、
かつ、イニシャルチェック時及び走行中であっても監視
装置MNTRの監視することができる。
ーキ制御装置では、監視装置MNTRが電子回路である
ため、装置全体としてコストの低減を図ることができ、
かつ、イニシャルチェック時及び走行中であっても監視
装置MNTRの監視することができる。
【0111】次に、本発明の第6実施例について説明す
る。この第6実施例は、前後2チャネル方式のアンチロ
ックブレーキ制御装置であるが、下記の表6に示すよう
に、上記ブレーキ液圧回路C−FRONTが“当該チャ
ネル”、ブレーキ液圧回路C−REARは“監視チャネ
ル”となる。
る。この第6実施例は、前後2チャネル方式のアンチロ
ックブレーキ制御装置であるが、下記の表6に示すよう
に、上記ブレーキ液圧回路C−FRONTが“当該チャ
ネル”、ブレーキ液圧回路C−REARは“監視チャネ
ル”となる。
【0112】
【表6】
【0113】また、第6実施例では、ブレーキ液圧回路
C−FRONTに対する制御信号CS’(F)が、“ハ
イ”から“ロー”または“ロー”から“ハイ”に変化し
たときに、ブレーキ液圧回路C−REARの制御信号C
S’(R)を反転する構成としている。
C−FRONTに対する制御信号CS’(F)が、“ハ
イ”から“ロー”または“ロー”から“ハイ”に変化し
たときに、ブレーキ液圧回路C−REARの制御信号C
S’(R)を反転する構成としている。
【0114】第6実施例では、主マイクロプロセッサM
−μPの信号反転部REVは、上記図14中矢印X2で
示した回路と同じ構成となる。一方、監視装置MNTR
は、上記図15中矢印Y2で示す回路と同じ構成とな
る。
−μPの信号反転部REVは、上記図14中矢印X2で
示した回路と同じ構成となる。一方、監視装置MNTR
は、上記図15中矢印Y2で示す回路と同じ構成とな
る。
【0115】この第6実施例でも、信号反転部REVが
出力する制御信号CS(F)が変化した瞬間に制御信号
CS(R)が反転しなければ、これを監視装置MNTR
が検出して“ハイ”の制御禁止信号CPSが駆動回路D
RVに出力される。
出力する制御信号CS(F)が変化した瞬間に制御信号
CS(R)が反転しなければ、これを監視装置MNTR
が検出して“ハイ”の制御禁止信号CPSが駆動回路D
RVに出力される。
【0116】このように、第6実施例のアンチロックブ
レーキ制御装置では、“当該チャネル”の制御信号CS
(F)が変化したときに、“監視チャネル”の制御信号
CS(R)が反転したか否かによって主マイクロプロセ
ッサM−μPの異常を検出する構成としているため、主
マイクロプロセッサM−μPの異常を直ちに検出してア
ンチロック制御を禁止することができる。
レーキ制御装置では、“当該チャネル”の制御信号CS
(F)が変化したときに、“監視チャネル”の制御信号
CS(R)が反転したか否かによって主マイクロプロセ
ッサM−μPの異常を検出する構成としているため、主
マイクロプロセッサM−μPの異常を直ちに検出してア
ンチロック制御を禁止することができる。
【0117】また、この第6実施例のアンチロックブレ
ーキ制御装置では、監視装置MNTRが電子回路である
ため、装置全体としてコストの低減を図ることができ、
かつ、イニシャルチェック時及び走行中であっても監視
装置MNTRの監視することができる。
ーキ制御装置では、監視装置MNTRが電子回路である
ため、装置全体としてコストの低減を図ることができ、
かつ、イニシャルチェック時及び走行中であっても監視
装置MNTRの監視することができる。
【0118】さらに、この第6実施例では、同じ2チャ
ネルの第5実施例の場合と比較して、ブレーキ液圧回路
C−FONTのみが当該チャネルとなる構成としている
ため、信号反転部REV、監視装置MNTRの構造がよ
り簡易になる。
ネルの第5実施例の場合と比較して、ブレーキ液圧回路
C−FONTのみが当該チャネルとなる構成としている
ため、信号反転部REV、監視装置MNTRの構造がよ
り簡易になる。
【0119】本発明は、上記実施例に限定されるもので
はなく、種々の変形が可能である。例えば、上記実施例
は、監視装置MNTRは電子回路から構成していたが、
監視装置MNTRとしてマイクロプロセッサを使用して
もよい。この場合、監視装置MNTRとして使用するマ
イクロプロセッサは、主マイクロプロセッサM−μPと
しして使用するマイクロプロセッサと異なる構造のもの
を使用すれば、系統的誤差が生じた場合にも確実に主マ
イクロプロセッサM−μPの異常を検出することができ
る。また、監視装置MNTRは上記のように主マイクロ
プロセッサM−μPの作動の監視のみを行うため、4ビ
ットマイクロプロセッサ等の比較的簡単な構造のものを
使用することができ、この場合装置全体としてコストの
低減を図ることができる。
はなく、種々の変形が可能である。例えば、上記実施例
は、監視装置MNTRは電子回路から構成していたが、
監視装置MNTRとしてマイクロプロセッサを使用して
もよい。この場合、監視装置MNTRとして使用するマ
イクロプロセッサは、主マイクロプロセッサM−μPと
しして使用するマイクロプロセッサと異なる構造のもの
を使用すれば、系統的誤差が生じた場合にも確実に主マ
イクロプロセッサM−μPの異常を検出することができ
る。また、監視装置MNTRは上記のように主マイクロ
プロセッサM−μPの作動の監視のみを行うため、4ビ
ットマイクロプロセッサ等の比較的簡単な構造のものを
使用することができ、この場合装置全体としてコストの
低減を図ることができる。
【0120】監視装置MNTRには、図18に示すよう
に、監視装置MNTRに主マイクロプロセッサM−μP
の作動を監視する機能(Watch−Dog機能)を持
たせてもよい。この場合、バルブリレー70を駆動する
バルブリレー駆動回路71に対して制御禁止信号CPS
を出力する構成としてもよい。また、この図18に示す
ように、車輪速センサS0〜S3からに入力される信号を
監視するための付加回路73を設けてもよい。
に、監視装置MNTRに主マイクロプロセッサM−μP
の作動を監視する機能(Watch−Dog機能)を持
たせてもよい。この場合、バルブリレー70を駆動する
バルブリレー駆動回路71に対して制御禁止信号CPS
を出力する構成としてもよい。また、この図18に示す
ように、車輪速センサS0〜S3からに入力される信号を
監視するための付加回路73を設けてもよい。
【0121】また、上記実施例では、主マイクロプロセ
ッサM−μPが正常に作動していないことを検出した場
合には、駆動回路DRVを不動化してアンチロック制御
を禁止する構成としているが、主マイクロプロセッサM
−μPに制御禁止信号CPSを出力して主マイクロプロ
セッサM−μPの異常が検出された場合には、主マイク
ロプロセッサM−μP自体を不動化する構成としてもよ
い。
ッサM−μPが正常に作動していないことを検出した場
合には、駆動回路DRVを不動化してアンチロック制御
を禁止する構成としているが、主マイクロプロセッサM
−μPに制御禁止信号CPSを出力して主マイクロプロ
セッサM−μPの異常が検出された場合には、主マイク
ロプロセッサM−μP自体を不動化する構成としてもよ
い。
【0122】また、上記実施例では、主マイクロプロセ
ッサM−μPの出力する制御信号CS(FR)〜CS
(RL)を監視装置が監視する構成としているが、駆動
回路DRVが出力する駆動信号DS(FR)〜DS(R
L)を監視して主マイクロプロセッサM−μPの異常を
検出する構成としてもよい。
ッサM−μPの出力する制御信号CS(FR)〜CS
(RL)を監視装置が監視する構成としているが、駆動
回路DRVが出力する駆動信号DS(FR)〜DS(R
L)を監視して主マイクロプロセッサM−μPの異常を
検出する構成としてもよい。
【0123】また、上記実施例において、“当該チャネ
ル”に対する制御信号CS(FR)〜CS(RL)が
“ロー”(減圧)から“ハイ”(加圧)に変化するとき
のみ、“監視チャネル”の制御信号CS(FR)〜CS
(RL)を反転させる構成としてもよい。さらに、“監
視チャネル”が加圧中または減圧中の場合のみ“監視チ
ャネル”の制御信号CS(FR)〜CS(RL)の反転
を行う構成としてもよい。
ル”に対する制御信号CS(FR)〜CS(RL)が
“ロー”(減圧)から“ハイ”(加圧)に変化するとき
のみ、“監視チャネル”の制御信号CS(FR)〜CS
(RL)を反転させる構成としてもよい。さらに、“監
視チャネル”が加圧中または減圧中の場合のみ“監視チ
ャネル”の制御信号CS(FR)〜CS(RL)の反転
を行う構成としてもよい。
【0124】さらに、上記実施例では、アクチュエータ
ACT0〜ACT5は、“加圧”と“減圧”の2モードの
みであるが、“加圧”“減圧”“保持”の3モードを有
するアンチロックブレーキ制御装置に対しても本発明を
適用することができる。
ACT0〜ACT5は、“加圧”と“減圧”の2モードの
みであるが、“加圧”“減圧”“保持”の3モードを有
するアンチロックブレーキ制御装置に対しても本発明を
適用することができる。
【0125】この場合、例えば、図2においてインレッ
ト・バルブ3をアウトレット・バルブ7と同様の構造の
常開のソレイドバルブとすればよい。インレット・バル
ブが開弁状態でアウトレット・バルブが閉弁状態であれ
ば“加圧”、インレット・バルブが閉弁状態でアウトレ
ット・バルブが開弁状態であれば“減圧”となり、さら
に、インレット・バルブとアウトレット・バルブの両方
が閉弁すれば“保持”のモードとなる。
ト・バルブ3をアウトレット・バルブ7と同様の構造の
常開のソレイドバルブとすればよい。インレット・バル
ブが開弁状態でアウトレット・バルブが閉弁状態であれ
ば“加圧”、インレット・バルブが閉弁状態でアウトレ
ット・バルブが開弁状態であれば“減圧”となり、さら
に、インレット・バルブとアウトレット・バルブの両方
が閉弁すれば“保持”のモードとなる。
【0126】図19は上記3モードのアンチロックブレ
ーキ制御装置に本発明を適用した一例を示している。こ
の図19の例では、右前輪FRのブレーキ液圧回路C−
FRと左後輪RLのブレーキ液圧回路C−RLが互いに
“当該チャネル”と“監視チャネル”となる。また、当
該チャネルに対する制御信号CS’(FR),CS’
(RL)が変化したときに(時刻t1〜時刻t10)、
監視チャネルに対する制御信号CS’(FR),CS’
(RL)を強制的に変化させる。まず、当該チャネルの
制御信号CS’(FR),CS’(RL)が変化したと
きに監視チャネルに対する制御信号CS’(FR),C
S’(RL)が“加圧”または“減圧”であれば、強制
的に“保持”に変化させる(時刻t1,t5,t6,t
7)。また、当該チャネルの制御信号CS’(FR),
CS’(RL)が変化したときに監視チャネルに対する
制御信号CS’(FR),CS’(RL)が“保持”で
あれば、強制的に“加圧”に変化させる(時刻t2,t
3,t4,t8,t9)。この場合、例えばt10に制
御信号CS(FR)が“保持”から“加圧”に変化した
にもかかわらず、制御信号CS(RL)が変化してない
場合には、監視装置MNTRがこれを検出して主マイク
ロプロセッサM−μPの異常であると判断する。
ーキ制御装置に本発明を適用した一例を示している。こ
の図19の例では、右前輪FRのブレーキ液圧回路C−
FRと左後輪RLのブレーキ液圧回路C−RLが互いに
“当該チャネル”と“監視チャネル”となる。また、当
該チャネルに対する制御信号CS’(FR),CS’
(RL)が変化したときに(時刻t1〜時刻t10)、
監視チャネルに対する制御信号CS’(FR),CS’
(RL)を強制的に変化させる。まず、当該チャネルの
制御信号CS’(FR),CS’(RL)が変化したと
きに監視チャネルに対する制御信号CS’(FR),C
S’(RL)が“加圧”または“減圧”であれば、強制
的に“保持”に変化させる(時刻t1,t5,t6,t
7)。また、当該チャネルの制御信号CS’(FR),
CS’(RL)が変化したときに監視チャネルに対する
制御信号CS’(FR),CS’(RL)が“保持”で
あれば、強制的に“加圧”に変化させる(時刻t2,t
3,t4,t8,t9)。この場合、例えばt10に制
御信号CS(FR)が“保持”から“加圧”に変化した
にもかかわらず、制御信号CS(RL)が変化してない
場合には、監視装置MNTRがこれを検出して主マイク
ロプロセッサM−μPの異常であると判断する。
【0127】
【発明の効果】以上の説明から明らかなように、請求項
1のアンチロックブレーキ制御装置では、主マイクロプ
ロセッサが一つの系統に出力する制御信号が変化したと
きに、主マイクロプロセッサが正常に作動しているか否
かを判断する構成としているため、主マイクロプロセッ
サに異常が発生している場合には、主マイクロプロセッ
サの制御信号によりアクチュエータが作動する時に、こ
の異常が速やかに検出される。
1のアンチロックブレーキ制御装置では、主マイクロプ
ロセッサが一つの系統に出力する制御信号が変化したと
きに、主マイクロプロセッサが正常に作動しているか否
かを判断する構成としているため、主マイクロプロセッ
サに異常が発生している場合には、主マイクロプロセッ
サの制御信号によりアクチュエータが作動する時に、こ
の異常が速やかに検出される。
【0128】また、請求項2のアンチロックブレーキ制
御装置では、主マイクロプロセッサが一つの系統(当該
チャネル)に出力する制御信号が変化したときに、この
一つの系統以外の特定の一つの系統(監視チャネル)に
出力する制御信号が変化するか否かによって、主マイク
ロプロセッサが正常に作動することを確認する構成とし
ているため、主マイクロプロセッサに異常があれば、制
御信号が変化したときに直ちに検出することができると
共に、アンチロック制御の減圧中、加圧中あるいは保持
の状態であっても主マイクロプロセッサの異常を検出す
ることができ、装置の安全性、信頼性を大幅に向上する
ことができる。
御装置では、主マイクロプロセッサが一つの系統(当該
チャネル)に出力する制御信号が変化したときに、この
一つの系統以外の特定の一つの系統(監視チャネル)に
出力する制御信号が変化するか否かによって、主マイク
ロプロセッサが正常に作動することを確認する構成とし
ているため、主マイクロプロセッサに異常があれば、制
御信号が変化したときに直ちに検出することができると
共に、アンチロック制御の減圧中、加圧中あるいは保持
の状態であっても主マイクロプロセッサの異常を検出す
ることができ、装置の安全性、信頼性を大幅に向上する
ことができる。
【0129】また、請求項2のアンチロックブレーキ制
御装置では、監視装置が正常に作動することを確認する
ために、主マイクロプロセッサが出力する一つの系統に
対する制御信号を短時間変化させて監視装置に入力し、
同時に、この制御信号に対応する監視チャネルの制御信
号を変化させないで監視装置に入力すればよいため、イ
ニシャルチェック時の安全性を確保することができると
共に、車両が走行中であっても監視装置が正常に作動す
ることを確認することができる。
御装置では、監視装置が正常に作動することを確認する
ために、主マイクロプロセッサが出力する一つの系統に
対する制御信号を短時間変化させて監視装置に入力し、
同時に、この制御信号に対応する監視チャネルの制御信
号を変化させないで監視装置に入力すればよいため、イ
ニシャルチェック時の安全性を確保することができると
共に、車両が走行中であっても監視装置が正常に作動す
ることを確認することができる。
【0130】請求項3のアンチロックブレーキ制御装置
では、強制的に変化する制御信号はアクチュエータが反
応しない程度に瞬間的パルスであるため通常のアンチロ
ックの制御状態にほとんど影響を与えることなく、主マ
イクロプロセッサの異常を検出することができる。
では、強制的に変化する制御信号はアクチュエータが反
応しない程度に瞬間的パルスであるため通常のアンチロ
ックの制御状態にほとんど影響を与えることなく、主マ
イクロプロセッサの異常を検出することができる。
【0131】請求項4のアンチロックブレーキ制御装置
では、主マイクロプロセッサと監視装置が異なる形式の
マイクロプロセッサからなるため、系統的誤差が生じた
場合にも主マイクロプロセッサの異常を確実に検出して
アンチロック制御を禁止することができる。
では、主マイクロプロセッサと監視装置が異なる形式の
マイクロプロセッサからなるため、系統的誤差が生じた
場合にも主マイクロプロセッサの異常を確実に検出して
アンチロック制御を禁止することができる。
【0132】請求項5のアンチロックブレーキ制御装置
では、監視装置を電子回路から構成しているため装置全
体としてコストの低減を図ることができる。
では、監視装置を電子回路から構成しているため装置全
体としてコストの低減を図ることができる。
【図1】 本発明の第1実施例に係るアンチロックブレ
ーキ制御装置を示す概略図である。
ーキ制御装置を示す概略図である。
【図2】 第1実施例のアンチロックブレーキ制御装置
を示す概略図である。
を示す概略図である。
【図3】 第1実施例の異常検出方法を説明するための
線図である。
線図である。
【図4】 第1実施例の信号反転部REVを示す回路図
である。
である。
【図5】 第1実施例の監視装置MNTRを示す回路図
である。
である。
【図6】 図5の回路A1を示す回路図である。
【図7】 第1実施例の信号反転部REVの作動を示す
線図である。
線図である。
【図8】 第1実施例の監視装置MNTRの作動を示す
線図である。
線図である。
【図9】 第2実施例の異常検出方法を説明するための
線図である。
線図である。
【図10】 本発明の第2実施例の信号反転部REVを
示す回路図である。
示す回路図である。
【図11】 第2実施例の監視装置MNTRを示す回路
図である。
図である。
【図12】 第2実施例の作動を説明するための線図で
ある。
ある。
【図13】 本発明の第3実施例を示す概略図である。
【図14】 第3実施例の信号反転部REVを示す回路
図である。
図である。
【図15】 第3実施例の監視装置MNTRを示す回路
図である。
図である。
【図16】 第3実施例の作動を示す線図である。
【図17】 本発明の第5実施例を示す概略図である。
【図18】 本発明の変形例を示す概略図である。
【図19】 本発明を3モードのアンチロックブレーキ
装置に適用した場合の作動の一例を示す線図である。
装置に適用した場合の作動の一例を示す線図である。
ACT0〜ACT4 アクチュエータ CONV 変換部 CAL 車輪及び車体挙動計算部 ECU 電子制御装置 DRV 駆動回路 LCK アンチロック判断部 MNTR 監視装置 M−μP 主マイクロプロセッサ REV 信号反転部
Claims (5)
- 【請求項1】 車輪速センサから入力される車輪速信号
に基づいてアンチロック制御判断を行い、該判断に基づ
いて少なくとも二系統のブレーキ液圧回路のアクチュエ
ータに対して制御信号を出力する主マイクロプロセッサ
と、 該主マイクロプロセッサの出力する制御信号を監視する
監視装置とを備え、 上記監視装置は、上記主マイクロプロセッサの少なくと
も一つの系統に出力される制御信号が変化した時に、主
マイクロプロセッサが正常に作動しているか否かを判断
し、主マイクロプロセッサが正常に作動していない場合
には、主マイクロプロセッサの作動を禁止する制御禁止
信号を出力することを特徴とするアンチロックブレーキ
制御装置。 - 【請求項2】 ブレーキ液圧を調整するアクチュエータ
を備える少なくとも2系統以上のブレーキ液圧回路と、 車輪速センサから入力される車輪速信号より車輪がロッ
ク傾向又はロックから回復する傾向にあることを検出
し、該傾向に応じて上記ブレーキ液圧回路のアクチュエ
ータを駆動する制御信号を出力し、一つの系統に対する
制御信号を変化させるときに、該一つの系統以外の特定
の一つの系統に対する制御信号を強制的に変化させる主
マイクロプロセッサと、 上記主マイクロプロセッサが上記一つの系統に出力する
信号が変化したときに、上記特定の一つの系統に出力さ
れた制御信号が変化すれば主マイクロプロセッサは正常
に作動していると判断する一方、上記特定の一つの系統
に出力された制御信号が変化しなければ主マイクロプロ
セッサは正常に作動していないと判断し、主マイクロプ
ロセッサの作動を禁止する制御禁止信号を出力する監視
装置とを備えることを特徴とするアンチロックブレーキ
制御装置。 - 【請求項3】 上記マイクロプロセッサは、上記アクチ
ュエータが反応しない程度に瞬間的に上記一つの系統以
外の特定の一つの系統に対する制御信号を強制的に変化
させることを特徴とする請求項2に記載のアンチロック
ブレーキ制御装置。 - 【請求項4】 上記監視装置は、上記主マイクロプロセ
ッサとは異なる形式のマイクロプロセッサであることを
特徴とする請求項1から請求項3に記載のアンチロック
ブレーキ制御装置。 - 【請求項5】 上記監視装置は、電子回路からなること
を特徴とする請求項1から請求項3に記載のアンチロッ
クブレーキ制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10301794A JPH07309222A (ja) | 1994-05-17 | 1994-05-17 | アンチロックブレーキ制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10301794A JPH07309222A (ja) | 1994-05-17 | 1994-05-17 | アンチロックブレーキ制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07309222A true JPH07309222A (ja) | 1995-11-28 |
Family
ID=14342885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10301794A Withdrawn JPH07309222A (ja) | 1994-05-17 | 1994-05-17 | アンチロックブレーキ制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07309222A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000025591A (ja) * | 1998-06-12 | 2000-01-25 | Robert Bosch Gmbh | 自動車用電気式ブレ―キ装置 |
JP2018077583A (ja) * | 2016-11-07 | 2018-05-17 | 株式会社デンソー | 電子制御装置 |
-
1994
- 1994-05-17 JP JP10301794A patent/JPH07309222A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000025591A (ja) * | 1998-06-12 | 2000-01-25 | Robert Bosch Gmbh | 自動車用電気式ブレ―キ装置 |
JP2018077583A (ja) * | 2016-11-07 | 2018-05-17 | 株式会社デンソー | 電子制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0283050B1 (en) | Multiple control circuit | |
JPH07509421A (ja) | 制動力配分用電子制御付きブレーキシステムの作動信頼性を高める方法 | |
US8762020B2 (en) | Method for supporting a brake system in case of reduced effectiveness of the vehicle brake system | |
JP2592085B2 (ja) | アンチロック装置 | |
JP3496278B2 (ja) | アンチロックブレーキ制御装置 | |
JPH01204855A (ja) | アンチロック装置 | |
JPH07309222A (ja) | アンチロックブレーキ制御装置 | |
JP3393644B2 (ja) | アンチロックブレーキ制御装置 | |
US11472390B2 (en) | Method for monitoring an ABS control procedure in an electrically controllable brake system and electronically controllable brake system | |
JP4579058B2 (ja) | 車載電子制御装置の送信データ異常監視システム | |
JP2773581B2 (ja) | 車両用滑走制御装置 | |
JP3508614B2 (ja) | 自己監視機能付き車載用電子制御装置 | |
JP3716664B2 (ja) | 自己監視機能付き車載用電子制御装置 | |
JP2649684B2 (ja) | アンチロックブレーキ制御回路 | |
JP2841603B2 (ja) | 多重系制御回路 | |
JP2867901B2 (ja) | Abs用マイクロコンピュータの故障検出装置 | |
JP2002067910A (ja) | 車両用制動制御装置 | |
JPH05208671A (ja) | アンチスキッド制御装置 | |
JP2000351359A (ja) | 制動力制御装置 | |
JP2003267205A (ja) | 車載制御用電子制御装置のマイクロコンピュータ監視回路 | |
JPH0241961A (ja) | 故障検出手段を有するアンチロックブレーキ制御装置 | |
JPH1191541A (ja) | ブレーキ制御装置 | |
JPH06329014A (ja) | アンチロック制御装置 | |
JPH04321463A (ja) | アンチスキッドブレーキ制御方法および装置 | |
JP2003165429A (ja) | 車両用ブレーキ制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010731 |