JPH07308069A - 昇圧形3相全波整流装置及びその制御方法 - Google Patents
昇圧形3相全波整流装置及びその制御方法Info
- Publication number
- JPH07308069A JPH07308069A JP12314894A JP12314894A JPH07308069A JP H07308069 A JPH07308069 A JP H07308069A JP 12314894 A JP12314894 A JP 12314894A JP 12314894 A JP12314894 A JP 12314894A JP H07308069 A JPH07308069 A JP H07308069A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- boosting
- switching
- wave rectifier
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Rectifiers (AREA)
Abstract
(57)【要約】
【目的】装置の小型化と、各昇圧用インダクタのヒステ
リシス損失、各相のスイッチング半導体素子のスイッチ
ング電力損失、及び回路の電力損失を低減すること。 【構成】3相交流電力を遮断可能な回路遮断器3、相ラ
イン2のそれぞれを流れる相電流を検出する電流検出器
4、各相ラインに設けられた昇圧用インダクタ5、スイ
ッチング半導体素子を3相ブリッジ構成に接続してなる
3相全波整流回路6、平滑用コンデンサ7、及び前記ス
イッチング半導体素子を予め決められたシーケンスで高
周波スイッチングさせる制御回路9を備えた昇圧形3相
全波整流装置において、前記回路遮断器と前記各昇圧用
インダクタとの間の前記相ラインを入力とし、前記3相
全波整流回路の正、負の共通ラインを出力とする3相ブ
リッジ回路を構成するようダイオードD7〜D12を接
続した昇圧形3相全波整流装置。
リシス損失、各相のスイッチング半導体素子のスイッチ
ング電力損失、及び回路の電力損失を低減すること。 【構成】3相交流電力を遮断可能な回路遮断器3、相ラ
イン2のそれぞれを流れる相電流を検出する電流検出器
4、各相ラインに設けられた昇圧用インダクタ5、スイ
ッチング半導体素子を3相ブリッジ構成に接続してなる
3相全波整流回路6、平滑用コンデンサ7、及び前記ス
イッチング半導体素子を予め決められたシーケンスで高
周波スイッチングさせる制御回路9を備えた昇圧形3相
全波整流装置において、前記回路遮断器と前記各昇圧用
インダクタとの間の前記相ラインを入力とし、前記3相
全波整流回路の正、負の共通ラインを出力とする3相ブ
リッジ回路を構成するようダイオードD7〜D12を接
続した昇圧形3相全波整流装置。
Description
【0001】
【産業上の利用分野】本発明は、3相ブリッジ構成に接
続してなるスイッチング半導体素子を高周波スイッチン
グさせて昇圧された直流出力電圧を負荷に供給する昇圧
形3相全波整流装置及びその制御方法に関する。
続してなるスイッチング半導体素子を高周波スイッチン
グさせて昇圧された直流出力電圧を負荷に供給する昇圧
形3相全波整流装置及びその制御方法に関する。
【0002】
【従来の技術】3相交流入力電力を受電してその3相交
流電圧よりも高い直流電圧を負荷に供給する従来の装置
として、図3に示すようなものがある。図3により従来
装置を説明すると、1U,1V,1Wはそれぞれ3相交
流電力を受電する3相交流入力端子、2U,2V,2W
は3相交流入力端子1U,1V,1Wにそれぞれ接続さ
れた相ライン、3はこれら相ラインに接続された回路遮
断器、4は各相ラインを流れる電流を検出する変流器4
U,4V,4Wなどからなる電流検出器、5U,5V,
5Wは相ライン2U,2V,2Wにそれぞれ接続された
昇圧用インダクタ、C1,C2,C3は相ライン間に接
続されたコンデンサ、6は3相ブリッジに接続されたI
GBT、あるいはトランジスタ、又はバイポーラ静電誘
導トランジスタ(BーSIT)のようなスイッチング半
導体素子Q1,Q2,Q3,Q4,Q5,Q6、及びこ
れらのそれぞれに逆並列に備えられたダイオードD1,
D2,D3,D4,D5,D6からなる3相全波整流回
路、7は平滑用コンデンサ、8は負荷、9は前記スイッ
チング半導体素子Q1〜Q6を予め決められたシーケン
スに従ってスイッチング動作させる制御回路、10は制
御回路9からの制御信号により駆動信号a〜fを前記ス
イッチング半導体素子Q1〜Q6に供給する駆動回路で
ある。
流電圧よりも高い直流電圧を負荷に供給する従来の装置
として、図3に示すようなものがある。図3により従来
装置を説明すると、1U,1V,1Wはそれぞれ3相交
流電力を受電する3相交流入力端子、2U,2V,2W
は3相交流入力端子1U,1V,1Wにそれぞれ接続さ
れた相ライン、3はこれら相ラインに接続された回路遮
断器、4は各相ラインを流れる電流を検出する変流器4
U,4V,4Wなどからなる電流検出器、5U,5V,
5Wは相ライン2U,2V,2Wにそれぞれ接続された
昇圧用インダクタ、C1,C2,C3は相ライン間に接
続されたコンデンサ、6は3相ブリッジに接続されたI
GBT、あるいはトランジスタ、又はバイポーラ静電誘
導トランジスタ(BーSIT)のようなスイッチング半
導体素子Q1,Q2,Q3,Q4,Q5,Q6、及びこ
れらのそれぞれに逆並列に備えられたダイオードD1,
D2,D3,D4,D5,D6からなる3相全波整流回
路、7は平滑用コンデンサ、8は負荷、9は前記スイッ
チング半導体素子Q1〜Q6を予め決められたシーケン
スに従ってスイッチング動作させる制御回路、10は制
御回路9からの制御信号により駆動信号a〜fを前記ス
イッチング半導体素子Q1〜Q6に供給する駆動回路で
ある。
【0003】次に動作説明を簡単に行うと、スイッチン
グ半導体素子Q1〜Q6は3相交流入力の周波数に比べ
て十分に高い周波数、例えば可聴音領域を越えた25k
Hzでそれぞれパルス幅制御、つまり時比率制御され
る。これらスイッチング半導体素子Q1〜Q6は、各相
の3個のスイッチング半導体素子が同時にオンし、各相
ライン2U,2V,2Wを流れる電流と直流出力電圧と
に依存してオフ時点が制御される。例えば、駆動回路1
0からスイッチング半導体素子Q2、Q3、Q6にオン
駆動信号が与えられたとすると、U相入力電流は相ライ
ン2Uから昇圧用インダクタ5U→スイッチング半導体
素子Q2→平滑用コンデンサ7→スイッチング半導体素
子Q3→昇圧用インダクタ5V→相ライン2Vに流れ、
W相入力電流は相ライン2Wから昇圧用インダクタ5W
→スイッチング半導体素子Q6→平滑用コンデンサ7→
スイッチング半導体素子Q3→昇圧用インダクタ5V→
相ライン2Vに流れる。また,V相入力電流は、U相入
力電流とW相入力電流との和となる。このように昇圧用
インダクタにエネルギーを蓄積するとき,出力電圧も印
加されるので,エネルギーの循環が起こる。そして各相
ラインを流れる電流は、各相電圧に位相が一致する正弦
波となるよう制御される。
グ半導体素子Q1〜Q6は3相交流入力の周波数に比べ
て十分に高い周波数、例えば可聴音領域を越えた25k
Hzでそれぞれパルス幅制御、つまり時比率制御され
る。これらスイッチング半導体素子Q1〜Q6は、各相
の3個のスイッチング半導体素子が同時にオンし、各相
ライン2U,2V,2Wを流れる電流と直流出力電圧と
に依存してオフ時点が制御される。例えば、駆動回路1
0からスイッチング半導体素子Q2、Q3、Q6にオン
駆動信号が与えられたとすると、U相入力電流は相ライ
ン2Uから昇圧用インダクタ5U→スイッチング半導体
素子Q2→平滑用コンデンサ7→スイッチング半導体素
子Q3→昇圧用インダクタ5V→相ライン2Vに流れ、
W相入力電流は相ライン2Wから昇圧用インダクタ5W
→スイッチング半導体素子Q6→平滑用コンデンサ7→
スイッチング半導体素子Q3→昇圧用インダクタ5V→
相ライン2Vに流れる。また,V相入力電流は、U相入
力電流とW相入力電流との和となる。このように昇圧用
インダクタにエネルギーを蓄積するとき,出力電圧も印
加されるので,エネルギーの循環が起こる。そして各相
ラインを流れる電流は、各相電圧に位相が一致する正弦
波となるよう制御される。
【0004】そしてU相入力電流がその基準値に達する
と、スイッチング半導体素子Q2がターンオフするが、
電流は昇圧用インダクタ5U→ダイオードD1→スイッ
チング半導体素子Q3→昇圧用インダクタ5V→相ライ
ン2V→相ライン2Uに流れ、エネルギー供給源が入力
電圧だけとなるが、依然としてエネルギーの蓄積が続行
される。また、W相入力電流がその基準値に達すると、
スイッチング半導体素子Q6がターンオフするが、電流
は昇圧用インダクタ5W→ダイオードD5→スイッチン
グ半導体素子Q3→昇圧用インダクタ5V→相ライン2
V→相ライン2Wに流れ、エネルギー供給源が入力電圧
だけとなるが、依然としてエネルギーの蓄積が続行され
る。。さらにまた、V相入力電流がその基準値に達する
と、スイッチング半導体素子Q3がターンオフし、すで
にスイッチング半導体素子Q2又はQ6がオフしていれ
ば、昇圧用インダクタ5V、5U、5Wに蓄えられたエ
ネルギーは昇圧用インダクタ5Vから相ライン2V→相
ライン2U(又は2W)→昇圧用インダクタ5U(又は
5W)→ダイオードD1(又はD5)→平滑用コンデン
サ7又は負荷8→ダイオードD4→昇圧用インダクタ5
Vに流れ、負荷側に放出される。
と、スイッチング半導体素子Q2がターンオフするが、
電流は昇圧用インダクタ5U→ダイオードD1→スイッ
チング半導体素子Q3→昇圧用インダクタ5V→相ライ
ン2V→相ライン2Uに流れ、エネルギー供給源が入力
電圧だけとなるが、依然としてエネルギーの蓄積が続行
される。また、W相入力電流がその基準値に達すると、
スイッチング半導体素子Q6がターンオフするが、電流
は昇圧用インダクタ5W→ダイオードD5→スイッチン
グ半導体素子Q3→昇圧用インダクタ5V→相ライン2
V→相ライン2Wに流れ、エネルギー供給源が入力電圧
だけとなるが、依然としてエネルギーの蓄積が続行され
る。。さらにまた、V相入力電流がその基準値に達する
と、スイッチング半導体素子Q3がターンオフし、すで
にスイッチング半導体素子Q2又はQ6がオフしていれ
ば、昇圧用インダクタ5V、5U、5Wに蓄えられたエ
ネルギーは昇圧用インダクタ5Vから相ライン2V→相
ライン2U(又は2W)→昇圧用インダクタ5U(又は
5W)→ダイオードD1(又はD5)→平滑用コンデン
サ7又は負荷8→ダイオードD4→昇圧用インダクタ5
Vに流れ、負荷側に放出される。
【0005】前述したように、スイッチング半導体素子
Q3がターンオフするとき、すでにスイッチング半導体
素子Q2又はQ6がオフしていれば、昇圧用インダクタ
5V、5U、5Wに蓄えられたエネルギーは負荷側に放
出されるが、例えば、スイッチング半導体素子Q3がタ
ーンオフするとき、まだスイッチング半導体素子Q2が
オンしているとすれば、電流は昇圧用インダクタ5Vか
ら相ライン2V→相ライン2U→昇圧用インダクタ5U
→スイッチング半導体素子Q2→ダイオードD4に流
れ、エネルギー供給源が入力電圧だけとなるが、依然と
してエネルギー蓄積モードは続く。
Q3がターンオフするとき、すでにスイッチング半導体
素子Q2又はQ6がオフしていれば、昇圧用インダクタ
5V、5U、5Wに蓄えられたエネルギーは負荷側に放
出されるが、例えば、スイッチング半導体素子Q3がタ
ーンオフするとき、まだスイッチング半導体素子Q2が
オンしているとすれば、電流は昇圧用インダクタ5Vか
ら相ライン2V→相ライン2U→昇圧用インダクタ5U
→スイッチング半導体素子Q2→ダイオードD4に流
れ、エネルギー供給源が入力電圧だけとなるが、依然と
してエネルギー蓄積モードは続く。
【0006】次に事故などの発生により回路遮断器3を
開き、各相ライン2U,2V,2Wを瞬時に遮断したと
すると、各相ライン2U,2V,2Wが3相交流入力電
源側から切り離されるから、昇圧用インダクタ5U,5
V,5Wを通して流れていた電流は、当然に各相ライン
間に接続されているコンデンサC1,C2,C3を通し
て流れ、これらコンデンサに充電される。これらコンデ
ンサが接続されていないと高電圧が発生する。
開き、各相ライン2U,2V,2Wを瞬時に遮断したと
すると、各相ライン2U,2V,2Wが3相交流入力電
源側から切り離されるから、昇圧用インダクタ5U,5
V,5Wを通して流れていた電流は、当然に各相ライン
間に接続されているコンデンサC1,C2,C3を通し
て流れ、これらコンデンサに充電される。これらコンデ
ンサが接続されていないと高電圧が発生する。
【0007】
【発明が解決しようとする課題】しかし、このような従
来装置及び制御方法にあっては下記のような問題点を有
する。 (1)回路遮断器が開く場合を考慮して比較的キャパシ
タンスの大きなコンデンサC1,C2,C3を備えなけ
ればならない。 (2)各昇圧用インダクタ5U、5V、5Wを流れる電
流は、各相ラインを流れる電流とほぼ同一で各相電圧に
位相が一致する正弦波となり、ピーク値が大きくなるの
で、各昇圧用インダクタ5U、5V、5Wが大型化す
る。 (3)昇圧用インダクタ5U、5V、5Wにエネルギー
を蓄えるとき、負荷側から入力側に戻る循環電流が流れ
るので、電力損失が大きいという欠点がある。
来装置及び制御方法にあっては下記のような問題点を有
する。 (1)回路遮断器が開く場合を考慮して比較的キャパシ
タンスの大きなコンデンサC1,C2,C3を備えなけ
ればならない。 (2)各昇圧用インダクタ5U、5V、5Wを流れる電
流は、各相ラインを流れる電流とほぼ同一で各相電圧に
位相が一致する正弦波となり、ピーク値が大きくなるの
で、各昇圧用インダクタ5U、5V、5Wが大型化す
る。 (3)昇圧用インダクタ5U、5V、5Wにエネルギー
を蓄えるとき、負荷側から入力側に戻る循環電流が流れ
るので、電力損失が大きいという欠点がある。
【0008】本発明はこのような従来の問題点を解決
し,スイッチング半導体素子のスイッチング損失、昇圧
用インダクタの電力損失、及び循環電流による電力損失
を低減し、また装置を小型化することを主目的としてい
る。
し,スイッチング半導体素子のスイッチング損失、昇圧
用インダクタの電力損失、及び循環電流による電力損失
を低減し、また装置を小型化することを主目的としてい
る。
【0009】
【課題を解決するための手段】請求項1に記載の本発明
は、前記課題を解決するために、3相交流電力を遮断可
能な回路遮断器、相ラインのそれぞれを流れる相電流を
検出する電流検出器、各相ラインに設けられた昇圧用イ
ンダクタ、スイッチング半導体素子を3相ブリッジ構成
に接続してなる3相全波整流回路、平滑用コンデンサ、
及び前記スイッチング半導体素子を予め決められたシー
ケンスで高周波スイッチングさせる制御回路を備えた昇
圧形3相全波整流装置において、前記回路遮断器と前記
各昇圧用インダクタとの間の前記相ラインを入力とし,
前記3相全波整流回路の正、負の共通ラインを出力とす
る3相ブリッジ回路を接続したことを特徴とする昇圧形
3相全波整流装置を提供するものである。
は、前記課題を解決するために、3相交流電力を遮断可
能な回路遮断器、相ラインのそれぞれを流れる相電流を
検出する電流検出器、各相ラインに設けられた昇圧用イ
ンダクタ、スイッチング半導体素子を3相ブリッジ構成
に接続してなる3相全波整流回路、平滑用コンデンサ、
及び前記スイッチング半導体素子を予め決められたシー
ケンスで高周波スイッチングさせる制御回路を備えた昇
圧形3相全波整流装置において、前記回路遮断器と前記
各昇圧用インダクタとの間の前記相ラインを入力とし,
前記3相全波整流回路の正、負の共通ラインを出力とす
る3相ブリッジ回路を接続したことを特徴とする昇圧形
3相全波整流装置を提供するものである。
【0010】請求項2に記載の本発明は、前記課題を解
決するために、前記制御回路が、前記スイッチング半導
体素子を予め決められたシーケンスで一定期間スイッチ
ング動作を休止させる休止回路を備えることを特徴とす
る請求項1に記載の昇圧形3相全波整流装置を提供する
ものである。
決するために、前記制御回路が、前記スイッチング半導
体素子を予め決められたシーケンスで一定期間スイッチ
ング動作を休止させる休止回路を備えることを特徴とす
る請求項1に記載の昇圧形3相全波整流装置を提供する
ものである。
【0011】請求項3に記載の本発明は、前記課題を解
決するために、前記スイッチング半導体素子に逆並列に
ダイオードを接続したことを特徴とする請求項1又は請
求項2に記載の昇圧形3相全波整流装置を提供するもの
である。
決するために、前記スイッチング半導体素子に逆並列に
ダイオードを接続したことを特徴とする請求項1又は請
求項2に記載の昇圧形3相全波整流装置を提供するもの
である。
【0012】請求項4に記載の本発明は、前記課題を解
決するために、3相交流電力を負荷側に給電する相ライ
ンのそれぞれに設けられた昇圧用インダクタ、スイッチ
ング半導体素子を3相ブリッジ構成に接続してなる3相
全波整流回路、及び前記スイッチング半導体素子を予め
決められたシーケンスで高周波スイッチングさせる制御
回路を備えた昇圧形3相全波整流装置の制御方法におい
て、各相ラインに接続された前記昇圧用インダクタのエ
ネルギーの蓄積と放出の一部分が、前記相ラインと前記
3相全波整流回路の正、負の共通ラインとの間に3相ブ
リッジ構成となるよう接続されたダイオードを通して流
れるように制御することを特徴とする昇圧形3相全波整
流装置の制御方法を提供するものである。
決するために、3相交流電力を負荷側に給電する相ライ
ンのそれぞれに設けられた昇圧用インダクタ、スイッチ
ング半導体素子を3相ブリッジ構成に接続してなる3相
全波整流回路、及び前記スイッチング半導体素子を予め
決められたシーケンスで高周波スイッチングさせる制御
回路を備えた昇圧形3相全波整流装置の制御方法におい
て、各相ラインに接続された前記昇圧用インダクタのエ
ネルギーの蓄積と放出の一部分が、前記相ラインと前記
3相全波整流回路の正、負の共通ラインとの間に3相ブ
リッジ構成となるよう接続されたダイオードを通して流
れるように制御することを特徴とする昇圧形3相全波整
流装置の制御方法を提供するものである。
【0013】請求項5に記載の本発明は、前記課題を解
決するために、3相交流電力を負荷側に給電する相ライ
ンのそれぞれに設けられた昇圧用インダクタ、スイッチ
ング半導体素子を3相ブリッジ構成に接続してなる3相
全波整流回路、及び前記スイッチング半導体素子を予め
決められたシーケンスで高周波スイッチングさせる制御
回路を備えた昇圧形3相全波整流装置の制御方法におい
て、入力電圧の周波数の各周期におけるいずれの区間で
も3相の内の適切な2相の前記スイッチング半導体素子
だけを高周波スイッチング動作させ、各相ラインに接続
された前記昇圧用インダクタにエネルギーを蓄える際
に、負荷側から入力側へ循環電流が流れないように制御
することを特徴とする昇圧形3相全波整流装置の制御方
法を提供するものである。
決するために、3相交流電力を負荷側に給電する相ライ
ンのそれぞれに設けられた昇圧用インダクタ、スイッチ
ング半導体素子を3相ブリッジ構成に接続してなる3相
全波整流回路、及び前記スイッチング半導体素子を予め
決められたシーケンスで高周波スイッチングさせる制御
回路を備えた昇圧形3相全波整流装置の制御方法におい
て、入力電圧の周波数の各周期におけるいずれの区間で
も3相の内の適切な2相の前記スイッチング半導体素子
だけを高周波スイッチング動作させ、各相ラインに接続
された前記昇圧用インダクタにエネルギーを蓄える際
に、負荷側から入力側へ循環電流が流れないように制御
することを特徴とする昇圧形3相全波整流装置の制御方
法を提供するものである。
【0014】請求項6に記載の本発明は、前記課題を解
決するために、各相の前記スイッチング半導体素子を各
相電圧の半周期(π期間)のほぼ2/3に等しい期間だ
け高周波スイッチング動作させ、残りの期間は休止させ
るように制御することを特徴とする昇圧形3相全波整流
装置の制御方法を提供するものである。
決するために、各相の前記スイッチング半導体素子を各
相電圧の半周期(π期間)のほぼ2/3に等しい期間だ
け高周波スイッチング動作させ、残りの期間は休止させ
るように制御することを特徴とする昇圧形3相全波整流
装置の制御方法を提供するものである。
【0015】請求項7に記載の本発明は、前記課題を解
決するために、前記スイッチング半導体素子の高周波ス
イッチング動作を、前記スイッチング半導体素子のスイ
ッチング損失が小さくするように各相電圧の1周期(2
π)のπ/3〜2π/3、及び4π/3〜5π/3の期
間で休止させ,該休止期間以外の期間で制御することを
特徴とする請求項5又は請求項6に記載の昇圧形3相全
波整流装置の制御方法を提供するものである。
決するために、前記スイッチング半導体素子の高周波ス
イッチング動作を、前記スイッチング半導体素子のスイ
ッチング損失が小さくするように各相電圧の1周期(2
π)のπ/3〜2π/3、及び4π/3〜5π/3の期
間で休止させ,該休止期間以外の期間で制御することを
特徴とする請求項5又は請求項6に記載の昇圧形3相全
波整流装置の制御方法を提供するものである。
【0016】
【実施例】図1により本発明の一実施例について説明を
行う。図3で示した記号と同一の記号は相当する部材を
示すものとする。先ず、新たに付加した3相ブリッジ回
路11は6個のダイオードD7,D8,D9,D10,
D11,D12からなり、ダイオードD7,D9、D1
1のアノードはそれぞれ相ライン2U,2V,2Wに接
続され、カソードは3相全波整流回路6の正の共通ライ
ン6Aに接続される。また、ダイオードD8,D10、
D12のカソードはそれぞれ相ライン2U,2V,2W
に接続され、アノードは3相全波整流回路6の負の共通
ライン6Bに接続される。
行う。図3で示した記号と同一の記号は相当する部材を
示すものとする。先ず、新たに付加した3相ブリッジ回
路11は6個のダイオードD7,D8,D9,D10,
D11,D12からなり、ダイオードD7,D9、D1
1のアノードはそれぞれ相ライン2U,2V,2Wに接
続され、カソードは3相全波整流回路6の正の共通ライ
ン6Aに接続される。また、ダイオードD8,D10、
D12のカソードはそれぞれ相ライン2U,2V,2W
に接続され、アノードは3相全波整流回路6の負の共通
ライン6Bに接続される。
【0017】次に制御回路9について説明すると、誤差
増幅器9Aは平滑用コンデンサ7の両端の電圧、つまり
直流出力電圧と基準値との差を増幅してなる誤差信号を
出力する。相間電圧ー相電圧変換器9Bはそれぞれの相
間電圧を対応する相電圧信号に変換する。U相電圧は、
図2(a),(d)で示すようにUーV相間電圧を30
度遅延した正弦波電圧となる。V相電圧信号及びW相電
圧信号も図2(b)と(e)、図2(c)と(f)で示
すように、VーW相間電圧,WーU相間電圧をそれぞれ
30度遅延した正弦波電圧となる。相間電圧ー相電圧変
換器9Bからの各相電圧信号は、乗算器9Cにおいて誤
差増幅器9Aからの誤差信号と掛け算されると共に、休
止設定・論理回路9Dに送られる。
増幅器9Aは平滑用コンデンサ7の両端の電圧、つまり
直流出力電圧と基準値との差を増幅してなる誤差信号を
出力する。相間電圧ー相電圧変換器9Bはそれぞれの相
間電圧を対応する相電圧信号に変換する。U相電圧は、
図2(a),(d)で示すようにUーV相間電圧を30
度遅延した正弦波電圧となる。V相電圧信号及びW相電
圧信号も図2(b)と(e)、図2(c)と(f)で示
すように、VーW相間電圧,WーU相間電圧をそれぞれ
30度遅延した正弦波電圧となる。相間電圧ー相電圧変
換器9Bからの各相電圧信号は、乗算器9Cにおいて誤
差増幅器9Aからの誤差信号と掛け算されると共に、休
止設定・論理回路9Dに送られる。
【0018】基準パルス発生器9Eは3相全波整流回路
6のスイッチング半導体素子Q1〜Q6のオン時点を決
める基準パルスを発生する。その基準パルスの周波数
は、例えば25kHzである。比較回路9Fは、電流検
出回路4からの各相ラインを流れる電流に対応する各電
流検出信号と乗算器9Cからの各相の信号とを比較し、
3相全波整流回路6のスイッチング半導体素子Q1〜Q
6のターンオフ時点を決め、制御されたオンパルス幅を
持つ信号を休止設定・論理回路9Dに与える。休止設定
・論理回路9Dは、予め決められたシーケンスに従って
スイッチング半導体素子Q1〜Q6をオン、オフさせる
制御信号を駆動回路10に与える。
6のスイッチング半導体素子Q1〜Q6のオン時点を決
める基準パルスを発生する。その基準パルスの周波数
は、例えば25kHzである。比較回路9Fは、電流検
出回路4からの各相ラインを流れる電流に対応する各電
流検出信号と乗算器9Cからの各相の信号とを比較し、
3相全波整流回路6のスイッチング半導体素子Q1〜Q
6のターンオフ時点を決め、制御されたオンパルス幅を
持つ信号を休止設定・論理回路9Dに与える。休止設定
・論理回路9Dは、予め決められたシーケンスに従って
スイッチング半導体素子Q1〜Q6をオン、オフさせる
制御信号を駆動回路10に与える。
【0019】一方、休止設定・論理回路9Dは相間電圧
ー相電圧変換器9Bからの各相電圧信号を受けて、各相
電圧の1サイクルの0〜π及びπ〜2πの各期間におい
て各相のスイッチング半導体素子を順次1/3ずつ休
止、つまりその区間だけ制御回路9から駆動回路10へ
制御信号が送出されるのを禁止し、3相の内2つの相の
スイッチング半導体素子のみがスイッチング動作を行う
ように制御を行う。また、好ましい実施例では、休止設
定・論理回路9Dは各相電圧の1サイクルの0〜π期間
でπ/3〜2π/3、π〜2π期間で4π/3〜5π/
3の区間、つまり各相電圧のピークの両側の60度区
間、各相のスイッチング半導体素子を順次休止させ、そ
の他の区間で時比率制御を行う。
ー相電圧変換器9Bからの各相電圧信号を受けて、各相
電圧の1サイクルの0〜π及びπ〜2πの各期間におい
て各相のスイッチング半導体素子を順次1/3ずつ休
止、つまりその区間だけ制御回路9から駆動回路10へ
制御信号が送出されるのを禁止し、3相の内2つの相の
スイッチング半導体素子のみがスイッチング動作を行う
ように制御を行う。また、好ましい実施例では、休止設
定・論理回路9Dは各相電圧の1サイクルの0〜π期間
でπ/3〜2π/3、π〜2π期間で4π/3〜5π/
3の区間、つまり各相電圧のピークの両側の60度区
間、各相のスイッチング半導体素子を順次休止させ、そ
の他の区間で時比率制御を行う。
【0020】次にこの回路における1周期Tの動作説明
を行う。先ずその概略を説明すると、3相交流入力の周
波数(50/60Hz)に比べて十分に高い周波数、例
えば25kHzの駆動信号a,b,c,d,e,fは、
図2(g)〜(l)の高レベルで示される制御可能な各
期間において、駆動回路10からそれぞれスイッチング
半導体素子Q1〜Q6の制御端子に印加される。したが
って、スイッチング半導体素子Q1〜Q6は図2(g)
〜(l)の高レベルで示される制御可能な各期間におい
て高周波でスイッチング動作を行う。この実施例では、
各相電圧が正極性のときスイッチング半導体素子Q2、
Q4、Q6が対応する相電圧のほぼ0〜60度及び12
0〜180度の範囲で高周波スイッチング動作を行い、
また各相電圧が負極性のときスイッチング半導体素子Q
1、Q3、Q5が対応する相電圧のほぼ180〜240
度及び300〜360度の範囲で高周波スイッチング動
作を行う。したがって、スイッチング半導体素子Q1〜
Q6は相電圧のピーク値を中心に両側にほぼ30度高周
波スイッチング動作を休止する。時刻t0直前では各相
の昇圧用インダクタ4U,4V,4Wを流れる電流の値
は、それぞれゼロ、−I,+Iであるものとするまた、
各相の電流は従来と同様に各相電圧と同相になるよう制
御される。
を行う。先ずその概略を説明すると、3相交流入力の周
波数(50/60Hz)に比べて十分に高い周波数、例
えば25kHzの駆動信号a,b,c,d,e,fは、
図2(g)〜(l)の高レベルで示される制御可能な各
期間において、駆動回路10からそれぞれスイッチング
半導体素子Q1〜Q6の制御端子に印加される。したが
って、スイッチング半導体素子Q1〜Q6は図2(g)
〜(l)の高レベルで示される制御可能な各期間におい
て高周波でスイッチング動作を行う。この実施例では、
各相電圧が正極性のときスイッチング半導体素子Q2、
Q4、Q6が対応する相電圧のほぼ0〜60度及び12
0〜180度の範囲で高周波スイッチング動作を行い、
また各相電圧が負極性のときスイッチング半導体素子Q
1、Q3、Q5が対応する相電圧のほぼ180〜240
度及び300〜360度の範囲で高周波スイッチング動
作を行う。したがって、スイッチング半導体素子Q1〜
Q6は相電圧のピーク値を中心に両側にほぼ30度高周
波スイッチング動作を休止する。時刻t0直前では各相
の昇圧用インダクタ4U,4V,4Wを流れる電流の値
は、それぞれゼロ、−I,+Iであるものとするまた、
各相の電流は従来と同様に各相電圧と同相になるよう制
御される。
【0021】時刻t0でスイッチング半導体素子Q2,
Q6が高周波動作を開始すると、U相入力電流は相ライ
ン2Uから昇圧用インダクタ5U→スイッチング半導体
素子Q2→ダイオードD4→昇圧用インダクタ5V→相
ライン2Vに流れると共に、相ライン2Uから昇圧用イ
ンダクタ5U→スイッチング半導体素子Q2→ダイオー
ドD10→相ライン2Vに流れ増加する。また、W相入
力電流は相ライン2Wから昇圧用インダクタ5W→スイ
ッチング半導体素子Q6→ダイオードD4→昇圧用イン
ダクタ5V→相ライン2Vに流れると共に、相ライン2
Wから昇圧用インダクタ5W→スイッチング半導体素子
Q6→ダイオードD10→相ライン2Wに流れる。この
とき昇圧用インダクタ5VはダイオードD10とD4と
で短絡されるので、電流値は−Iに保持される。V相入
力電流はU相入力電流とW相入力電流との和である。
Q6が高周波動作を開始すると、U相入力電流は相ライ
ン2Uから昇圧用インダクタ5U→スイッチング半導体
素子Q2→ダイオードD4→昇圧用インダクタ5V→相
ライン2Vに流れると共に、相ライン2Uから昇圧用イ
ンダクタ5U→スイッチング半導体素子Q2→ダイオー
ドD10→相ライン2Vに流れ増加する。また、W相入
力電流は相ライン2Wから昇圧用インダクタ5W→スイ
ッチング半導体素子Q6→ダイオードD4→昇圧用イン
ダクタ5V→相ライン2Vに流れると共に、相ライン2
Wから昇圧用インダクタ5W→スイッチング半導体素子
Q6→ダイオードD10→相ライン2Wに流れる。この
とき昇圧用インダクタ5VはダイオードD10とD4と
で短絡されるので、電流値は−Iに保持される。V相入
力電流はU相入力電流とW相入力電流との和である。
【0022】そしてU相入力電流が乗算器9Cで決めら
れた基準値に達すると、スイッチング半導体素子Q2が
ターンオフし、昇圧用インダクタ5Uに蓄えられたエネ
ルギーは相ライン2U→昇圧用インダクタ5U→ダイオ
ードD1→平滑用コンデンサ7又は負荷8→ダイオード
D4→昇圧用インダクタ5V→相ライン2V→相ライン
2Uに流れると共に、昇圧用インダクタ5U→ダイオー
ドD1→平滑用コンデンサ7又は負荷8→ダイオードD
10→相ライン2V→相ライン2Uに流れ、負荷側に放
出されて減少して行く。
れた基準値に達すると、スイッチング半導体素子Q2が
ターンオフし、昇圧用インダクタ5Uに蓄えられたエネ
ルギーは相ライン2U→昇圧用インダクタ5U→ダイオ
ードD1→平滑用コンデンサ7又は負荷8→ダイオード
D4→昇圧用インダクタ5V→相ライン2V→相ライン
2Uに流れると共に、昇圧用インダクタ5U→ダイオー
ドD1→平滑用コンデンサ7又は負荷8→ダイオードD
10→相ライン2V→相ライン2Uに流れ、負荷側に放
出されて減少して行く。
【0023】次にW相入力電流が基準値に達すると、ス
イッチング半導体素子Q6がターンオフし、昇圧用イン
ダクタ5Wに蓄えられたエネルギーは昇圧用インダクタ
5W→ダイオードD5→平滑用コンデンサ7又は負荷8
→ダイオードD4→昇圧用インダクタ5V→相ライン2
V→相ライン2Wに流れると共に、昇圧用インダクタ5
W→ダイオードD5→平滑用コンデンサ7又は負荷8→
ダイオードD10→相ライン2V→相ライン2Wに流
れ、負荷側に放出されて減少して行く。以後時刻t1ま
でこの動作モードでスイッチング動作が行われ、U相電
流は正弦波状に増加し、W相電流は正弦波状に減少す
る。
イッチング半導体素子Q6がターンオフし、昇圧用イン
ダクタ5Wに蓄えられたエネルギーは昇圧用インダクタ
5W→ダイオードD5→平滑用コンデンサ7又は負荷8
→ダイオードD4→昇圧用インダクタ5V→相ライン2
V→相ライン2Wに流れると共に、昇圧用インダクタ5
W→ダイオードD5→平滑用コンデンサ7又は負荷8→
ダイオードD10→相ライン2V→相ライン2Wに流
れ、負荷側に放出されて減少して行く。以後時刻t1ま
でこの動作モードでスイッチング動作が行われ、U相電
流は正弦波状に増加し、W相電流は正弦波状に減少す
る。
【0024】図2に示すように、時刻t1でU相電流は
I,V相電流は−I、W相電流はゼロとなり、スイッチ
ング半導体素子Q3、Q5が高周波スイッチング動作を
開始する。V相入力電流は相ライン2Uから昇圧用イン
ダクタ5U→ダイオードD1→スイッチング半導体素子
Q3→昇圧用インダクタ5V→相ライン2Vに流れると
共に、相ライン2UからダイオードD7→スイッチング
半導体素子Q3→昇圧用インダクタ5V→相ライン2V
に流れ、増加する。また、W相入力電流は相ライン2U
から昇圧用インダクタ5U→ダイオードD1→スイッチ
ング半導体素子Q5→昇圧用インダクタ5W→相ライン
2Wに流れると共に、相ライン2UからダイオードD7
→スイッチング半導体素子Q5→昇圧用インダクタ5W
→相ライン2Wに流れ、増加する。このとき、昇圧用イ
ンダクタ5UはダイオードD7とD1とで短絡されるの
で、電流値はIに保持される。U相入力電流はV相入力
電流とW相入力電流との和である。
I,V相電流は−I、W相電流はゼロとなり、スイッチ
ング半導体素子Q3、Q5が高周波スイッチング動作を
開始する。V相入力電流は相ライン2Uから昇圧用イン
ダクタ5U→ダイオードD1→スイッチング半導体素子
Q3→昇圧用インダクタ5V→相ライン2Vに流れると
共に、相ライン2UからダイオードD7→スイッチング
半導体素子Q3→昇圧用インダクタ5V→相ライン2V
に流れ、増加する。また、W相入力電流は相ライン2U
から昇圧用インダクタ5U→ダイオードD1→スイッチ
ング半導体素子Q5→昇圧用インダクタ5W→相ライン
2Wに流れると共に、相ライン2UからダイオードD7
→スイッチング半導体素子Q5→昇圧用インダクタ5W
→相ライン2Wに流れ、増加する。このとき、昇圧用イ
ンダクタ5UはダイオードD7とD1とで短絡されるの
で、電流値はIに保持される。U相入力電流はV相入力
電流とW相入力電流との和である。
【0025】V相入力電流が乗算器9Cで決められた基
準値に達すると、スイッチング半導体素子Q3がターン
オフし、昇圧用インダクタ5Vに蓄えられたエネルギー
は,昇圧用インダクタ5V→相ライン2V→相ライン2
U→昇圧用インダクタ5U→ダイオードD1→平滑用コ
ンデンサ7又は負荷8→ダイオードD4に流れると共
に、昇圧用インダクタ5V→相ライン2V→相ライン2
U→ダイオードD7→平滑用コンデンサ7又は負荷8→
ダイオードD4に流れ、負荷側に放出されて減少して行
く。また、W相入力電流が基準値に達すると、スイッチ
ング半導体素子Q5がターンオフし、昇圧用インダクタ
5Wに蓄えられたエネルギーは,昇圧用インダクタ5W
→相ライン2W→相ライン2U→昇圧用インダクタ5U
→ダイオードD1→平滑用コンデンサ7又は負荷8→ダ
イオードD6に流れると共に、昇圧用インダクタ5W→
相ライン2W→相ライン2U→ダイオードD7→平滑用
コンデンサ7又は負荷8→ダイオードD6に流れ、負荷
側に放出されて減少して行く。以後時刻t2までこの動
作モードでスイッチング動作が行われ、V相電流は正弦
波状に増加し、W相電流は正弦波状に減少する。
準値に達すると、スイッチング半導体素子Q3がターン
オフし、昇圧用インダクタ5Vに蓄えられたエネルギー
は,昇圧用インダクタ5V→相ライン2V→相ライン2
U→昇圧用インダクタ5U→ダイオードD1→平滑用コ
ンデンサ7又は負荷8→ダイオードD4に流れると共
に、昇圧用インダクタ5V→相ライン2V→相ライン2
U→ダイオードD7→平滑用コンデンサ7又は負荷8→
ダイオードD4に流れ、負荷側に放出されて減少して行
く。また、W相入力電流が基準値に達すると、スイッチ
ング半導体素子Q5がターンオフし、昇圧用インダクタ
5Wに蓄えられたエネルギーは,昇圧用インダクタ5W
→相ライン2W→相ライン2U→昇圧用インダクタ5U
→ダイオードD1→平滑用コンデンサ7又は負荷8→ダ
イオードD6に流れると共に、昇圧用インダクタ5W→
相ライン2W→相ライン2U→ダイオードD7→平滑用
コンデンサ7又は負荷8→ダイオードD6に流れ、負荷
側に放出されて減少して行く。以後時刻t2までこの動
作モードでスイッチング動作が行われ、V相電流は正弦
波状に増加し、W相電流は正弦波状に減少する。
【0026】時刻t2でU相電流はI,V相電流はゼ
ロ、W相電流は−Iとなり、スイッチング半導体素子Q
2、Q4が高周波スイッチング動作を開始する。U相入
力電流は相ライン2Uから昇圧用インダクタ5U→スイ
ッチング半導体素子Q2→ダイオードD6→昇圧用イン
ダクタ5W→相ライン2Wに流れると共に、相ライン2
Uから昇圧用インダクタ5U→スイッチング半導体素子
Q2→ダイオードD12→相ライン2Wに流れ、増加す
る。また、V相入力電流は相ライン2Vから昇圧用イン
ダクタ5V→スイッチング半導体素子Q4→ダイオード
D6→昇圧用インダクタ5W→相ライン2Wに流れると
共に、相ライン2Vから昇圧用インダクタ5V→スイッ
チング半導体素子Q4→ダイオードD12→相ライン2
Wに流れ、増加する。このとき、昇圧用インダクタ5W
はダイオードD12とD6とで短絡されるので、電流値
は−Iに保持される。W相入力電流はU相入力電流とV
相入力電流との和である。
ロ、W相電流は−Iとなり、スイッチング半導体素子Q
2、Q4が高周波スイッチング動作を開始する。U相入
力電流は相ライン2Uから昇圧用インダクタ5U→スイ
ッチング半導体素子Q2→ダイオードD6→昇圧用イン
ダクタ5W→相ライン2Wに流れると共に、相ライン2
Uから昇圧用インダクタ5U→スイッチング半導体素子
Q2→ダイオードD12→相ライン2Wに流れ、増加す
る。また、V相入力電流は相ライン2Vから昇圧用イン
ダクタ5V→スイッチング半導体素子Q4→ダイオード
D6→昇圧用インダクタ5W→相ライン2Wに流れると
共に、相ライン2Vから昇圧用インダクタ5V→スイッ
チング半導体素子Q4→ダイオードD12→相ライン2
Wに流れ、増加する。このとき、昇圧用インダクタ5W
はダイオードD12とD6とで短絡されるので、電流値
は−Iに保持される。W相入力電流はU相入力電流とV
相入力電流との和である。
【0027】U相入力電流が乗算器9Cで決められた基
準値に達すると、スイッチング半導体素子Q2がターン
オフし、昇圧用インダクタ5Uに蓄えられたエネルギー
は,昇圧用インダクタ5U→ダイオードD1→平滑用コ
ンデンサ7又は負荷8→ダイオードD6→昇圧用インダ
クタ5W→相ライン2W→相ライン2Uに流れると共
に、昇圧用インダクタ5U→ダイオードD1→平滑用コ
ンデンサ7又は負荷8→ダイオードD12→相ライン2
W→相ライン2Uに流れ、負荷側に放出されて減少して
行く。また、V相入力電流が基準値に達すると、スイッ
チング半導体素子Q4がターンオフし、昇圧用インダク
タ5Vに蓄えられたエネルギーは,昇圧用インダクタ5
V→ダイオードD3→平滑用コンデンサ7又は負荷8→
ダイオードD6→昇圧用インダクタ5W→相ライン2W
→相ライン2Vに流れると共に、昇圧用インダクタ5V
→ダイオードD3→平滑用コンデンサ7又は負荷8→ダ
イオードD12→相ライン2W→相ライン2Vに流れ、
負荷側に放出されて減少して行く。以後時刻t3までこ
の動作モードでスイッチング動作が行われ、U相電流は
正弦波状に減少し、V相電流は正弦波状に増加する。
準値に達すると、スイッチング半導体素子Q2がターン
オフし、昇圧用インダクタ5Uに蓄えられたエネルギー
は,昇圧用インダクタ5U→ダイオードD1→平滑用コ
ンデンサ7又は負荷8→ダイオードD6→昇圧用インダ
クタ5W→相ライン2W→相ライン2Uに流れると共
に、昇圧用インダクタ5U→ダイオードD1→平滑用コ
ンデンサ7又は負荷8→ダイオードD12→相ライン2
W→相ライン2Uに流れ、負荷側に放出されて減少して
行く。また、V相入力電流が基準値に達すると、スイッ
チング半導体素子Q4がターンオフし、昇圧用インダク
タ5Vに蓄えられたエネルギーは,昇圧用インダクタ5
V→ダイオードD3→平滑用コンデンサ7又は負荷8→
ダイオードD6→昇圧用インダクタ5W→相ライン2W
→相ライン2Vに流れると共に、昇圧用インダクタ5V
→ダイオードD3→平滑用コンデンサ7又は負荷8→ダ
イオードD12→相ライン2W→相ライン2Vに流れ、
負荷側に放出されて減少して行く。以後時刻t3までこ
の動作モードでスイッチング動作が行われ、U相電流は
正弦波状に減少し、V相電流は正弦波状に増加する。
【0028】時刻t3でU相電流はゼロ,V相電流は
I、W相電流は−Iとなり、スイッチング半導体素子Q
1、Q5が高周波スイッチング動作を開始する。U相入
力電流は相ライン2Vから昇圧用インダクタ5V→ダイ
オードD3→スイッチング半導体素子Q1→昇圧用イン
ダクタ5U→相ライン2Uに流れると共に、相ライン2
VからダイオードD9→スイッチング半導体素子Q1→
昇圧用インダクタ5U→相ライン2Uに流れ、増加す
る。また、W相入力電流は相ライン2Vから昇圧用イン
ダクタ5V→ダイオードD3→スイッチング半導体素子
Q5→昇圧用インダクタ5W→相ライン2Wに流れると
共に、相ライン2VからダイオードD9→スイッチング
半導体素子Q5→昇圧用インダクタ5W→相ライン2W
に流れ、増加する。このとき、昇圧用インダクタ5Vは
ダイオードD9とD3とで短絡されるので、電流値はI
に保持される。V相入力電流はU相入力電流とW相入力
電流との和である。
I、W相電流は−Iとなり、スイッチング半導体素子Q
1、Q5が高周波スイッチング動作を開始する。U相入
力電流は相ライン2Vから昇圧用インダクタ5V→ダイ
オードD3→スイッチング半導体素子Q1→昇圧用イン
ダクタ5U→相ライン2Uに流れると共に、相ライン2
VからダイオードD9→スイッチング半導体素子Q1→
昇圧用インダクタ5U→相ライン2Uに流れ、増加す
る。また、W相入力電流は相ライン2Vから昇圧用イン
ダクタ5V→ダイオードD3→スイッチング半導体素子
Q5→昇圧用インダクタ5W→相ライン2Wに流れると
共に、相ライン2VからダイオードD9→スイッチング
半導体素子Q5→昇圧用インダクタ5W→相ライン2W
に流れ、増加する。このとき、昇圧用インダクタ5Vは
ダイオードD9とD3とで短絡されるので、電流値はI
に保持される。V相入力電流はU相入力電流とW相入力
電流との和である。
【0029】U相入力電流が乗算器9Cで決められた基
準値に達すると、スイッチング半導体素子Q1がターン
オフし、昇圧用インダクタ5Uに蓄えられたエネルギー
は,昇圧用インダクタ5U→相ライン2U→相ライン2
V→昇圧用インダクタ5V→ダイオードD3→平滑用コ
ンデンサ7又は負荷8→ダイオードD2に流れると共
に、昇圧用インダクタ5U→相ライン2U→相ライン2
V→ダイオードD9→平滑用コンデンサ7又は負荷8→
ダイオードD2に流れ、負荷側に放出されて減少して行
く。また、W相入力電流が基準値に達すると、スイッチ
ング半導体素子Q5がターンオフし、昇圧用インダクタ
5Wに蓄えられたエネルギーは,昇圧用インダクタ5W
→相ライン2W→相ライン2V→昇圧用インダクタ5V
→ダイオードD3→平滑用コンデンサ7又は負荷8→ダ
イオードD6に流れると共に、昇圧用インダクタ5W→
相ライン2W→相ライン2V→ダイオードD9→平滑用
コンデンサ7又は負荷8→ダイオードD6に流れ、負荷
側に放出されて減少して行く。以後時刻t4までこの動
作モードでスイッチング動作が行われ、U相電流は正弦
波状に減少し、W相電流は正弦波状に増加する。
準値に達すると、スイッチング半導体素子Q1がターン
オフし、昇圧用インダクタ5Uに蓄えられたエネルギー
は,昇圧用インダクタ5U→相ライン2U→相ライン2
V→昇圧用インダクタ5V→ダイオードD3→平滑用コ
ンデンサ7又は負荷8→ダイオードD2に流れると共
に、昇圧用インダクタ5U→相ライン2U→相ライン2
V→ダイオードD9→平滑用コンデンサ7又は負荷8→
ダイオードD2に流れ、負荷側に放出されて減少して行
く。また、W相入力電流が基準値に達すると、スイッチ
ング半導体素子Q5がターンオフし、昇圧用インダクタ
5Wに蓄えられたエネルギーは,昇圧用インダクタ5W
→相ライン2W→相ライン2V→昇圧用インダクタ5V
→ダイオードD3→平滑用コンデンサ7又は負荷8→ダ
イオードD6に流れると共に、昇圧用インダクタ5W→
相ライン2W→相ライン2V→ダイオードD9→平滑用
コンデンサ7又は負荷8→ダイオードD6に流れ、負荷
側に放出されて減少して行く。以後時刻t4までこの動
作モードでスイッチング動作が行われ、U相電流は正弦
波状に減少し、W相電流は正弦波状に増加する。
【0030】時刻t4でU相電流は−I,V相電流は
I、W相電流はゼロとなり、スイッチング半導体素子Q
4、Q6が高周波スイッチング動作を開始する。V相入
力電流は相ライン2Vから昇圧用インダクタ5V→スイ
ッチング半導体素子Q4→ダイオードD2→昇圧用イン
ダクタ5U→相ライン2Uに流れると共に、相ライン2
Vから昇圧用インダクタ5V→スイッチング半導体素子
Q4→ダイオードD8→相ライン2Uに流れ、増加す
る。また、W相入力電流は相ライン2Wから昇圧用イン
ダクタ5W→スイッチング半導体素子Q6→ダイオード
D2→昇圧用インダクタ5U→相ライン2Uに流れると
共に、相ライン2Wから昇圧用インダクタ5W→スイッ
チング半導体素子Q6→ダイオードD8→相ライン2U
に流れ、増加する。このとき、昇圧用インダクタ5Uは
ダイオードD8とD2とで短絡されるので、電流値は−
Iに保持される。U相入力電流はV相入力電流とW相入
力電流との和である。
I、W相電流はゼロとなり、スイッチング半導体素子Q
4、Q6が高周波スイッチング動作を開始する。V相入
力電流は相ライン2Vから昇圧用インダクタ5V→スイ
ッチング半導体素子Q4→ダイオードD2→昇圧用イン
ダクタ5U→相ライン2Uに流れると共に、相ライン2
Vから昇圧用インダクタ5V→スイッチング半導体素子
Q4→ダイオードD8→相ライン2Uに流れ、増加す
る。また、W相入力電流は相ライン2Wから昇圧用イン
ダクタ5W→スイッチング半導体素子Q6→ダイオード
D2→昇圧用インダクタ5U→相ライン2Uに流れると
共に、相ライン2Wから昇圧用インダクタ5W→スイッ
チング半導体素子Q6→ダイオードD8→相ライン2U
に流れ、増加する。このとき、昇圧用インダクタ5Uは
ダイオードD8とD2とで短絡されるので、電流値は−
Iに保持される。U相入力電流はV相入力電流とW相入
力電流との和である。
【0031】V相入力電流が乗算器9Cで決められた基
準値に達すると、スイッチング半導体素子Q4がターン
オフし、昇圧用インダクタ5Vに蓄えられたエネルギー
は,昇圧用インダクタ5V→ダイオードD3→平滑用コ
ンデンサ7又は負荷8→ダイオードD2→昇圧用インダ
クタ5U→相ライン2U→相ライン2Vに流れると共
に、昇圧用インダクタ5V→ダイオードD3→平滑用コ
ンデンサ7又は負荷8→ダイオードD8→相ライン2U
→相ライン2Vに流れ、負荷側に放出されて減少して行
く。また、W相入力電流が基準値に達すると、スイッチ
ング半導体素子Q6がターンオフし、昇圧用インダクタ
5Wに蓄えられたエネルギーは,昇圧用インダクタ5W
→ダイオードD5→平滑用コンデンサ7又は負荷8→ダ
イオードD2→昇圧用インダクタ5U→相ライン2U→
相ライン2Wに流れると共に、昇圧用インダクタ5W→
ダイオードD5→平滑用コンデンサ7又は負荷8→ダイ
オードD8→相ライン2U→相ライン2Wに流れ、負荷
側に放出されて減少して行く。以後時刻t5までこの動
作モードでスイッチング動作が行われ、V相電流は正弦
波状に減少し、W相電流は正弦波状に増加する。
準値に達すると、スイッチング半導体素子Q4がターン
オフし、昇圧用インダクタ5Vに蓄えられたエネルギー
は,昇圧用インダクタ5V→ダイオードD3→平滑用コ
ンデンサ7又は負荷8→ダイオードD2→昇圧用インダ
クタ5U→相ライン2U→相ライン2Vに流れると共
に、昇圧用インダクタ5V→ダイオードD3→平滑用コ
ンデンサ7又は負荷8→ダイオードD8→相ライン2U
→相ライン2Vに流れ、負荷側に放出されて減少して行
く。また、W相入力電流が基準値に達すると、スイッチ
ング半導体素子Q6がターンオフし、昇圧用インダクタ
5Wに蓄えられたエネルギーは,昇圧用インダクタ5W
→ダイオードD5→平滑用コンデンサ7又は負荷8→ダ
イオードD2→昇圧用インダクタ5U→相ライン2U→
相ライン2Wに流れると共に、昇圧用インダクタ5W→
ダイオードD5→平滑用コンデンサ7又は負荷8→ダイ
オードD8→相ライン2U→相ライン2Wに流れ、負荷
側に放出されて減少して行く。以後時刻t5までこの動
作モードでスイッチング動作が行われ、V相電流は正弦
波状に減少し、W相電流は正弦波状に増加する。
【0032】時刻t5でU相電流は−I,V相電流はゼ
ロ、W相電流はIとなり、スイッチング半導体素子Q
1、Q3が高周波スイッチング動作を開始する。U相入
力電流は相ライン2Wから昇圧用インダクタ5W→ダイ
オードD5→スイッチング半導体素子Q1→昇圧用イン
ダクタ5U→相ライン2Uに流れると共に、相ライン2
WからダイオードD11→スイッチング半導体素子Q1
→昇圧用インダクタ5U→相ライン2Uに流れ、増加す
る。また、V相入力電流は相ライン2Wから昇圧用イン
ダクタ5W→ダイオードD5→スイッチング半導体素子
Q3→昇圧用インダクタ5V→相ライン2Vに流れると
共に、相ライン2WからダイオードD11→スイッチン
グ半導体素子Q3→昇圧用インダクタ5V→相ライン2
Vに流れ、増加する。このとき、昇圧用インダクタ5W
はダイオードD11とD5とで短絡されるので、電流値
はIに保持される。W相入力電流はU相入力電流とV相
入力電流との和である。
ロ、W相電流はIとなり、スイッチング半導体素子Q
1、Q3が高周波スイッチング動作を開始する。U相入
力電流は相ライン2Wから昇圧用インダクタ5W→ダイ
オードD5→スイッチング半導体素子Q1→昇圧用イン
ダクタ5U→相ライン2Uに流れると共に、相ライン2
WからダイオードD11→スイッチング半導体素子Q1
→昇圧用インダクタ5U→相ライン2Uに流れ、増加す
る。また、V相入力電流は相ライン2Wから昇圧用イン
ダクタ5W→ダイオードD5→スイッチング半導体素子
Q3→昇圧用インダクタ5V→相ライン2Vに流れると
共に、相ライン2WからダイオードD11→スイッチン
グ半導体素子Q3→昇圧用インダクタ5V→相ライン2
Vに流れ、増加する。このとき、昇圧用インダクタ5W
はダイオードD11とD5とで短絡されるので、電流値
はIに保持される。W相入力電流はU相入力電流とV相
入力電流との和である。
【0033】U相入力電流が乗算器9Cで決められた基
準値に達すると、スイッチング半導体素子Q1がターン
オフし、昇圧用インダクタ5Uに蓄えられたエネルギー
は,昇圧用インダクタ5U→相ライン2U→相ライン2
W→昇圧用インダクタ5W→ダイオードD5→平滑用コ
ンデンサ7又は負荷8→ダイオードD2に流れると共
に、昇圧用インダクタ5U→相ライン2U→相ライン2
W→ダイオードD11→平滑用コンデンサ7又は負荷8
→ダイオードD2に流れ、負荷側に放出されて減少して
行く。また、V相入力電流が基準値に達すると、スイッ
チング半導体素子Q3がターンオフし、昇圧用インダク
タ5Vに蓄えられたエネルギーは,昇圧用インダクタ5
V→相ライン2V→相ライン2W→昇圧用インダクタ5
W→ダイオードD5→平滑用コンデンサ7又は負荷8→
ダイオードD4に流れると共に、昇圧用インダクタ5V
→相ライン2V→相ライン2W→ダイオードD11→平
滑用コンデンサ7又は負荷8→ダイオードD4に流れ、
負荷側に放出されて減少して行く。以後時刻t6までこ
の動作モードでスイッチング動作が行われ、U相電流は
正弦波状に増加し、V相電流は正弦波状に減少する。
準値に達すると、スイッチング半導体素子Q1がターン
オフし、昇圧用インダクタ5Uに蓄えられたエネルギー
は,昇圧用インダクタ5U→相ライン2U→相ライン2
W→昇圧用インダクタ5W→ダイオードD5→平滑用コ
ンデンサ7又は負荷8→ダイオードD2に流れると共
に、昇圧用インダクタ5U→相ライン2U→相ライン2
W→ダイオードD11→平滑用コンデンサ7又は負荷8
→ダイオードD2に流れ、負荷側に放出されて減少して
行く。また、V相入力電流が基準値に達すると、スイッ
チング半導体素子Q3がターンオフし、昇圧用インダク
タ5Vに蓄えられたエネルギーは,昇圧用インダクタ5
V→相ライン2V→相ライン2W→昇圧用インダクタ5
W→ダイオードD5→平滑用コンデンサ7又は負荷8→
ダイオードD4に流れると共に、昇圧用インダクタ5V
→相ライン2V→相ライン2W→ダイオードD11→平
滑用コンデンサ7又は負荷8→ダイオードD4に流れ、
負荷側に放出されて減少して行く。以後時刻t6までこ
の動作モードでスイッチング動作が行われ、U相電流は
正弦波状に増加し、V相電流は正弦波状に減少する。
【0034】以上の説明からも分かるように、この発明
では回路遮断器3と各昇圧用インダクタ5との間の相ラ
イン2と、3相全波整流回路6の正、負の共通ライン6
A,6Bとの間に3相ブリッジ構成となるようダイオー
ドD7〜D12を備えているので、従来装置では相電流
がすべて各昇圧用インダクタ5を流れていたのに対し、
この実施例では相電流が2つに分かれ、各スイッチング
半導体素子の休止期間においてその一部分が対応するダ
イオードD7〜D12を流れ、したがって対応する昇圧
用インダクタ5を流れる電流がダイオードD7〜D12
によりクランプされ、ほぼフラットになるので、各昇圧
用インダクタ5は鉄損を含め電力損失が減少することは
容易に理解される。
では回路遮断器3と各昇圧用インダクタ5との間の相ラ
イン2と、3相全波整流回路6の正、負の共通ライン6
A,6Bとの間に3相ブリッジ構成となるようダイオー
ドD7〜D12を備えているので、従来装置では相電流
がすべて各昇圧用インダクタ5を流れていたのに対し、
この実施例では相電流が2つに分かれ、各スイッチング
半導体素子の休止期間においてその一部分が対応するダ
イオードD7〜D12を流れ、したがって対応する昇圧
用インダクタ5を流れる電流がダイオードD7〜D12
によりクランプされ、ほぼフラットになるので、各昇圧
用インダクタ5は鉄損を含め電力損失が減少することは
容易に理解される。
【0035】特に前記好ましい実施例の制御方法では、
スイッチング半導体素子Q1〜Q6を相電圧のピーク値
を中心に両側にほぼ30度だけ高周波スイッチング動作
を休止するので、各昇圧用インダクタ5を流れる電流は
ほぼ60〜120度と240〜300度の範囲でほぼフ
ラットとなり、鉄損を含めその電力損失の減少は更に改
善されると同時に、スイッチング半導体素子Q1〜Q6
は流れる電流のピーク値近辺で休止するので、スイッチ
ング電力損失がより低減できる。また、この実施例では
スイッチング半導体素子Q1〜Q6を休止するのにもか
かわらず、前述のとおり各相の電流はほぼ正弦波とな
り、力率がほぼ1に近い値になるので、高調波による問
題を起こすおそれはない。
スイッチング半導体素子Q1〜Q6を相電圧のピーク値
を中心に両側にほぼ30度だけ高周波スイッチング動作
を休止するので、各昇圧用インダクタ5を流れる電流は
ほぼ60〜120度と240〜300度の範囲でほぼフ
ラットとなり、鉄損を含めその電力損失の減少は更に改
善されると同時に、スイッチング半導体素子Q1〜Q6
は流れる電流のピーク値近辺で休止するので、スイッチ
ング電力損失がより低減できる。また、この実施例では
スイッチング半導体素子Q1〜Q6を休止するのにもか
かわらず、前述のとおり各相の電流はほぼ正弦波とな
り、力率がほぼ1に近い値になるので、高調波による問
題を起こすおそれはない。
【0036】また、前述のように3相ブリッジ構成とな
るようダイオードD7〜D12を備えると共に、スイッ
チング半導体素子Q1〜Q6のそれぞれは、対応する相
電圧の半周期(π)の内のほぼ2π/3の期間のみで高
周波スイッチングを行い、他のほぼπ/3の期間は休止
している。つまり入力電圧の周波数の1周期におけるい
ずれの区間においても3相の内の適切な2相のスイッチ
ング半導体素子だけを高周波でスイッチング動作させる
ので、昇圧用インダクタ5にエネルギーを蓄えるとき、
従来制御方法の場合には出力側から3相交流入力電源側
に戻る循環電流が流れたので回路の電力損失が大きかっ
たが、この発明では昇圧用インダクタ5にエネルギーを
蓄えるときに出力側から3相交流入力電源側に戻る循環
電流が流れないので、回路の電力損失を低減できる。
るようダイオードD7〜D12を備えると共に、スイッ
チング半導体素子Q1〜Q6のそれぞれは、対応する相
電圧の半周期(π)の内のほぼ2π/3の期間のみで高
周波スイッチングを行い、他のほぼπ/3の期間は休止
している。つまり入力電圧の周波数の1周期におけるい
ずれの区間においても3相の内の適切な2相のスイッチ
ング半導体素子だけを高周波でスイッチング動作させる
ので、昇圧用インダクタ5にエネルギーを蓄えるとき、
従来制御方法の場合には出力側から3相交流入力電源側
に戻る循環電流が流れたので回路の電力損失が大きかっ
たが、この発明では昇圧用インダクタ5にエネルギーを
蓄えるときに出力側から3相交流入力電源側に戻る循環
電流が流れないので、回路の電力損失を低減できる。
【0037】また、動作中に故障等が発生したことによ
り回路遮断器3を遮断したとしても、昇圧用インダクタ
5は新たに付加したダイオードD7〜D12により出力
電圧にクランプされるので、高電圧の発生を防止でき
る。
り回路遮断器3を遮断したとしても、昇圧用インダクタ
5は新たに付加したダイオードD7〜D12により出力
電圧にクランプされるので、高電圧の発生を防止でき
る。
【0038】なお、以上述べた実施例において、スイッ
チング半導体素子Q1〜Q6としてMOSFETを用い
た場合には、ダイオードD1〜D6を別途接続すること
なく、それぞれのMOSFETのボディダイオードを使
用することができる。
チング半導体素子Q1〜Q6としてMOSFETを用い
た場合には、ダイオードD1〜D6を別途接続すること
なく、それぞれのMOSFETのボディダイオードを使
用することができる。
【0039】
【発明の効果】以上述べたように本発明によれば、回路
遮断器が開いた場合に高電圧が発生するのを防ぐための
コンデンサを入力側に備える必要がなく、また各昇圧用
インダクタのヒステリシス損失、各相のスイッチング半
導体素子のスイッチング電力損失、及び回路の電力損失
を低減できるという効果を奏する。
遮断器が開いた場合に高電圧が発生するのを防ぐための
コンデンサを入力側に備える必要がなく、また各昇圧用
インダクタのヒステリシス損失、各相のスイッチング半
導体素子のスイッチング電力損失、及び回路の電力損失
を低減できるという効果を奏する。
【図1】本発明の一実施例を説明するための図である。
【図2】本発明の一実施例を説明するための各部の波形
を示す図である。
を示す図である。
【図3】従来の技術を説明するための図である。
1・・・3相交流入力電源 9A・・・誤差増
幅器 2・・・相ライン 9B・・・相間電
圧ー相電圧変換器 3・・・回路遮断器 9C・・・乗算器 4・・・電流検出回路 9D・・・休止設
定・論理回路 5・・・昇圧用インダクタ 9E・・・基準パ
ルス発生器 6・・・3相全波整流器 9F・・・比較回
路 7・・・平滑用コンデンサ 10・・・・駆動回
路 8・・・負荷 11・・・・3相ブ
リッジ回路 9・・・制御回路
幅器 2・・・相ライン 9B・・・相間電
圧ー相電圧変換器 3・・・回路遮断器 9C・・・乗算器 4・・・電流検出回路 9D・・・休止設
定・論理回路 5・・・昇圧用インダクタ 9E・・・基準パ
ルス発生器 6・・・3相全波整流器 9F・・・比較回
路 7・・・平滑用コンデンサ 10・・・・駆動回
路 8・・・負荷 11・・・・3相ブ
リッジ回路 9・・・制御回路
Claims (7)
- 【請求項1】 3相交流電力を遮断可能な回路遮断器、
相ラインのそれぞれを流れる相電流を検出する電流検出
器、各相ラインに設けられた昇圧用インダクタ、スイッ
チング半導体素子を3相ブリッジ構成に接続してなる3
相全波整流回路、平滑用コンデンサ、及び前記スイッチ
ング半導体素子を予め決められたシーケンスで高周波ス
イッチングさせる制御回路を備えた昇圧形3相全波整流
装置において、 前記回路遮断器と前記各昇圧用インダクタとの間の前記
相ラインを入力とし,前記3相全波整流回路の正、負の
共通ラインを出力とする3相ブリッジ回路を接続したこ
とを特徴とする昇圧形3相全波整流装置。 - 【請求項2】 前記制御回路が、前記スイッチング半導
体素子を予め決められたシーケンスで一定期間スイッチ
ング動作を休止させる休止回路を備えることを特徴とす
る請求項1に記載の昇圧形3相全波整流装置。 - 【請求項3】 前記スイッチング半導体素子に逆並列に
ダイオードを接続したことを特徴とする請求項1又は請
求項2に記載の昇圧形3相全波整流装置。 - 【請求項4】 3相交流電力を負荷側に給電する相ライ
ンのそれぞれに設けられた昇圧用インダクタ、スイッチ
ング半導体素子を3相ブリッジ構成に接続してなる3相
全波整流回路、及び前記スイッチング半導体素子を予め
決められたシーケンスで高周波スイッチングさせる制御
回路を備えた昇圧形3相全波整流装置の制御方法におい
て、 各相ラインに接続された前記昇圧用インダクタのエネル
ギーの蓄積と放出の一部分が、前記相ラインと前記3相
全波整流回路の正、負の共通ラインとの間に3相ブリッ
ジ構成となるよう接続されたダイオードを通して流れる
ように制御することを特徴とする昇圧形3相全波整流装
置の制御方法。 - 【請求項5】 3相交流電力を負荷側に給電する相ライ
ンのそれぞれに設けられた昇圧用インダクタ、スイッチ
ング半導体素子を3相ブリッジ構成に接続してなる3相
全波整流回路、及び前記スイッチング半導体素子を予め
決められたシーケンスで高周波スイッチングさせる制御
回路を備えた昇圧形3相全波整流装置の制御方法におい
て、 入力電圧の周波数の各周期におけるいずれの区間でも3
相の内の適切な2相の前記スイッチング半導体素子だけ
を高周波スイッチング動作させ、各相ラインに接続され
た前記昇圧用インダクタにエネルギーを蓄える際に、負
荷側から入力側へ循環電流が流れないように制御するこ
とを特徴とする昇圧形3相全波整流装置の制御方法。 - 【請求項6】 各相の前記スイッチング半導体素子を各
相電圧の半周期(π期間)のほぼ2/3に等しい期間だ
け高周波スイッチング動作させ、残りの期間は休止させ
るように制御することを特徴とする昇圧形3相全波整流
装置の制御方法。 - 【請求項7】 前記スイッチング半導体素子の高周波ス
イッチング動作を、前記スイッチング半導体素子のスイ
ッチング損失が小さくするように各相電圧の1周期(2
π)のπ/3〜2π/3、及び4π/3〜5π/3の期
間で休止させ,該休止期間以外の期間で制御することを
特徴とする請求項5又は請求項6に記載の昇圧形3相全
波整流装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12314894A JP3240032B2 (ja) | 1994-05-12 | 1994-05-12 | 昇圧形3相全波整流装置の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12314894A JP3240032B2 (ja) | 1994-05-12 | 1994-05-12 | 昇圧形3相全波整流装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07308069A true JPH07308069A (ja) | 1995-11-21 |
JP3240032B2 JP3240032B2 (ja) | 2001-12-17 |
Family
ID=14853386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12314894A Expired - Fee Related JP3240032B2 (ja) | 1994-05-12 | 1994-05-12 | 昇圧形3相全波整流装置の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3240032B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010283953A (ja) * | 2009-06-03 | 2010-12-16 | Fuji Electric Systems Co Ltd | 力率改善回路 |
WO2012049706A1 (ja) | 2010-10-13 | 2012-04-19 | 三菱電機株式会社 | 3相交流直流変換装置及び3相交流直流変換装置を用いた空気調和機 |
WO2021125670A1 (en) * | 2019-12-18 | 2021-06-24 | Samsung Electronics Co., Ltd. | Electronic apparatus and power supply |
-
1994
- 1994-05-12 JP JP12314894A patent/JP3240032B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010283953A (ja) * | 2009-06-03 | 2010-12-16 | Fuji Electric Systems Co Ltd | 力率改善回路 |
WO2012049706A1 (ja) | 2010-10-13 | 2012-04-19 | 三菱電機株式会社 | 3相交流直流変換装置及び3相交流直流変換装置を用いた空気調和機 |
CN103155393A (zh) * | 2010-10-13 | 2013-06-12 | 三菱电机株式会社 | 三相交流直流变换装置以及使用了三相交流直流变换装置的空气调节机 |
JP5627701B2 (ja) * | 2010-10-13 | 2014-11-19 | 三菱電機株式会社 | 3相交流直流変換装置及び3相交流直流変換装置を用いた空気調和機 |
US9054588B2 (en) | 2010-10-13 | 2015-06-09 | Mitsubishi Electric Corporation | Three-phase AC to DC converter and air conditioning apparatus using three-phase AC to DC converter |
WO2021125670A1 (en) * | 2019-12-18 | 2021-06-24 | Samsung Electronics Co., Ltd. | Electronic apparatus and power supply |
US11444529B2 (en) | 2019-12-18 | 2022-09-13 | Samsung Electronics Co., Ltd. | Electronic apparatus and power supply |
Also Published As
Publication number | Publication date |
---|---|
JP3240032B2 (ja) | 2001-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3176935B1 (en) | Electric power conversion device | |
US11205952B2 (en) | Methods and systems for controlling current source rectifiers | |
US9831676B2 (en) | Power conversion device and three-phase AC power supply device | |
JP2008012586A (ja) | アーク加工用電源装置 | |
US8384246B2 (en) | Converter device and uninterruptible power supply equipped with such a device | |
JPH02266868A (ja) | 電源装置の制御方式 | |
JP7121971B2 (ja) | 三相ac-dcコンバータ | |
JP3240032B2 (ja) | 昇圧形3相全波整流装置の制御方法 | |
CN110832765B (zh) | 电源装置 | |
KR100823930B1 (ko) | 직류 전원 공급 장치 및 방법 | |
Gao et al. | Topological and modulation design of a buck-boost three-level dual inverter | |
JP2003061394A (ja) | 4素子/6素子切り換え3相インバータ | |
JP3315592B2 (ja) | 昇圧形3相全波整流装置の制御方法及び制御回路 | |
JP3315591B2 (ja) | 昇圧形3相全波整流装置及びその制御方法 | |
JP5157826B2 (ja) | 三相電力変換装置 | |
JP3315586B2 (ja) | 昇圧形3相全波整流装置及びその制御方法 | |
WO2011128942A1 (ja) | 電力変換装置 | |
JPH0746847A (ja) | 三相整流装置 | |
JPH0746846A (ja) | 三相整流装置 | |
JP2002315355A (ja) | 電力変換装置 | |
JP2005327603A (ja) | X線高電圧装置及びac−dcコンバータ | |
JP3801834B2 (ja) | 直接周波数変換回路の制御方法 | |
JP2003018851A (ja) | 直接周波数変換回路の制御方法 | |
TW202241034A (zh) | 交流直流轉換裝置、交流轉換裝置 | |
JPH08126330A (ja) | Ac/dcコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010926 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081012 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091012 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |