JPH07308069A - 昇圧形３相全波整流装置及びその制御方法 - Google Patents
昇圧形３相全波整流装置及びその制御方法Info
- Publication number
- JPH07308069A JPH07308069A JP12314894A JP12314894A JPH07308069A JP H07308069 A JPH07308069 A JP H07308069A JP 12314894 A JP12314894 A JP 12314894A JP 12314894 A JP12314894 A JP 12314894A JP H07308069 A JPH07308069 A JP H07308069A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- boosting
- switching
- wave rectifier
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Rectifiers (AREA)
Abstract
(57)【要約】
【目的】装置の小型化と、各昇圧用インダクタのヒステ
リシス損失、各相のスイッチング半導体素子のスイッチ
ング電力損失、及び回路の電力損失を低減すること。 【構成】３相交流電力を遮断可能な回路遮断器３、相ラ
イン２のそれぞれを流れる相電流を検出する電流検出器
４、各相ラインに設けられた昇圧用インダクタ５、スイ
ッチング半導体素子を３相ブリッジ構成に接続してなる
３相全波整流回路６、平滑用コンデンサ７、及び前記ス
イッチング半導体素子を予め決められたシーケンスで高
周波スイッチングさせる制御回路９を備えた昇圧形３相
全波整流装置において、前記回路遮断器と前記各昇圧用
インダクタとの間の前記相ラインを入力とし、前記３相
全波整流回路の正、負の共通ラインを出力とする３相ブ
リッジ回路を構成するようダイオードＤ７〜Ｄ１２を接
続した昇圧形３相全波整流装置。
リシス損失、各相のスイッチング半導体素子のスイッチ
ング電力損失、及び回路の電力損失を低減すること。 【構成】３相交流電力を遮断可能な回路遮断器３、相ラ
イン２のそれぞれを流れる相電流を検出する電流検出器
４、各相ラインに設けられた昇圧用インダクタ５、スイ
ッチング半導体素子を３相ブリッジ構成に接続してなる
３相全波整流回路６、平滑用コンデンサ７、及び前記ス
イッチング半導体素子を予め決められたシーケンスで高
周波スイッチングさせる制御回路９を備えた昇圧形３相
全波整流装置において、前記回路遮断器と前記各昇圧用
インダクタとの間の前記相ラインを入力とし、前記３相
全波整流回路の正、負の共通ラインを出力とする３相ブ
リッジ回路を構成するようダイオードＤ７〜Ｄ１２を接
続した昇圧形３相全波整流装置。
Description
【０００１】
【産業上の利用分野】本発明は、３相ブリッジ構成に接
続してなるスイッチング半導体素子を高周波スイッチン
グさせて昇圧された直流出力電圧を負荷に供給する昇圧
形３相全波整流装置及びその制御方法に関する。
続してなるスイッチング半導体素子を高周波スイッチン
グさせて昇圧された直流出力電圧を負荷に供給する昇圧
形３相全波整流装置及びその制御方法に関する。
【０００２】
【従来の技術】３相交流入力電力を受電してその３相交
流電圧よりも高い直流電圧を負荷に供給する従来の装置
として、図３に示すようなものがある。図３により従来
装置を説明すると、１Ｕ，１Ｖ，１Ｗはそれぞれ３相交
流電力を受電する３相交流入力端子、２Ｕ，２Ｖ，２Ｗ
は３相交流入力端子１Ｕ，１Ｖ，１Ｗにそれぞれ接続さ
れた相ライン、３はこれら相ラインに接続された回路遮
断器、４は各相ラインを流れる電流を検出する変流器４
Ｕ，４Ｖ，４Ｗなどからなる電流検出器、５Ｕ，５Ｖ，
５Ｗは相ライン２Ｕ，２Ｖ，２Ｗにそれぞれ接続された
昇圧用インダクタ、Ｃ１，Ｃ２，Ｃ３は相ライン間に接
続されたコンデンサ、６は３相ブリッジに接続されたＩ
ＧＢＴ、あるいはトランジスタ、又はバイポーラ静電誘
導トランジスタ（ＢーＳＩＴ）のようなスイッチング半
導体素子Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６、及びこ
れらのそれぞれに逆並列に備えられたダイオードＤ１，
Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６からなる３相全波整流回
路、７は平滑用コンデンサ、８は負荷、９は前記スイッ
チング半導体素子Ｑ１〜Ｑ６を予め決められたシーケン
スに従ってスイッチング動作させる制御回路、１０は制
御回路９からの制御信号により駆動信号ａ〜ｆを前記ス
イッチング半導体素子Ｑ１〜Ｑ６に供給する駆動回路で
ある。
流電圧よりも高い直流電圧を負荷に供給する従来の装置
として、図３に示すようなものがある。図３により従来
装置を説明すると、１Ｕ，１Ｖ，１Ｗはそれぞれ３相交
流電力を受電する３相交流入力端子、２Ｕ，２Ｖ，２Ｗ
は３相交流入力端子１Ｕ，１Ｖ，１Ｗにそれぞれ接続さ
れた相ライン、３はこれら相ラインに接続された回路遮
断器、４は各相ラインを流れる電流を検出する変流器４
Ｕ，４Ｖ，４Ｗなどからなる電流検出器、５Ｕ，５Ｖ，
５Ｗは相ライン２Ｕ，２Ｖ，２Ｗにそれぞれ接続された
昇圧用インダクタ、Ｃ１，Ｃ２，Ｃ３は相ライン間に接
続されたコンデンサ、６は３相ブリッジに接続されたＩ
ＧＢＴ、あるいはトランジスタ、又はバイポーラ静電誘
導トランジスタ（ＢーＳＩＴ）のようなスイッチング半
導体素子Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６、及びこ
れらのそれぞれに逆並列に備えられたダイオードＤ１，
Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６からなる３相全波整流回
路、７は平滑用コンデンサ、８は負荷、９は前記スイッ
チング半導体素子Ｑ１〜Ｑ６を予め決められたシーケン
スに従ってスイッチング動作させる制御回路、１０は制
御回路９からの制御信号により駆動信号ａ〜ｆを前記ス
イッチング半導体素子Ｑ１〜Ｑ６に供給する駆動回路で
ある。
【０００３】次に動作説明を簡単に行うと、スイッチン
グ半導体素子Ｑ１〜Ｑ６は３相交流入力の周波数に比べ
て十分に高い周波数、例えば可聴音領域を越えた２５ｋ
Ｈｚでそれぞれパルス幅制御、つまり時比率制御され
る。これらスイッチング半導体素子Ｑ１〜Ｑ６は、各相
の３個のスイッチング半導体素子が同時にオンし、各相
ライン２Ｕ，２Ｖ，２Ｗを流れる電流と直流出力電圧と
に依存してオフ時点が制御される。例えば、駆動回路１
０からスイッチング半導体素子Ｑ２、Ｑ３、Ｑ６にオン
駆動信号が与えられたとすると、Ｕ相入力電流は相ライ
ン２Ｕから昇圧用インダクタ５Ｕ→スイッチング半導体
素子Ｑ２→平滑用コンデンサ７→スイッチング半導体素
子Ｑ３→昇圧用インダクタ５Ｖ→相ライン２Ｖに流れ、
Ｗ相入力電流は相ライン２Ｗから昇圧用インダクタ５Ｗ
→スイッチング半導体素子Ｑ６→平滑用コンデンサ７→
スイッチング半導体素子Ｑ３→昇圧用インダクタ５Ｖ→
相ライン２Ｖに流れる。また，Ｖ相入力電流は、Ｕ相入
力電流とＷ相入力電流との和となる。このように昇圧用
インダクタにエネルギーを蓄積するとき，出力電圧も印
加されるので，エネルギーの循環が起こる。そして各相
ラインを流れる電流は、各相電圧に位相が一致する正弦
波となるよう制御される。
グ半導体素子Ｑ１〜Ｑ６は３相交流入力の周波数に比べ
て十分に高い周波数、例えば可聴音領域を越えた２５ｋ
Ｈｚでそれぞれパルス幅制御、つまり時比率制御され
る。これらスイッチング半導体素子Ｑ１〜Ｑ６は、各相
の３個のスイッチング半導体素子が同時にオンし、各相
ライン２Ｕ，２Ｖ，２Ｗを流れる電流と直流出力電圧と
に依存してオフ時点が制御される。例えば、駆動回路１
０からスイッチング半導体素子Ｑ２、Ｑ３、Ｑ６にオン
駆動信号が与えられたとすると、Ｕ相入力電流は相ライ
ン２Ｕから昇圧用インダクタ５Ｕ→スイッチング半導体
素子Ｑ２→平滑用コンデンサ７→スイッチング半導体素
子Ｑ３→昇圧用インダクタ５Ｖ→相ライン２Ｖに流れ、
Ｗ相入力電流は相ライン２Ｗから昇圧用インダクタ５Ｗ
→スイッチング半導体素子Ｑ６→平滑用コンデンサ７→
スイッチング半導体素子Ｑ３→昇圧用インダクタ５Ｖ→
相ライン２Ｖに流れる。また，Ｖ相入力電流は、Ｕ相入
力電流とＷ相入力電流との和となる。このように昇圧用
インダクタにエネルギーを蓄積するとき，出力電圧も印
加されるので，エネルギーの循環が起こる。そして各相
ラインを流れる電流は、各相電圧に位相が一致する正弦
波となるよう制御される。
【０００４】そしてＵ相入力電流がその基準値に達する
と、スイッチング半導体素子Ｑ２がターンオフするが、
電流は昇圧用インダクタ５Ｕ→ダイオードＤ１→スイッ
チング半導体素子Ｑ３→昇圧用インダクタ５Ｖ→相ライ
ン２Ｖ→相ライン２Ｕに流れ、エネルギー供給源が入力
電圧だけとなるが、依然としてエネルギーの蓄積が続行
される。また、Ｗ相入力電流がその基準値に達すると、
スイッチング半導体素子Ｑ６がターンオフするが、電流
は昇圧用インダクタ５Ｗ→ダイオードＤ５→スイッチン
グ半導体素子Ｑ３→昇圧用インダクタ５Ｖ→相ライン２
Ｖ→相ライン２Ｗに流れ、エネルギー供給源が入力電圧
だけとなるが、依然としてエネルギーの蓄積が続行され
る。。さらにまた、Ｖ相入力電流がその基準値に達する
と、スイッチング半導体素子Ｑ３がターンオフし、すで
にスイッチング半導体素子Ｑ２又はＱ６がオフしていれ
ば、昇圧用インダクタ５Ｖ、５Ｕ、５Ｗに蓄えられたエ
ネルギーは昇圧用インダクタ５Ｖから相ライン２Ｖ→相
ライン２Ｕ（又は２Ｗ）→昇圧用インダクタ５Ｕ（又は
５Ｗ）→ダイオードＤ１（又はＤ５）→平滑用コンデン
サ７又は負荷８→ダイオードＤ４→昇圧用インダクタ５
Ｖに流れ、負荷側に放出される。
と、スイッチング半導体素子Ｑ２がターンオフするが、
電流は昇圧用インダクタ５Ｕ→ダイオードＤ１→スイッ
チング半導体素子Ｑ３→昇圧用インダクタ５Ｖ→相ライ
ン２Ｖ→相ライン２Ｕに流れ、エネルギー供給源が入力
電圧だけとなるが、依然としてエネルギーの蓄積が続行
される。また、Ｗ相入力電流がその基準値に達すると、
スイッチング半導体素子Ｑ６がターンオフするが、電流
は昇圧用インダクタ５Ｗ→ダイオードＤ５→スイッチン
グ半導体素子Ｑ３→昇圧用インダクタ５Ｖ→相ライン２
Ｖ→相ライン２Ｗに流れ、エネルギー供給源が入力電圧
だけとなるが、依然としてエネルギーの蓄積が続行され
る。。さらにまた、Ｖ相入力電流がその基準値に達する
と、スイッチング半導体素子Ｑ３がターンオフし、すで
にスイッチング半導体素子Ｑ２又はＱ６がオフしていれ
ば、昇圧用インダクタ５Ｖ、５Ｕ、５Ｗに蓄えられたエ
ネルギーは昇圧用インダクタ５Ｖから相ライン２Ｖ→相
ライン２Ｕ（又は２Ｗ）→昇圧用インダクタ５Ｕ（又は
５Ｗ）→ダイオードＤ１（又はＤ５）→平滑用コンデン
サ７又は負荷８→ダイオードＤ４→昇圧用インダクタ５
Ｖに流れ、負荷側に放出される。
【０００５】前述したように、スイッチング半導体素子
Ｑ３がターンオフするとき、すでにスイッチング半導体
素子Ｑ２又はＱ６がオフしていれば、昇圧用インダクタ
５Ｖ、５Ｕ、５Ｗに蓄えられたエネルギーは負荷側に放
出されるが、例えば、スイッチング半導体素子Ｑ３がタ
ーンオフするとき、まだスイッチング半導体素子Ｑ２が
オンしているとすれば、電流は昇圧用インダクタ５Ｖか
ら相ライン２Ｖ→相ライン２Ｕ→昇圧用インダクタ５Ｕ
→スイッチング半導体素子Ｑ２→ダイオードＤ４に流
れ、エネルギー供給源が入力電圧だけとなるが、依然と
してエネルギー蓄積モードは続く。
Ｑ３がターンオフするとき、すでにスイッチング半導体
素子Ｑ２又はＱ６がオフしていれば、昇圧用インダクタ
５Ｖ、５Ｕ、５Ｗに蓄えられたエネルギーは負荷側に放
出されるが、例えば、スイッチング半導体素子Ｑ３がタ
ーンオフするとき、まだスイッチング半導体素子Ｑ２が
オンしているとすれば、電流は昇圧用インダクタ５Ｖか
ら相ライン２Ｖ→相ライン２Ｕ→昇圧用インダクタ５Ｕ
→スイッチング半導体素子Ｑ２→ダイオードＤ４に流
れ、エネルギー供給源が入力電圧だけとなるが、依然と
してエネルギー蓄積モードは続く。
【０００６】次に事故などの発生により回路遮断器３を
開き、各相ライン２Ｕ，２Ｖ，２Ｗを瞬時に遮断したと
すると、各相ライン２Ｕ，２Ｖ，２Ｗが３相交流入力電
源側から切り離されるから、昇圧用インダクタ５Ｕ，５
Ｖ，５Ｗを通して流れていた電流は、当然に各相ライン
間に接続されているコンデンサＣ１，Ｃ２，Ｃ３を通し
て流れ、これらコンデンサに充電される。これらコンデ
ンサが接続されていないと高電圧が発生する。
開き、各相ライン２Ｕ，２Ｖ，２Ｗを瞬時に遮断したと
すると、各相ライン２Ｕ，２Ｖ，２Ｗが３相交流入力電
源側から切り離されるから、昇圧用インダクタ５Ｕ，５
Ｖ，５Ｗを通して流れていた電流は、当然に各相ライン
間に接続されているコンデンサＣ１，Ｃ２，Ｃ３を通し
て流れ、これらコンデンサに充電される。これらコンデ
ンサが接続されていないと高電圧が発生する。
【０００７】
【発明が解決しようとする課題】しかし、このような従
来装置及び制御方法にあっては下記のような問題点を有
する。 （１）回路遮断器が開く場合を考慮して比較的キャパシ
タンスの大きなコンデンサＣ１，Ｃ２，Ｃ３を備えなけ
ればならない。 （２）各昇圧用インダクタ５Ｕ、５Ｖ、５Ｗを流れる電
流は、各相ラインを流れる電流とほぼ同一で各相電圧に
位相が一致する正弦波となり、ピーク値が大きくなるの
で、各昇圧用インダクタ５Ｕ、５Ｖ、５Ｗが大型化す
る。 （３）昇圧用インダクタ５Ｕ、５Ｖ、５Ｗにエネルギー
を蓄えるとき、負荷側から入力側に戻る循環電流が流れ
るので、電力損失が大きいという欠点がある。
来装置及び制御方法にあっては下記のような問題点を有
する。 （１）回路遮断器が開く場合を考慮して比較的キャパシ
タンスの大きなコンデンサＣ１，Ｃ２，Ｃ３を備えなけ
ればならない。 （２）各昇圧用インダクタ５Ｕ、５Ｖ、５Ｗを流れる電
流は、各相ラインを流れる電流とほぼ同一で各相電圧に
位相が一致する正弦波となり、ピーク値が大きくなるの
で、各昇圧用インダクタ５Ｕ、５Ｖ、５Ｗが大型化す
る。 （３）昇圧用インダクタ５Ｕ、５Ｖ、５Ｗにエネルギー
を蓄えるとき、負荷側から入力側に戻る循環電流が流れ
るので、電力損失が大きいという欠点がある。
【０００８】本発明はこのような従来の問題点を解決
し，スイッチング半導体素子のスイッチング損失、昇圧
用インダクタの電力損失、及び循環電流による電力損失
を低減し、また装置を小型化することを主目的としてい
る。
し，スイッチング半導体素子のスイッチング損失、昇圧
用インダクタの電力損失、及び循環電流による電力損失
を低減し、また装置を小型化することを主目的としてい
る。
【０００９】
【課題を解決するための手段】請求項１に記載の本発明
は、前記課題を解決するために、３相交流電力を遮断可
能な回路遮断器、相ラインのそれぞれを流れる相電流を
検出する電流検出器、各相ラインに設けられた昇圧用イ
ンダクタ、スイッチング半導体素子を３相ブリッジ構成
に接続してなる３相全波整流回路、平滑用コンデンサ、
及び前記スイッチング半導体素子を予め決められたシー
ケンスで高周波スイッチングさせる制御回路を備えた昇
圧形３相全波整流装置において、前記回路遮断器と前記
各昇圧用インダクタとの間の前記相ラインを入力とし，
前記３相全波整流回路の正、負の共通ラインを出力とす
る３相ブリッジ回路を接続したことを特徴とする昇圧形
３相全波整流装置を提供するものである。
は、前記課題を解決するために、３相交流電力を遮断可
能な回路遮断器、相ラインのそれぞれを流れる相電流を
検出する電流検出器、各相ラインに設けられた昇圧用イ
ンダクタ、スイッチング半導体素子を３相ブリッジ構成
に接続してなる３相全波整流回路、平滑用コンデンサ、
及び前記スイッチング半導体素子を予め決められたシー
ケンスで高周波スイッチングさせる制御回路を備えた昇
圧形３相全波整流装置において、前記回路遮断器と前記
各昇圧用インダクタとの間の前記相ラインを入力とし，
前記３相全波整流回路の正、負の共通ラインを出力とす
る３相ブリッジ回路を接続したことを特徴とする昇圧形
３相全波整流装置を提供するものである。
【００１０】請求項２に記載の本発明は、前記課題を解
決するために、前記制御回路が、前記スイッチング半導
体素子を予め決められたシーケンスで一定期間スイッチ
ング動作を休止させる休止回路を備えることを特徴とす
る請求項１に記載の昇圧形３相全波整流装置を提供する
ものである。
決するために、前記制御回路が、前記スイッチング半導
体素子を予め決められたシーケンスで一定期間スイッチ
ング動作を休止させる休止回路を備えることを特徴とす
る請求項１に記載の昇圧形３相全波整流装置を提供する
ものである。
【００１１】請求項３に記載の本発明は、前記課題を解
決するために、前記スイッチング半導体素子に逆並列に
ダイオードを接続したことを特徴とする請求項１又は請
求項２に記載の昇圧形３相全波整流装置を提供するもの
である。
決するために、前記スイッチング半導体素子に逆並列に
ダイオードを接続したことを特徴とする請求項１又は請
求項２に記載の昇圧形３相全波整流装置を提供するもの
である。
【００１２】請求項４に記載の本発明は、前記課題を解
決するために、３相交流電力を負荷側に給電する相ライ
ンのそれぞれに設けられた昇圧用インダクタ、スイッチ
ング半導体素子を３相ブリッジ構成に接続してなる３相
全波整流回路、及び前記スイッチング半導体素子を予め
決められたシーケンスで高周波スイッチングさせる制御
回路を備えた昇圧形３相全波整流装置の制御方法におい
て、各相ラインに接続された前記昇圧用インダクタのエ
ネルギーの蓄積と放出の一部分が、前記相ラインと前記
３相全波整流回路の正、負の共通ラインとの間に３相ブ
リッジ構成となるよう接続されたダイオードを通して流
れるように制御することを特徴とする昇圧形３相全波整
流装置の制御方法を提供するものである。
決するために、３相交流電力を負荷側に給電する相ライ
ンのそれぞれに設けられた昇圧用インダクタ、スイッチ
ング半導体素子を３相ブリッジ構成に接続してなる３相
全波整流回路、及び前記スイッチング半導体素子を予め
決められたシーケンスで高周波スイッチングさせる制御
回路を備えた昇圧形３相全波整流装置の制御方法におい
て、各相ラインに接続された前記昇圧用インダクタのエ
ネルギーの蓄積と放出の一部分が、前記相ラインと前記
３相全波整流回路の正、負の共通ラインとの間に３相ブ
リッジ構成となるよう接続されたダイオードを通して流
れるように制御することを特徴とする昇圧形３相全波整
流装置の制御方法を提供するものである。
【００１３】請求項５に記載の本発明は、前記課題を解
決するために、３相交流電力を負荷側に給電する相ライ
ンのそれぞれに設けられた昇圧用インダクタ、スイッチ
ング半導体素子を３相ブリッジ構成に接続してなる３相
全波整流回路、及び前記スイッチング半導体素子を予め
決められたシーケンスで高周波スイッチングさせる制御
回路を備えた昇圧形３相全波整流装置の制御方法におい
て、入力電圧の周波数の各周期におけるいずれの区間で
も３相の内の適切な２相の前記スイッチング半導体素子
だけを高周波スイッチング動作させ、各相ラインに接続
された前記昇圧用インダクタにエネルギーを蓄える際
に、負荷側から入力側へ循環電流が流れないように制御
することを特徴とする昇圧形３相全波整流装置の制御方
法を提供するものである。
決するために、３相交流電力を負荷側に給電する相ライ
ンのそれぞれに設けられた昇圧用インダクタ、スイッチ
ング半導体素子を３相ブリッジ構成に接続してなる３相
全波整流回路、及び前記スイッチング半導体素子を予め
決められたシーケンスで高周波スイッチングさせる制御
回路を備えた昇圧形３相全波整流装置の制御方法におい
て、入力電圧の周波数の各周期におけるいずれの区間で
も３相の内の適切な２相の前記スイッチング半導体素子
だけを高周波スイッチング動作させ、各相ラインに接続
された前記昇圧用インダクタにエネルギーを蓄える際
に、負荷側から入力側へ循環電流が流れないように制御
することを特徴とする昇圧形３相全波整流装置の制御方
法を提供するものである。
【００１４】請求項６に記載の本発明は、前記課題を解
決するために、各相の前記スイッチング半導体素子を各
相電圧の半周期（π期間）のほぼ２／３に等しい期間だ
け高周波スイッチング動作させ、残りの期間は休止させ
るように制御することを特徴とする昇圧形３相全波整流
装置の制御方法を提供するものである。
決するために、各相の前記スイッチング半導体素子を各
相電圧の半周期（π期間）のほぼ２／３に等しい期間だ
け高周波スイッチング動作させ、残りの期間は休止させ
るように制御することを特徴とする昇圧形３相全波整流
装置の制御方法を提供するものである。
【００１５】請求項７に記載の本発明は、前記課題を解
決するために、前記スイッチング半導体素子の高周波ス
イッチング動作を、前記スイッチング半導体素子のスイ
ッチング損失が小さくするように各相電圧の１周期（２
π）のπ／３〜２π／３、及び４π／３〜５π／３の期
間で休止させ，該休止期間以外の期間で制御することを
特徴とする請求項５又は請求項６に記載の昇圧形３相全
波整流装置の制御方法を提供するものである。
決するために、前記スイッチング半導体素子の高周波ス
イッチング動作を、前記スイッチング半導体素子のスイ
ッチング損失が小さくするように各相電圧の１周期（２
π）のπ／３〜２π／３、及び４π／３〜５π／３の期
間で休止させ，該休止期間以外の期間で制御することを
特徴とする請求項５又は請求項６に記載の昇圧形３相全
波整流装置の制御方法を提供するものである。
【００１６】
【実施例】図１により本発明の一実施例について説明を
行う。図３で示した記号と同一の記号は相当する部材を
示すものとする。先ず、新たに付加した３相ブリッジ回
路１１は６個のダイオードＤ７，Ｄ８，Ｄ９，Ｄ１０，
Ｄ１１，Ｄ１２からなり、ダイオードＤ７，Ｄ９、Ｄ１
１のアノードはそれぞれ相ライン２Ｕ，２Ｖ，２Ｗに接
続され、カソードは３相全波整流回路６の正の共通ライ
ン６Ａに接続される。また、ダイオードＤ８，Ｄ１０、
Ｄ１２のカソードはそれぞれ相ライン２Ｕ，２Ｖ，２Ｗ
に接続され、アノードは３相全波整流回路６の負の共通
ライン６Ｂに接続される。
行う。図３で示した記号と同一の記号は相当する部材を
示すものとする。先ず、新たに付加した３相ブリッジ回
路１１は６個のダイオードＤ７，Ｄ８，Ｄ９，Ｄ１０，
Ｄ１１，Ｄ１２からなり、ダイオードＤ７，Ｄ９、Ｄ１
１のアノードはそれぞれ相ライン２Ｕ，２Ｖ，２Ｗに接
続され、カソードは３相全波整流回路６の正の共通ライ
ン６Ａに接続される。また、ダイオードＤ８，Ｄ１０、
Ｄ１２のカソードはそれぞれ相ライン２Ｕ，２Ｖ，２Ｗ
に接続され、アノードは３相全波整流回路６の負の共通
ライン６Ｂに接続される。
【００１７】次に制御回路９について説明すると、誤差
増幅器９Ａは平滑用コンデンサ７の両端の電圧、つまり
直流出力電圧と基準値との差を増幅してなる誤差信号を
出力する。相間電圧ー相電圧変換器９Ｂはそれぞれの相
間電圧を対応する相電圧信号に変換する。Ｕ相電圧は、
図２（ａ），（ｄ）で示すようにＵーＶ相間電圧を３０
度遅延した正弦波電圧となる。Ｖ相電圧信号及びＷ相電
圧信号も図２（ｂ）と（ｅ）、図２（ｃ）と（ｆ）で示
すように、ＶーＷ相間電圧，ＷーＵ相間電圧をそれぞれ
３０度遅延した正弦波電圧となる。相間電圧ー相電圧変
換器９Ｂからの各相電圧信号は、乗算器９Ｃにおいて誤
差増幅器９Ａからの誤差信号と掛け算されると共に、休
止設定・論理回路９Ｄに送られる。
増幅器９Ａは平滑用コンデンサ７の両端の電圧、つまり
直流出力電圧と基準値との差を増幅してなる誤差信号を
出力する。相間電圧ー相電圧変換器９Ｂはそれぞれの相
間電圧を対応する相電圧信号に変換する。Ｕ相電圧は、
図２（ａ），（ｄ）で示すようにＵーＶ相間電圧を３０
度遅延した正弦波電圧となる。Ｖ相電圧信号及びＷ相電
圧信号も図２（ｂ）と（ｅ）、図２（ｃ）と（ｆ）で示
すように、ＶーＷ相間電圧，ＷーＵ相間電圧をそれぞれ
３０度遅延した正弦波電圧となる。相間電圧ー相電圧変
換器９Ｂからの各相電圧信号は、乗算器９Ｃにおいて誤
差増幅器９Ａからの誤差信号と掛け算されると共に、休
止設定・論理回路９Ｄに送られる。
【００１８】基準パルス発生器９Ｅは３相全波整流回路
６のスイッチング半導体素子Ｑ１〜Ｑ６のオン時点を決
める基準パルスを発生する。その基準パルスの周波数
は、例えば２５ｋＨｚである。比較回路９Ｆは、電流検
出回路４からの各相ラインを流れる電流に対応する各電
流検出信号と乗算器９Ｃからの各相の信号とを比較し、
３相全波整流回路６のスイッチング半導体素子Ｑ１〜Ｑ
６のターンオフ時点を決め、制御されたオンパルス幅を
持つ信号を休止設定・論理回路９Ｄに与える。休止設定
・論理回路９Ｄは、予め決められたシーケンスに従って
スイッチング半導体素子Ｑ１〜Ｑ６をオン、オフさせる
制御信号を駆動回路１０に与える。
６のスイッチング半導体素子Ｑ１〜Ｑ６のオン時点を決
める基準パルスを発生する。その基準パルスの周波数
は、例えば２５ｋＨｚである。比較回路９Ｆは、電流検
出回路４からの各相ラインを流れる電流に対応する各電
流検出信号と乗算器９Ｃからの各相の信号とを比較し、
３相全波整流回路６のスイッチング半導体素子Ｑ１〜Ｑ
６のターンオフ時点を決め、制御されたオンパルス幅を
持つ信号を休止設定・論理回路９Ｄに与える。休止設定
・論理回路９Ｄは、予め決められたシーケンスに従って
スイッチング半導体素子Ｑ１〜Ｑ６をオン、オフさせる
制御信号を駆動回路１０に与える。
【００１９】一方、休止設定・論理回路９Ｄは相間電圧
ー相電圧変換器９Ｂからの各相電圧信号を受けて、各相
電圧の１サイクルの０〜π及びπ〜２πの各期間におい
て各相のスイッチング半導体素子を順次１／３ずつ休
止、つまりその区間だけ制御回路９から駆動回路１０へ
制御信号が送出されるのを禁止し、３相の内２つの相の
スイッチング半導体素子のみがスイッチング動作を行う
ように制御を行う。また、好ましい実施例では、休止設
定・論理回路９Ｄは各相電圧の１サイクルの０〜π期間
でπ／３〜２π／３、π〜２π期間で４π／３〜５π／
３の区間、つまり各相電圧のピークの両側の６０度区
間、各相のスイッチング半導体素子を順次休止させ、そ
の他の区間で時比率制御を行う。
ー相電圧変換器９Ｂからの各相電圧信号を受けて、各相
電圧の１サイクルの０〜π及びπ〜２πの各期間におい
て各相のスイッチング半導体素子を順次１／３ずつ休
止、つまりその区間だけ制御回路９から駆動回路１０へ
制御信号が送出されるのを禁止し、３相の内２つの相の
スイッチング半導体素子のみがスイッチング動作を行う
ように制御を行う。また、好ましい実施例では、休止設
定・論理回路９Ｄは各相電圧の１サイクルの０〜π期間
でπ／３〜２π／３、π〜２π期間で４π／３〜５π／
３の区間、つまり各相電圧のピークの両側の６０度区
間、各相のスイッチング半導体素子を順次休止させ、そ
の他の区間で時比率制御を行う。
【００２０】次にこの回路における１周期Ｔの動作説明
を行う。先ずその概略を説明すると、３相交流入力の周
波数（５０／６０Ｈｚ）に比べて十分に高い周波数、例
えば２５ｋＨｚの駆動信号ａ，ｂ，ｃ，ｄ，ｅ，ｆは、
図２（ｇ）〜（ｌ）の高レベルで示される制御可能な各
期間において、駆動回路１０からそれぞれスイッチング
半導体素子Ｑ１〜Ｑ６の制御端子に印加される。したが
って、スイッチング半導体素子Ｑ１〜Ｑ６は図２（ｇ）
〜（ｌ）の高レベルで示される制御可能な各期間におい
て高周波でスイッチング動作を行う。この実施例では、
各相電圧が正極性のときスイッチング半導体素子Ｑ２、
Ｑ４、Ｑ６が対応する相電圧のほぼ０〜６０度及び１２
０〜１８０度の範囲で高周波スイッチング動作を行い、
また各相電圧が負極性のときスイッチング半導体素子Ｑ
１、Ｑ３、Ｑ５が対応する相電圧のほぼ１８０〜２４０
度及び３００〜３６０度の範囲で高周波スイッチング動
作を行う。したがって、スイッチング半導体素子Ｑ１〜
Ｑ６は相電圧のピーク値を中心に両側にほぼ３０度高周
波スイッチング動作を休止する。時刻ｔ０直前では各相
の昇圧用インダクタ４Ｕ，４Ｖ，４Ｗを流れる電流の値
は、それぞれゼロ、−Ｉ，＋Ｉであるものとするまた、
各相の電流は従来と同様に各相電圧と同相になるよう制
御される。
を行う。先ずその概略を説明すると、３相交流入力の周
波数（５０／６０Ｈｚ）に比べて十分に高い周波数、例
えば２５ｋＨｚの駆動信号ａ，ｂ，ｃ，ｄ，ｅ，ｆは、
図２（ｇ）〜（ｌ）の高レベルで示される制御可能な各
期間において、駆動回路１０からそれぞれスイッチング
半導体素子Ｑ１〜Ｑ６の制御端子に印加される。したが
って、スイッチング半導体素子Ｑ１〜Ｑ６は図２（ｇ）
〜（ｌ）の高レベルで示される制御可能な各期間におい
て高周波でスイッチング動作を行う。この実施例では、
各相電圧が正極性のときスイッチング半導体素子Ｑ２、
Ｑ４、Ｑ６が対応する相電圧のほぼ０〜６０度及び１２
０〜１８０度の範囲で高周波スイッチング動作を行い、
また各相電圧が負極性のときスイッチング半導体素子Ｑ
１、Ｑ３、Ｑ５が対応する相電圧のほぼ１８０〜２４０
度及び３００〜３６０度の範囲で高周波スイッチング動
作を行う。したがって、スイッチング半導体素子Ｑ１〜
Ｑ６は相電圧のピーク値を中心に両側にほぼ３０度高周
波スイッチング動作を休止する。時刻ｔ０直前では各相
の昇圧用インダクタ４Ｕ，４Ｖ，４Ｗを流れる電流の値
は、それぞれゼロ、−Ｉ，＋Ｉであるものとするまた、
各相の電流は従来と同様に各相電圧と同相になるよう制
御される。
【００２１】時刻ｔ０でスイッチング半導体素子Ｑ２，
Ｑ６が高周波動作を開始すると、Ｕ相入力電流は相ライ
ン２Ｕから昇圧用インダクタ５Ｕ→スイッチング半導体
素子Ｑ２→ダイオードＤ４→昇圧用インダクタ５Ｖ→相
ライン２Ｖに流れると共に、相ライン２Ｕから昇圧用イ
ンダクタ５Ｕ→スイッチング半導体素子Ｑ２→ダイオー
ドＤ１０→相ライン２Ｖに流れ増加する。また、Ｗ相入
力電流は相ライン２Ｗから昇圧用インダクタ５Ｗ→スイ
ッチング半導体素子Ｑ６→ダイオードＤ４→昇圧用イン
ダクタ５Ｖ→相ライン２Ｖに流れると共に、相ライン２
Ｗから昇圧用インダクタ５Ｗ→スイッチング半導体素子
Ｑ６→ダイオードＤ１０→相ライン２Ｗに流れる。この
とき昇圧用インダクタ５ＶはダイオードＤ１０とＤ４と
で短絡されるので、電流値は−Ｉに保持される。Ｖ相入
力電流はＵ相入力電流とＷ相入力電流との和である。
Ｑ６が高周波動作を開始すると、Ｕ相入力電流は相ライ
ン２Ｕから昇圧用インダクタ５Ｕ→スイッチング半導体
素子Ｑ２→ダイオードＤ４→昇圧用インダクタ５Ｖ→相
ライン２Ｖに流れると共に、相ライン２Ｕから昇圧用イ
ンダクタ５Ｕ→スイッチング半導体素子Ｑ２→ダイオー
ドＤ１０→相ライン２Ｖに流れ増加する。また、Ｗ相入
力電流は相ライン２Ｗから昇圧用インダクタ５Ｗ→スイ
ッチング半導体素子Ｑ６→ダイオードＤ４→昇圧用イン
ダクタ５Ｖ→相ライン２Ｖに流れると共に、相ライン２
Ｗから昇圧用インダクタ５Ｗ→スイッチング半導体素子
Ｑ６→ダイオードＤ１０→相ライン２Ｗに流れる。この
とき昇圧用インダクタ５ＶはダイオードＤ１０とＤ４と
で短絡されるので、電流値は−Ｉに保持される。Ｖ相入
力電流はＵ相入力電流とＷ相入力電流との和である。
【００２２】そしてＵ相入力電流が乗算器９Ｃで決めら
れた基準値に達すると、スイッチング半導体素子Ｑ２が
ターンオフし、昇圧用インダクタ５Ｕに蓄えられたエネ
ルギーは相ライン２Ｕ→昇圧用インダクタ５Ｕ→ダイオ
ードＤ１→平滑用コンデンサ７又は負荷８→ダイオード
Ｄ４→昇圧用インダクタ５Ｖ→相ライン２Ｖ→相ライン
２Ｕに流れると共に、昇圧用インダクタ５Ｕ→ダイオー
ドＤ１→平滑用コンデンサ７又は負荷８→ダイオードＤ
１０→相ライン２Ｖ→相ライン２Ｕに流れ、負荷側に放
出されて減少して行く。
れた基準値に達すると、スイッチング半導体素子Ｑ２が
ターンオフし、昇圧用インダクタ５Ｕに蓄えられたエネ
ルギーは相ライン２Ｕ→昇圧用インダクタ５Ｕ→ダイオ
ードＤ１→平滑用コンデンサ７又は負荷８→ダイオード
Ｄ４→昇圧用インダクタ５Ｖ→相ライン２Ｖ→相ライン
２Ｕに流れると共に、昇圧用インダクタ５Ｕ→ダイオー
ドＤ１→平滑用コンデンサ７又は負荷８→ダイオードＤ
１０→相ライン２Ｖ→相ライン２Ｕに流れ、負荷側に放
出されて減少して行く。
【００２３】次にＷ相入力電流が基準値に達すると、ス
イッチング半導体素子Ｑ６がターンオフし、昇圧用イン
ダクタ５Ｗに蓄えられたエネルギーは昇圧用インダクタ
５Ｗ→ダイオードＤ５→平滑用コンデンサ７又は負荷８
→ダイオードＤ４→昇圧用インダクタ５Ｖ→相ライン２
Ｖ→相ライン２Ｗに流れると共に、昇圧用インダクタ５
Ｗ→ダイオードＤ５→平滑用コンデンサ７又は負荷８→
ダイオードＤ１０→相ライン２Ｖ→相ライン２Ｗに流
れ、負荷側に放出されて減少して行く。以後時刻ｔ１ま
でこの動作モードでスイッチング動作が行われ、Ｕ相電
流は正弦波状に増加し、Ｗ相電流は正弦波状に減少す
る。
イッチング半導体素子Ｑ６がターンオフし、昇圧用イン
ダクタ５Ｗに蓄えられたエネルギーは昇圧用インダクタ
５Ｗ→ダイオードＤ５→平滑用コンデンサ７又は負荷８
→ダイオードＤ４→昇圧用インダクタ５Ｖ→相ライン２
Ｖ→相ライン２Ｗに流れると共に、昇圧用インダクタ５
Ｗ→ダイオードＤ５→平滑用コンデンサ７又は負荷８→
ダイオードＤ１０→相ライン２Ｖ→相ライン２Ｗに流
れ、負荷側に放出されて減少して行く。以後時刻ｔ１ま
でこの動作モードでスイッチング動作が行われ、Ｕ相電
流は正弦波状に増加し、Ｗ相電流は正弦波状に減少す
る。
【００２４】図２に示すように、時刻ｔ１でＵ相電流は
Ｉ，Ｖ相電流は−Ｉ、Ｗ相電流はゼロとなり、スイッチ
ング半導体素子Ｑ３、Ｑ５が高周波スイッチング動作を
開始する。Ｖ相入力電流は相ライン２Ｕから昇圧用イン
ダクタ５Ｕ→ダイオードＤ１→スイッチング半導体素子
Ｑ３→昇圧用インダクタ５Ｖ→相ライン２Ｖに流れると
共に、相ライン２ＵからダイオードＤ７→スイッチング
半導体素子Ｑ３→昇圧用インダクタ５Ｖ→相ライン２Ｖ
に流れ、増加する。また、Ｗ相入力電流は相ライン２Ｕ
から昇圧用インダクタ５Ｕ→ダイオードＤ１→スイッチ
ング半導体素子Ｑ５→昇圧用インダクタ５Ｗ→相ライン
２Ｗに流れると共に、相ライン２ＵからダイオードＤ７
→スイッチング半導体素子Ｑ５→昇圧用インダクタ５Ｗ
→相ライン２Ｗに流れ、増加する。このとき、昇圧用イ
ンダクタ５ＵはダイオードＤ７とＤ１とで短絡されるの
で、電流値はＩに保持される。Ｕ相入力電流はＶ相入力
電流とＷ相入力電流との和である。
Ｉ，Ｖ相電流は−Ｉ、Ｗ相電流はゼロとなり、スイッチ
ング半導体素子Ｑ３、Ｑ５が高周波スイッチング動作を
開始する。Ｖ相入力電流は相ライン２Ｕから昇圧用イン
ダクタ５Ｕ→ダイオードＤ１→スイッチング半導体素子
Ｑ３→昇圧用インダクタ５Ｖ→相ライン２Ｖに流れると
共に、相ライン２ＵからダイオードＤ７→スイッチング
半導体素子Ｑ３→昇圧用インダクタ５Ｖ→相ライン２Ｖ
に流れ、増加する。また、Ｗ相入力電流は相ライン２Ｕ
から昇圧用インダクタ５Ｕ→ダイオードＤ１→スイッチ
ング半導体素子Ｑ５→昇圧用インダクタ５Ｗ→相ライン
２Ｗに流れると共に、相ライン２ＵからダイオードＤ７
→スイッチング半導体素子Ｑ５→昇圧用インダクタ５Ｗ
→相ライン２Ｗに流れ、増加する。このとき、昇圧用イ
ンダクタ５ＵはダイオードＤ７とＤ１とで短絡されるの
で、電流値はＩに保持される。Ｕ相入力電流はＶ相入力
電流とＷ相入力電流との和である。
【００２５】Ｖ相入力電流が乗算器９Ｃで決められた基
準値に達すると、スイッチング半導体素子Ｑ３がターン
オフし、昇圧用インダクタ５Ｖに蓄えられたエネルギー
は，昇圧用インダクタ５Ｖ→相ライン２Ｖ→相ライン２
Ｕ→昇圧用インダクタ５Ｕ→ダイオードＤ１→平滑用コ
ンデンサ７又は負荷８→ダイオードＤ４に流れると共
に、昇圧用インダクタ５Ｖ→相ライン２Ｖ→相ライン２
Ｕ→ダイオードＤ７→平滑用コンデンサ７又は負荷８→
ダイオードＤ４に流れ、負荷側に放出されて減少して行
く。また、Ｗ相入力電流が基準値に達すると、スイッチ
ング半導体素子Ｑ５がターンオフし、昇圧用インダクタ
５Ｗに蓄えられたエネルギーは，昇圧用インダクタ５Ｗ
→相ライン２Ｗ→相ライン２Ｕ→昇圧用インダクタ５Ｕ
→ダイオードＤ１→平滑用コンデンサ７又は負荷８→ダ
イオードＤ６に流れると共に、昇圧用インダクタ５Ｗ→
相ライン２Ｗ→相ライン２Ｕ→ダイオードＤ７→平滑用
コンデンサ７又は負荷８→ダイオードＤ６に流れ、負荷
側に放出されて減少して行く。以後時刻ｔ２までこの動
作モードでスイッチング動作が行われ、Ｖ相電流は正弦
波状に増加し、Ｗ相電流は正弦波状に減少する。
準値に達すると、スイッチング半導体素子Ｑ３がターン
オフし、昇圧用インダクタ５Ｖに蓄えられたエネルギー
は，昇圧用インダクタ５Ｖ→相ライン２Ｖ→相ライン２
Ｕ→昇圧用インダクタ５Ｕ→ダイオードＤ１→平滑用コ
ンデンサ７又は負荷８→ダイオードＤ４に流れると共
に、昇圧用インダクタ５Ｖ→相ライン２Ｖ→相ライン２
Ｕ→ダイオードＤ７→平滑用コンデンサ７又は負荷８→
ダイオードＤ４に流れ、負荷側に放出されて減少して行
く。また、Ｗ相入力電流が基準値に達すると、スイッチ
ング半導体素子Ｑ５がターンオフし、昇圧用インダクタ
５Ｗに蓄えられたエネルギーは，昇圧用インダクタ５Ｗ
→相ライン２Ｗ→相ライン２Ｕ→昇圧用インダクタ５Ｕ
→ダイオードＤ１→平滑用コンデンサ７又は負荷８→ダ
イオードＤ６に流れると共に、昇圧用インダクタ５Ｗ→
相ライン２Ｗ→相ライン２Ｕ→ダイオードＤ７→平滑用
コンデンサ７又は負荷８→ダイオードＤ６に流れ、負荷
側に放出されて減少して行く。以後時刻ｔ２までこの動
作モードでスイッチング動作が行われ、Ｖ相電流は正弦
波状に増加し、Ｗ相電流は正弦波状に減少する。
【００２６】時刻ｔ２でＵ相電流はＩ，Ｖ相電流はゼ
ロ、Ｗ相電流は−Ｉとなり、スイッチング半導体素子Ｑ
２、Ｑ４が高周波スイッチング動作を開始する。Ｕ相入
力電流は相ライン２Ｕから昇圧用インダクタ５Ｕ→スイ
ッチング半導体素子Ｑ２→ダイオードＤ６→昇圧用イン
ダクタ５Ｗ→相ライン２Ｗに流れると共に、相ライン２
Ｕから昇圧用インダクタ５Ｕ→スイッチング半導体素子
Ｑ２→ダイオードＤ１２→相ライン２Ｗに流れ、増加す
る。また、Ｖ相入力電流は相ライン２Ｖから昇圧用イン
ダクタ５Ｖ→スイッチング半導体素子Ｑ４→ダイオード
Ｄ６→昇圧用インダクタ５Ｗ→相ライン２Ｗに流れると
共に、相ライン２Ｖから昇圧用インダクタ５Ｖ→スイッ
チング半導体素子Ｑ４→ダイオードＤ１２→相ライン２
Ｗに流れ、増加する。このとき、昇圧用インダクタ５Ｗ
はダイオードＤ１２とＤ６とで短絡されるので、電流値
は−Ｉに保持される。Ｗ相入力電流はＵ相入力電流とＶ
相入力電流との和である。
ロ、Ｗ相電流は−Ｉとなり、スイッチング半導体素子Ｑ
２、Ｑ４が高周波スイッチング動作を開始する。Ｕ相入
力電流は相ライン２Ｕから昇圧用インダクタ５Ｕ→スイ
ッチング半導体素子Ｑ２→ダイオードＤ６→昇圧用イン
ダクタ５Ｗ→相ライン２Ｗに流れると共に、相ライン２
Ｕから昇圧用インダクタ５Ｕ→スイッチング半導体素子
Ｑ２→ダイオードＤ１２→相ライン２Ｗに流れ、増加す
る。また、Ｖ相入力電流は相ライン２Ｖから昇圧用イン
ダクタ５Ｖ→スイッチング半導体素子Ｑ４→ダイオード
Ｄ６→昇圧用インダクタ５Ｗ→相ライン２Ｗに流れると
共に、相ライン２Ｖから昇圧用インダクタ５Ｖ→スイッ
チング半導体素子Ｑ４→ダイオードＤ１２→相ライン２
Ｗに流れ、増加する。このとき、昇圧用インダクタ５Ｗ
はダイオードＤ１２とＤ６とで短絡されるので、電流値
は−Ｉに保持される。Ｗ相入力電流はＵ相入力電流とＶ
相入力電流との和である。
【００２７】Ｕ相入力電流が乗算器９Ｃで決められた基
準値に達すると、スイッチング半導体素子Ｑ２がターン
オフし、昇圧用インダクタ５Ｕに蓄えられたエネルギー
は，昇圧用インダクタ５Ｕ→ダイオードＤ１→平滑用コ
ンデンサ７又は負荷８→ダイオードＤ６→昇圧用インダ
クタ５Ｗ→相ライン２Ｗ→相ライン２Ｕに流れると共
に、昇圧用インダクタ５Ｕ→ダイオードＤ１→平滑用コ
ンデンサ７又は負荷８→ダイオードＤ１２→相ライン２
Ｗ→相ライン２Ｕに流れ、負荷側に放出されて減少して
行く。また、Ｖ相入力電流が基準値に達すると、スイッ
チング半導体素子Ｑ４がターンオフし、昇圧用インダク
タ５Ｖに蓄えられたエネルギーは，昇圧用インダクタ５
Ｖ→ダイオードＤ３→平滑用コンデンサ７又は負荷８→
ダイオードＤ６→昇圧用インダクタ５Ｗ→相ライン２Ｗ
→相ライン２Ｖに流れると共に、昇圧用インダクタ５Ｖ
→ダイオードＤ３→平滑用コンデンサ７又は負荷８→ダ
イオードＤ１２→相ライン２Ｗ→相ライン２Ｖに流れ、
負荷側に放出されて減少して行く。以後時刻ｔ３までこ
の動作モードでスイッチング動作が行われ、Ｕ相電流は
正弦波状に減少し、Ｖ相電流は正弦波状に増加する。
準値に達すると、スイッチング半導体素子Ｑ２がターン
オフし、昇圧用インダクタ５Ｕに蓄えられたエネルギー
は，昇圧用インダクタ５Ｕ→ダイオードＤ１→平滑用コ
ンデンサ７又は負荷８→ダイオードＤ６→昇圧用インダ
クタ５Ｗ→相ライン２Ｗ→相ライン２Ｕに流れると共
に、昇圧用インダクタ５Ｕ→ダイオードＤ１→平滑用コ
ンデンサ７又は負荷８→ダイオードＤ１２→相ライン２
Ｗ→相ライン２Ｕに流れ、負荷側に放出されて減少して
行く。また、Ｖ相入力電流が基準値に達すると、スイッ
チング半導体素子Ｑ４がターンオフし、昇圧用インダク
タ５Ｖに蓄えられたエネルギーは，昇圧用インダクタ５
Ｖ→ダイオードＤ３→平滑用コンデンサ７又は負荷８→
ダイオードＤ６→昇圧用インダクタ５Ｗ→相ライン２Ｗ
→相ライン２Ｖに流れると共に、昇圧用インダクタ５Ｖ
→ダイオードＤ３→平滑用コンデンサ７又は負荷８→ダ
イオードＤ１２→相ライン２Ｗ→相ライン２Ｖに流れ、
負荷側に放出されて減少して行く。以後時刻ｔ３までこ
の動作モードでスイッチング動作が行われ、Ｕ相電流は
正弦波状に減少し、Ｖ相電流は正弦波状に増加する。
【００２８】時刻ｔ３でＵ相電流はゼロ，Ｖ相電流は
Ｉ、Ｗ相電流は−Ｉとなり、スイッチング半導体素子Ｑ
１、Ｑ５が高周波スイッチング動作を開始する。Ｕ相入
力電流は相ライン２Ｖから昇圧用インダクタ５Ｖ→ダイ
オードＤ３→スイッチング半導体素子Ｑ１→昇圧用イン
ダクタ５Ｕ→相ライン２Ｕに流れると共に、相ライン２
ＶからダイオードＤ９→スイッチング半導体素子Ｑ１→
昇圧用インダクタ５Ｕ→相ライン２Ｕに流れ、増加す
る。また、Ｗ相入力電流は相ライン２Ｖから昇圧用イン
ダクタ５Ｖ→ダイオードＤ３→スイッチング半導体素子
Ｑ５→昇圧用インダクタ５Ｗ→相ライン２Ｗに流れると
共に、相ライン２ＶからダイオードＤ９→スイッチング
半導体素子Ｑ５→昇圧用インダクタ５Ｗ→相ライン２Ｗ
に流れ、増加する。このとき、昇圧用インダクタ５Ｖは
ダイオードＤ９とＤ３とで短絡されるので、電流値はＩ
に保持される。Ｖ相入力電流はＵ相入力電流とＷ相入力
電流との和である。
Ｉ、Ｗ相電流は−Ｉとなり、スイッチング半導体素子Ｑ
１、Ｑ５が高周波スイッチング動作を開始する。Ｕ相入
力電流は相ライン２Ｖから昇圧用インダクタ５Ｖ→ダイ
オードＤ３→スイッチング半導体素子Ｑ１→昇圧用イン
ダクタ５Ｕ→相ライン２Ｕに流れると共に、相ライン２
ＶからダイオードＤ９→スイッチング半導体素子Ｑ１→
昇圧用インダクタ５Ｕ→相ライン２Ｕに流れ、増加す
る。また、Ｗ相入力電流は相ライン２Ｖから昇圧用イン
ダクタ５Ｖ→ダイオードＤ３→スイッチング半導体素子
Ｑ５→昇圧用インダクタ５Ｗ→相ライン２Ｗに流れると
共に、相ライン２ＶからダイオードＤ９→スイッチング
半導体素子Ｑ５→昇圧用インダクタ５Ｗ→相ライン２Ｗ
に流れ、増加する。このとき、昇圧用インダクタ５Ｖは
ダイオードＤ９とＤ３とで短絡されるので、電流値はＩ
に保持される。Ｖ相入力電流はＵ相入力電流とＷ相入力
電流との和である。
【００２９】Ｕ相入力電流が乗算器９Ｃで決められた基
準値に達すると、スイッチング半導体素子Ｑ１がターン
オフし、昇圧用インダクタ５Ｕに蓄えられたエネルギー
は，昇圧用インダクタ５Ｕ→相ライン２Ｕ→相ライン２
Ｖ→昇圧用インダクタ５Ｖ→ダイオードＤ３→平滑用コ
ンデンサ７又は負荷８→ダイオードＤ２に流れると共
に、昇圧用インダクタ５Ｕ→相ライン２Ｕ→相ライン２
Ｖ→ダイオードＤ９→平滑用コンデンサ７又は負荷８→
ダイオードＤ２に流れ、負荷側に放出されて減少して行
く。また、Ｗ相入力電流が基準値に達すると、スイッチ
ング半導体素子Ｑ５がターンオフし、昇圧用インダクタ
５Ｗに蓄えられたエネルギーは，昇圧用インダクタ５Ｗ
→相ライン２Ｗ→相ライン２Ｖ→昇圧用インダクタ５Ｖ
→ダイオードＤ３→平滑用コンデンサ７又は負荷８→ダ
イオードＤ６に流れると共に、昇圧用インダクタ５Ｗ→
相ライン２Ｗ→相ライン２Ｖ→ダイオードＤ９→平滑用
コンデンサ７又は負荷８→ダイオードＤ６に流れ、負荷
側に放出されて減少して行く。以後時刻ｔ４までこの動
作モードでスイッチング動作が行われ、Ｕ相電流は正弦
波状に減少し、Ｗ相電流は正弦波状に増加する。
準値に達すると、スイッチング半導体素子Ｑ１がターン
オフし、昇圧用インダクタ５Ｕに蓄えられたエネルギー
は，昇圧用インダクタ５Ｕ→相ライン２Ｕ→相ライン２
Ｖ→昇圧用インダクタ５Ｖ→ダイオードＤ３→平滑用コ
ンデンサ７又は負荷８→ダイオードＤ２に流れると共
に、昇圧用インダクタ５Ｕ→相ライン２Ｕ→相ライン２
Ｖ→ダイオードＤ９→平滑用コンデンサ７又は負荷８→
ダイオードＤ２に流れ、負荷側に放出されて減少して行
く。また、Ｗ相入力電流が基準値に達すると、スイッチ
ング半導体素子Ｑ５がターンオフし、昇圧用インダクタ
５Ｗに蓄えられたエネルギーは，昇圧用インダクタ５Ｗ
→相ライン２Ｗ→相ライン２Ｖ→昇圧用インダクタ５Ｖ
→ダイオードＤ３→平滑用コンデンサ７又は負荷８→ダ
イオードＤ６に流れると共に、昇圧用インダクタ５Ｗ→
相ライン２Ｗ→相ライン２Ｖ→ダイオードＤ９→平滑用
コンデンサ７又は負荷８→ダイオードＤ６に流れ、負荷
側に放出されて減少して行く。以後時刻ｔ４までこの動
作モードでスイッチング動作が行われ、Ｕ相電流は正弦
波状に減少し、Ｗ相電流は正弦波状に増加する。
【００３０】時刻ｔ４でＵ相電流は−Ｉ，Ｖ相電流は
Ｉ、Ｗ相電流はゼロとなり、スイッチング半導体素子Ｑ
４、Ｑ６が高周波スイッチング動作を開始する。Ｖ相入
力電流は相ライン２Ｖから昇圧用インダクタ５Ｖ→スイ
ッチング半導体素子Ｑ４→ダイオードＤ２→昇圧用イン
ダクタ５Ｕ→相ライン２Ｕに流れると共に、相ライン２
Ｖから昇圧用インダクタ５Ｖ→スイッチング半導体素子
Ｑ４→ダイオードＤ８→相ライン２Ｕに流れ、増加す
る。また、Ｗ相入力電流は相ライン２Ｗから昇圧用イン
ダクタ５Ｗ→スイッチング半導体素子Ｑ６→ダイオード
Ｄ２→昇圧用インダクタ５Ｕ→相ライン２Ｕに流れると
共に、相ライン２Ｗから昇圧用インダクタ５Ｗ→スイッ
チング半導体素子Ｑ６→ダイオードＤ８→相ライン２Ｕ
に流れ、増加する。このとき、昇圧用インダクタ５Ｕは
ダイオードＤ８とＤ２とで短絡されるので、電流値は−
Ｉに保持される。Ｕ相入力電流はＶ相入力電流とＷ相入
力電流との和である。
Ｉ、Ｗ相電流はゼロとなり、スイッチング半導体素子Ｑ
４、Ｑ６が高周波スイッチング動作を開始する。Ｖ相入
力電流は相ライン２Ｖから昇圧用インダクタ５Ｖ→スイ
ッチング半導体素子Ｑ４→ダイオードＤ２→昇圧用イン
ダクタ５Ｕ→相ライン２Ｕに流れると共に、相ライン２
Ｖから昇圧用インダクタ５Ｖ→スイッチング半導体素子
Ｑ４→ダイオードＤ８→相ライン２Ｕに流れ、増加す
る。また、Ｗ相入力電流は相ライン２Ｗから昇圧用イン
ダクタ５Ｗ→スイッチング半導体素子Ｑ６→ダイオード
Ｄ２→昇圧用インダクタ５Ｕ→相ライン２Ｕに流れると
共に、相ライン２Ｗから昇圧用インダクタ５Ｗ→スイッ
チング半導体素子Ｑ６→ダイオードＤ８→相ライン２Ｕ
に流れ、増加する。このとき、昇圧用インダクタ５Ｕは
ダイオードＤ８とＤ２とで短絡されるので、電流値は−
Ｉに保持される。Ｕ相入力電流はＶ相入力電流とＷ相入
力電流との和である。
【００３１】Ｖ相入力電流が乗算器９Ｃで決められた基
準値に達すると、スイッチング半導体素子Ｑ４がターン
オフし、昇圧用インダクタ５Ｖに蓄えられたエネルギー
は，昇圧用インダクタ５Ｖ→ダイオードＤ３→平滑用コ
ンデンサ７又は負荷８→ダイオードＤ２→昇圧用インダ
クタ５Ｕ→相ライン２Ｕ→相ライン２Ｖに流れると共
に、昇圧用インダクタ５Ｖ→ダイオードＤ３→平滑用コ
ンデンサ７又は負荷８→ダイオードＤ８→相ライン２Ｕ
→相ライン２Ｖに流れ、負荷側に放出されて減少して行
く。また、Ｗ相入力電流が基準値に達すると、スイッチ
ング半導体素子Ｑ６がターンオフし、昇圧用インダクタ
５Ｗに蓄えられたエネルギーは，昇圧用インダクタ５Ｗ
→ダイオードＤ５→平滑用コンデンサ７又は負荷８→ダ
イオードＤ２→昇圧用インダクタ５Ｕ→相ライン２Ｕ→
相ライン２Ｗに流れると共に、昇圧用インダクタ５Ｗ→
ダイオードＤ５→平滑用コンデンサ７又は負荷８→ダイ
オードＤ８→相ライン２Ｕ→相ライン２Ｗに流れ、負荷
側に放出されて減少して行く。以後時刻ｔ５までこの動
作モードでスイッチング動作が行われ、Ｖ相電流は正弦
波状に減少し、Ｗ相電流は正弦波状に増加する。
準値に達すると、スイッチング半導体素子Ｑ４がターン
オフし、昇圧用インダクタ５Ｖに蓄えられたエネルギー
は，昇圧用インダクタ５Ｖ→ダイオードＤ３→平滑用コ
ンデンサ７又は負荷８→ダイオードＤ２→昇圧用インダ
クタ５Ｕ→相ライン２Ｕ→相ライン２Ｖに流れると共
に、昇圧用インダクタ５Ｖ→ダイオードＤ３→平滑用コ
ンデンサ７又は負荷８→ダイオードＤ８→相ライン２Ｕ
→相ライン２Ｖに流れ、負荷側に放出されて減少して行
く。また、Ｗ相入力電流が基準値に達すると、スイッチ
ング半導体素子Ｑ６がターンオフし、昇圧用インダクタ
５Ｗに蓄えられたエネルギーは，昇圧用インダクタ５Ｗ
→ダイオードＤ５→平滑用コンデンサ７又は負荷８→ダ
イオードＤ２→昇圧用インダクタ５Ｕ→相ライン２Ｕ→
相ライン２Ｗに流れると共に、昇圧用インダクタ５Ｗ→
ダイオードＤ５→平滑用コンデンサ７又は負荷８→ダイ
オードＤ８→相ライン２Ｕ→相ライン２Ｗに流れ、負荷
側に放出されて減少して行く。以後時刻ｔ５までこの動
作モードでスイッチング動作が行われ、Ｖ相電流は正弦
波状に減少し、Ｗ相電流は正弦波状に増加する。
【００３２】時刻ｔ５でＵ相電流は−Ｉ，Ｖ相電流はゼ
ロ、Ｗ相電流はＩとなり、スイッチング半導体素子Ｑ
１、Ｑ３が高周波スイッチング動作を開始する。Ｕ相入
力電流は相ライン２Ｗから昇圧用インダクタ５Ｗ→ダイ
オードＤ５→スイッチング半導体素子Ｑ１→昇圧用イン
ダクタ５Ｕ→相ライン２Ｕに流れると共に、相ライン２
ＷからダイオードＤ１１→スイッチング半導体素子Ｑ１
→昇圧用インダクタ５Ｕ→相ライン２Ｕに流れ、増加す
る。また、Ｖ相入力電流は相ライン２Ｗから昇圧用イン
ダクタ５Ｗ→ダイオードＤ５→スイッチング半導体素子
Ｑ３→昇圧用インダクタ５Ｖ→相ライン２Ｖに流れると
共に、相ライン２ＷからダイオードＤ１１→スイッチン
グ半導体素子Ｑ３→昇圧用インダクタ５Ｖ→相ライン２
Ｖに流れ、増加する。このとき、昇圧用インダクタ５Ｗ
はダイオードＤ１１とＤ５とで短絡されるので、電流値
はＩに保持される。Ｗ相入力電流はＵ相入力電流とＶ相
入力電流との和である。
ロ、Ｗ相電流はＩとなり、スイッチング半導体素子Ｑ
１、Ｑ３が高周波スイッチング動作を開始する。Ｕ相入
力電流は相ライン２Ｗから昇圧用インダクタ５Ｗ→ダイ
オードＤ５→スイッチング半導体素子Ｑ１→昇圧用イン
ダクタ５Ｕ→相ライン２Ｕに流れると共に、相ライン２
ＷからダイオードＤ１１→スイッチング半導体素子Ｑ１
→昇圧用インダクタ５Ｕ→相ライン２Ｕに流れ、増加す
る。また、Ｖ相入力電流は相ライン２Ｗから昇圧用イン
ダクタ５Ｗ→ダイオードＤ５→スイッチング半導体素子
Ｑ３→昇圧用インダクタ５Ｖ→相ライン２Ｖに流れると
共に、相ライン２ＷからダイオードＤ１１→スイッチン
グ半導体素子Ｑ３→昇圧用インダクタ５Ｖ→相ライン２
Ｖに流れ、増加する。このとき、昇圧用インダクタ５Ｗ
はダイオードＤ１１とＤ５とで短絡されるので、電流値
はＩに保持される。Ｗ相入力電流はＵ相入力電流とＶ相
入力電流との和である。
【００３３】Ｕ相入力電流が乗算器９Ｃで決められた基
準値に達すると、スイッチング半導体素子Ｑ１がターン
オフし、昇圧用インダクタ５Ｕに蓄えられたエネルギー
は，昇圧用インダクタ５Ｕ→相ライン２Ｕ→相ライン２
Ｗ→昇圧用インダクタ５Ｗ→ダイオードＤ５→平滑用コ
ンデンサ７又は負荷８→ダイオードＤ２に流れると共
に、昇圧用インダクタ５Ｕ→相ライン２Ｕ→相ライン２
Ｗ→ダイオードＤ１１→平滑用コンデンサ７又は負荷８
→ダイオードＤ２に流れ、負荷側に放出されて減少して
行く。また、Ｖ相入力電流が基準値に達すると、スイッ
チング半導体素子Ｑ３がターンオフし、昇圧用インダク
タ５Ｖに蓄えられたエネルギーは，昇圧用インダクタ５
Ｖ→相ライン２Ｖ→相ライン２Ｗ→昇圧用インダクタ５
Ｗ→ダイオードＤ５→平滑用コンデンサ７又は負荷８→
ダイオードＤ４に流れると共に、昇圧用インダクタ５Ｖ
→相ライン２Ｖ→相ライン２Ｗ→ダイオードＤ１１→平
滑用コンデンサ７又は負荷８→ダイオードＤ４に流れ、
負荷側に放出されて減少して行く。以後時刻ｔ６までこ
の動作モードでスイッチング動作が行われ、Ｕ相電流は
正弦波状に増加し、Ｖ相電流は正弦波状に減少する。
準値に達すると、スイッチング半導体素子Ｑ１がターン
オフし、昇圧用インダクタ５Ｕに蓄えられたエネルギー
は，昇圧用インダクタ５Ｕ→相ライン２Ｕ→相ライン２
Ｗ→昇圧用インダクタ５Ｗ→ダイオードＤ５→平滑用コ
ンデンサ７又は負荷８→ダイオードＤ２に流れると共
に、昇圧用インダクタ５Ｕ→相ライン２Ｕ→相ライン２
Ｗ→ダイオードＤ１１→平滑用コンデンサ７又は負荷８
→ダイオードＤ２に流れ、負荷側に放出されて減少して
行く。また、Ｖ相入力電流が基準値に達すると、スイッ
チング半導体素子Ｑ３がターンオフし、昇圧用インダク
タ５Ｖに蓄えられたエネルギーは，昇圧用インダクタ５
Ｖ→相ライン２Ｖ→相ライン２Ｗ→昇圧用インダクタ５
Ｗ→ダイオードＤ５→平滑用コンデンサ７又は負荷８→
ダイオードＤ４に流れると共に、昇圧用インダクタ５Ｖ
→相ライン２Ｖ→相ライン２Ｗ→ダイオードＤ１１→平
滑用コンデンサ７又は負荷８→ダイオードＤ４に流れ、
負荷側に放出されて減少して行く。以後時刻ｔ６までこ
の動作モードでスイッチング動作が行われ、Ｕ相電流は
正弦波状に増加し、Ｖ相電流は正弦波状に減少する。
【００３４】以上の説明からも分かるように、この発明
では回路遮断器３と各昇圧用インダクタ５との間の相ラ
イン２と、３相全波整流回路６の正、負の共通ライン６
Ａ，６Ｂとの間に３相ブリッジ構成となるようダイオー
ドＤ７〜Ｄ１２を備えているので、従来装置では相電流
がすべて各昇圧用インダクタ５を流れていたのに対し、
この実施例では相電流が２つに分かれ、各スイッチング
半導体素子の休止期間においてその一部分が対応するダ
イオードＤ７〜Ｄ１２を流れ、したがって対応する昇圧
用インダクタ５を流れる電流がダイオードＤ７〜Ｄ１２
によりクランプされ、ほぼフラットになるので、各昇圧
用インダクタ５は鉄損を含め電力損失が減少することは
容易に理解される。
では回路遮断器３と各昇圧用インダクタ５との間の相ラ
イン２と、３相全波整流回路６の正、負の共通ライン６
Ａ，６Ｂとの間に３相ブリッジ構成となるようダイオー
ドＤ７〜Ｄ１２を備えているので、従来装置では相電流
がすべて各昇圧用インダクタ５を流れていたのに対し、
この実施例では相電流が２つに分かれ、各スイッチング
半導体素子の休止期間においてその一部分が対応するダ
イオードＤ７〜Ｄ１２を流れ、したがって対応する昇圧
用インダクタ５を流れる電流がダイオードＤ７〜Ｄ１２
によりクランプされ、ほぼフラットになるので、各昇圧
用インダクタ５は鉄損を含め電力損失が減少することは
容易に理解される。
【００３５】特に前記好ましい実施例の制御方法では、
スイッチング半導体素子Ｑ１〜Ｑ６を相電圧のピーク値
を中心に両側にほぼ３０度だけ高周波スイッチング動作
を休止するので、各昇圧用インダクタ５を流れる電流は
ほぼ６０〜１２０度と２４０〜３００度の範囲でほぼフ
ラットとなり、鉄損を含めその電力損失の減少は更に改
善されると同時に、スイッチング半導体素子Ｑ１〜Ｑ６
は流れる電流のピーク値近辺で休止するので、スイッチ
ング電力損失がより低減できる。また、この実施例では
スイッチング半導体素子Ｑ１〜Ｑ６を休止するのにもか
かわらず、前述のとおり各相の電流はほぼ正弦波とな
り、力率がほぼ１に近い値になるので、高調波による問
題を起こすおそれはない。
スイッチング半導体素子Ｑ１〜Ｑ６を相電圧のピーク値
を中心に両側にほぼ３０度だけ高周波スイッチング動作
を休止するので、各昇圧用インダクタ５を流れる電流は
ほぼ６０〜１２０度と２４０〜３００度の範囲でほぼフ
ラットとなり、鉄損を含めその電力損失の減少は更に改
善されると同時に、スイッチング半導体素子Ｑ１〜Ｑ６
は流れる電流のピーク値近辺で休止するので、スイッチ
ング電力損失がより低減できる。また、この実施例では
スイッチング半導体素子Ｑ１〜Ｑ６を休止するのにもか
かわらず、前述のとおり各相の電流はほぼ正弦波とな
り、力率がほぼ１に近い値になるので、高調波による問
題を起こすおそれはない。
【００３６】また、前述のように３相ブリッジ構成とな
るようダイオードＤ７〜Ｄ１２を備えると共に、スイッ
チング半導体素子Ｑ１〜Ｑ６のそれぞれは、対応する相
電圧の半周期（π）の内のほぼ２π／３の期間のみで高
周波スイッチングを行い、他のほぼπ／３の期間は休止
している。つまり入力電圧の周波数の１周期におけるい
ずれの区間においても３相の内の適切な２相のスイッチ
ング半導体素子だけを高周波でスイッチング動作させる
ので、昇圧用インダクタ５にエネルギーを蓄えるとき、
従来制御方法の場合には出力側から３相交流入力電源側
に戻る循環電流が流れたので回路の電力損失が大きかっ
たが、この発明では昇圧用インダクタ５にエネルギーを
蓄えるときに出力側から３相交流入力電源側に戻る循環
電流が流れないので、回路の電力損失を低減できる。
るようダイオードＤ７〜Ｄ１２を備えると共に、スイッ
チング半導体素子Ｑ１〜Ｑ６のそれぞれは、対応する相
電圧の半周期（π）の内のほぼ２π／３の期間のみで高
周波スイッチングを行い、他のほぼπ／３の期間は休止
している。つまり入力電圧の周波数の１周期におけるい
ずれの区間においても３相の内の適切な２相のスイッチ
ング半導体素子だけを高周波でスイッチング動作させる
ので、昇圧用インダクタ５にエネルギーを蓄えるとき、
従来制御方法の場合には出力側から３相交流入力電源側
に戻る循環電流が流れたので回路の電力損失が大きかっ
たが、この発明では昇圧用インダクタ５にエネルギーを
蓄えるときに出力側から３相交流入力電源側に戻る循環
電流が流れないので、回路の電力損失を低減できる。
【００３７】また、動作中に故障等が発生したことによ
り回路遮断器３を遮断したとしても、昇圧用インダクタ
５は新たに付加したダイオードＤ７〜Ｄ１２により出力
電圧にクランプされるので、高電圧の発生を防止でき
る。
り回路遮断器３を遮断したとしても、昇圧用インダクタ
５は新たに付加したダイオードＤ７〜Ｄ１２により出力
電圧にクランプされるので、高電圧の発生を防止でき
る。
【００３８】なお、以上述べた実施例において、スイッ
チング半導体素子Ｑ１〜Ｑ６としてＭＯＳＦＥＴを用い
た場合には、ダイオードＤ１〜Ｄ６を別途接続すること
なく、それぞれのＭＯＳＦＥＴのボディダイオードを使
用することができる。
チング半導体素子Ｑ１〜Ｑ６としてＭＯＳＦＥＴを用い
た場合には、ダイオードＤ１〜Ｄ６を別途接続すること
なく、それぞれのＭＯＳＦＥＴのボディダイオードを使
用することができる。
【００３９】
【発明の効果】以上述べたように本発明によれば、回路
遮断器が開いた場合に高電圧が発生するのを防ぐための
コンデンサを入力側に備える必要がなく、また各昇圧用
インダクタのヒステリシス損失、各相のスイッチング半
導体素子のスイッチング電力損失、及び回路の電力損失
を低減できるという効果を奏する。
遮断器が開いた場合に高電圧が発生するのを防ぐための
コンデンサを入力側に備える必要がなく、また各昇圧用
インダクタのヒステリシス損失、各相のスイッチング半
導体素子のスイッチング電力損失、及び回路の電力損失
を低減できるという効果を奏する。
【図１】本発明の一実施例を説明するための図である。
【図２】本発明の一実施例を説明するための各部の波形
を示す図である。
を示す図である。
【図３】従来の技術を説明するための図である。
１・・・３相交流入力電源 ９Ａ・・・誤差増
幅器 ２・・・相ライン ９Ｂ・・・相間電
圧ー相電圧変換器 ３・・・回路遮断器 ９Ｃ・・・乗算器 ４・・・電流検出回路 ９Ｄ・・・休止設
定・論理回路 ５・・・昇圧用インダクタ ９Ｅ・・・基準パ
ルス発生器 ６・・・３相全波整流器 ９Ｆ・・・比較回
路 ７・・・平滑用コンデンサ １０・・・・駆動回
路 ８・・・負荷 １１・・・・３相ブ
リッジ回路 ９・・・制御回路
幅器 ２・・・相ライン ９Ｂ・・・相間電
圧ー相電圧変換器 ３・・・回路遮断器 ９Ｃ・・・乗算器 ４・・・電流検出回路 ９Ｄ・・・休止設
定・論理回路 ５・・・昇圧用インダクタ ９Ｅ・・・基準パ
ルス発生器 ６・・・３相全波整流器 ９Ｆ・・・比較回
路 ７・・・平滑用コンデンサ １０・・・・駆動回
路 ８・・・負荷 １１・・・・３相ブ
リッジ回路 ９・・・制御回路
Claims (7)
- 【請求項１】 ３相交流電力を遮断可能な回路遮断器、
相ラインのそれぞれを流れる相電流を検出する電流検出
器、各相ラインに設けられた昇圧用インダクタ、スイッ
チング半導体素子を３相ブリッジ構成に接続してなる３
相全波整流回路、平滑用コンデンサ、及び前記スイッチ
ング半導体素子を予め決められたシーケンスで高周波ス
イッチングさせる制御回路を備えた昇圧形３相全波整流
装置において、 前記回路遮断器と前記各昇圧用インダクタとの間の前記
相ラインを入力とし，前記３相全波整流回路の正、負の
共通ラインを出力とする３相ブリッジ回路を接続したこ
とを特徴とする昇圧形３相全波整流装置。 - 【請求項２】 前記制御回路が、前記スイッチング半導
体素子を予め決められたシーケンスで一定期間スイッチ
ング動作を休止させる休止回路を備えることを特徴とす
る請求項１に記載の昇圧形３相全波整流装置。 - 【請求項３】 前記スイッチング半導体素子に逆並列に
ダイオードを接続したことを特徴とする請求項１又は請
求項２に記載の昇圧形３相全波整流装置。 - 【請求項４】 ３相交流電力を負荷側に給電する相ライ
ンのそれぞれに設けられた昇圧用インダクタ、スイッチ
ング半導体素子を３相ブリッジ構成に接続してなる３相
全波整流回路、及び前記スイッチング半導体素子を予め
決められたシーケンスで高周波スイッチングさせる制御
回路を備えた昇圧形３相全波整流装置の制御方法におい
て、 各相ラインに接続された前記昇圧用インダクタのエネル
ギーの蓄積と放出の一部分が、前記相ラインと前記３相
全波整流回路の正、負の共通ラインとの間に３相ブリッ
ジ構成となるよう接続されたダイオードを通して流れる
ように制御することを特徴とする昇圧形３相全波整流装
置の制御方法。 - 【請求項５】 ３相交流電力を負荷側に給電する相ライ
ンのそれぞれに設けられた昇圧用インダクタ、スイッチ
ング半導体素子を３相ブリッジ構成に接続してなる３相
全波整流回路、及び前記スイッチング半導体素子を予め
決められたシーケンスで高周波スイッチングさせる制御
回路を備えた昇圧形３相全波整流装置の制御方法におい
て、 入力電圧の周波数の各周期におけるいずれの区間でも３
相の内の適切な２相の前記スイッチング半導体素子だけ
を高周波スイッチング動作させ、各相ラインに接続され
た前記昇圧用インダクタにエネルギーを蓄える際に、負
荷側から入力側へ循環電流が流れないように制御するこ
とを特徴とする昇圧形３相全波整流装置の制御方法。 - 【請求項６】 各相の前記スイッチング半導体素子を各
相電圧の半周期（π期間）のほぼ２／３に等しい期間だ
け高周波スイッチング動作させ、残りの期間は休止させ
るように制御することを特徴とする昇圧形３相全波整流
装置の制御方法。 - 【請求項７】 前記スイッチング半導体素子の高周波ス
イッチング動作を、前記スイッチング半導体素子のスイ
ッチング損失が小さくするように各相電圧の１周期（２
π）のπ／３〜２π／３、及び４π／３〜５π／３の期
間で休止させ，該休止期間以外の期間で制御することを
特徴とする請求項５又は請求項６に記載の昇圧形３相全
波整流装置の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12314894A JP3240032B2 (ja) | 1994-05-12 | 1994-05-12 | 昇圧形３相全波整流装置の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12314894A JP3240032B2 (ja) | 1994-05-12 | 1994-05-12 | 昇圧形３相全波整流装置の制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07308069A true JPH07308069A (ja) | 1995-11-21 |
| JP3240032B2 JP3240032B2 (ja) | 2001-12-17 |
Family
ID=14853386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12314894A Expired - Fee Related JP3240032B2 (ja) | 1994-05-12 | 1994-05-12 | 昇圧形３相全波整流装置の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3240032B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010283953A (ja) * | 2009-06-03 | 2010-12-16 | Fuji Electric Systems Co Ltd | 力率改善回路 |
| WO2012049706A1 (ja) | 2010-10-13 | 2012-04-19 | 三菱電機株式会社 | ３相交流直流変換装置及び３相交流直流変換装置を用いた空気調和機 |
| WO2021125670A1 (en) * | 2019-12-18 | 2021-06-24 | Samsung Electronics Co., Ltd. | Electronic apparatus and power supply |
-
1994
- 1994-05-12 JP JP12314894A patent/JP3240032B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010283953A (ja) * | 2009-06-03 | 2010-12-16 | Fuji Electric Systems Co Ltd | 力率改善回路 |
| WO2012049706A1 (ja) | 2010-10-13 | 2012-04-19 | 三菱電機株式会社 | ３相交流直流変換装置及び３相交流直流変換装置を用いた空気調和機 |
| CN103155393A (zh) * | 2010-10-13 | 2013-06-12 | 三菱电机株式会社 | 三相交流直流变换装置以及使用了三相交流直流变换装置的空气调节机 |
| JP5627701B2 (ja) * | 2010-10-13 | 2014-11-19 | 三菱電機株式会社 | ３相交流直流変換装置及び３相交流直流変換装置を用いた空気調和機 |
| US9054588B2 (en) | 2010-10-13 | 2015-06-09 | Mitsubishi Electric Corporation | Three-phase AC to DC converter and air conditioning apparatus using three-phase AC to DC converter |
| WO2021125670A1 (en) * | 2019-12-18 | 2021-06-24 | Samsung Electronics Co., Ltd. | Electronic apparatus and power supply |
| US11444529B2 (en) | 2019-12-18 | 2022-09-13 | Samsung Electronics Co., Ltd. | Electronic apparatus and power supply |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3240032B2 (ja) | 2001-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3176935B1 (en) | Electric power conversion device | |
| US11205952B2 (en) | Methods and systems for controlling current source rectifiers | |
| US9831676B2 (en) | Power conversion device and three-phase AC power supply device | |
| JP2008012586A (ja) | アーク加工用電源装置 | |
| US8384246B2 (en) | Converter device and uninterruptible power supply equipped with such a device | |
| JPH02266868A (ja) | 電源装置の制御方式 | |
| JP7121971B2 (ja) | 三相ａｃ－ｄｃコンバータ | |
| JP3240032B2 (ja) | 昇圧形３相全波整流装置の制御方法 | |
| CN110832765B (zh) | 电源装置 | |
| KR100823930B1 (ko) | 직류 전원 공급 장치 및 방법 | |
| Gao et al. | Topological and modulation design of a buck-boost three-level dual inverter | |
| JP2003061394A (ja) | ４素子／６素子切り換え３相インバータ | |
| JP3315592B2 (ja) | 昇圧形３相全波整流装置の制御方法及び制御回路 | |
| JP3315591B2 (ja) | 昇圧形３相全波整流装置及びその制御方法 | |
| JP5157826B2 (ja) | 三相電力変換装置 | |
| JP3315586B2 (ja) | 昇圧形３相全波整流装置及びその制御方法 | |
| WO2011128942A1 (ja) | 電力変換装置 | |
| JPH0746847A (ja) | 三相整流装置 | |
| JPH0746846A (ja) | 三相整流装置 | |
| JP2002315355A (ja) | 電力変換装置 | |
| JP2005327603A (ja) | Ｘ線高電圧装置及びａｃ−ｄｃコンバータ | |
| JP3801834B2 (ja) | 直接周波数変換回路の制御方法 | |
| JP2003018851A (ja) | 直接周波数変換回路の制御方法 | |
| TW202241034A (zh) | 交流直流轉換裝置、交流轉換裝置 | |
| JPH08126330A (ja) | Ａｃ／ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010926 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081012 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091012 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |