JPH0730384A - 信号処理回路 - Google Patents
信号処理回路Info
- Publication number
- JPH0730384A JPH0730384A JP5169976A JP16997693A JPH0730384A JP H0730384 A JPH0730384 A JP H0730384A JP 5169976 A JP5169976 A JP 5169976A JP 16997693 A JP16997693 A JP 16997693A JP H0730384 A JPH0730384 A JP H0730384A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- level shift
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 ＣＣＤとＣＩＳ両タイプのイメージセンサの
出力信号を共通して処理する。 【構成】 入力端子２ａに与えられたＣＣＤ６の出力
は、コンデンサ８を介してクランプ回路９に与えられ
る。一方、入力端子２ｂに与えられたＣＩＳ７の出力
は、レベルシフト回路１０に与えられる。クランプ回路
９の出力９Ａ及びレベルシフト回路１０の出力１０Ａは
スイッチ回路１１に与えられ、そのいずれか一方が出力
端子２ｃに与えられる。スイッチ回路１１の切り換えは
制御端子１２に与えられる制御信号によって制御され
る。クランプ回路９の出力９Ａの基準レベルと、レベル
シフト回路１０の出力１０Ａの基準レベルとは、同電位
になるように設定される。 【効果】 単一電源を有する同一の集積回路で、両タイ
プのイメージセンサの出力信号を処理することができ
る。
出力信号を共通して処理する。 【構成】 入力端子２ａに与えられたＣＣＤ６の出力
は、コンデンサ８を介してクランプ回路９に与えられ
る。一方、入力端子２ｂに与えられたＣＩＳ７の出力
は、レベルシフト回路１０に与えられる。クランプ回路
９の出力９Ａ及びレベルシフト回路１０の出力１０Ａは
スイッチ回路１１に与えられ、そのいずれか一方が出力
端子２ｃに与えられる。スイッチ回路１１の切り換えは
制御端子１２に与えられる制御信号によって制御され
る。クランプ回路９の出力９Ａの基準レベルと、レベル
シフト回路１０の出力１０Ａの基準レベルとは、同電位
になるように設定される。 【効果】 単一電源を有する同一の集積回路で、両タイ
プのイメージセンサの出力信号を処理することができ
る。
Description
【０００１】
【産業上の利用分野】この発明は信号処理回路、特にイ
メージセンサの出力信号を処理する集積回路の信号処理
回路に関するものである。
メージセンサの出力信号を処理する集積回路の信号処理
回路に関するものである。
【０００２】
【従来の技術】図９は従来のイメージセンサの出力信号
処理集積回路の入力部の構成を示すブロック図である。
イメージセンサ１の出力は入力端子２及び入力バッファ
回路３を介して信号処理回路４に与えられ、サンプルホ
ールド，ゲインコントロール、レベルシフト等の処理が
された後、ＡＤコンバータ５においてデジタル信号に変
換される。
処理集積回路の入力部の構成を示すブロック図である。
イメージセンサ１の出力は入力端子２及び入力バッファ
回路３を介して信号処理回路４に与えられ、サンプルホ
ールド，ゲインコントロール、レベルシフト等の処理が
された後、ＡＤコンバータ５においてデジタル信号に変
換される。
【０００３】
【発明が解決しようとする課題】イメージセンサにはＣ
ＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）
とＣＩＳ（Ｃｏｎｔａｃｔ ｉｍａｇｅ ｓｅｎｓｏ
ｒ）とがある。図１０はＣＣＤの出力信号を、図１１は
ＣＩＳの出力信号を、それぞれ示すグラフである。ＣＣ
Ｄの出力信号では、約４〜１０Ｖ程度の基準レベルから
上方にノイズが、また下方に信号成分が、それぞれ現れ
る。一方、ＣＩＳの出力信号は、約−０．２〜１Ｖ程度
の基準レベルから上方に信号成分が現れる。このため、
両出力信号の基準レベル（ＤＣレベル）の差が大きい。
ＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）
とＣＩＳ（Ｃｏｎｔａｃｔ ｉｍａｇｅ ｓｅｎｓｏ
ｒ）とがある。図１０はＣＣＤの出力信号を、図１１は
ＣＩＳの出力信号を、それぞれ示すグラフである。ＣＣ
Ｄの出力信号では、約４〜１０Ｖ程度の基準レベルから
上方にノイズが、また下方に信号成分が、それぞれ現れ
る。一方、ＣＩＳの出力信号は、約−０．２〜１Ｖ程度
の基準レベルから上方に信号成分が現れる。このため、
両出力信号の基準レベル（ＤＣレベル）の差が大きい。
【０００４】このため、単一電源を有する同一の集積回
路ではＣＣＤ及びＣＩＳの両タイプのイメージセンサの
出力信号を処理できないという問題点があった。
路ではＣＣＤ及びＣＩＳの両タイプのイメージセンサの
出力信号を処理できないという問題点があった。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、単一電源を有する集積回路であ
っても、同一の集積回路でＣＣＤ及びＣＩＳの両タイプ
のイメージセンサの出力信号を処理できる信号処理回路
を得ることを目的としている。
ためになされたもので、単一電源を有する集積回路であ
っても、同一の集積回路でＣＣＤ及びＣＩＳの両タイプ
のイメージセンサの出力信号を処理できる信号処理回路
を得ることを目的としている。
【０００６】
【課題を解決するための手段】この発明にかかる信号処
理回路は、第１及び第２入力端子並びに出力端子と、前
記第１入力端子に接続された一端と、他端とを有する容
量素子と、前記容量素子の前記他端に接続された入力端
と、所定の制御によって第１の電圧が強制的に与えられ
る出力端と、を有するクランプ回路と、前記第２入力端
子に接続された入力端と、自身の前記入力端に与えられ
た信号を第２の電圧だけレベルシフトして与える出力端
と、を有するレベルシフト回路と、前記クランプ回路の
前記出力端に与えられた信号と、前記レベルシフト回路
の前記出力端に与えられた信号と、を選択して前記出力
端子に与えるスイッチ回路と、を備える。
理回路は、第１及び第２入力端子並びに出力端子と、前
記第１入力端子に接続された一端と、他端とを有する容
量素子と、前記容量素子の前記他端に接続された入力端
と、所定の制御によって第１の電圧が強制的に与えられ
る出力端と、を有するクランプ回路と、前記第２入力端
子に接続された入力端と、自身の前記入力端に与えられ
た信号を第２の電圧だけレベルシフトして与える出力端
と、を有するレベルシフト回路と、前記クランプ回路の
前記出力端に与えられた信号と、前記レベルシフト回路
の前記出力端に与えられた信号と、を選択して前記出力
端子に与えるスイッチ回路と、を備える。
【０００７】望ましくは、前記第１の電圧と前記第２の
電圧とは互いに等しく設定される。
電圧とは互いに等しく設定される。
【０００８】
【作用】この発明におけるクランプ回路及び容量素子
は、第１入力端子に与えられた信号の基準レベルを第１
の電圧であるクランプ電圧に設定する。またレベルシフ
ト回路は第２入力端子に与えられた信号の基準レベルを
第２の電圧であるレベルシフト電圧だけ移す。これらの
クランプ電圧及びレベルシフト電圧は等しく設定するこ
とができる。
は、第１入力端子に与えられた信号の基準レベルを第１
の電圧であるクランプ電圧に設定する。またレベルシフ
ト回路は第２入力端子に与えられた信号の基準レベルを
第２の電圧であるレベルシフト電圧だけ移す。これらの
クランプ電圧及びレベルシフト電圧は等しく設定するこ
とができる。
【０００９】
【実施例】図１はこの発明の一実施例にかかる入力回路
１００の構成を示すブロック図である。入力回路１００
は一対の入力端子２ａ，２ｂと出力端子２ｃとを有して
おり、入力端子２ａ，２ｂにはそれぞれＣＣＤ６、ＣＩ
Ｓ７が接続されている。
１００の構成を示すブロック図である。入力回路１００
は一対の入力端子２ａ，２ｂと出力端子２ｃとを有して
おり、入力端子２ａ，２ｂにはそれぞれＣＣＤ６、ＣＩ
Ｓ７が接続されている。
【００１０】入力端子２ａに与えられたＣＣＤ６の出力
は、コンデンサ８を介してクランプ回路９に与えられ
る。一方、入力端子２ｂに与えられたＣＩＳ７の出力
は、レベルシフト回路１０に与えられる。クランプ回路
９の出力９Ａ及びレベルシフト回路１０の出力１０Ａは
スイッチ回路１１に与えられ、そのいずれか一方が出力
端子２ｃに与えられる。スイッチ回路１１の切り換えは
制御端子１２に与えられる制御信号によって制御され
る。
は、コンデンサ８を介してクランプ回路９に与えられ
る。一方、入力端子２ｂに与えられたＣＩＳ７の出力
は、レベルシフト回路１０に与えられる。クランプ回路
９の出力９Ａ及びレベルシフト回路１０の出力１０Ａは
スイッチ回路１１に与えられ、そのいずれか一方が出力
端子２ｃに与えられる。スイッチ回路１１の切り換えは
制御端子１２に与えられる制御信号によって制御され
る。
【００１１】このようにして、出力端子２ｃに与えられ
る信号は入力バッファ回路３に与えられる。つまり、こ
の実施例において入力回路１００は、図９に示された従
来の技術における入力端子２を置換するものである。
る信号は入力バッファ回路３に与えられる。つまり、こ
の実施例において入力回路１００は、図９に示された従
来の技術における入力端子２を置換するものである。
【００１２】そして、クランプ回路９の出力９Ａの基準
レベルと、レベルシフト回路１０の出力１０Ａの基準レ
ベルとは、同電位になるように設定される。このため、
使用されるイメージセンサがＣＣＤ６であるか、ＣＩＳ
７であるかによらず、入力バッファ回路３以降の回路は
同じ回路で処理することができる。つまり、単一電源を
有する同一の集積回路で両イメージセンサの出力信号を
処理することができる。以下、このような設定を行うた
めの、クランプ回路９及びレベルシフト回路１０の具体
的な構成例を示す。
レベルと、レベルシフト回路１０の出力１０Ａの基準レ
ベルとは、同電位になるように設定される。このため、
使用されるイメージセンサがＣＣＤ６であるか、ＣＩＳ
７であるかによらず、入力バッファ回路３以降の回路は
同じ回路で処理することができる。つまり、単一電源を
有する同一の集積回路で両イメージセンサの出力信号を
処理することができる。以下、このような設定を行うた
めの、クランプ回路９及びレベルシフト回路１０の具体
的な構成例を示す。
【００１３】図２はクランプ回路９に用いられる回路９
ａの具体的な構成を示す回路図である。クランプ回路９
はコンデンサ８を介してＣＣＤ６の出力が与えられる入
力端子１３と、出力端子１４を備えている。両者にはス
イッチ１５を介して電位差Ｖａを与える電圧源１６の一
端に接続され、電圧源１６の他端は接地されている。ス
イッチ１５はその開閉を制御する制御信号が与えられる
制御端子１７を有している。
ａの具体的な構成を示す回路図である。クランプ回路９
はコンデンサ８を介してＣＣＤ６の出力が与えられる入
力端子１３と、出力端子１４を備えている。両者にはス
イッチ１５を介して電位差Ｖａを与える電圧源１６の一
端に接続され、電圧源１６の他端は接地されている。ス
イッチ１５はその開閉を制御する制御信号が与えられる
制御端子１７を有している。
【００１４】ＣＣＤ６の信号成分が無い場合、制御信号
によってスイッチ１５がオンされ、コンデンサ８が充電
されて出力端子１４の電位が電位Ｖａにクランプされ
る。そしてＣＣＤ６の信号成分が現れる直前に、制御信
号によってスイッチ１５がオフされる。この後、ＣＣＤ
６の信号成分が現れると、コンデンサ８が充電されてい
ることから、電位Ｖａを基準としたＣＣＤ６の出力９Ａ
が、出力端子１４に与えられる。
によってスイッチ１５がオンされ、コンデンサ８が充電
されて出力端子１４の電位が電位Ｖａにクランプされ
る。そしてＣＣＤ６の信号成分が現れる直前に、制御信
号によってスイッチ１５がオフされる。この後、ＣＣＤ
６の信号成分が現れると、コンデンサ８が充電されてい
ることから、電位Ｖａを基準としたＣＣＤ６の出力９Ａ
が、出力端子１４に与えられる。
【００１５】例えば、ＣＣＤ６が原稿の読み取り等に用
いられる場合、その原稿を１ライン毎に読み取る。この
１ラインの読み取りと、次に読み取るべきラインの読み
取りに移る際には所定の時間が経過する。よってこの所
定の時間において、コンデンサ８の充電、即ちスイッチ
１５をオンするように制御信号を制御端子１７に与えれ
ば、上記のような制御を行うことができる。
いられる場合、その原稿を１ライン毎に読み取る。この
１ラインの読み取りと、次に読み取るべきラインの読み
取りに移る際には所定の時間が経過する。よってこの所
定の時間において、コンデンサ８の充電、即ちスイッチ
１５をオンするように制御信号を制御端子１７に与えれ
ば、上記のような制御を行うことができる。
【００１６】図３はレベルシフト回路１０に用いられる
回路１０ａの具体的な構成を示す回路図である。入力端
子２２はＰチャネルＭＯＳトランジスタ２４のゲートに
接続され、出力端子２３は電流源２５と共にＭＯＳトラ
ンジスタ２４のソースに接続される。ＭＯＳトランジス
タ２４のドレインは接地される。
回路１０ａの具体的な構成を示す回路図である。入力端
子２２はＰチャネルＭＯＳトランジスタ２４のゲートに
接続され、出力端子２３は電流源２５と共にＭＯＳトラ
ンジスタ２４のソースに接続される。ＭＯＳトランジス
タ２４のドレインは接地される。
【００１７】入力端子２２に与えられたＣＩＳ７の出力
は、ＭＯＳトランジスタ２４のゲート・ソース間電圧Ｖ
ｇｓだけレベルシフトされ、出力１０Ａとして出力端子
２３に与えられる。よって、先のクランプ回路９の電圧
源６が与える電位差Ｖａをこのゲート・ソース間電圧Ｖ
ｇｓに等しくすれば、出力９Ａ，１０ＡのＤＣレベルを
等しくすることができ、スイッチ回路１１によって出力
９Ａ，１０Ａを切り換えることで入力バッファ回路３に
おいて両者を共通して扱うことができる。
は、ＭＯＳトランジスタ２４のゲート・ソース間電圧Ｖ
ｇｓだけレベルシフトされ、出力１０Ａとして出力端子
２３に与えられる。よって、先のクランプ回路９の電圧
源６が与える電位差Ｖａをこのゲート・ソース間電圧Ｖ
ｇｓに等しくすれば、出力９Ａ，１０ＡのＤＣレベルを
等しくすることができ、スイッチ回路１１によって出力
９Ａ，１０Ａを切り換えることで入力バッファ回路３に
おいて両者を共通して扱うことができる。
【００１８】図４は、クランプ回路９として用いること
ができる回路９ｂの構成を示す回路図である。回路９ａ
のスイッチ１５の代わりにＮチャネルＭＯＳトランジス
タ１８が用いられ、そのゲートに制御端子１７が接続さ
れ、ドレイン、ソース間の開閉が制御される。このよう
な構成においてもクランプ回路９として動作し、上記の
効果を得ることができるのは明白である。
ができる回路９ｂの構成を示す回路図である。回路９ａ
のスイッチ１５の代わりにＮチャネルＭＯＳトランジス
タ１８が用いられ、そのゲートに制御端子１７が接続さ
れ、ドレイン、ソース間の開閉が制御される。このよう
な構成においてもクランプ回路９として動作し、上記の
効果を得ることができるのは明白である。
【００１９】図５に、クランプ回路９として用いること
ができる回路９ｃの構成を示す回路図である。回路９ａ
のスイッチ１５の代わりにＮチャネルＭＯＳトランジス
タ１８とＰチャネルＭＯＳトランジスタ１９とが並列に
接続されたトランスミッションゲートを使用している。
両トランジスタのゲートには、インバータ２０によって
互いに相補的な２つの信号が与えられる。インバータ２
０の入力には制御端子１７が接続される。このような構
成においてもクランプ回路９として動作し、上記の効果
を得ることができるのは明白である。
ができる回路９ｃの構成を示す回路図である。回路９ａ
のスイッチ１５の代わりにＮチャネルＭＯＳトランジス
タ１８とＰチャネルＭＯＳトランジスタ１９とが並列に
接続されたトランスミッションゲートを使用している。
両トランジスタのゲートには、インバータ２０によって
互いに相補的な２つの信号が与えられる。インバータ２
０の入力には制御端子１７が接続される。このような構
成においてもクランプ回路９として動作し、上記の効果
を得ることができるのは明白である。
【００２０】図６に、クランプ回路９として用いること
ができる回路９ｄの構成を示す回路図である。回路９ａ
の構成に加えて、演算増幅器２１がスイッチ１５と電圧
源１６との間に設けられている。演算増幅器２１の出力
端がスイッチ１５を介して自身の反転入力端に接続さ
れ、非反転入力端は電圧源１６に接続される。そして反
転入力端は入力端子１３及び出力端子１４に共通して接
続される。つまり演算増幅器２１の帰還がスイッチ１５
で制御される。このような構成においても制御端子１７
に与えられる制御信号によってスイッチ１５が開閉さ
れ、ＣＣＤ６の出力のタイミングに応じた制御を行うこ
とによって上記の効果を得ることが出来るのは明らかで
ある。
ができる回路９ｄの構成を示す回路図である。回路９ａ
の構成に加えて、演算増幅器２１がスイッチ１５と電圧
源１６との間に設けられている。演算増幅器２１の出力
端がスイッチ１５を介して自身の反転入力端に接続さ
れ、非反転入力端は電圧源１６に接続される。そして反
転入力端は入力端子１３及び出力端子１４に共通して接
続される。つまり演算増幅器２１の帰還がスイッチ１５
で制御される。このような構成においても制御端子１７
に与えられる制御信号によってスイッチ１５が開閉さ
れ、ＣＣＤ６の出力のタイミングに応じた制御を行うこ
とによって上記の効果を得ることが出来るのは明らかで
ある。
【００２１】レベルシフト回路１０についても変形が可
能である。図７はレベルシフト回路１０として用いるこ
とができる回路１０ｂの構成を示す回路図である。回路
１０ａのＮチャネルＭＯＳトランジスタ２４をＰＮＰト
ランジスタ２６に代替したものであり、トランジスタ２
６のベース・エミッタ間電圧Ｖｂｅと電位差Ｖａとを等
しくすれば上記の効果を得ることができるのは明白であ
る。
能である。図７はレベルシフト回路１０として用いるこ
とができる回路１０ｂの構成を示す回路図である。回路
１０ａのＮチャネルＭＯＳトランジスタ２４をＰＮＰト
ランジスタ２６に代替したものであり、トランジスタ２
６のベース・エミッタ間電圧Ｖｂｅと電位差Ｖａとを等
しくすれば上記の効果を得ることができるのは明白であ
る。
【００２２】また、図８はレベルシフト回路１０として
用いることができる回路１０ｃの構成を示す回路図であ
る。回路１０ａの出力端子２３とＮチャネルＭＯＳトラ
ンジスタ２４のソースとの間に抵抗２７を挿入したもの
であり、電流源２５が流す電流によって抵抗２７におい
て電圧降下Ｖｃが生じる。よって、ゲート・ソース間電
圧Ｖｇｓと電圧降下Ｖｃとの和を電圧差Ｖａに等しくす
れば上記の効果を得ることができるのは明白である。
用いることができる回路１０ｃの構成を示す回路図であ
る。回路１０ａの出力端子２３とＮチャネルＭＯＳトラ
ンジスタ２４のソースとの間に抵抗２７を挿入したもの
であり、電流源２５が流す電流によって抵抗２７におい
て電圧降下Ｖｃが生じる。よって、ゲート・ソース間電
圧Ｖｇｓと電圧降下Ｖｃとの和を電圧差Ｖａに等しくす
れば上記の効果を得ることができるのは明白である。
【００２３】
【発明の効果】以上のように、この発明によれば、クラ
ンプ回路とレベルシフト回路を設け、それぞれの出力を
スイッチ回路で切替えるように構成したので、クランプ
電圧とレベルシフト電圧とを制御することによってＣＣ
ＤとＣＩＳの両タイプのイメージセンサの出力信号の基
準レベルを揃える処理をすることができ、その後段にお
いては、単一電源動作の集積回路を用いることができ
る。
ンプ回路とレベルシフト回路を設け、それぞれの出力を
スイッチ回路で切替えるように構成したので、クランプ
電圧とレベルシフト電圧とを制御することによってＣＣ
ＤとＣＩＳの両タイプのイメージセンサの出力信号の基
準レベルを揃える処理をすることができ、その後段にお
いては、単一電源動作の集積回路を用いることができ
る。
【図１】この発明の一実施例を示すブロック図である。
【図２】この発明のクランプ回路の一例を示す回路図で
ある。
ある。
【図３】この発明のレベルシフト回路の一例を示す回路
図である。
図である。
【図４】この発明のクランプ回路の他の例を示す回路図
である。
である。
【図５】この発明のクランプ回路の他の例を示す回路図
である。
である。
【図６】この発明のクランプ回路の他の例を示す回路図
である。
である。
【図７】この発明のレベルシフト回路の他の例を示す回
路図である。
路図である。
【図８】この発明のレベルシフト回路の他の例を示す回
路図である。
路図である。
【図９】従来の技術を示すブロック図である。
【図１０】ＣＣＤの出力波形図である。
【図１１】ＣＩＳの出力波形図である。
２ａ，２ｂ 入力端子 ２ｃ 出力端子 ８ コンデンサ ９ クランプ回路 １０ レベルシフト回路 １１ スイッチ回路
Claims (2)
- 【請求項１】 第１及び第２入力端子並びに出力端子
と、 前記第１入力端子に接続された一端と、他端とを有する
容量素子と、 前記容量素子の前記他端に接続された入力端と、所定の
制御によって第１の電圧が強制的に与えられる出力端
と、を有するクランプ回路と、 前記第２入力端子に接続された入力端と、自身の前記入
力端に与えられた信号を第２の電圧だけレベルシフトし
て与える出力端と、を有するレベルシフト回路と、 前記クランプ回路の前記出力端に与えられた信号と、前
記レベルシフト回路の前記出力端に与えられた信号と、
を選択して前記出力端子に与えるスイッチ回路と、 を備える、信号処理回路。 - 【請求項２】 前記第１の電圧と前記第２の電圧とは互
いに等しい、請求項１記載の信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5169976A JPH0730384A (ja) | 1993-07-09 | 1993-07-09 | 信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5169976A JPH0730384A (ja) | 1993-07-09 | 1993-07-09 | 信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0730384A true JPH0730384A (ja) | 1995-01-31 |
Family
ID=15896299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5169976A Pending JPH0730384A (ja) | 1993-07-09 | 1993-07-09 | 信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0730384A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7751018B2 (en) | 2004-09-14 | 2010-07-06 | Fujitsu Limited | Liquid crystal display element comprising a liquid crystal injection path including an S-shaped structure with at least one corner |
-
1993
- 1993-07-09 JP JP5169976A patent/JPH0730384A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7751018B2 (en) | 2004-09-14 | 2010-07-06 | Fujitsu Limited | Liquid crystal display element comprising a liquid crystal injection path including an S-shaped structure with at least one corner |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0142565B1 (ko) | 전압 비교기 및 그 동작 방법 | |
| KR100509714B1 (ko) | 저노이즈,저전력cmos상관이중샘플러 | |
| US5608344A (en) | Comparator circuit with hysteresis | |
| US5159216A (en) | Precision tristate output driver circuit having a voltage clamping feature | |
| KR100416621B1 (ko) | 데이터 신호를 재생하는 데이터 리시버 및 데이터리시버에서 데이터 신호들을 검출하는 방법 | |
| US5287070A (en) | Balanced voltage comparator | |
| JP2968826B2 (ja) | カレントミラー型増幅回路及びその駆動方法 | |
| US6278322B1 (en) | Transconductance amplifier and automatic gain control device using it | |
| JP2777302B2 (ja) | オフセット検出回路、出力回路および半導体集積回路 | |
| JPH04284021A (ja) | 出力回路 | |
| JPH0730384A (ja) | 信号処理回路 | |
| JPH09232921A (ja) | Ｄ−ラッチ回路 | |
| US20210297077A1 (en) | Sampling Circuit and Sampling Method | |
| JPH08327705A (ja) | コンパレータ回路 | |
| US6697612B2 (en) | Receiving section of a telephone | |
| JPH0562487B2 (ja) | ||
| JP2505390B2 (ja) | 差動増幅回路 | |
| JP4087540B2 (ja) | プッシュプル型増幅回路 | |
| JP3140399B2 (ja) | 演算増幅器を有する回路装置 | |
| US6310515B1 (en) | CMOS track and hold amplifier | |
| US4956613A (en) | Differential amplifier having externally controllable power consumption | |
| JPH07115334A (ja) | ボルテージフォロア回路 | |
| JP2908254B2 (ja) | 三値論理入力回路 | |
| JPH04180407A (ja) | ダイナミック型フリップフロップ回路 | |
| JP2005303347A (ja) | アナログスイッチ及びマルチプレクサ |