JPH0730384A - 信号処理回路 - Google Patents
信号処理回路Info
- Publication number
- JPH0730384A JPH0730384A JP5169976A JP16997693A JPH0730384A JP H0730384 A JPH0730384 A JP H0730384A JP 5169976 A JP5169976 A JP 5169976A JP 16997693 A JP16997693 A JP 16997693A JP H0730384 A JPH0730384 A JP H0730384A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- level shift
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 CCDとCIS両タイプのイメージセンサの
出力信号を共通して処理する。 【構成】 入力端子2aに与えられたCCD6の出力
は、コンデンサ8を介してクランプ回路9に与えられ
る。一方、入力端子2bに与えられたCIS7の出力
は、レベルシフト回路10に与えられる。クランプ回路
9の出力9A及びレベルシフト回路10の出力10Aは
スイッチ回路11に与えられ、そのいずれか一方が出力
端子2cに与えられる。スイッチ回路11の切り換えは
制御端子12に与えられる制御信号によって制御され
る。クランプ回路9の出力9Aの基準レベルと、レベル
シフト回路10の出力10Aの基準レベルとは、同電位
になるように設定される。 【効果】 単一電源を有する同一の集積回路で、両タイ
プのイメージセンサの出力信号を処理することができ
る。
出力信号を共通して処理する。 【構成】 入力端子2aに与えられたCCD6の出力
は、コンデンサ8を介してクランプ回路9に与えられ
る。一方、入力端子2bに与えられたCIS7の出力
は、レベルシフト回路10に与えられる。クランプ回路
9の出力9A及びレベルシフト回路10の出力10Aは
スイッチ回路11に与えられ、そのいずれか一方が出力
端子2cに与えられる。スイッチ回路11の切り換えは
制御端子12に与えられる制御信号によって制御され
る。クランプ回路9の出力9Aの基準レベルと、レベル
シフト回路10の出力10Aの基準レベルとは、同電位
になるように設定される。 【効果】 単一電源を有する同一の集積回路で、両タイ
プのイメージセンサの出力信号を処理することができ
る。
Description
【0001】
【産業上の利用分野】この発明は信号処理回路、特にイ
メージセンサの出力信号を処理する集積回路の信号処理
回路に関するものである。
メージセンサの出力信号を処理する集積回路の信号処理
回路に関するものである。
【0002】
【従来の技術】図9は従来のイメージセンサの出力信号
処理集積回路の入力部の構成を示すブロック図である。
イメージセンサ1の出力は入力端子2及び入力バッファ
回路3を介して信号処理回路4に与えられ、サンプルホ
ールド,ゲインコントロール、レベルシフト等の処理が
された後、ADコンバータ5においてデジタル信号に変
換される。
処理集積回路の入力部の構成を示すブロック図である。
イメージセンサ1の出力は入力端子2及び入力バッファ
回路3を介して信号処理回路4に与えられ、サンプルホ
ールド,ゲインコントロール、レベルシフト等の処理が
された後、ADコンバータ5においてデジタル信号に変
換される。
【0003】
【発明が解決しようとする課題】イメージセンサにはC
CD(Charge Coupled Device)
とCIS(Contact image senso
r)とがある。図10はCCDの出力信号を、図11は
CISの出力信号を、それぞれ示すグラフである。CC
Dの出力信号では、約4〜10V程度の基準レベルから
上方にノイズが、また下方に信号成分が、それぞれ現れ
る。一方、CISの出力信号は、約−0.2〜1V程度
の基準レベルから上方に信号成分が現れる。このため、
両出力信号の基準レベル(DCレベル)の差が大きい。
CD(Charge Coupled Device)
とCIS(Contact image senso
r)とがある。図10はCCDの出力信号を、図11は
CISの出力信号を、それぞれ示すグラフである。CC
Dの出力信号では、約4〜10V程度の基準レベルから
上方にノイズが、また下方に信号成分が、それぞれ現れ
る。一方、CISの出力信号は、約−0.2〜1V程度
の基準レベルから上方に信号成分が現れる。このため、
両出力信号の基準レベル(DCレベル)の差が大きい。
【0004】このため、単一電源を有する同一の集積回
路ではCCD及びCISの両タイプのイメージセンサの
出力信号を処理できないという問題点があった。
路ではCCD及びCISの両タイプのイメージセンサの
出力信号を処理できないという問題点があった。
【0005】この発明は上記のような問題点を解消する
ためになされたもので、単一電源を有する集積回路であ
っても、同一の集積回路でCCD及びCISの両タイプ
のイメージセンサの出力信号を処理できる信号処理回路
を得ることを目的としている。
ためになされたもので、単一電源を有する集積回路であ
っても、同一の集積回路でCCD及びCISの両タイプ
のイメージセンサの出力信号を処理できる信号処理回路
を得ることを目的としている。
【0006】
【課題を解決するための手段】この発明にかかる信号処
理回路は、第1及び第2入力端子並びに出力端子と、前
記第1入力端子に接続された一端と、他端とを有する容
量素子と、前記容量素子の前記他端に接続された入力端
と、所定の制御によって第1の電圧が強制的に与えられ
る出力端と、を有するクランプ回路と、前記第2入力端
子に接続された入力端と、自身の前記入力端に与えられ
た信号を第2の電圧だけレベルシフトして与える出力端
と、を有するレベルシフト回路と、前記クランプ回路の
前記出力端に与えられた信号と、前記レベルシフト回路
の前記出力端に与えられた信号と、を選択して前記出力
端子に与えるスイッチ回路と、を備える。
理回路は、第1及び第2入力端子並びに出力端子と、前
記第1入力端子に接続された一端と、他端とを有する容
量素子と、前記容量素子の前記他端に接続された入力端
と、所定の制御によって第1の電圧が強制的に与えられ
る出力端と、を有するクランプ回路と、前記第2入力端
子に接続された入力端と、自身の前記入力端に与えられ
た信号を第2の電圧だけレベルシフトして与える出力端
と、を有するレベルシフト回路と、前記クランプ回路の
前記出力端に与えられた信号と、前記レベルシフト回路
の前記出力端に与えられた信号と、を選択して前記出力
端子に与えるスイッチ回路と、を備える。
【0007】望ましくは、前記第1の電圧と前記第2の
電圧とは互いに等しく設定される。
電圧とは互いに等しく設定される。
【0008】
【作用】この発明におけるクランプ回路及び容量素子
は、第1入力端子に与えられた信号の基準レベルを第1
の電圧であるクランプ電圧に設定する。またレベルシフ
ト回路は第2入力端子に与えられた信号の基準レベルを
第2の電圧であるレベルシフト電圧だけ移す。これらの
クランプ電圧及びレベルシフト電圧は等しく設定するこ
とができる。
は、第1入力端子に与えられた信号の基準レベルを第1
の電圧であるクランプ電圧に設定する。またレベルシフ
ト回路は第2入力端子に与えられた信号の基準レベルを
第2の電圧であるレベルシフト電圧だけ移す。これらの
クランプ電圧及びレベルシフト電圧は等しく設定するこ
とができる。
【0009】
【実施例】図1はこの発明の一実施例にかかる入力回路
100の構成を示すブロック図である。入力回路100
は一対の入力端子2a,2bと出力端子2cとを有して
おり、入力端子2a,2bにはそれぞれCCD6、CI
S7が接続されている。
100の構成を示すブロック図である。入力回路100
は一対の入力端子2a,2bと出力端子2cとを有して
おり、入力端子2a,2bにはそれぞれCCD6、CI
S7が接続されている。
【0010】入力端子2aに与えられたCCD6の出力
は、コンデンサ8を介してクランプ回路9に与えられ
る。一方、入力端子2bに与えられたCIS7の出力
は、レベルシフト回路10に与えられる。クランプ回路
9の出力9A及びレベルシフト回路10の出力10Aは
スイッチ回路11に与えられ、そのいずれか一方が出力
端子2cに与えられる。スイッチ回路11の切り換えは
制御端子12に与えられる制御信号によって制御され
る。
は、コンデンサ8を介してクランプ回路9に与えられ
る。一方、入力端子2bに与えられたCIS7の出力
は、レベルシフト回路10に与えられる。クランプ回路
9の出力9A及びレベルシフト回路10の出力10Aは
スイッチ回路11に与えられ、そのいずれか一方が出力
端子2cに与えられる。スイッチ回路11の切り換えは
制御端子12に与えられる制御信号によって制御され
る。
【0011】このようにして、出力端子2cに与えられ
る信号は入力バッファ回路3に与えられる。つまり、こ
の実施例において入力回路100は、図9に示された従
来の技術における入力端子2を置換するものである。
る信号は入力バッファ回路3に与えられる。つまり、こ
の実施例において入力回路100は、図9に示された従
来の技術における入力端子2を置換するものである。
【0012】そして、クランプ回路9の出力9Aの基準
レベルと、レベルシフト回路10の出力10Aの基準レ
ベルとは、同電位になるように設定される。このため、
使用されるイメージセンサがCCD6であるか、CIS
7であるかによらず、入力バッファ回路3以降の回路は
同じ回路で処理することができる。つまり、単一電源を
有する同一の集積回路で両イメージセンサの出力信号を
処理することができる。以下、このような設定を行うた
めの、クランプ回路9及びレベルシフト回路10の具体
的な構成例を示す。
レベルと、レベルシフト回路10の出力10Aの基準レ
ベルとは、同電位になるように設定される。このため、
使用されるイメージセンサがCCD6であるか、CIS
7であるかによらず、入力バッファ回路3以降の回路は
同じ回路で処理することができる。つまり、単一電源を
有する同一の集積回路で両イメージセンサの出力信号を
処理することができる。以下、このような設定を行うた
めの、クランプ回路9及びレベルシフト回路10の具体
的な構成例を示す。
【0013】図2はクランプ回路9に用いられる回路9
aの具体的な構成を示す回路図である。クランプ回路9
はコンデンサ8を介してCCD6の出力が与えられる入
力端子13と、出力端子14を備えている。両者にはス
イッチ15を介して電位差Vaを与える電圧源16の一
端に接続され、電圧源16の他端は接地されている。ス
イッチ15はその開閉を制御する制御信号が与えられる
制御端子17を有している。
aの具体的な構成を示す回路図である。クランプ回路9
はコンデンサ8を介してCCD6の出力が与えられる入
力端子13と、出力端子14を備えている。両者にはス
イッチ15を介して電位差Vaを与える電圧源16の一
端に接続され、電圧源16の他端は接地されている。ス
イッチ15はその開閉を制御する制御信号が与えられる
制御端子17を有している。
【0014】CCD6の信号成分が無い場合、制御信号
によってスイッチ15がオンされ、コンデンサ8が充電
されて出力端子14の電位が電位Vaにクランプされ
る。そしてCCD6の信号成分が現れる直前に、制御信
号によってスイッチ15がオフされる。この後、CCD
6の信号成分が現れると、コンデンサ8が充電されてい
ることから、電位Vaを基準としたCCD6の出力9A
が、出力端子14に与えられる。
によってスイッチ15がオンされ、コンデンサ8が充電
されて出力端子14の電位が電位Vaにクランプされ
る。そしてCCD6の信号成分が現れる直前に、制御信
号によってスイッチ15がオフされる。この後、CCD
6の信号成分が現れると、コンデンサ8が充電されてい
ることから、電位Vaを基準としたCCD6の出力9A
が、出力端子14に与えられる。
【0015】例えば、CCD6が原稿の読み取り等に用
いられる場合、その原稿を1ライン毎に読み取る。この
1ラインの読み取りと、次に読み取るべきラインの読み
取りに移る際には所定の時間が経過する。よってこの所
定の時間において、コンデンサ8の充電、即ちスイッチ
15をオンするように制御信号を制御端子17に与えれ
ば、上記のような制御を行うことができる。
いられる場合、その原稿を1ライン毎に読み取る。この
1ラインの読み取りと、次に読み取るべきラインの読み
取りに移る際には所定の時間が経過する。よってこの所
定の時間において、コンデンサ8の充電、即ちスイッチ
15をオンするように制御信号を制御端子17に与えれ
ば、上記のような制御を行うことができる。
【0016】図3はレベルシフト回路10に用いられる
回路10aの具体的な構成を示す回路図である。入力端
子22はPチャネルMOSトランジスタ24のゲートに
接続され、出力端子23は電流源25と共にMOSトラ
ンジスタ24のソースに接続される。MOSトランジス
タ24のドレインは接地される。
回路10aの具体的な構成を示す回路図である。入力端
子22はPチャネルMOSトランジスタ24のゲートに
接続され、出力端子23は電流源25と共にMOSトラ
ンジスタ24のソースに接続される。MOSトランジス
タ24のドレインは接地される。
【0017】入力端子22に与えられたCIS7の出力
は、MOSトランジスタ24のゲート・ソース間電圧V
gsだけレベルシフトされ、出力10Aとして出力端子
23に与えられる。よって、先のクランプ回路9の電圧
源6が与える電位差Vaをこのゲート・ソース間電圧V
gsに等しくすれば、出力9A,10AのDCレベルを
等しくすることができ、スイッチ回路11によって出力
9A,10Aを切り換えることで入力バッファ回路3に
おいて両者を共通して扱うことができる。
は、MOSトランジスタ24のゲート・ソース間電圧V
gsだけレベルシフトされ、出力10Aとして出力端子
23に与えられる。よって、先のクランプ回路9の電圧
源6が与える電位差Vaをこのゲート・ソース間電圧V
gsに等しくすれば、出力9A,10AのDCレベルを
等しくすることができ、スイッチ回路11によって出力
9A,10Aを切り換えることで入力バッファ回路3に
おいて両者を共通して扱うことができる。
【0018】図4は、クランプ回路9として用いること
ができる回路9bの構成を示す回路図である。回路9a
のスイッチ15の代わりにNチャネルMOSトランジス
タ18が用いられ、そのゲートに制御端子17が接続さ
れ、ドレイン、ソース間の開閉が制御される。このよう
な構成においてもクランプ回路9として動作し、上記の
効果を得ることができるのは明白である。
ができる回路9bの構成を示す回路図である。回路9a
のスイッチ15の代わりにNチャネルMOSトランジス
タ18が用いられ、そのゲートに制御端子17が接続さ
れ、ドレイン、ソース間の開閉が制御される。このよう
な構成においてもクランプ回路9として動作し、上記の
効果を得ることができるのは明白である。
【0019】図5に、クランプ回路9として用いること
ができる回路9cの構成を示す回路図である。回路9a
のスイッチ15の代わりにNチャネルMOSトランジス
タ18とPチャネルMOSトランジスタ19とが並列に
接続されたトランスミッションゲートを使用している。
両トランジスタのゲートには、インバータ20によって
互いに相補的な2つの信号が与えられる。インバータ2
0の入力には制御端子17が接続される。このような構
成においてもクランプ回路9として動作し、上記の効果
を得ることができるのは明白である。
ができる回路9cの構成を示す回路図である。回路9a
のスイッチ15の代わりにNチャネルMOSトランジス
タ18とPチャネルMOSトランジスタ19とが並列に
接続されたトランスミッションゲートを使用している。
両トランジスタのゲートには、インバータ20によって
互いに相補的な2つの信号が与えられる。インバータ2
0の入力には制御端子17が接続される。このような構
成においてもクランプ回路9として動作し、上記の効果
を得ることができるのは明白である。
【0020】図6に、クランプ回路9として用いること
ができる回路9dの構成を示す回路図である。回路9a
の構成に加えて、演算増幅器21がスイッチ15と電圧
源16との間に設けられている。演算増幅器21の出力
端がスイッチ15を介して自身の反転入力端に接続さ
れ、非反転入力端は電圧源16に接続される。そして反
転入力端は入力端子13及び出力端子14に共通して接
続される。つまり演算増幅器21の帰還がスイッチ15
で制御される。このような構成においても制御端子17
に与えられる制御信号によってスイッチ15が開閉さ
れ、CCD6の出力のタイミングに応じた制御を行うこ
とによって上記の効果を得ることが出来るのは明らかで
ある。
ができる回路9dの構成を示す回路図である。回路9a
の構成に加えて、演算増幅器21がスイッチ15と電圧
源16との間に設けられている。演算増幅器21の出力
端がスイッチ15を介して自身の反転入力端に接続さ
れ、非反転入力端は電圧源16に接続される。そして反
転入力端は入力端子13及び出力端子14に共通して接
続される。つまり演算増幅器21の帰還がスイッチ15
で制御される。このような構成においても制御端子17
に与えられる制御信号によってスイッチ15が開閉さ
れ、CCD6の出力のタイミングに応じた制御を行うこ
とによって上記の効果を得ることが出来るのは明らかで
ある。
【0021】レベルシフト回路10についても変形が可
能である。図7はレベルシフト回路10として用いるこ
とができる回路10bの構成を示す回路図である。回路
10aのNチャネルMOSトランジスタ24をPNPト
ランジスタ26に代替したものであり、トランジスタ2
6のベース・エミッタ間電圧Vbeと電位差Vaとを等
しくすれば上記の効果を得ることができるのは明白であ
る。
能である。図7はレベルシフト回路10として用いるこ
とができる回路10bの構成を示す回路図である。回路
10aのNチャネルMOSトランジスタ24をPNPト
ランジスタ26に代替したものであり、トランジスタ2
6のベース・エミッタ間電圧Vbeと電位差Vaとを等
しくすれば上記の効果を得ることができるのは明白であ
る。
【0022】また、図8はレベルシフト回路10として
用いることができる回路10cの構成を示す回路図であ
る。回路10aの出力端子23とNチャネルMOSトラ
ンジスタ24のソースとの間に抵抗27を挿入したもの
であり、電流源25が流す電流によって抵抗27におい
て電圧降下Vcが生じる。よって、ゲート・ソース間電
圧Vgsと電圧降下Vcとの和を電圧差Vaに等しくす
れば上記の効果を得ることができるのは明白である。
用いることができる回路10cの構成を示す回路図であ
る。回路10aの出力端子23とNチャネルMOSトラ
ンジスタ24のソースとの間に抵抗27を挿入したもの
であり、電流源25が流す電流によって抵抗27におい
て電圧降下Vcが生じる。よって、ゲート・ソース間電
圧Vgsと電圧降下Vcとの和を電圧差Vaに等しくす
れば上記の効果を得ることができるのは明白である。
【0023】
【発明の効果】以上のように、この発明によれば、クラ
ンプ回路とレベルシフト回路を設け、それぞれの出力を
スイッチ回路で切替えるように構成したので、クランプ
電圧とレベルシフト電圧とを制御することによってCC
DとCISの両タイプのイメージセンサの出力信号の基
準レベルを揃える処理をすることができ、その後段にお
いては、単一電源動作の集積回路を用いることができ
る。
ンプ回路とレベルシフト回路を設け、それぞれの出力を
スイッチ回路で切替えるように構成したので、クランプ
電圧とレベルシフト電圧とを制御することによってCC
DとCISの両タイプのイメージセンサの出力信号の基
準レベルを揃える処理をすることができ、その後段にお
いては、単一電源動作の集積回路を用いることができ
る。
【図1】この発明の一実施例を示すブロック図である。
【図2】この発明のクランプ回路の一例を示す回路図で
ある。
ある。
【図3】この発明のレベルシフト回路の一例を示す回路
図である。
図である。
【図4】この発明のクランプ回路の他の例を示す回路図
である。
である。
【図5】この発明のクランプ回路の他の例を示す回路図
である。
である。
【図6】この発明のクランプ回路の他の例を示す回路図
である。
である。
【図7】この発明のレベルシフト回路の他の例を示す回
路図である。
路図である。
【図8】この発明のレベルシフト回路の他の例を示す回
路図である。
路図である。
【図9】従来の技術を示すブロック図である。
【図10】CCDの出力波形図である。
【図11】CISの出力波形図である。
2a,2b 入力端子 2c 出力端子 8 コンデンサ 9 クランプ回路 10 レベルシフト回路 11 スイッチ回路
Claims (2)
- 【請求項1】 第1及び第2入力端子並びに出力端子
と、 前記第1入力端子に接続された一端と、他端とを有する
容量素子と、 前記容量素子の前記他端に接続された入力端と、所定の
制御によって第1の電圧が強制的に与えられる出力端
と、を有するクランプ回路と、 前記第2入力端子に接続された入力端と、自身の前記入
力端に与えられた信号を第2の電圧だけレベルシフトし
て与える出力端と、を有するレベルシフト回路と、 前記クランプ回路の前記出力端に与えられた信号と、前
記レベルシフト回路の前記出力端に与えられた信号と、
を選択して前記出力端子に与えるスイッチ回路と、 を備える、信号処理回路。 - 【請求項2】 前記第1の電圧と前記第2の電圧とは互
いに等しい、請求項1記載の信号処理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5169976A JPH0730384A (ja) | 1993-07-09 | 1993-07-09 | 信号処理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5169976A JPH0730384A (ja) | 1993-07-09 | 1993-07-09 | 信号処理回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0730384A true JPH0730384A (ja) | 1995-01-31 |
Family
ID=15896299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5169976A Pending JPH0730384A (ja) | 1993-07-09 | 1993-07-09 | 信号処理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0730384A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7751018B2 (en) | 2004-09-14 | 2010-07-06 | Fujitsu Limited | Liquid crystal display element comprising a liquid crystal injection path including an S-shaped structure with at least one corner |
-
1993
- 1993-07-09 JP JP5169976A patent/JPH0730384A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7751018B2 (en) | 2004-09-14 | 2010-07-06 | Fujitsu Limited | Liquid crystal display element comprising a liquid crystal injection path including an S-shaped structure with at least one corner |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0142565B1 (ko) | 전압 비교기 및 그 동작 방법 | |
KR100509714B1 (ko) | 저노이즈,저전력cmos상관이중샘플러 | |
US5608344A (en) | Comparator circuit with hysteresis | |
US5159216A (en) | Precision tristate output driver circuit having a voltage clamping feature | |
KR100416621B1 (ko) | 데이터 신호를 재생하는 데이터 리시버 및 데이터리시버에서 데이터 신호들을 검출하는 방법 | |
US5287070A (en) | Balanced voltage comparator | |
JP2968826B2 (ja) | カレントミラー型増幅回路及びその駆動方法 | |
US6278322B1 (en) | Transconductance amplifier and automatic gain control device using it | |
JP2777302B2 (ja) | オフセット検出回路、出力回路および半導体集積回路 | |
JPH04284021A (ja) | 出力回路 | |
JPH0730384A (ja) | 信号処理回路 | |
JPH09232921A (ja) | D−ラッチ回路 | |
US20210297077A1 (en) | Sampling Circuit and Sampling Method | |
JPH08327705A (ja) | コンパレータ回路 | |
US6697612B2 (en) | Receiving section of a telephone | |
JPH0562487B2 (ja) | ||
JP2505390B2 (ja) | 差動増幅回路 | |
JP4087540B2 (ja) | プッシュプル型増幅回路 | |
JP3140399B2 (ja) | 演算増幅器を有する回路装置 | |
US6310515B1 (en) | CMOS track and hold amplifier | |
US4956613A (en) | Differential amplifier having externally controllable power consumption | |
JPH07115334A (ja) | ボルテージフォロア回路 | |
JP2908254B2 (ja) | 三値論理入力回路 | |
JPH04180407A (ja) | ダイナミック型フリップフロップ回路 | |
JP2005303347A (ja) | アナログスイッチ及びマルチプレクサ |