JPH07296027A - Automatic bundle wiring route decision method for printed board - Google Patents
Automatic bundle wiring route decision method for printed boardInfo
- Publication number
- JPH07296027A JPH07296027A JP6104424A JP10442494A JPH07296027A JP H07296027 A JPH07296027 A JP H07296027A JP 6104424 A JP6104424 A JP 6104424A JP 10442494 A JP10442494 A JP 10442494A JP H07296027 A JPH07296027 A JP H07296027A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- area
- bundled
- bundle
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、プリント基板の自動配
線ルート決定方法に係り、特に、束配線の配線ルートの
自動束配線ルート決定方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic wiring route determining method for a printed circuit board, and more particularly to an automatic bundle wiring route determining method for a wiring route of a bundle wiring.
【０００２】[0002]
【従来の技術】従来の束配線の技術は、人手と自動配線
の対話形式による配線方法である。これは、図８に示す
ように、まず、(ａ)に示すように、ピン８０１に接続さ
れる束配線８０３に関するラッツ（結線情報）を表示さ
せ、束配線の対象となるネットを１ネット指示し、これ
を基準ネット８０２とし、次にそれに追従するネットを
ピックしていく。そして、(ｂ)に示すように、基準ネッ
ト８０２の経路を指示して決めることにより、他ネット
の経路が基準ネットの経路に沿って追従して自動的に決
められ、これにより束配線が行なえるという技術であ
る。2. Description of the Related Art The conventional bundle wiring technique is a wiring method in an interactive mode of manual wiring and automatic wiring. As shown in FIG. 8, first, as shown in (a), rats (connection information) regarding the bundled wiring 803 connected to the pin 801 is displayed, and one net is designated as a target of the bundled wiring. Then, this is used as a reference net 802, and a net that follows it is picked. Then, as shown in (b), the route of the reference net 802 is designated and determined, so that the route of the other net is automatically determined by following the route of the reference net, and thus the bundle wiring can be performed. Technology.
【０００３】[0003]
【発明が解決しようとする課題】従来の自動配線では、
高速のバス信号（束配線したい信号）などは他の一般信
号と混在して配線されてしまい、信号ノイズが乗り安定
した品質が保てない問題があった。それを回避するする
ために、対話形式で束配線のネットを人手で選択し、基
準ネットの経路を人手で指示した後、他のネットを自動
配線で配線しているため、人手の介入が多く配線設計期
間を要していた。これは束ねる複数本の信号の自動認識
と束の配線ル−トを自動決定できずに人手で指示してい
るためである。本発明の目的は、束の配線ル−トを自動
決定する方法を提供することにある。In the conventional automatic wiring,
High-speed bus signals (signals to be bundled) are mixed with other general signals and wired, and there is a problem in that stable quality cannot be maintained due to signal noise. In order to avoid this, the net of the bundled wiring is manually selected in an interactive manner, the route of the reference net is manually specified, and then the other nets are automatically wired. Therefore, a lot of manual intervention is required. It took a wiring design period. This is because the automatic recognition of a plurality of signals to be bundled and the wiring route of the bundle cannot be automatically determined and the instruction is manually made. An object of the present invention is to provide a method for automatically determining the wiring route of a bundle.
【０００４】[0004]
【課題を解決するための手段】上記目的を達成するた
め、本発明は、プリント基板上で同一方向に複数本の信
号配線を束ねて束配線する場合におけるプリント基板の
自動束配線ルート決定方法であり、信号配線間の間隔
（ライン−ライン間）を複数本分見積もって束配線する
配線幅を決定し、該配線幅を持った束配線を行なうため
の配線領域（以下、束配線領域という）をプリント基板
上で可能な限り探索し、探索した束配線領域の中から、
束配線領域内に障害物が最も少ない束配線領域を選択
し、障害物を避けかつ信号配線と障害物の間隔を確保し
た束配線領域を決定し、束配線における束配線の信号の
並びが出力側と入力側で異なるか否か判定し、束配線の
信号の並びが出力側と入力側で同じときは、プリント基
板の同一層内で前記束配線領域中の配線を決定し、束配
線の信号の並びが出力側と入力側で異なるときは、束配
線領域内の任意の折れ曲がり領域に配線の交差を防ぎ配
線の接続を異層間で行うためのスイッチングエリアを決
定し、各部品からスイッチングエリアまでにおいては信
号配線間の間隔（ライン−ライン間）を守って夫々異な
る層で配線されるよう配線を決定し、スイッチングエリ
アにおいては前記異なる層の配線の交点にビアを設け出
力側と対応する入力側が接続されるように配線を決定す
るようにしている。In order to achieve the above object, the present invention provides an automatic bundle wiring route determination method for a printed circuit board when a plurality of signal wiring lines are bundled in the same direction on the printed circuit board and bundled. There is a plurality of intervals (line-to-line) between signal wires to determine a wiring width for bundle wiring, and a wiring area for carrying out bundle wiring having the wiring width (hereinafter, referred to as bundle wiring area) Is searched as much as possible on the printed circuit board, and from the searched bundle wiring area,
Select the bundle wiring area with the fewest obstacles in the bundle wiring area, determine the bundle wiring area that avoids obstacles and secures the distance between the signal wiring and the obstacle, and outputs the signal arrangement of the bundle wiring in the bundle wiring. If the arrangement of signals on the bundle wiring is the same on the output side and the input side, the wiring in the bundle wiring area is determined within the same layer of the printed circuit board, and the bundle wiring When the signal arrangement on the output side differs from that on the input side, the switching area for preventing wiring crossing and connecting the wiring between different layers is determined in any bending area in the bundle wiring area, and the switching area from each part is determined. Up to the above, wirings are determined so as to be wired in different layers while keeping the distance between signal wirings (line-to-line). In the switching area, vias are provided at the intersections of the wirings of the different layers to correspond to the output side. input There has been so determined the wiring to be connected.
【０００５】[0005]
【作用】上記手段により、自動的に束配線領域が確保さ
れ、束配線の信号の並びが出力側と入力側で同じでも、
異なっていても、束配線に関する配線を全て自動設計す
ることができ、これにより、プリント基板の配線設計期
間を短縮できる。By the above means, the bundle wiring area is automatically secured, and even if the arrangement of signals on the bundle wiring is the same on the output side and the input side,
Even if they are different, all the wirings related to the bundled wirings can be automatically designed, which can shorten the wiring design period of the printed circuit board.
【０００６】[0006]
【実施例】以下、本発明の実施例を図面により詳細に説
明する。図１は、プリント基板において、３部品ＡＢＣ
を既に配置した図である。図１の１が部品、２が部品ピ
ンである。そして、ここで、部品ＡＢ間のピンの接続関
係を本発明の対象としている束配線する論理関係である
とする。また部品ＡＢ間での束配線を要する部品のピン
の並びは出力側（図１の４のａ〜ｉ）と入力側（図１の
５のａ〜ｉ）では異なり、異層間配線が必要である。ま
た、プリント基板には図１の３のような障害物（２ピン
または４ピン部品）が存在するとする。上記した部品の
配置パターン、ピン配置、束配線する部品間の論理関係
等物理情報および配線幅、配線間隔等の物理情報は束配
線の配線ルートの自動決定をする前にテーブル等の型で
ライブラリとし、ファイル登録しておく。Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 1 shows a printed circuit board with three parts ABC.
It is the figure which has already arrange | positioned. 1 in FIG. 1 is a component, and 2 is a component pin. Then, here, it is assumed that the connection relationship of the pins between the components AB is a logical relationship of bundle wiring which is the object of the present invention. Further, the arrangement of the pins of the components requiring bundled wiring between the components AB is different on the output side (4 a to i in FIG. 1) and the input side (a 5 to i in FIG. 1), and different interlayer wiring is required. is there. Further, it is assumed that an obstacle (2-pin or 4-pin component) such as 3 in FIG. 1 exists on the printed circuit board. The physical information such as the layout pattern of the parts, the pin layout, and the logical relationship between the parts to be bundled and the physical information such as the wiring width and the wiring interval are stored in a library such as a table before automatically determining the wiring route of the bundled wiring. And register the file.
【０００７】次に、本発明の束配線の配線ルートの自動
決定方法の一実施例を図７の処理フローチャートにより
説明する。束配線の配線ルートの自動決定処理は、上記
のファイル登録された物理情報のライブラリを参照して
プロセッサ上で実行される。まず、部品ＡＢ間におい
て、信号配線間の間隔（ライン−ライン）を複数本分見
積もった束配線領域の幅を決定する（ステップ７０
１）。次に、図２の６に示すような部品ＡＢ間での束配
線領域の配線ルートを可能な限り探索（ル−ト１〜ル−
トｎ）する（ステップ７０２）。この段階では上記の障
害物を含んだ領域となる。次に、上記束配線領域の中で
束配線を行なう際に信号配線長制限の制限内でかつ束配
線領域内に障害物が最も少ない束配線領域（図２の場
合、ル−ト１）を選択し（ステップ７０３）、図３の７
に示すような障害物を避けた束配線領域を１つの配線と
見なして幅広の配線をするということで束配線領域を確
保する（ステップ７０４）。Next, one embodiment of the method for automatically determining the wiring route of the bundled wiring according to the present invention will be described with reference to the processing flowchart of FIG. The automatic determination process of the wiring route of the bundled wiring is executed on the processor with reference to the physical information library registered in the file. First, between the components AB, the width of the bundled wiring region is determined by estimating the intervals (line-line) between the signal wirings for a plurality of parts (step 70).
1). Next, the wiring route in the bundled wiring area between the parts AB as shown by 6 in FIG. 2 is searched as much as possible (route 1 to route 1).
N) (step 702). At this stage, the area includes the above obstacles. Next, when performing the bundle wiring in the bundle wiring area, the bundle wiring area (the route 1 in the case of FIG. 2) within the limitation of the signal wiring length limit and the least obstacles in the bundle wiring area is set. Select (step 703), 7 in FIG.
The bundled wiring area which avoids the obstacles as shown in (1) is regarded as one wiring and the wiring is widened to secure the bundled wiring area (step 704).
【０００８】本実施例では、束配線信号のピンの並び
が、出力側と入力側で異なる場合には、束配線領域の任
意の折れ曲がり領域に、図４の８に示すようなスイッチ
ングエリアを設けて、交差を避ける。なお、束配線され
る各部品の例えばＹ座標値が同じ値のときには、折れ曲
がり領域が生じない場合があるが、このような場合に
は、スイッチングエリアを設けた箇所を折れ曲がり領域
とみる。そのため、信号の乗るピンの並びが出力側と入
力側で同じであるか否かを判定する（ステップ７０
５）。信号の乗るピンの並びが出力側と入力側で異なる
ときは、スイッチングエリアを設定し（ステップ７０
６）、出力ピンからスイッチングエリアまで、および入
力ピンからスイッチングエリアまでのスイッチングエリ
ア外の配線は一層の配線とする（ステップ７０７）。す
なわち、図４の８に示すスイッチングエリアを設けるこ
とにより、束配線領域の中で図４の９と１０に示す配線
領域は互いに異層間で配線することになる。そして、実
際の配線処理は束配線領域のスイッチングエリア以外の
領域については、各部品からスイッチングエリアまで
を、束配線領域の外側から図５の矢印１１のような順番
で信号配線間の間隔（ライン−ライン）を守りつつ、そ
れぞれ層を変えて１層配線する。図５、６の場合、出力
ピンからスイッチングエリアまでの配線は第一層目と
し、入力ピンからスイッチングエリアまでの配線は、例
えば第二層目とし、入力ピンの手前にビアを設けて配線
を第一層目に出し、入力ピンと接続する。出力ピンから
スイッチングエリアまでの配線を第１層目とせず、例え
ば、第３層目とか第４層目にしてもよく、この場合には
ピンとの接続のためビアを使用する。In this embodiment, when the arrangement of pins of the bundled wiring signal is different between the output side and the input side, a switching area as shown by 8 in FIG. 4 is provided in an arbitrary bent area of the bundled wiring area. And avoid crossing. When, for example, the Y-coordinate value of each component to be bundled is the same value, a bending area may not occur, but in such a case, the place where the switching area is provided is regarded as a bending area. Therefore, it is determined whether or not the arrangement of the pins on which the signal is carried is the same on the output side and the input side (step 70).
5). When the arrangement of the pins on which the signal is carried is different between the output side and the input side, the switching area is set (step 70
6) The wiring outside the switching area from the output pin to the switching area and from the input pin to the switching area is one layer (step 707). That is, by providing the switching area 8 shown in FIG. 4, the wiring areas 9 and 10 in FIG. 4 in the bundled wiring area are wired between different layers. Then, in the actual wiring process, with respect to the area other than the switching area of the bundle wiring area, from the outside of the bundle wiring area to the switching area, the interval (line -The line is protected, and each layer is changed to perform one-layer wiring. In the case of FIGS. 5 and 6, the wiring from the output pin to the switching area is the first layer, and the wiring from the input pin to the switching area is the second layer, for example, and a via is provided before the input pin to connect the wiring. Connect to the input pin on the first layer. The wiring from the output pin to the switching area may not be the first layer but may be the third layer or the fourth layer. In this case, a via is used for connection with the pin.
【０００９】次に、スイッチングエリア内では、出力ピ
ンからの第一層目の各配線を、対応する入力ピンからの
第二層目の各配線と接続するようにそれぞれ対応する第
一層目の配線と第二層目の配線の交点に図６の１２に示
すようにビアを設け、出力ピンと対応する入力ピンが接
続されるようにスイッチングエリア内の配線を決定する
（ステップ７０８）。ステップ７０５で、信号の乗るピ
ンの並びが出力側と入力側で同じと判定されたときは、
スイッチングエリアを設けることなく、部品ＡＢ間の配
線を一層配線とする（ステップ７０９）。Next, in the switching area, each wiring of the first layer from the output pin is connected to each wiring of the second layer from the corresponding input pin so as to be connected to the corresponding first layer. A via is provided at the intersection of the wiring and the wiring of the second layer as shown in 12 of FIG. 6, and the wiring in the switching area is determined so that the input pin corresponding to the output pin is connected (step 708). When it is determined in step 705 that the arrangement of the pins on which the signal is placed is the same on the output side and the input side,
The wiring between the components AB is made one layer without providing a switching area (step 709).
【００１０】[0010]
【発明の効果】本発明によれば、束配線に関する配線を
全て自動設計することができる。また、これによりプリ
ント基板の配線設計期間の短縮を可能にすることができ
る。According to the present invention, all the wirings related to the bundled wirings can be automatically designed. In addition, this makes it possible to shorten the wiring design period of the printed circuit board.
【図１】部品ＡＢＣを自動配置したプリント基板を示す
図である。FIG. 1 is a diagram showing a printed circuit board on which components ABC are automatically arranged.
【図２】プリント基板上に配線間隔を考慮しながら確保
した束配線領域を示す図である。FIG. 2 is a diagram showing a bundled wiring region secured on a printed circuit board in consideration of wiring intervals.
【図３】確保した束配線領域の中から選択、決定した束
配線の配線ル−トを示す図である。FIG. 3 is a diagram showing a wiring route of a bundled wire selected and determined from the secured bundled wire area.
【図４】束配線領域の中でのスイッチングエリアの設定
を示す図である。FIG. 4 is a diagram showing setting of a switching area in a bundle wiring area.
【図５】自動配線によるスイッチングエリア以外の配線
ルートを示す図である。FIG. 5 is a diagram showing a wiring route other than a switching area by automatic wiring.
【図６】自動配線によるスイッチングエリア内の配線ル
ートを示す図である。FIG. 6 is a diagram showing a wiring route in a switching area by automatic wiring.
【図７】束配線の配線ルートの自動決定の処理フローチ
ャートの一例を示す図である。FIG. 7 is a diagram showing an example of a processing flowchart of automatic determination of a wiring route of bundle wiring.
１ 部品（ＡＢＣ） ２ 部品ピン ３ 障害物（２ピンまたは４ピンの部品） ４ 束配線出力側 ５ 束配線入力側 ６ 考えられるだけの束配線領域 ７ 障害物を避けた束配線領域 ８ スイッチングエリア ９、１０ 束配線領域の中のスイッチングエリア以外の
領域 １１ 配線順序 １２ ビア1 component (ABC) 2 component pin 3 obstacle (2-pin or 4-pin component) 4 bundle wiring output side 5 bundle wiring input side 6 possible bundle wiring area 7 bundle wiring area avoiding obstacles 8 switching area 9, 10 Area other than switching area in bundle wiring area 11 Wiring order 12 Via
Claims (1)
号配線を束ねて束配線する場合におけるプリント基板の
自動束配線ルート決定方法であって、 信号配線間の間隔（ライン−ライン間）を複数本分見積
もって束配線する配線幅を決定し、 該配線幅を持った束配線を行なうための配線領域（以
下、束配線領域という）をプリント基板上で可能な限り
探索し、 探索した束配線領域の中から、束配線領域内に障害物が
最も少ない束配線領域を選択し、 障害物を避けかつ信号配線と障害物の間隔を確保した束
配線領域を決定し、 束配線における束配線の信号の並びが出力側と入力側で
異なるか否か判定し、 束配線の信号の並びが出力側と入力側で同じときは、プ
リント基板の同一層内で前記束配線領域中の配線を決定
し、 束配線の信号の並びが出力側と入力側で異なるときは、
束配線領域内の任意の折れ曲がり領域に配線の交差を防
ぎ配線の接続を異層間で行うためのスイッチングエリア
を決定し、各部品からスイッチングエリアまでにおいて
は信号配線間の間隔（ライン−ライン間）を守って夫々
異なる層で配線されるよう配線を決定し、スイッチング
エリアにおいては前記異なる層の配線の交点にビアを設
け出力側と対応する入力側が接続されるように配線を決
定することを特徴とするプリント基板の自動束配線ルー
ト決定方法。1. An automatic bundle wiring route determination method for a printed circuit board in the case where a plurality of signal wiring lines are bundled in the same direction on a printed circuit board and are bundled, and the interval between the signal wiring lines (line-to-line) is set. The wiring width of the bundled wiring is determined by estimating a plurality of wirings, and a wiring area (hereinafter referred to as a bundled wiring area) for performing the bundled wiring having the wiring width is searched as much as possible on the printed circuit board, and the searched bundle is searched. From the wiring area, select the bundled wiring area with the fewest obstacles in the bundled wiring area, determine the bundled wiring area that avoids obstacles and secures the distance between the signal wiring and the obstacles, and If the signal arrangement of the bundled wiring is the same on the output side and the input side, the wiring in the bundled wiring area within the same layer of the printed circuit board is checked. Determine and bundle signal line When different output side and the input side,
A switching area is defined to prevent wiring crossing in any bend area in the bundled wiring area and to connect the wiring between different layers. From each component to the switching area, the spacing between the signal wirings (line-to-line) The wirings are determined so as to be wired in different layers, respectively, and in the switching area, vias are provided at the intersections of the wirings in the different layers, and the wirings are determined so that the output side and the corresponding input side are connected. Automatic printed wiring route determination method for printed circuit boards.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6104424A JPH07296027A (en) | 1994-04-20 | 1994-04-20 | Automatic bundle wiring route decision method for printed board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6104424A JPH07296027A (en) | 1994-04-20 | 1994-04-20 | Automatic bundle wiring route decision method for printed board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07296027A true JPH07296027A (en) | 1995-11-10 |
Family
ID=14380317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6104424A Pending JPH07296027A (en) | 1994-04-20 | 1994-04-20 | Automatic bundle wiring route decision method for printed board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07296027A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011086267A (en) * | 2009-10-19 | 2011-04-28 | Fujitsu Ltd | Design support program, design support device and design support method |
| US8006219B2 (en) | 2007-11-12 | 2011-08-23 | Fujitsu Limited | Wiring path information creating method and wiring path information creating apparatus |
| US8683415B2 (en) | 2011-09-29 | 2014-03-25 | Fujitsu Limited | Wiring support method and apparatus |
-
1994
- 1994-04-20 JP JP6104424A patent/JPH07296027A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8006219B2 (en) | 2007-11-12 | 2011-08-23 | Fujitsu Limited | Wiring path information creating method and wiring path information creating apparatus |
| JP2011086267A (en) * | 2009-10-19 | 2011-04-28 | Fujitsu Ltd | Design support program, design support device and design support method |
| US8683415B2 (en) | 2011-09-29 | 2014-03-25 | Fujitsu Limited | Wiring support method and apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8006219B2 (en) | Wiring path information creating method and wiring path information creating apparatus | |
| US6829749B2 (en) | Design support apparatus for circuit including directional coupler, design support tool, method of designing circuit, and circuit board | |
| JP4311244B2 (en) | Wiring route determination method and system | |
| US7389486B2 (en) | Arc routing system and method | |
| JPH07296027A (en) | Automatic bundle wiring route decision method for printed board | |
| US6640332B2 (en) | Wiring pattern decision method considering electrical length and multi-layer wiring board | |
| JP2005149445A (en) | Method for designing terminal block layout in electronic device | |
| JPH02236779A (en) | Scan path connecting system | |
| JPH06163690A (en) | Placement and routing apparatus for electronic device | |
| JPH11259551A (en) | Printed board parts layout and wiring cad device | |
| JPH08288395A (en) | Method and equipment for layout processing | |
| JPH10326300A (en) | Wiring board designing device | |
| JPH0296278A (en) | Automatic wiring processing system | |
| JPH04290171A (en) | Automatic wiring system | |
| JPH10283378A (en) | Automatic component arranging method | |
| JP2986279B2 (en) | Wiring method and printed circuit board design system | |
| JPH1197541A (en) | Method and system for designing semiconductor integrated circuit and storage medium | |
| JP3095307B2 (en) | Automatic electric component placement apparatus and automatic electric component placement method | |
| JPH06309414A (en) | Method for supporting wiring | |
| JP2000311944A (en) | Wiring design method for semiconductor device | |
| JPH0836596A (en) | Wiring board wiring method and device therefor | |
| JPH07296019A (en) | Wiring route decision system | |
| JPH01292473A (en) | Method for determining wiring route | |
| JPH05266137A (en) | Arrangement design assisting device | |
| JPH04104374A (en) | Mounting design check method |