JPH0729413U

JPH0729413U - ディジタル角度検出器

Info

Publication number: JPH0729413U
Application number: JP5956693U
Authority: JP
Inventors: 満男渡辺
Original assignee: 株式会社トキメック
Priority date: 1993-11-05
Filing date: 1993-11-05
Publication date: 1995-06-02

Abstract

(57)【要約】【目的】回転角度を互いに異なる回転比で検出する２つ
のアブソリュートエンコーダを使用し、両者の出力を組
み合わせて回転角度検出信号を得ることにより、角度分
解能の粗いアブソリュートエンコーダを使用し得るディ
ジタル角度検出器を提供する。【構成】第１のアブソリュートエンコーダ５はターンテ
ーブル１と同等の回転比で回転する回転軸３の回転角度
を検出する。第２のアブソリュートエンコーダ７はエン
コーダ５の出力８ビットディジタル信号の下位２ビット
と同期した回転比率（１対６４）で回転角度を検出す
る。同期補正回路８はエンコーダ５の出力ディジタル信
号の下位２ビットとエンコーダ７の出力８ビットディジ
タル信号の上位２ビットとの状態に応じて、エンコーダ
５の出力ディジタル信号の上位６ビットに対して同期補
正し、１４ビットの角度検出信号を出力する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、ディジタル角度検出器に係り、特に、回転運動をする装置の回転角度を検出し、その検出信号をディジタル信号として出力するディジタル角度検出器に関する。

【０００２】

【従来の技術】

図４は、従来のディジタル角度検出器の一例の斜視図を示す。同図において、１はターンテーブル、２はターンテーブル１を回転させるハンドル、３はターンテーブル１の中心に一端が固定された回転軸、４は回転軸３の他端に直結され、その回転角度に応じた１４ビットのディジタルバイナリ信号を出力する１４ビットアブソリュートエンコーダである。

【０００３】この従来のディジタル角度検出器において、ハンドル２を操作することにより図示しない駆動機構（例えば、ウォームとホイール、あるいはベベルギア）を駆動して、ターンテーブル１を所望の角度回転すると、ターンテーブル１と一体的に、回転軸３がターンテーブル１と同一の角度回転する。１４ビットアブソリュートエンコーダ４は、この回転軸３の回転角度、すなわち、ターンテーブル１の回転角度に応じた値の１４ビットのディジタルバイナリ信号を回転角度検出信号として出力する。ここで、１４ビットアブソリュートエンコーダ４を使用しているのは、電源の投入・遮断を繰り返した場合でも、ターンテーブル１の絶対角度を検出できるようにするためである。

【０００４】

【考案が解決しようとする課題】

しかし、上記の従来のディジタル角度検出器は、１４ビットアブソリュートエンコーダ４の角度分解能が、１６，３８４（＝２¹⁴）分割と微小角度である。このため、１４ビットアブソリュートエンコーダ４に極めて高精度の精密加工が必要であり、そのため低価格でディジタル角度検出器を製作することができない。

【０００５】本考案は、上記の点に鑑みなされたもので、安価な、角度分解能の粗いアブソリュートエンコーダを使用して、より精度の高いディジタル角度検出信号を出力することができるディジタル角度検出器を提供することを目的とする。

【０００６】

【課題を解決するための手段】

本考案は、上記の目的を達成するため、回転角度を互いに異なる回転比で検出する２つのアブソリュートエンコーダを使用し、両者の出力を組み合わせて回転角度検出信号を得ることにより、角度分解能の粗いアブソリュートエンコーダを使用し得るディジタル角度検出器を提供するものである。

【０００７】すなわち、本考案は、回転運動をする回転体と、この回転体と同等の回転比で回転する回転軸の回転角度を検出する第１のアブソリュートエンコーダと、第１のアブソリュートエンコーダの出力ディジタル信号の所定数の下位ビットと同期した回転比率で回転体の回転角度を検出する第２のアブソリュートエンコーダと、角度検出信号を出力する同期補正回路とより構成したものである。

【０００８】ここで、同期補正回路は、第１および第２のアブソリュートエンコーダの各出力ディジタル信号を入力信号として受け、第１のアブソリュートエンコーダの出力ディジタル信号の前記所定数の下位ビットと第２のアブソリュートエンコーダの出力ディジタル信号の所定数の上位ビットとの状態に応じて、第１のアブソリュートエンコーダの出力ディジタル信号の前記所定数の下位ビットを除く上位ビットに対して同期補正し、同期補正した上位ビットと第２のアブソリュートエンコーダの出力ディジタル信号とからなるディジタル信号を角度検出信号として出力する。

【０００９】

【作用】

本考案では、第１のアブソリュートエンコーダの出力ディジタル信号の前記下位の所定ビットを除く上位ビットと、第２のアブソリュートエンコーダの出力ディジタル信号とからなるディジタル信号を角度検出信号として出力するため、１つのアブソリュートエンコーダにより角度検出信号を得る場合よりも、各々のアブソリュートエンコーダの出力ディジタル信号のビット数が少なく、よって角度分解能が粗くて済む。

【００１０】ここで、第２のアブソリュートエンコーダは、第１のアブソリュートエンコーダの出力ディジタル信号の所定数の下位ビットと同期した回転比率で回転体の回転角度を検出しているが、同期整合がずれて出力信号の連続性が保たれなくなることがあり得る。

【００１１】そこで、本考案では、同期補正回路により、第１のアブソリュートエンコーダの出力ディジタル信号の前記所定数の下位ビットと第２のアブソリュートエンコーダの出力ディジタル信号の所定数の上位ビットとを比較し、両者が一致している場合は、第１および第２のアブソリュートエンコーダの各出力ディジタル信号が同期整合しているから補正せず、両者が不一致である時は、不一致の状態に応じて第１のアブソリュートエンコーダの出力ディジタル信号の前記下位の所定ビットを除く上位ビットに対して＋１または−１を加算して同期補正する。

【００１２】これにより、本考案では、従来よりも角度分解能が粗い第１および第２のアブソリュートエンコーダを用いて、あたかも角度分解能が微小角度のひとつのアブソリュートエンコーダで出力しているかの如き連続性を保った角度検出信号を出力することができる。

【００１３】

【実施例】

次に、本考案の実施例について説明する。

【００１４】図１は本考案の一実施例の構成図を示す。同図中、図４と同一構成部分には同一符号を付し、その説明を省略する。図１において、回転軸３の一端は、回転角度を検出すべきターンテーブル１の中心部に固定され、回転軸３の他端は、第１のアブソリュートエンコーダ５に直結されている。また、第１のアブソリュートエンコーダ５の反対側の回転軸は、１対６４の比率の増速器（ギヤボックス）６に直結されている。増速器６の出力軸は、第２のアブソリュートエンコーダ７に直結されている。同期補正回路８は、第１および第２のアブソリュートエンコーダ５および７の各出力ディジタル信号を入力信号として受け、同期補正を行う。

【００１５】ここで、第１および第２のアブソリュートエンコーダ５および７は、それぞれ８ビットのアブソリュートエンコーダである。それらの角度分解能は、２５６（＝２⁸ ）分割で、最小検出角度が約１．４°と極めて粗いため、現在の加工技術水準をもってすれば、容易に十分な精度のものを製作できるものである。

【００１６】第１のアブソリュートエンコーダ５は、ターンテーブル１と直結した回転軸３と１対１に接続されているため、ターンテーブル１の回転角度をそのまま２５６分割の精度で検出する。これに対し、第２のアブソリュートエンコーダ７のシャフトは、増速器６を介して回転軸３に実質的に接続されているため、ターンテーブル１の１回転で６４回転する。よって、１ビットあたりの角度分解能は、１６，３８４（＝２⁸×６４）分割の精度となる。

【００１７】また、１対６４の回転比になるように第２のアブソリュートエンコーダ７が接続されているため、第１のアブソリュートエンコーダ５の出力８ビットディジタル信号の下位２ビットと、第２のアブソリュートエンコーダ７の出力８ビットディジタル信号の上位２ビットとは、同期する。

【００１８】第１のアブソリュートエンコーダ（以下、１Ｘエンコーダという）５の出力角度検出信号である８ビットディジタル信号と、第２のアブソリュートエンコーダ（以下、６４Ｘエンコーダという）７の出力角度検出信号である８ビットディジタル信号とは、それぞれ同期補正回路８に供給される。ここで、これらの信号は、後述する同期補正処理される。さらに、１Ｘエンコーダ５の出力８ビットディジタル信号の上位６ビットを上位ビット側とし、６４Ｘエンコーダ７の出力８ビットディジタル信号を下位ビット側として、計１４ビットのディジタル信号が合成されて、角度検出信号として出力される。

【００１９】図２は本考案の要部の同期補正回路の一実施例の回路図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明を省略する。図２において、回転体１０は、前記ハンドル２により回転操作されるターンテーブル１などの、絶対角度の検出が必要とされる回転運動をする回転体で、例えば、水平環と垂直環とに支えられたジャイロ球を有するジャイロコンパスなどがある。

【００２０】同期補正回路８は、１Ｘエンコーダ５の出力８ビットディジタル信号を入力信号として受けるバッファ８１と、６４Ｘエンコーダ７の出力８ビットディジタル信号を入力信号として受けるバッファ８２と、ＮＡＮＤ回路８３および８４と、バッファ８２よりの８ビットディジタル信号のうち上位２ビットをそれぞれ反転してＮＡＮＤ回路８３に入力するインバータ８５および８６と、バッファ８１よりの８ビットディジタル信号のうち下位２ビットをそれぞれ反転してＮＡＮＤ回路８４に入力するインバータ８７および８８と、バッファ８１の出力８ビットディジタル信号のうち上位６ビットに対して、ＮＡＮＤ回路８３および８４の出力信号に応じて「１」または「−１」を加算する加算器８９とよりなる。この同期補正回路８は、加算器８９の出力６ビットディジタル信号を上位ビット側とし、バッファ８２の出力８ビットディジタル信号を下位ビット側とする、計１４ビットのディジタル信号を出力する構成である。

【００２１】ここで、同期補正回路８による同期補正の原理について説明する。いま、回転体１０の初期位置を０°とし、このとき、１Ｘエンコーダ５の出力８ビットディジタル信号の値は１６進表現で（００）_Hで、また、６４Ｘエンコーダ７の出力８ビットディジタル信号の値も１６進表現で（００）_Hであるものとする。回転体１０が上記の位置から１／６４回転すると、１Ｘエンコーダ５の出力８ビットディジタル信号の値は（０４）_Hとなるのに対し、６４Ｘエンコーダ７のシャフトは、回転体１０の１／６４回転で１回転するから、６４Ｘエンコーダ７の出力８ビットディジタル信号の値は（００）_Hとなるはずである。

【００２２】しかし、上記のエンコーダ５および７のギアのバックラッシュなどの外乱により、上記の同期整合の状態が乱れることがある。その場合は、両エンコーダ５および７の出力値の関係は、上記とは異なり、同期補正回路８が１Ｘエンコーダ５の出力ディジタル信号の下位２ビットが「００」、「０１」、「１０」、「１１」、「００」…と変化する毎に（すなわち、回転体１０の１／６４回転毎で、６４Ｘエンコーダ７の出力ディジタル信号の上位２ビットが「１１」から「００」へ変化する毎に）、同期チェックを行うものとすると、次の２通りが考えられる。

【００２３】第１のケースは、１Ｘエンコーダ５の出力８ビットディジタル信号の値が（０４）_Hとなるのに対し、６４Ｘエンコーダ７の出力８ビットディジタル信号の値は（ＦＦ）_Hとなる場合である。第２のケースは、１Ｘエンコーダ５の出力８ビットディジタル信号の値は（０３）_Hのときに、６４Ｘエンコーダ７の出力８ビットディジタル信号の値が（００）_Hとなる場合である。

【００２４】１Ｘエンコーダ５と６４Ｘエンコーダ７とが正しく同期整合されている場合には、上記したように、１／６４回転毎に１Ｘエンコーダ５の出力ディジタル信号の下位２ビットは６４Ｘエンコーダ７の出力ディジタル信号の上位２ビットと同一となるように調整してあるので、１Ｘエンコーダ５の出力８ビットディジタル信号の下位２ビットを省略して残りの上位６ビットを６４Ｘエンコーダ７の出力８ビットディジタル信号の上位側に合成して得た１４ビットディジタル信号を角度検出信号とすることができる。

【００２５】この角度検出信号は、回転体１０が上記０°の位置から１／６４回転すると、１６進表現で（０１００）_Hとなる（１０進表現では「２５６」）。しかし、同期整合が乱れて上記の第１のケースになった場合は、上記の１４ビットディジタル信号（角度検出信号）は（０１ＦＦ）_H（１０進表現では「５１１」）となり、上記の第２のケースになった場合は（００００）_H（１０進表現では「０」）となる。すなわち、同期整合が乱れると、上記の１４ビットディジタル信号の値は、本来の値の２倍の値か０になり、その前後の角度検出時の値と連続性を大きく欠いた値となってしまう。

【００２６】そこで、本実施例では、図２に示したように、同期補正回路８は、ＮＡＮＤ回路８３および８４とインバータ８５〜８８によりバッファ８１を介して取り出される１Ｘエンコーダ５の出力８ビットディジタル信号の下位２ビットと、バッファ８２を介して取り出される６４Ｘエンコーダ７の出力８ビットディジタル信号の上位２ビットとを比較照合し、不一致を検出する。すなわち、１Ｘエンコーダ５の出力８ビットディジタル信号の下位２ビットが「１１」で、６４Ｘエンコーダ７の出力８ビットディジタル信号の上位２ビットが「００」のときには、前記第２のケースの場合であり、この場合は、ＮＡＮＤ回路８３および８４のうちＮＡＮＤ回路８３の出力信号が”Ｌ”レベルとなる。また、１Ｘエンコーダ５の出力８ビットディジタル信号の下位２ビットが「００」で、６４Ｘエンコーダ７の出力８ビットディジタル信号の上位２ビットが「１１」のときには、前記第１のケースの場合であり、この場合は、ＮＡＮＤ回路８３および８４のうちＮＡＮＤ回路８４の出力信号が”Ｌ”レベルとなる。

【００２７】ＮＡＮＤ回路８４から”Ｌ”レベルの信号が出力される上記の第１のケースの場合は、１Ｘエンコーダ５の検出値が６４Ｘエンコーダ７の検出値よりも進んでいる場合であるので、このときには、加算回路８９は、バッファ８１を介して取り出される１Ｘエンコーダ５の出力８ビットディジタル信号の上位６ビットに「 −１」を加算する。一方、ＮＡＮＤ回路８３から”Ｌ”レベルの信号が出力される上記の第２のケースの場合は、１Ｘエンコーダ５の検出値が６４Ｘエンコーダ７の検出値よりも遅れている場合であるので、この場合は、加算回路８９は、バッファ８１を介して取り出される１Ｘエンコーダ５の出力８ビットディジタル信号の上位６ビットに「＋１」を加算する。

【００２８】また、上記の組合せ以外の、同期整合がとれているとき、あるいは、その他の場合は、ＮＡＮＤ回路８３および８４の出力信号はそれぞれ”Ｈ”レベルであるから、加算回路８９は、上記の加算は行わず、バッファ８１を介して入力される１Ｘエンコーダ５の出力８ビットディジタル信号の上位６ビットをそのまま出力する。このようにして、加算回路８９により次表に示す如き同期補正量の付与が行われる。

【００２９】

【表１】

【００３０】このようにして、１Ｘエンコーダ５の出力８ビットディジタル信号の下位２ビットと、６４Ｘエンコーダ７の出力８ビットディジタル信号の上位２ビットとの比較結果に応じて、加算器８９により１Ｘエンコーダ５の出力８ビットディジタル信号の上位６ビットに、表１に示した同期補正量を付与する。そして、この加算器８９の出力６ビットに、バッファ８２を介して出力された６４Ｘエンコーダ７の出力８ビットディジタル信号を下位側に合成して得た１４ビットディジタル信号が、同期補正回路８より角度検出信号として取り出される。

【００３１】これにより、前記した第１のケースの場合は、加算器８９の出力６ビット信号は「００００００」、バッファ８２の出力８ビット信号は「１１１１１１１１」となるから、同期補正回路８の出力角度検出信号は、１６進表現で（００ＦＦ） _H （１０進表現では「２５５」）となる。同様に、前記した第２のケースの場合は、（０１００）_H（１０進表現では「２５６」）となる。従って、同期整合がとれていなくとも、同期補正回路８から同期整合がとれているときの本来の値（０１００）_Hと同一か極めて近い値に補正された角度検出信号を取り出すことができる。

【００３２】このように、本実施例によれば、二つのエンコーダ５および７と同期補正回路８とを組み合わせることにより、角度分解能の粗い８ビットアブソリュートエンコーダを用いて連続した正確な角度検出信号を得ることができる。

【００３３】図３は本考案の他の実施例の構成図を示す。同図中、図１および図２と同一構成部分には同一符号を付し、その説明を省略する。図３において、１２はラック、１３はピニオン、１４はピニオンを駆動するモータで、モータ１４の一方の回転軸１４ａはピニオン１３の中心部に固定され、モータ１４の他方の回転軸１４ｂは歯車１５に固定され、歯車１５はこれと同一の歯数の歯車１６を介して１Ｘエンコーダ５のシャフトに接続されている。これにより、１Ｘエンコーダ５はピニオン１３の回転と１対１に回転して回転角度を検出する。

【００３４】さらに、歯車１５は、小径の歯車１７および大径の歯車１８を介して歯車１９に噛合するようになされている。歯車１９は、６４Ｘエンコーダ７のシャフトに接続されている。歯車１７および１８は、共通のシャフトで固定されており、同時に回転する。歯車１９は、ピニオン１３および歯車１５が１回転すると、６４回転するように、歯車１７〜１９の歯数が設定されている。これにより、６４Ｘエンコーダ７は、ピニオン１３の１回転に対して６４回転して回転角度を検出する。

【００３５】同期補正回路８は、１Ｘエンコーダ５および６４Ｘエンコーダ７の各出力ディジタル信号が入力され、前記したように、同期整合の乱れが生じても、連続した値が得られるよう同期補正した１４ビットディジタル信号を出力する。モータ駆動装置２０は、同期補正回路８の出力１４ビットディジタル信号を入力信号として受け、これにより、ピニオン１３の回転角度、すなわちラック１２の位置を検出し、その検出位置に基づいて、モータ１４の回転を駆動制御する。これにより、本実施例によれば、ラック１２およびピニオン１３の精度の高い位置決めを行うことができる。

【００３６】なお、本考案は、以上の実施例に限定されるものではなく、例えば、７ビットアブンリュートエンコーダを使用した場合、第１のアブソリュートエンコーダ５の出力ディジタル信号の下位２ビットと第２のアブソリュートエンコーダ７の出力ディジタル信号の上位２ビットとが同期する回転比としては、第２のアブソリュートエンコーダ７を第１のアブソリュートエンコーダ５に対して３２倍の回転比で配置するように構成してもよい。

【００３７】また、同期補正回路８は図２に示したような論理回路によるハードウェア構成に限らず、コンピュータによるソフトウェア処理により実現することもできる。また、第１および第２のアブソリュートエンコーダ５および７のビット数も、適用する装置の要求精度に応じて定めることができることは勿論である。

【００３８】

【考案の効果】

以上説明したように、本考案によれば、従来よりも角度分解能が粗い第１および第２のアブソリュートエンコーダを用いて、あたかも角度分解能が微小角度のひとつのアブソリュートエンコーダで出力しているかの如き連続性を保った角度検出信号を出力することができる。このようにしたため、従来に比し安価な構成で、しかも、精度の高いディジタル角度検出信号を出力することができる。よって、工作機械、ロボット、ジャイロコンパス等の絶対角度の検出を必要とする分野に広く適用することができ、産業上極めて有用である。

【図面の簡単な説明】

【図１】本考案の一実施例の構成の概要を示す斜視図で
ある。

【図２】本考案の要部の同期補正回路の一実施例の回路
図である。

【図３】本考案の他の実施例の構成の概要を示す斜視図
である。

【図４】従来の一例の構成図である。

【符号の説明】

１…ターンテーブル２…ハンドル５…第１のアブソリュートエンコーダ（１Ｘエンコー
ダ）６…増速器（ギアボックス）７…第２のアブソリュートエンコーダ（６４Ｘエンコー
ダ）８…同期補正回路１２…ラック１３…ピニオン８３、８４…ＮＡＮＤ回路８９…加算器

Claims

【実用新案登録請求の範囲】

【請求項１】回転運動をする回転体と、該回転体と同等の回転比で回転する回転軸の回転角度を
検出する第１のアブソリュートエンコーダと、該第１のアブソリュートエンコーダの出力ディジタル信
号の所定数の下位ビットと同期した回転比率で該回転体
の回転角度を検出する第２のアブソリュートエンコーダ
と、該第１および第２のアブソリュートエンコーダの各出力
ディジタル信号を入力信号として受け、該第１のアブソ
リュートエンコーダの出力ディジタル信号の前記所定数
の下位ビットと該第２のアブソリュートエンコーダの出
力ディジタル信号の所定数の上位ビットとの状態に応じ
て、該第１のアブソリュートエンコーダの出力ディジタ
ル信号の前記所定数の下位ビットを除く上位ビットに対
して同期補正し、該同期補正した上位ビットと該第２の
アブソリュートエンコーダの出力ディジタル信号とから
なるディジタル信号を角度検出信号として出力する同期
補正回路とを備えることを特徴とするディジタル角度検
出器。