JPH0728763A - 放送通信方法および放送ルーティング装置 - Google Patents
放送通信方法および放送ルーティング装置Info
- Publication number
- JPH0728763A JPH0728763A JP5175070A JP17507093A JPH0728763A JP H0728763 A JPH0728763 A JP H0728763A JP 5175070 A JP5175070 A JP 5175070A JP 17507093 A JP17507093 A JP 17507093A JP H0728763 A JPH0728763 A JP H0728763A
- Authority
- JP
- Japan
- Prior art keywords
- broadcast
- message
- processor
- communication
- routing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Multi Processors (AREA)
- Computer And Data Communications (AREA)
Abstract
ーティングチップに関し,ランダムに複数のプロセッサ
から放送通信要求が起きても,簡単にデッドロックを回
避できるようにすることを目的とする。 【構成】ネットワークを構成するルーティングチップ10
の中で実際に放送するルーティングチップを特定のもの
に決め,放送するときには,その放送ルーティングチッ
プにメッセージを1対1通信により転送し,放送ルーテ
ィングチップから1対N通信により他のプロセッサへメ
ッセージを放送する。
Description
数の放送通信要求が同時に発生しても,デッドロックを
回避できるようにした放送通信方法および放送ルーティ
ング装置に関する。
ロセッサから他の複数のプロセッサへ同じ内容のメッセ
ージを送る通信であり,並列計算機において重要な通信
パターンの一つである。
通信を行う並列計算機の通信制御方式として,例えば特
開平3−102455号公報に開示されている方式があ
る。この方式では,他ノードから送られてきたデータを
方向ごとに受信処理部によって受け取る。次に,宛先検
出部でそのデータ内の宛先ノードの範囲を指定した宛先
情報を検出し,その検出した宛先情報に基づき,ノード
間距離処理部によりそのノードと宛先ノードのノード間
距離を求める。続いて宛先判定部により,データを自ノ
ードへ取り込むかどうかの判断を行うとともに,前記距
離情報に基づきデータの送信の必要性の有無および送信
方向を判定し,データの送信が必要な場合にはそのデー
タを方向ごとの送信処理部に渡し,データを転送する。
ットワーク)のルーティング方式として,ワームホール
ルーティングが採用されているが,ワームホールルーテ
ィングによる放送通信を迅速かつ効率的に行う方式とし
て,例えば特開平3−140035号公報に開示されて
いる放送通信方式がある。この方式では,メッセージを
転送単位に分割したフリットの先頭に放送通信の範囲情
報を持つヘッダフリットおよび末尾に最終フリットを設
け,あるノードからネットワーク上の他のノードに順次
送信し,受信したノードで上記ヘッダフリットを参照し
て範囲情報が他のノードに送信する旨を示すときに範囲
情報を更新して,そのヘッダフリットを送信方向のノー
ドに送信すると共に,これに続いて送信されてくるフリ
ットについて最終フリットまで順次送信するようにして
いる。
ングは,低いレイテンシを実現する一方で,チャネルを
占有するので,放送通信をメッシュあるいはトーラスで
実現するとデッドロックを起こす可能性がある。デッド
ロックを発生させる原因は,チャネルの占有とポートの
占有の二つである。ここで,ポートとはプロセッサとネ
ットワーク間の通信路のインタフェースを意味する。
よるデッドロックの例を示す。今,プロセッサ20aと
プロセッサ20dがほぼ同時にワームホールルーティン
グによる放送通信を開始したとする。ワームホールルー
ティングでは,送信プロセッサに接続されているルーテ
ィングチップから,順次,隣接するルーティングチップ
へパスを確保しながらメッセージを送っていく。
が,ルーティングチップ100aからルーティングチッ
プ100bへ届き,プロセッサ20bのポートが確保さ
れ,さらにルーティングチップ100cへ放送メッセー
ジが送られたとする。このとき,プロセッサ20cのポ
ートが,プロセッサ20dの放送通信のために獲得でき
なかったとすると,ポートの空き待ちになる。一方,プ
ロセッサ20dの放送メッセージに対して,プロセッサ
20cのポートが割り当てられ,次にプロセッサ20b
のポートを獲得しようとしたとき,同じくプロセッサ2
0aの放送のためにそのポートが獲得できず,これもポ
ートの空き待ちに入ると,相互にポートの空き待ちにな
って,デッドロックが生じる。
視によりデッドロックの発生を検出し,一方または双方
が一旦全ポートを解放して,再度リトライすることによ
り,デッドロックを解消する方法がある。しかし,この
方法では,デッドロックを検出するまでに時間がかか
り,またリトライしなければならないので非効率的であ
るという問題がある。
想化して,あたかも複数のチャネルがあるかのように見
せる仮想チャネル方式により,デッドロックの原因を除
去することができる。例えば,構造化チャネルルーティ
ングとして知られているような方式を採用すればよい。
をマルチポート化することにより解決することが考えら
れる。ポートのマルチポート化とは,ネットワークとメ
モリとのインタフェースにおいて,複数のメッセージが
同時にネットワークからメモリへ転送できるようにする
ことをいう。このためには,ルーティングチップ内のプ
ロセッサへのインタフェースを,放送通信が競合する可
能性がある数だけ多重化する必要があり,そのハードウ
ェアコストはかなり大きなものとなる。
算機においてランダムに放送通信要求が起きても,簡単
にデッドロックを回避できるようにすることを目的とし
ている。
図である。図中,10a,10b,…はネットワークに
おけるメッセージの送受信および中継を行うルーティン
グチップ,20a,20b,…は,並列計算機のプロセ
ッサを表す。
(A)に示すように,ネットワークを構成するルーティ
ングチップ10a,…の中で,1対N(ただし,N≧
2)通信の放送を行う一つの特定の放送ルーティングチ
ップ10bを定める。
要とするとき,プロセッサ20cは,ルーティングチッ
プ10cを介して,放送ルーティングチップ10bへ1
対1通信により放送メッセージを送り,放送通信を要求
する(図1の)。
ングチップ10bは,他のプロセッサ10a〜10dへ
放送メッセージを転送して放送する(図1の)。図1
(B)に示すように,各ルーティングチップ10e,…
から,対応する各プロセッサ20e,…へメッセージを
送るポートが複数(M個)ある場合,請求項2記載の放
送通信方法では,ネットワークを構成するルーティング
チップ10e,…の中で,1対N(ただし,N≧2)通
信の放送を行うM個の特定の放送ルーティングチップ1
0e,10gを定める。
要とするとき,プロセッサ20fは,ルーティングチッ
プ10fを介して,放送ルーティングチップ10eまた
は放送ルーティングチップ10gのいずれかへ1対1通
信により放送メッセージを送り,放送通信を要求する。
ングチップ10eまたは放送ルーティングチップ10g
は,他のプロセッサ20e〜20hへ放送メッセージを
転送して放送する。
ングチップは,受け取った放送メッセージを,一旦,プ
ロセッサのメモリにコピーすることなく,FIFO(Fi
rstIn First Out)バッファなどを用いてワームホール
ルーティング的に他のプロセッサへ転送する。
するプロセッサは,放送ルーティングチップへ送る放送
メッセージにおける1対1通信用のメッセージヘッダの
後ろに放送通信用のメッセージヘッダを付加し,各放送
ルーティングチップは,受け取ったメッセージの1対1
通信用のメッセージヘッダをストリップし,次が放送通
信用のメッセージヘッダであるか否かを判定し,放送通
信用のメッセージヘッダである場合に,その放送メッセ
ージを他のプロセッサへ転送する。
に送信プロセッサの識別子を付加し,各ルーティングチ
ップ内で,放送メッセージにおける送信プロセッサの識
別子と自プロセッサの識別子とを比較することにより,
識別子が一致する場合には,その放送メッセージをその
送信プロセッサが受信しないようにフィルタリングす
る。
すように,ルーティングチップ10 11,1012,…を二
次元トーラスまたは二次元格子状に接続してネットワー
クを構成する複数のプロセッサからなる並列計算機にお
いて,1対N(ただし,N≧2)通信の放送を行う複数
個の特定の放送ルーティングチップ1011,1022,1
033,1044を定め,これらを対角状に配置する。そし
て,放送通信を要求するプロセッサは,放送ルーティン
グチップの各々へ1対1通信により放送メッセージを送
るようにし,放送メッセージを受け取った各放送ルーテ
ィングチップ1011,1022,1033,1044は,それ
ぞれ列方向または行方向の他のプロセッサへ放送メッセ
ージを転送して放送するようにする。
は,他のプロセッサへ送信するメッセージを格納する送
信用のバッファと,他のプロセッサから受信した自プロ
セッサ宛のメッセージを格納する受信用のバッファと,
ネットワークを介して他のプロセッサからメッセージを
受信する受信部と,ネットワークを介して他のプロセッ
サへメッセージを送信する送信部と,受信したメッセー
ジが自プロセッサ宛でないときに,そのメッセージ全体
を前記送信部へ転送する宛先判定部と,受信したメッセ
ージが自プロセッサ宛であるとき,前記宛先判定部から
そのメッセージを受け取り,メッセージヘッダをストリ
ップし,その後さらにメッセージヘッダがあればそのメ
ッセージを前記送信用のバッファへ転送し,メッセージ
ヘッダがなければそのメッセージを前記受信用のバッフ
ァへ転送するヘッダストリップ部と,前記送信用のバッ
ファに格納されたメッセージを読み出し,そのメッセー
ジヘッダを解析して送信すべき方向を選択し,前記送信
部へメッセージを転送するヘッダ解析部とを備える。
単な方法は,放送するプロセッサをアービトレーション
などによりシリアライズし,同時に複数の放送通信が行
われないようにすることである。複数のプロセッサがバ
スに接続されているアーキテクチャでは,アービトレー
ションによりバスを獲得するプロセッサを決定してい
る。そこで,トーラスなどのネットワークで放送を実現
するために,どのプロセッサからの放送メッセージも一
つのプロセッサに付随するルーティングチップに集め
て,そこから放送するようにすれば,そのルーティング
チップでメッセージがシリアライズされ(これがアービ
トレーションになる),デッドロックの問題が解決され
る。このとき,1回のストアアンドフォワード(1回の
受信と1回の送信)を必要とする。
フォワードのオーバヘッドをなくした低遅延通信を実現
し,デッドロックの発生しない放送通信を実現するもの
である。基本的な原理は,実際に放送するルーティング
チップを特定のものに決め,放送するときには,その放
送ルーティングチップにメッセージを転送し,放送ルー
ティングチップは,放送メッセージをメモリに受信する
ことなく,ワームホールルーティング的にメッセージを
放送する。
(A)において,実際に放送するのは,ルーティングチ
ップ10bだけであるので,これにより放送メッセージ
がシリアライズされ,競合によるデッドロックが回避さ
れる。
(B)において,各ルーティングチップ10e,…と各
プロセッサ20e,…との間のポートが二つあるとする
と,放送するルーティングチップをあらかじめ二つ決め
る。この例では,放送ルーティングチップ10e,10
gである。実際に放送するのは,この二つのルーティン
グチップ10e,10gだけであり,放送通信によりポ
ートが占有されても,ポートの不足によりデッドロック
が生じることはない。チャネルの占有に対しては,仮想
チャネルを用いることなどにより対処可能である。
ルルーティング方式により放送メッセージを転送するこ
とにより,プロセッサのメモリにメッセージをコピーす
ることなく,低遅延通信を実現することができる。
用のメッセージヘッダの後ろに,放送通信用のメッセー
ジヘッダを付加することにより,放送ルーティングチッ
プは,単にメッセージヘッダをストリップするだけで,
放送メッセージを簡単な制御で転送することが可能にな
る。
グチップ内に自プロセッサが発信した放送メッセージを
廃棄するフィルタを設けることにより,自プロセッサが
出した放送メッセージを,受け取らないようにすること
ができる。
ィングチップを対角状に配置し,列方向または行方向に
放送することにより,放送通信の分散処理が可能にな
り,また放送通信のデッドロックも回避することができ
る。
ングチップを構成することにより,上記の放送通信方法
を実現するシステムを簡単に構築することができる。こ
の放送ルーティングチップは,ハードウェアを変更する
ことなく,通常のルーティングチップとしても用いるこ
とが可能である。
ップの構成例を示す図,図3は本発明の実施例で用いる
メッセージヘッダ説明図,図4は図2に示す宛先判定部
の動作説明図,図5は図2に示すヘッダストリップ部の
動作説明図,図6は図2に示すヘッダ解析部の動作説明
図である。
ーティングチップ10は,例えば図2に示すように構成
される。図2において,11はネットワークへのメッセ
ージの送受信を制御するルーティングブロック,12は
送信FIFOバッファ,13は受信FIFOバッファ,
14はセレクタ,15はヘッダ解析部,16L,16R
は受信部,17L,17Rは宛先判定部,18L,18
Rは送信部,19はヘッダストリップ部を表す。
ルーティングチップ10(これを放送ルーティングチッ
プという)へ放送メッセージを送信する。なお,放送ル
ーティングチップも,そうでない通常のルーティングチ
ップも,本実施例では同じハードウェア構成になってい
る。各ルーティングチップが,放送ルーティングチップ
として動作するか,通常のルーティングチップとして動
作するかは,各プロセッサが作成するメッセージのヘッ
ダ情報によって決められる。放送ルーティングチップ
も,1対1通信においては従来と同じようにメッセージ
転送を行う。
に,先頭に1対1通信用ヘッダ30aが設けられ,放送
メッセージの場合には,さらに放送通信用ヘッダ30b
が設けられる。その後ろにメッセージの内容であるデー
タ31が続く。
ッダ30bの構成は,図3(B)に示すようになってい
る。ヘッダフラグ32は,“0”のときデータ31であ
ることを示し,“1”のとき,本ヘッダが1対1通信用
ヘッダ30aまたは放送通信用ヘッダ30bであること
を示す。方向フラグ33は,“0”のとき左方向へ送信
すべきメッセージ,“1”のとき右方向へ送信すべきメ
ッセージであることを示す。宛先フィールド34は,転
送先までのノード間距離を表す。例えば,3つ先のルー
ティングチップまでメッセージを送る場合には,宛先フ
ィールド34の値は“3”となる。放送フラグ35は,
“0”のとき1対1通信,“1”のとき放送通信のヘッ
ダであることを示す。
メッセージは,ヘッダストリップ部19により先頭のヘ
ッダがストリップされる。次のヘッダが放送通信用ヘッ
ダのときは,再び送信FIFOバッファ12へ転送さ
れ,そうでないとは,受信FIFOバッファ13へ転送
され,プロセッサ20へ渡される。放送メッセージは,
ヘッダ解析部15の解析により,すべてのプロセッサま
たは送信元が指定した範囲のプロセッサへ放送される。
この1対N通信の放送は,例えば特開平3−10245
5号公報に開示されている方式を用いて実施することが
できる。
部の動作を,さらに詳しく説明する。宛先判定部17
L,17Rは,受信部16L,16Rからメッセージを
受信すると,図4に示すように制御する。まず,メッセ
ージヘッダに対して,ステップ41により,宛先フィー
ルド34の値を1減算する。そして,ステップ42によ
り,宛先フィールド34の値が0になったかどうかを判
定し,0になったならば,ステップ44へ進む。0でな
ければ,ステップ43により,放送フラグ35が0かど
うか,すなわち通常のメッセージ(放送フラグ==0)
であるか,放送メッセージ(放送フラグ==1)である
かを判定する。放送メッセージであればステップ44へ
進み,通常のメッセージであればステップ45へ進む。
ッセージの場合,ステップ44により,そのメッセージ
全体をヘッダストリップ部19へ転送する。放送メッセ
ージではなく,また自プロセッサ宛のメッセージでもな
いとき,ステップ45により,メッセージ全体を反対側
の送信部18R,18Lへ転送する。
7L,17Rまたはヘッダ解析部15からメッセージを
受けると,図5に示すように制御する。まず,ステップ
51により先頭のメッセージヘッダをストリップする。
そして,ステップ52により,次のヘッダフラグが0で
あるかどうかを判定する。ヘッダフラグが0であれば,
メッセージの内容を示すデータであるので,ステップ5
4へ進む。ヘッダフラグが1であれば,ヘッダが続いて
いることになるので,ステップ53へ進む。
セージ全体を送信FIFOバッファ12へ転送する。ス
テップ54では,ヘッダストリップ後のメッセージ全体
のデータを,受信FIFOバッファ13へ転送する。
ァ12からメッセージを一つずつ読み出し,図6に示す
ように制御する。まず,メッセージヘッダに対して,ス
テップ61により,宛先フィールド34の値が0かどう
かを判定し,0であればステップ62へ進み,0でなけ
ればステップ63へ進む。宛先フィールド34の値が0
である場合,ステップ62により,ヘッダを含めてメッ
セージ全体をヘッダストリップ部19へ転送する。宛先
フィールド34の値が0でなければ,ステップ63によ
り放送フラグ35が0かどうか,すなわち通常のメッセ
ージ(放送フラグ==0)であるか,放送メッセージ
(放送フラグ==1)であるかを判定する。放送メッセ
ージであればステップ64へ進み,通常のメッセージで
あればステップ65へ進む。
り,ヘッダを含めてそのメッセージ全体を左右の送信部
18L,18Rへ転送し,放送する。放送メッセージで
ない場合,ステップ65により方向フラグ33を判定
し,方向フラグ33が1のときは,ステップ66により
ヘッダを含めてメッセージ全体を右の送信部18Rへ転
送し,方向フラグ33が0のときは,ステップ67によ
りヘッダを含めてメッセージ全体を左の送信部18Lへ
転送する。
グにおいて放送するプロセッサがあらかじめ決まってい
る場合には,すなわち,デッドロックの発生する可能性
があらかじめないことがわかっている場合には,放送す
るプロセッサが,放送ルーティングチップに送信するこ
となく,放送メッセージを直接自分のルーティングチッ
プに送信すればよい。ルーティングチップは,放送ルー
ティングチップもそうでないものも,同じ構造になって
いるからである。これは,図3(A)に示すメッセージ
において,1対1通信用ヘッダ30aがない場合に相当
する。
7に示す。図7(A)に示すように,ルーティングチッ
プ10を二次元トーラスのネットワーク構成とした場合
にも,同様に本発明を実施することができる。トーラス
ではなくメッシュの場合も同様である。このときのルー
ティングチップ10は,図7(B)に示すように構成さ
れる。
向)の通信と上下方向(Y方向)の通信が必要になるの
で,ルーティングブロックとして,Xルーティングブロ
ック11Xと,Yルーティングブロック11Yが設けら
れる。Xルーティングブロック11XおよびYルーティ
ングブロック11Yは,それぞれ図2に示すルーティン
グブロック11と同様な構造になっている。Xルーティ
ングブロック11XまたはYルーティングブロック11
Yから,メッセージを送信FIFOバッファ12に書き
込むときに,入力元を切り換えるための選択スイッチS
Wがある。
送メッセージのヘッダは,例えば図7(C)に示すよう
に,X方向1対1通信用ヘッダ,Y方向1対1通信用ヘ
ッダ,X方向放送通信用ヘッダ,Y方向放送通信用ヘッ
ダを備える。
〜(C)に示す構成を採ることができる。図8におい
て,ハッチングを施したルーティングチップが,放送用
に設定された放送ルーティングチップである。図8
(A)の例は,放送を行うルーティングチップが一つの
場合の例である。放送ルーティングチップへのアクセス
が集中する問題があるときは,放送ルーティングチップ
を複数にすることができる。このとき,放送ルーティン
グチップ数分のマルチポート化が必要となる。
る放送ルーティングチップを,二つにしている。このと
きは,ポート占有によるデッドロックが生じないように
するために,ポートの二重化が必要である。
送ルーティングチップを4個設けたシステムの例を示し
ている。放送ルーティングチップを図示のように対角状
に配置し,各放送ルーティングチップは,点線で図示し
た範囲への放送,すなわち行方向(X方向)への放送通
信だけを行う。なお,列方向(Y方向)への放送通信だ
けを行うようにしてもよい。
ーを設けた例を示している。本方式では,放送するメッ
セージが放送通信要求を出した送信プロセッサ以外から
放送されるので,送信プロセッサも自分が出した放送メ
ッセージを受信してしまう。この放送メッセージを自プ
ロセッサが受け取って動作しないように,プロセッサ内
のソフトウェアによって対処することも可能であるが,
図9に示すように,ルーティングチップ10内にフィル
ター90を設けることにより,ソフトウェアの負担を軽
減することが可能である。
たはヘッダに続くデータの先頭に,送信プロセッサの識
別子(プロセッサID)を入れる。メッセージを受信す
るとき,フィルター90によってメッセージ中のプロセ
ッサIDを見て,その送信プロセッサIDが,自分のプ
ロセッサIDと同じかどうかを判定する。同じであると
きは,そのメッセージを廃棄し,受信しないようにす
る。すなわち,フィルター90は,メッセージにおける
プロセッサIDと自分のプロセッサIDとを比較し,同
じであるときは受信FIFOバッファ13へメッセージ
を転送しない。
ネットワークとプロセッサ間のポートを必要以上にマル
チポートにすることなく,放送通信によるデッドロック
を回避することができる。また,転送オーバヘッドの少
ない放送通信を実現することができる。デッドロック回
避のためのハードウェアも,ルーティングチップ内にル
ーティングブロックから直接,送信用バッファへのルー
トを設けるだけであり,容易に実現することができる。
成例を示す図である。
図である。
ある。
図である。
Claims (7)
- 【請求項1】 ルーティング装置(10)によりネットワー
クを構成する複数のプロセッサ(20)からなる並列計算機
における放送通信方法において,前記ネットワークを構
成するルーティング装置の中で,1対N(ただし,N≧
2)通信の放送を行う放送ルーティング装置(10b) を一
箇所にし,放送通信を要求するプロセッサは,前記放送
ルーティング装置へ1対1通信により放送メッセージを
送り,該放送メッセージを受け取った放送ルーティング
装置は,他のプロセッサへ放送メッセージを転送して放
送することを特徴とする放送通信方法。 - 【請求項2】 ルーティング装置(10)によりネットワー
クを構成する複数のプロセッサからなる並列計算機にお
ける放送通信方法において,前記プロセッサが前記ルー
ティング装置からメッセージを受け取るポートがM(た
だし,M≧2)個あるとき,前記ネットワークを構成す
るルーティング装置の中で,1対N(ただし,N≧2)
通信の放送を行う放送ルーティング装置(10e,10g) をあ
らかじめM個定め,放送通信を要求するプロセッサは,
前記放送ルーティング装置の一つへ1対1通信により放
送メッセージを送り,該放送メッセージを受け取った放
送ルーティング装置は,他のプロセッサへ放送メッセー
ジを転送して放送することを特徴とする放送通信方法。 - 【請求項3】 請求項1または請求項2記載の放送通信
方法において,前記放送ルーティング装置は,受け取っ
た放送メッセージをワームホールルーティング的に他の
プロセッサへ転送することを特徴とする放送通信方法。 - 【請求項4】 請求項1または請求項2記載の放送通信
方法において,放送通信を要求するプロセッサは,前記
放送ルーティング装置へ送る放送メッセージにおける1
対1通信用のメッセージヘッダの後ろに放送通信用のメ
ッセージヘッダを付加し,前記放送ルーティング装置
は,受け取ったメッセージの1対1通信用のメッセージ
ヘッダをストリップし,次が放送通信用のメッセージヘ
ッダであるか否かを判定し,放送通信用のメッセージヘ
ッダである場合に,その放送メッセージを他のプロセッ
サへ転送することを特徴とする放送通信方法。 - 【請求項5】 請求項1または請求項2記載の放送通信
方法において,前記放送メッセージに送信プロセッサの
識別子を付加し,前記各ルーティング装置内で,放送メ
ッセージにおける送信プロセッサの識別子と自プロセッ
サの識別子とを比較することにより,識別子が一致する
場合には,その放送メッセージをその送信プロセッサが
受信しないようにフィルタリングすることを特徴とする
放送通信方法。 - 【請求項6】 ルーティング装置(10)を二次元トーラス
または二次元格子状に接続してネットワークを構成する
複数のプロセッサからなる並列計算機における放送通信
方法において,前記ネットワークを構成するルーティン
グ装置の中で,1対N(ただし,N≧2)通信の放送を
行う複数個の放送ルーティング装置を対角状に配置し,
放送通信を要求するプロセッサは,前記放送ルーティン
グ装置の各々へ1対1通信により放送メッセージを送
り,該放送メッセージを受け取った各放送ルーティング
装置は,それぞれ列方向または行方向の他のプロセッサ
へ放送メッセージを転送して放送することを特徴とする
放送通信方法。 - 【請求項7】 請求項1ないし請求項6のいずれかに記
載の放送通信方法に用いられる放送ルーティング装置(1
0)であって,他のプロセッサへ送信するメッセージを格
納する送信用のバッファと,他のプロセッサから受信し
た自プロセッサ宛のメッセージを格納する受信用のバッ
ファと,ネットワークを介して他のプロセッサからメッ
セージを受信する受信部と,ネットワークを介して他の
プロセッサへメッセージを送信する送信部と,受信した
メッセージが自プロセッサ宛でないときに,そのメッセ
ージ全体を前記送信部へ転送する宛先判定部と,受信し
たメッセージが自プロセッサ宛であるとき,前記宛先判
定部からそのメッセージを受け取り,メッセージヘッダ
をストリップし,その後さらにメッセージヘッダがあれ
ばそのメッセージを前記送信用のバッファへ転送し,メ
ッセージヘッダがなければそのメッセージを前記受信用
のバッファへ転送するヘッダストリップ部と,前記送信
用のバッファに格納されたメッセージを読み出し,その
メッセージヘッダを解析して送信すべき方向を選択し,
前記送信部へメッセージを転送するヘッダ解析部とを備
えたことを特徴とする放送ルーティング装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17507093A JP3251723B2 (ja) | 1993-07-15 | 1993-07-15 | 放送通信方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17507093A JP3251723B2 (ja) | 1993-07-15 | 1993-07-15 | 放送通信方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0728763A true JPH0728763A (ja) | 1995-01-31 |
JP3251723B2 JP3251723B2 (ja) | 2002-01-28 |
Family
ID=15989709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17507093A Expired - Fee Related JP3251723B2 (ja) | 1993-07-15 | 1993-07-15 | 放送通信方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3251723B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009110497A1 (ja) * | 2008-03-04 | 2009-09-11 | 日本電気株式会社 | Simd型プロセッサアレイシステム及びそのデータ転送方法 |
JP2021501947A (ja) * | 2017-11-03 | 2021-01-21 | コーヒレント・ロジックス・インコーポレーテッド | メモリ・ネットワーク・プロセッサ |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01309442A (ja) * | 1988-06-07 | 1989-12-13 | Matsushita Electric Ind Co Ltd | 通信システム |
JPH02245962A (ja) * | 1989-03-20 | 1990-10-01 | Fujitsu Ltd | 並列計算機間通信制御方式 |
JPH03102455A (ja) * | 1989-09-18 | 1991-04-26 | Fujitsu Ltd | 並列計算機を構成する計算機ノード |
JPH03132131A (ja) * | 1989-06-30 | 1991-06-05 | Inmos Ltd | メッセージルーチング方法、コンピュータネットワーク、ルーチングスイッチ |
JPH03140035A (ja) * | 1989-10-26 | 1991-06-14 | Fujitsu Ltd | 放送通信方式 |
JPH06266684A (ja) * | 1993-03-15 | 1994-09-22 | Toshiba Corp | プロセッサ間ルーティング方式 |
-
1993
- 1993-07-15 JP JP17507093A patent/JP3251723B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01309442A (ja) * | 1988-06-07 | 1989-12-13 | Matsushita Electric Ind Co Ltd | 通信システム |
JPH02245962A (ja) * | 1989-03-20 | 1990-10-01 | Fujitsu Ltd | 並列計算機間通信制御方式 |
JPH03132131A (ja) * | 1989-06-30 | 1991-06-05 | Inmos Ltd | メッセージルーチング方法、コンピュータネットワーク、ルーチングスイッチ |
JPH03102455A (ja) * | 1989-09-18 | 1991-04-26 | Fujitsu Ltd | 並列計算機を構成する計算機ノード |
JPH03140035A (ja) * | 1989-10-26 | 1991-06-14 | Fujitsu Ltd | 放送通信方式 |
JPH06266684A (ja) * | 1993-03-15 | 1994-09-22 | Toshiba Corp | プロセッサ間ルーティング方式 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009110497A1 (ja) * | 2008-03-04 | 2009-09-11 | 日本電気株式会社 | Simd型プロセッサアレイシステム及びそのデータ転送方法 |
JP5370352B2 (ja) * | 2008-03-04 | 2013-12-18 | 日本電気株式会社 | Simd型プロセッサアレイシステム及びそのデータ転送方法 |
US8635432B2 (en) | 2008-03-04 | 2014-01-21 | Nec Corporation | SIMD processor array system and data transfer method thereof |
JP2021501947A (ja) * | 2017-11-03 | 2021-01-21 | コーヒレント・ロジックス・インコーポレーテッド | メモリ・ネットワーク・プロセッサ |
Also Published As
Publication number | Publication date |
---|---|
JP3251723B2 (ja) | 2002-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5175733A (en) | Adaptive message routing for multi-dimensional networks | |
US5430442A (en) | Cross point switch with distributed control | |
JP3767904B2 (ja) | 高効率なポーリング手順によるデータ通信 | |
US7706361B2 (en) | Reconfigurable, fault tolerant, multistage interconnect network and protocol | |
US4752777A (en) | Delta network of a cross-point switch | |
EP0709988A2 (en) | Path allocation system and method with fairness insurance mechanism for a fiber optic switch | |
JPH08185380A (ja) | 並列計算機 | |
JPH0619785A (ja) | 分散共有仮想メモリーとその構成方法 | |
EP0405208B1 (en) | Multistage network with distributed pipelined control | |
JPH0338137A (ja) | 高速デイジタル・パケット交換システム | |
JPH0732392B2 (ja) | 交換方式 | |
JP3206126B2 (ja) | 分散クロスバー・スイッチ・アーキテクチャにおけるスイッチング・アレイ | |
US20020150056A1 (en) | Method for avoiding broadcast deadlocks in a mesh-connected network | |
US6657973B1 (en) | Communications node, network system and method of controlling network system | |
US6667960B1 (en) | Protocol for identifying components in a point-to-point computer system | |
CA1263760A (en) | Apparatus for multiprocessor communication | |
EP0661644A2 (en) | Message control in a multi-node data processing system | |
US20020009098A1 (en) | Communication control method and device | |
JPH0728763A (ja) | 放送通信方法および放送ルーティング装置 | |
EP0100585B1 (en) | Telecommunications digital switchblock | |
EP1619835A1 (en) | A Crossbar comprising input queue groups and a distribution processor | |
KR0173051B1 (ko) | 크로스바 스위칭시스템에서의 모듈화된 분산 제어장치와 크로스바 연결 구성 제어 방법 | |
JP3449081B2 (ja) | 1対複数端末間のパケット通信方法 | |
JP3069528B2 (ja) | Atmスイッチ | |
JPS63155249A (ja) | 装置間通信方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011106 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |