JPH0728741A - 半導体ディスク装置 - Google Patents
半導体ディスク装置Info
- Publication number
- JPH0728741A JPH0728741A JP17006193A JP17006193A JPH0728741A JP H0728741 A JPH0728741 A JP H0728741A JP 17006193 A JP17006193 A JP 17006193A JP 17006193 A JP17006193 A JP 17006193A JP H0728741 A JPH0728741 A JP H0728741A
- Authority
- JP
- Japan
- Prior art keywords
- data
- disk device
- read
- semiconductor disk
- printer port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】プリンタポートに接続可能な半導体ディスク装
置を実現する。 【構成】半導体ディスク装置１０からパーソナルコンピ
ュータ１へのデータ読み出し時には、プリンタポート２
に予め用意されている制御信号入力のための入力ピンが
利用される。この場合、フラッシュＥＥＰＲＯＭから読
み出された１６ビットのリードデータは、プリンタポー
ト２の入力ピンの数に対応して４分割され、その分割さ
れた４ビット単位でプリンタポート２の入力ピンに転送
される。また、半導体ディスク装置１０へのデータ書き
込み時においては、プリンタポートの８個のデータ出力
ピンがそのまま利用される。したがって、パーソナルコ
ンピュータ１に標準装備のプリンタポート２に半導体デ
ィスク装置１０を接続することが可能となる。
置を実現する。 【構成】半導体ディスク装置１０からパーソナルコンピ
ュータ１へのデータ読み出し時には、プリンタポート２
に予め用意されている制御信号入力のための入力ピンが
利用される。この場合、フラッシュＥＥＰＲＯＭから読
み出された１６ビットのリードデータは、プリンタポー
ト２の入力ピンの数に対応して４分割され、その分割さ
れた４ビット単位でプリンタポート２の入力ピンに転送
される。また、半導体ディスク装置１０へのデータ書き
込み時においては、プリンタポートの８個のデータ出力
ピンがそのまま利用される。したがって、パーソナルコ
ンピュータ１に標準装備のプリンタポート２に半導体デ
ィスク装置１０を接続することが可能となる。
Description
【０００１】
【産業上の利用分野】この発明は、電気的に一括消去の
可能な不揮発性メモリであるフラッシュＥＥＰＲＯＭを
備えた半導体ディスク装置に関する。
可能な不揮発性メモリであるフラッシュＥＥＰＲＯＭを
備えた半導体ディスク装置に関する。
【０００２】
【従来の技術】従来のワークステーションやパーソナル
コンピュータ等の情報処理装置の多くは、記憶装置とし
て磁気ディスク装置を用いていた。磁気ディスク装置
は、記録の信頼性が高い、ビット単価が安いなどの利点
がある反面、装置のサイズが大きい、物理的な衝撃に弱
いなどの欠点を持つ。
コンピュータ等の情報処理装置の多くは、記憶装置とし
て磁気ディスク装置を用いていた。磁気ディスク装置
は、記録の信頼性が高い、ビット単価が安いなどの利点
がある反面、装置のサイズが大きい、物理的な衝撃に弱
いなどの欠点を持つ。
【０００３】すなわち、磁気ディスク装置は、磁気ヘッ
ドを回転ディスク表面に走らせることによって、データ
を回転ディスク上に磁気的に書き込む、あるいはそれら
を読み出すという動作原理である。この回転ディスクや
磁気ヘッドといった機械的な可動部分は、装置に物理的
な衝撃が与えられることによって当然誤動作や故障が発
生する恐れがある。またそのような機械的可動部を必要
とする事が、装置全体のサイズを小さくする障害となっ
ている。
ドを回転ディスク表面に走らせることによって、データ
を回転ディスク上に磁気的に書き込む、あるいはそれら
を読み出すという動作原理である。この回転ディスクや
磁気ヘッドといった機械的な可動部分は、装置に物理的
な衝撃が与えられることによって当然誤動作や故障が発
生する恐れがある。またそのような機械的可動部を必要
とする事が、装置全体のサイズを小さくする障害となっ
ている。
【０００４】このため、磁気ディスク装置は、机上に固
定して使用するデスクトップタイプのコンピュータで用
いるにはあまり支障とならないが、持ち運び可能で小型
なラップトップコンピュータやノートブックコンピュー
タにおいては、これらの欠点は大きな問題となる。
定して使用するデスクトップタイプのコンピュータで用
いるにはあまり支障とならないが、持ち運び可能で小型
なラップトップコンピュータやノートブックコンピュー
タにおいては、これらの欠点は大きな問題となる。
【０００５】そこで、近年、装置のサイズが小さく物理
的な衝撃にも強い半導体ディスク装置に注目が集まって
いる。半導体ディスク装置とは、電気的に一括消去が可
能な不揮発メモリであるフラッシュＥＥＰＲＯＭを、従
来の磁気ディスク装置などと同様にパーソナルコンピュ
ータなどの２次記憶装置として用いるものである。この
半導体ディスク装置には、磁気ディスク装置のような機
械的な可動部分がないため、物理的な衝撃による誤動作
や故障は発生しにくい。また、装置としてのサイズも小
さくなる等の利点がある。
的な衝撃にも強い半導体ディスク装置に注目が集まって
いる。半導体ディスク装置とは、電気的に一括消去が可
能な不揮発メモリであるフラッシュＥＥＰＲＯＭを、従
来の磁気ディスク装置などと同様にパーソナルコンピュ
ータなどの２次記憶装置として用いるものである。この
半導体ディスク装置には、磁気ディスク装置のような機
械的な可動部分がないため、物理的な衝撃による誤動作
や故障は発生しにくい。また、装置としてのサイズも小
さくなる等の利点がある。
【０００６】また、最近では、記憶容量の大きい半導体
ディスク装置も開発されており、ポータブルコンピュー
タだけでなく、デスクトップタイプのパーソナルコンピ
ュータにも半導体ディスク装置が利用される傾向にあ
る。
ディスク装置も開発されており、ポータブルコンピュー
タだけでなく、デスクトップタイプのパーソナルコンピ
ュータにも半導体ディスク装置が利用される傾向にあ
る。
【０００７】しかしながら、従来の半導体ディスク装置
は、ＩＤＥインターフェースやＳＣＳＩインターフェー
スを利用しなければパーソナルコンピュータに接続する
事ができないので、それらインターフェース専用の拡張
ボードを用意する必要があった。また、それらＩＤＥイ
ンターフェースやＳＣＳＩインターフェースが既に用意
されている場合であっても、それらは既に磁気ディスク
装置の接続に使用されているケースもあり、その場合に
は半導体ディスク装置を増設できないことがある。
は、ＩＤＥインターフェースやＳＣＳＩインターフェー
スを利用しなければパーソナルコンピュータに接続する
事ができないので、それらインターフェース専用の拡張
ボードを用意する必要があった。また、それらＩＤＥイ
ンターフェースやＳＣＳＩインターフェースが既に用意
されている場合であっても、それらは既に磁気ディスク
装置の接続に使用されているケースもあり、その場合に
は半導体ディスク装置を増設できないことがある。
【０００８】
【発明が解決しようとする課題】従来の半導体ディスク
装置では、ＩＤＥインターフェースやＳＣＳＩインター
フェースを利用しなければパーソナルコンピュータに接
続することができないので、それらインターフェース専
用の拡張ボードを用意しなければならない欠点があっ
た。
装置では、ＩＤＥインターフェースやＳＣＳＩインター
フェースを利用しなければパーソナルコンピュータに接
続することができないので、それらインターフェース専
用の拡張ボードを用意しなければならない欠点があっ
た。
【０００９】この発明はこのような点に鑑みてなされた
もので、パーソナルコンピュータに標準装備のプリンタ
ポートに接続できるようにし、ＩＤＥインターフェース
やＳＣＳＩインターフェース用の拡張ボードを用意する
ことなくパーソナルコンピュータに直接的に接続するこ
とができる半導体ディスク装置を提供することを目的と
する。
もので、パーソナルコンピュータに標準装備のプリンタ
ポートに接続できるようにし、ＩＤＥインターフェース
やＳＣＳＩインターフェース用の拡張ボードを用意する
ことなくパーソナルコンピュータに直接的に接続するこ
とができる半導体ディスク装置を提供することを目的と
する。
【００１０】
【課題を解決するための手段および作用】この発明は、
複数のフラッシュＥＥＰＲＯＭを備えた半導体ディスク
装置において、ホスト装置のプリンタポートに設けられ
ているデータ出力ピンを介して前記ホスト装置から供給
されるディスクアドレスを、アドレス変換情報に従って
前記複数のフラッシュＥＥＰＲＯＭチップをアクセスす
るための実メモリアドレスに変換するアドレス変換手段
と、このアドレス変換手段によって変換された実メモリ
アドレスに従って、前記複数のフラッシュＥＥＰＲＯＭ
をリード／ライトアクセスするメモリアクセス手段と、
このメモリアクセス手段によって前記複数のフラッシュ
ＥＥＰＲＯＭから読み出されたリードデータを一時的に
保持するデータレジスタと、このデータレジスタに保持
されているリードデータを前記プリンタポートの入力ピ
ンの数に対応させて複数のデータブロックに分割し、前
記リードデータを前記分割されたデータブロック単位で
前記プリンタポートの制御信号入力のための入力ピンへ
順次読み出すデータ読み出し手段とを具備し、プリンタ
ポートを介してホスト装置に接続されるように構成され
ていることを特徴とする。
複数のフラッシュＥＥＰＲＯＭを備えた半導体ディスク
装置において、ホスト装置のプリンタポートに設けられ
ているデータ出力ピンを介して前記ホスト装置から供給
されるディスクアドレスを、アドレス変換情報に従って
前記複数のフラッシュＥＥＰＲＯＭチップをアクセスす
るための実メモリアドレスに変換するアドレス変換手段
と、このアドレス変換手段によって変換された実メモリ
アドレスに従って、前記複数のフラッシュＥＥＰＲＯＭ
をリード／ライトアクセスするメモリアクセス手段と、
このメモリアクセス手段によって前記複数のフラッシュ
ＥＥＰＲＯＭから読み出されたリードデータを一時的に
保持するデータレジスタと、このデータレジスタに保持
されているリードデータを前記プリンタポートの入力ピ
ンの数に対応させて複数のデータブロックに分割し、前
記リードデータを前記分割されたデータブロック単位で
前記プリンタポートの制御信号入力のための入力ピンへ
順次読み出すデータ読み出し手段とを具備し、プリンタ
ポートを介してホスト装置に接続されるように構成され
ていることを特徴とする。
【００１１】この半導体ディスク装置においては、その
半導体ディスク装置からホスト装置へのデータ読み出し
時には、プリンタポートに予め用意されている制御信号
入力のための入力ピンが利用される。この場合、フラッ
シュＥＥＰＲＯＭから読み出されたリードデータは、プ
リンタポートの入力ピンの数に対応するビット数をそれ
ぞれ持つ複数のデータブロックに分割され、その分割さ
れたデータブロック単位でプリンタポートの入力ピンに
転送される。また、プリンタポートにはパラレルデータ
出力のためのデータ出力ピンが設けられているので、半
導体ディスク装置へのデータ書き込み時においてはその
データ出力ピンがデータ転送に利用される。したがっ
て、パーソナルコンピュータに標準装備のプリンタポー
トを利用できるようになり、ＩＤＥインターフェースや
ＳＣＳＩインターフェース用の拡張ボードを用意するこ
となくパーソナルコンピュータに直接的に接続すること
が可能となる。
半導体ディスク装置からホスト装置へのデータ読み出し
時には、プリンタポートに予め用意されている制御信号
入力のための入力ピンが利用される。この場合、フラッ
シュＥＥＰＲＯＭから読み出されたリードデータは、プ
リンタポートの入力ピンの数に対応するビット数をそれ
ぞれ持つ複数のデータブロックに分割され、その分割さ
れたデータブロック単位でプリンタポートの入力ピンに
転送される。また、プリンタポートにはパラレルデータ
出力のためのデータ出力ピンが設けられているので、半
導体ディスク装置へのデータ書き込み時においてはその
データ出力ピンがデータ転送に利用される。したがっ
て、パーソナルコンピュータに標準装備のプリンタポー
トを利用できるようになり、ＩＤＥインターフェースや
ＳＣＳＩインターフェース用の拡張ボードを用意するこ
となくパーソナルコンピュータに直接的に接続すること
が可能となる。
【００１２】
【実施例】以下、図面を参照してこの発明の実施例を説
明する。図１にはこの発明の一実施例に係わる半導体デ
ィスク装置の構成が示されている。この半導体ディスク
装置１０は、ハードディスク装置やフロッピーディスク
装置の代替としてパーソナルコンピュータ１に接続され
て使用されるものであり、通常は、ＩＤＥインターフェ
ースまたはＳＣＳＩインターフェースを介してパーソナ
ルコンピュータ１に接続されるが、図示のように、パー
ソナルコンピュータ１に標準装備されているプリンタ
（ＰＲＴ）ポートコネクタ２に接続することも可能とな
るように構成されている。この場合、半導体ディスク装
置１０は、専用の接続ケーブル３を介してＰＲＴポート
コネクタ２に接続される。接続ケーブル３は、ＰＲＴポ
ートコネクタ２用のプラグ４と、半導体ディスク装置１
０のＩＤＥコネクタ１２用のプラグ５を有している。
明する。図１にはこの発明の一実施例に係わる半導体デ
ィスク装置の構成が示されている。この半導体ディスク
装置１０は、ハードディスク装置やフロッピーディスク
装置の代替としてパーソナルコンピュータ１に接続され
て使用されるものであり、通常は、ＩＤＥインターフェ
ースまたはＳＣＳＩインターフェースを介してパーソナ
ルコンピュータ１に接続されるが、図示のように、パー
ソナルコンピュータ１に標準装備されているプリンタ
（ＰＲＴ）ポートコネクタ２に接続することも可能とな
るように構成されている。この場合、半導体ディスク装
置１０は、専用の接続ケーブル３を介してＰＲＴポート
コネクタ２に接続される。接続ケーブル３は、ＰＲＴポ
ートコネクタ２用のプラグ４と、半導体ディスク装置１
０のＩＤＥコネクタ１２用のプラグ５を有している。
【００１３】この半導体ディスク装置１０は、データ記
憶用素子としてフラッシュＥＥＰＲＯＭ１１−０〜１１
−４を備えている。これらフラッシュＥＥＰＲＯＭ１１
−０〜１１−４においては、書き込みや消去を行う際に
扱うデータ量に最低単位が定まっており、その単位分の
データが一括して扱われる。ここでは、一例として、フ
ラッシュＥＥＰＲＯＭ１１−０〜１１−４は、２５６バ
イトのページ単位でデータ書き込みを行なえ、データ消
去単位が４Ｋバイトのブロック単位である場合を想定す
る。この場合、これらフラッシュＥＥＰＲＯＭとして
は、ＮＡＮＤ型のフラッシュＥＥＰＲＯＭを使用するこ
とが好ましい。
憶用素子としてフラッシュＥＥＰＲＯＭ１１−０〜１１
−４を備えている。これらフラッシュＥＥＰＲＯＭ１１
−０〜１１−４においては、書き込みや消去を行う際に
扱うデータ量に最低単位が定まっており、その単位分の
データが一括して扱われる。ここでは、一例として、フ
ラッシュＥＥＰＲＯＭ１１−０〜１１−４は、２５６バ
イトのページ単位でデータ書き込みを行なえ、データ消
去単位が４Ｋバイトのブロック単位である場合を想定す
る。この場合、これらフラッシュＥＥＰＲＯＭとして
は、ＮＡＮＤ型のフラッシュＥＥＰＲＯＭを使用するこ
とが好ましい。
【００１４】また、この半導体ディスク装置１０は、Ｉ
ＤＥコネクタ１２、ホストインターフェース回路１３、
アクセスコントロール回路１４、およびデータバッファ
１５を備えている。ＩＤＥコネクタ１２は、パーソナル
コンピュータ１のＩＤＥインターフェースに接続するた
めのコネクタであり、パーソナルコンピュータ１のシス
テムバスに接続可能なハードディスク装置と同様に４０
ピンのピン配置を有している。
ＤＥコネクタ１２、ホストインターフェース回路１３、
アクセスコントロール回路１４、およびデータバッファ
１５を備えている。ＩＤＥコネクタ１２は、パーソナル
コンピュータ１のＩＤＥインターフェースに接続するた
めのコネクタであり、パーソナルコンピュータ１のシス
テムバスに接続可能なハードディスク装置と同様に４０
ピンのピン配置を有している。
【００１５】ホストインターフェース回路１３は、ＩＤ
Ｅコネクタ１２を介してパーソナルコンピュータ１との
通信を行う。このホストインターフェース回路１３に
は、８ビット幅のセクタナンバレジスタ１３１、８ビッ
ト幅のセクタカウントレジスタ１３２、１６ビット幅の
データレジスタ１３３、および８ビット幅のドライブヘ
ッドモ−ドレジスタ１３４などを含むレジスタ群が設け
られている。これらレジスタは、パーソナルコンピュー
タ１のホストＣＰＵによってリード／ライト可能であ
る。
Ｅコネクタ１２を介してパーソナルコンピュータ１との
通信を行う。このホストインターフェース回路１３に
は、８ビット幅のセクタナンバレジスタ１３１、８ビッ
ト幅のセクタカウントレジスタ１３２、１６ビット幅の
データレジスタ１３３、および８ビット幅のドライブヘ
ッドモ−ドレジスタ１３４などを含むレジスタ群が設け
られている。これらレジスタは、パーソナルコンピュー
タ１のホストＣＰＵによってリード／ライト可能であ
る。
【００１６】セクタナンバレジスタ１３１には、ホスト
ＣＰＵによってセクタ番号がライトされる。セクタカウ
ントレジスタ１３２には、リード／ライト対象のセクタ
数がホストＣＰＵによってライトされる。データレジス
タ１３３には、ホストＣＰＵから入力されるライトデー
タまたはホストＣＰＵに出力されるリードデータが設定
される。ドライブヘッドモ−ドレジスタ１３４にセット
されるモード情報には、半導体ディスク装置１０との接
続にパーソナルコンピュータ１のＰＲＴポートコネクタ
２を利用するか否かを示すＰＲＴフラグのビットが含ま
れており、そのＰＲＴフラグはホストＣＰＵによってセ
ットされる。ＰＲＴポートコネクタ２を利用する場合に
は、ＰＲＴフラグはホストＣＰＵによって“１”にセッ
トされる。
ＣＰＵによってセクタ番号がライトされる。セクタカウ
ントレジスタ１３２には、リード／ライト対象のセクタ
数がホストＣＰＵによってライトされる。データレジス
タ１３３には、ホストＣＰＵから入力されるライトデー
タまたはホストＣＰＵに出力されるリードデータが設定
される。ドライブヘッドモ−ドレジスタ１３４にセット
されるモード情報には、半導体ディスク装置１０との接
続にパーソナルコンピュータ１のＰＲＴポートコネクタ
２を利用するか否かを示すＰＲＴフラグのビットが含ま
れており、そのＰＲＴフラグはホストＣＰＵによってセ
ットされる。ＰＲＴポートコネクタ２を利用する場合に
は、ＰＲＴフラグはホストＣＰＵによって“１”にセッ
トされる。
【００１７】アクセスコントロール回路１４は、ＩＤＥ
コネクタ１２およびホストインターフェース回路１３を
介してホストＣＰＵから供給されるディスクアクセス要
求に応じて、フラッシュＥＥＰＲＯＭ１１−０〜１１−
４をアクセス制御する。このアクセスコントローラ１４
には、アドレス変換テーブル１４１が設けられている。
アドレス変換テーブル１４１には、ホストＣＰＵからの
論理アドレス（シリンダ番号、セクタ番号、ヘッド番号
によって決定される）とフラッシュＥＥＰＲＯＭチップ
１１−０〜１１−４をアクセスするための実アドレス
（チップ番号、メモリアドレス）との対応関係が定義さ
れている。
コネクタ１２およびホストインターフェース回路１３を
介してホストＣＰＵから供給されるディスクアクセス要
求に応じて、フラッシュＥＥＰＲＯＭ１１−０〜１１−
４をアクセス制御する。このアクセスコントローラ１４
には、アドレス変換テーブル１４１が設けられている。
アドレス変換テーブル１４１には、ホストＣＰＵからの
論理アドレス（シリンダ番号、セクタ番号、ヘッド番号
によって決定される）とフラッシュＥＥＰＲＯＭチップ
１１−０〜１１−４をアクセスするための実アドレス
（チップ番号、メモリアドレス）との対応関係が定義さ
れている。
【００１８】アクセスコントロール回路１４は、アドレ
ス変換テーブル１４１による変換結果にしたがってフラ
ッシュＥＥＰＲＯＭ１１−０〜１１−４の選択、および
その選択したフラッシュＥＥＰＲＯＭに対するデータの
リード／ライト制御等を行なう。この場合、アクセスコ
ントローラ１２は、アドレス変換テーブル１２１から出
力されるメモリチップ番号に対応するフラッシュＥＥＰ
ＲＯＭを選択するために、まず、フラッシュＥＥＰＲＯ
Ｍ１１−０〜１１−４にチップ選択信号ＣＳ−０〜ＣＳ
−４を選択的に供給する。また、アクセスコントロール
回路１４は、アドレス変換テーブル１４１から出力され
るメモリアドレスを先頭アドレスとして発生し、そして
ホストＣＰＵから送られてきたセクタ数分のデータのリ
ード／ライト動作が実行されるように、その先頭アドレ
スを順次カウントアップする。
ス変換テーブル１４１による変換結果にしたがってフラ
ッシュＥＥＰＲＯＭ１１−０〜１１−４の選択、および
その選択したフラッシュＥＥＰＲＯＭに対するデータの
リード／ライト制御等を行なう。この場合、アクセスコ
ントローラ１２は、アドレス変換テーブル１２１から出
力されるメモリチップ番号に対応するフラッシュＥＥＰ
ＲＯＭを選択するために、まず、フラッシュＥＥＰＲＯ
Ｍ１１−０〜１１−４にチップ選択信号ＣＳ−０〜ＣＳ
−４を選択的に供給する。また、アクセスコントロール
回路１４は、アドレス変換テーブル１４１から出力され
るメモリアドレスを先頭アドレスとして発生し、そして
ホストＣＰＵから送られてきたセクタ数分のデータのリ
ード／ライト動作が実行されるように、その先頭アドレ
スを順次カウントアップする。
【００１９】この場合、フラッシュＥＥＰＲＯＭのアク
セスは、フラッシュＥＥＰＲＯＭの動作モードをコマン
ドによって指定するコマンド方式で行われる。すなわ
ち、アクセスコントロール回路１４は、まず、フラッシ
ュＥＥＰＲＯＭの動作モード（ライト、リード、消去、
ベリファイ等）を指定し、次いでアクセス位置を示すア
ドレス（ライトモードの時は、アドレスおよびライトデ
ータ）をフラッシュＥＥＰＲＯＭに供給する。フラッシ
ュＥＥＰＲＯＭには、例えば２５６バイトの入出力レジ
スタが設けられている。このため、例えばライトモード
においては、そのレジスタにライトデータが転送された
後は、フラッシュＥＥＰＲＯＭ内部でライト動作が実行
されるので、アクセスコントロール回路１４はそのライ
トアクセスの制御から解放される。
セスは、フラッシュＥＥＰＲＯＭの動作モードをコマン
ドによって指定するコマンド方式で行われる。すなわ
ち、アクセスコントロール回路１４は、まず、フラッシ
ュＥＥＰＲＯＭの動作モード（ライト、リード、消去、
ベリファイ等）を指定し、次いでアクセス位置を示すア
ドレス（ライトモードの時は、アドレスおよびライトデ
ータ）をフラッシュＥＥＰＲＯＭに供給する。フラッシ
ュＥＥＰＲＯＭには、例えば２５６バイトの入出力レジ
スタが設けられている。このため、例えばライトモード
においては、そのレジスタにライトデータが転送された
後は、フラッシュＥＥＰＲＯＭ内部でライト動作が実行
されるので、アクセスコントロール回路１４はそのライ
トアクセスの制御から解放される。
【００２０】データバッファ１５は、ホストＣＰＵから
送られてきたライトデータやフラッシュメモリ１１−０
〜１１−４からの読み出しデータを保持する。図２に
は、ＰＲＴコネクタ２を利用する場合のインターフェー
スの一例が示されている。
送られてきたライトデータやフラッシュメモリ１１−０
〜１１−４からの読み出しデータを保持する。図２に
は、ＰＲＴコネクタ２を利用する場合のインターフェー
スの一例が示されている。
【００２１】ＰＲＴコネクタ２は、セントロニクス仕様
に準拠した２５ピンのピン配置を有している。このＰＲ
Ｔコネクタ２に半導体ディスク装置１０を接続する場合
には、ピン番号１がホストＣＰＵからのストローブ信号
（ＳＴＲＯＢＥ）、ピン番号２〜９がホストＣＰＵから
のレジスタ指定アドレスや出力データ（ＯＤ０〜ＯＤ
７）、ピン番号１０〜１３がホストＣＰＵへの入力デー
タ（ＩＤ０〜ＩＤ３）、ピン番号１５がホストＣＰＵへ
の入力信号に利用される。
に準拠した２５ピンのピン配置を有している。このＰＲ
Ｔコネクタ２に半導体ディスク装置１０を接続する場合
には、ピン番号１がホストＣＰＵからのストローブ信号
（ＳＴＲＯＢＥ）、ピン番号２〜９がホストＣＰＵから
のレジスタ指定アドレスや出力データ（ＯＤ０〜ＯＤ
７）、ピン番号１０〜１３がホストＣＰＵへの入力デー
タ（ＩＤ０〜ＩＤ３）、ピン番号１５がホストＣＰＵへ
の入力信号に利用される。
【００２２】ストローブ信号（ＳＴＲＯＢＥ）は、ＰＲ
Ｔコネクタ２にプリンタを接続した場合と同様に、出力
データ（ＯＤ０〜ＯＤ７）を半導体ディスク装置１０に
送信するときの同期信号として使用される。ピン番号２
〜９のうちで、ピン番号２〜５の上位４本のピンはホス
トインターフェース回路１３内のレジスタを指定するた
めのアドレス出力用として利用され、ピン番号６〜９の
下位４本のピンはホストＣＰＵからのデータ出力用とし
て利用される。この場合、ＩＤＥの仕様のデータ転送単
位は１６ビットであるので、その１６ビットのデータは
４ビット単位で４回に分割されてホストＣＰＵから半導
体ディスク装置１０へ転送される。
Ｔコネクタ２にプリンタを接続した場合と同様に、出力
データ（ＯＤ０〜ＯＤ７）を半導体ディスク装置１０に
送信するときの同期信号として使用される。ピン番号２
〜９のうちで、ピン番号２〜５の上位４本のピンはホス
トインターフェース回路１３内のレジスタを指定するた
めのアドレス出力用として利用され、ピン番号６〜９の
下位４本のピンはホストＣＰＵからのデータ出力用とし
て利用される。この場合、ＩＤＥの仕様のデータ転送単
位は１６ビットであるので、その１６ビットのデータは
４ビット単位で４回に分割されてホストＣＰＵから半導
体ディスク装置１０へ転送される。
【００２３】ピン番号１０〜１３は、ＰＲＴコネクタ２
にプリンタを接続した場合にはプリンタからホストＣＰ
Ｕへのアクノリッジ信号、ビジー信号、ペーパーエンド
信号、セレクト信号の入力用として利用されるピンであ
るが、ここでは、半導体ディスク装置１０からのリード
データの入力用として利用される。この場合、１６ビッ
トのリードデータは４ビット毎に４つに分割され、４ビ
ット単位で半導体ディスク装置１０からピン番号１０〜
１３に出力される。半導体ディスク装置１０からピン番
号１５に出力される信号は、出力中の４ビットのリード
データに後続するデータが存在することを通知するため
のものであり、上位１２ビットの出力時に発生される。
にプリンタを接続した場合にはプリンタからホストＣＰ
Ｕへのアクノリッジ信号、ビジー信号、ペーパーエンド
信号、セレクト信号の入力用として利用されるピンであ
るが、ここでは、半導体ディスク装置１０からのリード
データの入力用として利用される。この場合、１６ビッ
トのリードデータは４ビット毎に４つに分割され、４ビ
ット単位で半導体ディスク装置１０からピン番号１０〜
１３に出力される。半導体ディスク装置１０からピン番
号１５に出力される信号は、出力中の４ビットのリード
データに後続するデータが存在することを通知するため
のものであり、上位１２ビットの出力時に発生される。
【００２４】このように、半導体ディスク装置１０から
ホストＣＰＵへのリードデータの転送については、ＩＤ
Ｅインターフェースを利用した場合と異なり、リードデ
ータは４ビット単位で４分割されて半導体ディスク装置
１０からホストＣＰＵへ送信される。このようなリード
データの分割転送は、半導体ディスク装置１０のホスト
インタ−フェース回路１３によって制御される。
ホストＣＰＵへのリードデータの転送については、ＩＤ
Ｅインターフェースを利用した場合と異なり、リードデ
ータは４ビット単位で４分割されて半導体ディスク装置
１０からホストＣＰＵへ送信される。このようなリード
データの分割転送は、半導体ディスク装置１０のホスト
インタ−フェース回路１３によって制御される。
【００２５】また、ホストＣＰＵから半導体ディスク装
置１０へのライトデータの転送についても、ＩＤＥイン
ターフェースを利用した場合と異なり、ライトデータは
４ビット単位で４分割されて半導体ディスク装置１０か
らホストＣＰＵへ送信される。この場合、ライトデータ
の分割転送は、ディスクドライバプログラムによって制
御される。
置１０へのライトデータの転送についても、ＩＤＥイン
ターフェースを利用した場合と異なり、ライトデータは
４ビット単位で４分割されて半導体ディスク装置１０か
らホストＣＰＵへ送信される。この場合、ライトデータ
の分割転送は、ディスクドライバプログラムによって制
御される。
【００２６】図３には、ホストインターフェース回路１
３に設けられたデータ読み出し回路の具体的構成の一例
が示されている。このデータ読み出し回路は、前述のデ
ータレジスタ１３３、ドライブヘッドモ−ドレジスタ１
３４に加え、データレジスタ切り替え制御回路５０、Ａ
ＮＤゲート５０１〜５０９を備えている。
３に設けられたデータ読み出し回路の具体的構成の一例
が示されている。このデータ読み出し回路は、前述のデ
ータレジスタ１３３、ドライブヘッドモ−ドレジスタ１
３４に加え、データレジスタ切り替え制御回路５０、Ａ
ＮＤゲート５０１〜５０９を備えている。
【００２７】データレジスタ切り替え制御回路５０は、
ドライブヘッドモ−ドレジスタ１３４のＰＲＴフラグに
応じて動作制御され、ＰＲＴフラグ＝“１”すなわちＰ
ＲＴポート２に半導体ディスク装置１０が接続されてい
る場合には、データレジスタ１３３からリードデータが
４ビット単位で順番出力されるように、データレジスタ
１３３の４個のデータ記憶部（上位バイトの上位４ビッ
ト、下位４ビット、下位バイトの上位４ビット、下位４
ビット）を順番にイネ−ブルにする。一方、ＰＲＴフラ
グ＝“０”すなわち通常のＩＤＥインターフェースに半
導体ディスク装置１０が接続されている場合には、デー
タレジスタ切り替え制御回路５０は、データレジスタ１
３３の４個のデータ記憶部を同時にイネ−ブルにする。
ドライブヘッドモ−ドレジスタ１３４のＰＲＴフラグに
応じて動作制御され、ＰＲＴフラグ＝“１”すなわちＰ
ＲＴポート２に半導体ディスク装置１０が接続されてい
る場合には、データレジスタ１３３からリードデータが
４ビット単位で順番出力されるように、データレジスタ
１３３の４個のデータ記憶部（上位バイトの上位４ビッ
ト、下位４ビット、下位バイトの上位４ビット、下位４
ビット）を順番にイネ−ブルにする。一方、ＰＲＴフラ
グ＝“０”すなわち通常のＩＤＥインターフェースに半
導体ディスク装置１０が接続されている場合には、デー
タレジスタ切り替え制御回路５０は、データレジスタ１
３３の４個のデータ記憶部を同時にイネ−ブルにする。
【００２８】ＡＮＤゲート５０１〜５０４は、ＰＲＴフ
ラグ＝“１”の時に、データレジスタ１３３の上位バイ
トまたは下位バイトの下位４ビット出力を前述のピン番
号１０〜１３に対応するピンＰ１０〜Ｐ１３に接続す
る。ＡＮＤゲート５０５〜５０８は、ＰＲＴフラグ＝
“１”の時に、データレジスタ１３３の上位バイトまた
は下位バイトの下位４ビット出力がピンＰ１０〜Ｐ１３
以外の別のピンに出力されるのを禁止し、またＰＲＴフ
ラグ＝“０”の時はそれら下位４ビットの出力を許可す
る。ＡＮＤゲート５０９は、ＰＲＴフラグ＝“１”の時
にデータレジスタ１３３の上位３個のデータ記憶部への
イネーブル信号に応答して信号を前述のピン番号１５に
対応するピンＰ１５に出力する。
ラグ＝“１”の時に、データレジスタ１３３の上位バイ
トまたは下位バイトの下位４ビット出力を前述のピン番
号１０〜１３に対応するピンＰ１０〜Ｐ１３に接続す
る。ＡＮＤゲート５０５〜５０８は、ＰＲＴフラグ＝
“１”の時に、データレジスタ１３３の上位バイトまた
は下位バイトの下位４ビット出力がピンＰ１０〜Ｐ１３
以外の別のピンに出力されるのを禁止し、またＰＲＴフ
ラグ＝“０”の時はそれら下位４ビットの出力を許可す
る。ＡＮＤゲート５０９は、ＰＲＴフラグ＝“１”の時
にデータレジスタ１３３の上位３個のデータ記憶部への
イネーブル信号に応答して信号を前述のピン番号１５に
対応するピンＰ１５に出力する。
【００２９】このホストインターフェース回路１３にお
いては、ホストＣＰＵによってＰＲＴフラグ＝“１”に
セットされると、データレジスタ１３３の４個のデータ
記憶部はデータレジスタ切り替え制御回路５０によって
順番にイネーブル状態にされる。この場合、データレジ
スタ１３３の上位バイトの下位４ビット出力はＡＮＤゲ
−５０１〜５０４によって上位バイトの上位４ビット出
力と同じピンＰ１０〜Ｐ１３に接続されているので、ピ
ンＰ１０〜Ｐ１３には、上位バイトの上位４ビットデー
タと下位４ビートデータが順番に出力される。また、デ
ータレジスタ１３３の下位バイトの下位４ビット出力も
ＡＮＤゲ−５０１〜５０４によって下位バイトの上位４
ビット出力と同じピンＰ１０〜Ｐ１３に接続されている
ので、ピンＰ１０〜Ｐ１３には、下位バイトの上位４ビ
ットデータと下位４ビートデータが順番に出力される。
これにより、１６ビットデータが４ビット単位で順番に
出力されることになる。
いては、ホストＣＰＵによってＰＲＴフラグ＝“１”に
セットされると、データレジスタ１３３の４個のデータ
記憶部はデータレジスタ切り替え制御回路５０によって
順番にイネーブル状態にされる。この場合、データレジ
スタ１３３の上位バイトの下位４ビット出力はＡＮＤゲ
−５０１〜５０４によって上位バイトの上位４ビット出
力と同じピンＰ１０〜Ｐ１３に接続されているので、ピ
ンＰ１０〜Ｐ１３には、上位バイトの上位４ビットデー
タと下位４ビートデータが順番に出力される。また、デ
ータレジスタ１３３の下位バイトの下位４ビット出力も
ＡＮＤゲ−５０１〜５０４によって下位バイトの上位４
ビット出力と同じピンＰ１０〜Ｐ１３に接続されている
ので、ピンＰ１０〜Ｐ１３には、下位バイトの上位４ビ
ットデータと下位４ビートデータが順番に出力される。
これにより、１６ビットデータが４ビット単位で順番に
出力されることになる。
【００３０】一方、ホストＣＰＵによってＰＲＴフラグ
＝“０”にセットされると、データレジスタ１３３の４
個のデ−タ記憶部はデータレジスタ切り替え制御回路５
０によって同時にイネーブル状態に設定される。この場
合、ＡＮＤゲ−ト５０１〜５０４は閉じているので、１
６ビットデータが同時に出力される。
＝“０”にセットされると、データレジスタ１３３の４
個のデ−タ記憶部はデータレジスタ切り替え制御回路５
０によって同時にイネーブル状態に設定される。この場
合、ＡＮＤゲ−ト５０１〜５０４は閉じているので、１
６ビットデータが同時に出力される。
【００３１】次に、図４のフローチャートを参照して、
データ読みだし時における半導体ディスク装置１０全体
の動作を説明する。パーソナルコンピュータ１のＰＲＴ
ポートコネクタ２に半導体ディスク装置１０を接続した
場合には、パーソナルコンピュータ１ではＰＲＴポート
をディスクアクセスに使用するための所定のディスクト
ライバプログラムが起動され、ホストＣＰＵによって
“１”のＰＲＴフラグが半導体ディスク装置１０のドラ
イブヘッドモ−ドレジスタ１３４にセットされる。次い
で、リードコマンド、セクタ番号、セクタ数等のパラメ
ータがホストＣＰＵから半導体ディスク装置１０に送ら
れ、それらが対応するレジスタにそれぞれセットされ
る。この場合、それらＰＲＴフラグ、コマンド、セクタ
番号、セクタ数等のパラメータは出力データ用のピン番
号６〜９を介して半導体ディスク装置１０に送られる。
データ読みだし時における半導体ディスク装置１０全体
の動作を説明する。パーソナルコンピュータ１のＰＲＴ
ポートコネクタ２に半導体ディスク装置１０を接続した
場合には、パーソナルコンピュータ１ではＰＲＴポート
をディスクアクセスに使用するための所定のディスクト
ライバプログラムが起動され、ホストＣＰＵによって
“１”のＰＲＴフラグが半導体ディスク装置１０のドラ
イブヘッドモ−ドレジスタ１３４にセットされる。次い
で、リードコマンド、セクタ番号、セクタ数等のパラメ
ータがホストＣＰＵから半導体ディスク装置１０に送ら
れ、それらが対応するレジスタにそれぞれセットされ
る。この場合、それらＰＲＴフラグ、コマンド、セクタ
番号、セクタ数等のパラメータは出力データ用のピン番
号６〜９を介して半導体ディスク装置１０に送られる。
【００３２】アクセスコントロール回路１４は、アドレ
ス変換テーブル１４１によって論理アドレスを実メモリ
アドレスに変換し、その変換結果にしたがってフラッシ
ュＥＥＰＲＯＭ１１−０〜１１−４の選択、およびその
選択したフラッシュＥＥＰＲＯＭに対するリードアクセ
スを行う。そしてホストＣＰＵによって指定されたデー
タサイズ分のデータをリードして、データバッファ１５
に保持する。このデータバッファ１５に保持されたデー
タはデータレジスタ１３３に順次転送される。
ス変換テーブル１４１によって論理アドレスを実メモリ
アドレスに変換し、その変換結果にしたがってフラッシ
ュＥＥＰＲＯＭ１１−０〜１１−４の選択、およびその
選択したフラッシュＥＥＰＲＯＭに対するリードアクセ
スを行う。そしてホストＣＰＵによって指定されたデー
タサイズ分のデータをリードして、データバッファ１５
に保持する。このデータバッファ１５に保持されたデー
タはデータレジスタ１３３に順次転送される。
【００３３】次いで、ホストインターフェース回路１３
のデータレジスタ切り替え制御回路５０によってモード
判定処理が行われ、ＰＲＴモードか否かが調べられる
（ステップＳ１１、Ｓ１２）。ＰＲＴフラグ＝“０”の
時は、通常のＩＤＥインターフェースに接続されている
と判定され、データレジスタ１３３の４個のデータ記憶
部が同時にイネーブルにされ、１６ビットすべてが同時
にパーソナルコンピュータ１に読み出される（ステップ
Ｓ１３）。このデータレジスタ１３３からのデータ読み
出し動作は、データバッファ１５からリードデータが無
くなるまで繰り返し行われる（ステップＳ１４）。
のデータレジスタ切り替え制御回路５０によってモード
判定処理が行われ、ＰＲＴモードか否かが調べられる
（ステップＳ１１、Ｓ１２）。ＰＲＴフラグ＝“０”の
時は、通常のＩＤＥインターフェースに接続されている
と判定され、データレジスタ１３３の４個のデータ記憶
部が同時にイネーブルにされ、１６ビットすべてが同時
にパーソナルコンピュータ１に読み出される（ステップ
Ｓ１３）。このデータレジスタ１３３からのデータ読み
出し動作は、データバッファ１５からリードデータが無
くなるまで繰り返し行われる（ステップＳ１４）。
【００３４】一方、ＰＲＴフラグ＝“１”の時は、ＰＲ
Ｔポートコネクタ２に接続されていると判定され、ま
ず、データレジスタ１３３の上位３個のデータ記憶部が
順番にイネーブル状態に設定されて４ビット単位でリー
ドデータがピンＰ１０〜Ｐ１３から読み出されると共
に、ピンＰ１５上に後続するデータが存在することを示
す信号“１”が出力される（ステップＳ１５）。次い
で、データレジスタ１３３の最下位のデータ記憶部がイ
ネーブル状態に設定されて最後の４ビットデータがピン
Ｐ１０〜Ｐ１３から読み出されると共に、ピンＰ１５上
に出力されていた信号が“１”から“０”に切り替えら
れる（ステップＳ１６）。このようなデータレジスタ１
３３からの４ビット単位でのデータ読み出し動作は、デ
ータバッファ１５からリードデータが無くなるまで繰り
返し行われる（ステップＳ１７）。
Ｔポートコネクタ２に接続されていると判定され、ま
ず、データレジスタ１３３の上位３個のデータ記憶部が
順番にイネーブル状態に設定されて４ビット単位でリー
ドデータがピンＰ１０〜Ｐ１３から読み出されると共
に、ピンＰ１５上に後続するデータが存在することを示
す信号“１”が出力される（ステップＳ１５）。次い
で、データレジスタ１３３の最下位のデータ記憶部がイ
ネーブル状態に設定されて最後の４ビットデータがピン
Ｐ１０〜Ｐ１３から読み出されると共に、ピンＰ１５上
に出力されていた信号が“１”から“０”に切り替えら
れる（ステップＳ１６）。このようなデータレジスタ１
３３からの４ビット単位でのデータ読み出し動作は、デ
ータバッファ１５からリードデータが無くなるまで繰り
返し行われる（ステップＳ１７）。
【００３５】以上のように、この実施例の半導体ディス
ク装置１０においては、半導体ディスク装置１０からパ
ーソナルコンピュータ１へのデータ読み出し時には、Ｐ
ＲＴポートコネクタ２に予め用意されている制御信号入
力のための入力ピン（Ｐ１０〜Ｐ１３）が利用される。
この場合、フラッシュＥＥＰＲＯＭから読み出されたリ
ードデータは、ＰＲＴポートコネクタ２の入力ピンの数
に対応して４ビッタ単位で４つに分割され、その分割さ
れた４ビットのデータ単位でＰＲＴポートコネクタ２の
入力ピン（Ｐ１０〜Ｐ１３）に転送される。また、半導
体ディスク装置１０へのデータ書き込み時においては、
ＰＲＴポートコネクタ２の８個のデータ出力ピンのう
ち、下位の４つが利用される。したがって、パーソナル
コンピュータ１に標準装備のプリンタポートを利用でき
るようになり、ＩＤＥインターフェースやＳＣＳＩイン
ターフェース用の拡張ボードを用意することなく半導体
ディスク装置１０をパーソナルコンピュータ１に直接的
に接続することが可能となる。
ク装置１０においては、半導体ディスク装置１０からパ
ーソナルコンピュータ１へのデータ読み出し時には、Ｐ
ＲＴポートコネクタ２に予め用意されている制御信号入
力のための入力ピン（Ｐ１０〜Ｐ１３）が利用される。
この場合、フラッシュＥＥＰＲＯＭから読み出されたリ
ードデータは、ＰＲＴポートコネクタ２の入力ピンの数
に対応して４ビッタ単位で４つに分割され、その分割さ
れた４ビットのデータ単位でＰＲＴポートコネクタ２の
入力ピン（Ｐ１０〜Ｐ１３）に転送される。また、半導
体ディスク装置１０へのデータ書き込み時においては、
ＰＲＴポートコネクタ２の８個のデータ出力ピンのう
ち、下位の４つが利用される。したがって、パーソナル
コンピュータ１に標準装備のプリンタポートを利用でき
るようになり、ＩＤＥインターフェースやＳＣＳＩイン
ターフェース用の拡張ボードを用意することなく半導体
ディスク装置１０をパーソナルコンピュータ１に直接的
に接続することが可能となる。
【００３６】なお、ここではＰＲＴポートコネクタ２の
８個のデータ出力ピン２〜９をアドレス転送とデータ転
送に２分割したが、８個のデータ出力ピン２〜９上にア
ドレスとデータを時分割で転送することも可能である。
この場合には、ホストＣＰＵから半導体ディスク装置１
０に８ビット単位でライトデータを転送することができ
る。
８個のデータ出力ピン２〜９をアドレス転送とデータ転
送に２分割したが、８個のデータ出力ピン２〜９上にア
ドレスとデータを時分割で転送することも可能である。
この場合には、ホストＣＰＵから半導体ディスク装置１
０に８ビット単位でライトデータを転送することができ
る。
【００３７】また、半導体ディスク装置１０がＳＣＳＩ
などの８ビット転送のインターフェースに準拠したもの
である場合には、リードデータは４ビット単位で２回に
分割されて半導体ディスク装置１０から出力され、ライ
トデータはそのまま８ビット単位でホストＣＰＵから半
導体ディスク装置１０に送られることはもちろんであ
る。
などの８ビット転送のインターフェースに準拠したもの
である場合には、リードデータは４ビット単位で２回に
分割されて半導体ディスク装置１０から出力され、ライ
トデータはそのまま８ビット単位でホストＣＰＵから半
導体ディスク装置１０に送られることはもちろんであ
る。
【００３８】
【発明の効果】以上詳記したように、この発明によれ
ば、パーソナルコンピュータに標準装備のプリンタポー
トを利用できるようになり、ＩＤＥインターフェースや
ＳＣＳＩインターフェース用の拡張ボードを用意するこ
となくパーソナルコンピュータに半導体ディスク装置を
直接的に接続することが可能となる。
ば、パーソナルコンピュータに標準装備のプリンタポー
トを利用できるようになり、ＩＤＥインターフェースや
ＳＣＳＩインターフェース用の拡張ボードを用意するこ
となくパーソナルコンピュータに半導体ディスク装置を
直接的に接続することが可能となる。
【図１】この発明の一実施例に係る半導体ディスク装置
の構成を示すブロック図。
の構成を示すブロック図。
【図２】同実施例の半導体ディスク装置をパーソナルコ
ンピュータのプリンタポートに接続した場合のインター
フェースの一例を示す図。
ンピュータのプリンタポートに接続した場合のインター
フェースの一例を示す図。
【図３】同実施例の半導体ディスク装置に設けられてい
るホストインターフェース回路の具体的構成の一例を示
す回路図。
るホストインターフェース回路の具体的構成の一例を示
す回路図。
【図４】同実施例の半導体ディスク装置のデータリード
動作を説明するフローチャート。
動作を説明するフローチャート。
１…パーソナルコンピュータ、２…プリンタポートコネ
クタ、１０…半導体ディスク装置、１１−０〜１１−４
…フラッシュＥＥＰＲＯＭ、１２…ＩＤＥコネクタ、１
３…ホストインターフェース回路、１４…アクセスコン
トロール回路、１５…データバッファ、１３３…データ
レジスタ、１３４…ドライブヘッドモ−ドレジスタ、５
０…データレジスタ切り替え制御回路。
クタ、１０…半導体ディスク装置、１１−０〜１１−４
…フラッシュＥＥＰＲＯＭ、１２…ＩＤＥコネクタ、１
３…ホストインターフェース回路、１４…アクセスコン
トロール回路、１５…データバッファ、１３３…データ
レジスタ、１３４…ドライブヘッドモ−ドレジスタ、５
０…データレジスタ切り替え制御回路。
Claims (2)
- 【請求項１】 複数のフラッシュＥＥＰＲＯＭを備えた
半導体ディスク装置において、 ホスト装置のプリンタポートに設けられているデータ出
力ピンを介して前記ホスト装置から供給されるディスク
アドレスを、アドレス変換情報に従って前記複数のフラ
ッシュＥＥＰＲＯＭチップをアクセスするための実メモ
リアドレスに変換するアドレス変換手段と、 このアドレス変換手段によって変換された実メモリアド
レスに従って、前記複数のフラッシュＥＥＰＲＯＭをリ
ード／ライトアクセスするメモリアクセス手段と、 このメモリアクセス手段によって前記複数のフラッシュ
ＥＥＰＲＯＭから読み出されたリードデータを一時的に
保持するデータレジスタと、 このデータレジスタに保持されているリードデータを前
記プリンタポートの入力ピンの数に対応させて複数のデ
ータブロックに分割し、前記リードデータを前記分割さ
れたデータブロック単位で前記プリンタポートの入力ピ
ンへ順次読み出すデータ読み出し手段とを具備し、 プリンタポートを介してホスト装置に接続されるように
構成されていることを特徴とする半導体ディスク装置。 - 【請求項２】 前記データ読み出し手段によって前記プ
リンタポートの入力ピンに読み出し中のデータブロック
に後続するデータブロックが存在するか否かを示すステ
ータス信号を、前記プリンタポートの他の入力ピンに出
力する手段をさらに具備することを特徴とする請求項１
記載の半導体ディスク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17006193A JPH0728741A (ja) | 1993-07-09 | 1993-07-09 | 半導体ディスク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17006193A JPH0728741A (ja) | 1993-07-09 | 1993-07-09 | 半導体ディスク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0728741A true JPH0728741A (ja) | 1995-01-31 |
Family
ID=15897909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17006193A Pending JPH0728741A (ja) | 1993-07-09 | 1993-07-09 | 半導体ディスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728741A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6952742B2 (en) | 1995-03-06 | 2005-10-04 | Tadahiko Hisano | External storage device and method of accessing same |
-
1993
- 1993-07-09 JP JP17006193A patent/JPH0728741A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6952742B2 (en) | 1995-03-06 | 2005-10-04 | Tadahiko Hisano | External storage device and method of accessing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3105092B2 (ja) | 半導体メモリ装置 | |
| US5812814A (en) | Alternative flash EEPROM semiconductor memory system | |
| US7424593B2 (en) | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices | |
| US6507881B1 (en) | Method and system for programming a peripheral flash memory via an IDE bus | |
| US6757800B1 (en) | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices | |
| US6202138B1 (en) | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices | |
| US7392343B2 (en) | Memory card having a storage cell and method of controlling the same | |
| US5920884A (en) | Nonvolatile memory interface protocol which selects a memory device, transmits an address, deselects the device, subsequently reselects the device and accesses data | |
| US7185146B2 (en) | Memory card device, and memory card control method for controlling the device | |
| JPH10207637A (ja) | コンピュータをデータ記憶装置と通信させる方法及び構成 | |
| JP2000067574A (ja) | 半導体記憶装置 | |
| US5887157A (en) | Local bus interface | |
| JPH076132A (ja) | インタフェイス制御装置 | |
| JPH06250799A (ja) | 半導体ディスク装置およびその半導体ディスク装置を使用したコンピュータシステム | |
| US7437503B2 (en) | Method and apparatus for handling data transfers | |
| JPH0714392A (ja) | 不揮発性半導体メモリおよびそれを使用した半導体ディスク装置 | |
| JPH0728741A (ja) | 半導体ディスク装置 | |
| JPH1139245A (ja) | 半導体デバイス制御装置および半導体デバイス制御方法 | |
| JPH0778056A (ja) | 半導体ディスク装置 | |
| TWI710904B (zh) | 資料寫入方法與儲存裝置 | |
| US7739440B2 (en) | ATA HDD interface for personal media player with increased data transfer throughput | |
| JP2001043136A (ja) | データ保護装置及びその保護方法 | |
| Miller | Controlling an ATA Hard Drive with a Microcontroller |