JPH07283539A - Build-up multilayered printed wiring board - Google Patents
Build-up multilayered printed wiring boardInfo
- Publication number
- JPH07283539A JPH07283539A JP7620494A JP7620494A JPH07283539A JP H07283539 A JPH07283539 A JP H07283539A JP 7620494 A JP7620494 A JP 7620494A JP 7620494 A JP7620494 A JP 7620494A JP H07283539 A JPH07283539 A JP H07283539A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- wiring board
- printed wiring
- inner via
- multilayer printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、バイアホールが形成さ
れた絶縁層と導体回路層が積層されたビルドアップ多層
プリント配線板に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a build-up multilayer printed wiring board in which an insulating layer having a via hole and a conductor circuit layer are laminated.
【０００２】[0002]
【従来の技術】最近の電子機器、特にカメラ一体型ＶＴ
Ｒ、携帯電話、携帯情報端末などにおいて小型化と高機
能化が急速に進んでいる。2. Description of the Related Art Recent electronic devices, especially a camera-integrated VT
R, mobile phones, personal digital assistants, etc. are rapidly becoming smaller and more sophisticated.
【０００３】このような分野で使用される多層プリント
配線板は、少ない層数でより高密度配線を実現するため
に、パターンの細線化とともにバイアホールの小径化が
強く求められている。In a multilayer printed wiring board used in such a field, in order to realize high-density wiring with a small number of layers, there is a strong demand for finer patterning and smaller via holes.
【０００４】従来このような分野で使用される多層プリ
ント配線板としては、例えば図８に示すようなサブトラ
クティブプロセスとアディティブプロセスによる多層プ
リント配線板（６層板）２０が知られている。As a conventional multilayer printed wiring board used in such a field, for example, a multilayer printed wiring board (six-layer board) 20 by a subtractive process and an additive process as shown in FIG. 8 is known.
【０００５】この多層プリント配線板２０は、導体パタ
ーン２２が形成された積層板２１の両面にそれぞれ二層
の層間絶縁層２３、２４が形成され、その層間に導体パ
ターン２８が形成されており、さらにその外層に導体パ
ターン２９が形成されている。これらの導体パターン２
２、２８、２９は、それぞれインナーバイアホール２
５、２６およびバイアホール２７によって電気的に接続
されている。なお、インナーバイアホール２５、２６の
内部には、絶縁材が入り込んでいる。また多層プリント
配線板２０では多層に積層した後スルーホールを形成す
るための貫通孔の形成を必要としないという特徴があ
る。In this multilayer printed wiring board 20, two layers of interlayer insulating layers 23 and 24 are formed on both surfaces of a laminated board 21 on which a conductor pattern 22 is formed, and a conductor pattern 28 is formed between the layers. Further, a conductor pattern 29 is formed on the outer layer thereof. These conductor patterns 2
2, 28 and 29 are inner via holes 2 respectively
5, 26 and via hole 27 are electrically connected. An insulating material is contained in the inner via holes 25 and 26. Further, the multilayer printed wiring board 20 is characterized in that it is not necessary to form a through hole for forming a through hole after being laminated in multiple layers.
【０００６】つまり、上記の構成からも明かなように、
この多層プリント配線板は、全体の肉薄化および導体パ
ターン２８、２９のファイン化が可能なものである。従
って、図８のタイプの構成は、比較的高密度化や小型化
に適しているといえる。That is, as is clear from the above configuration,
This multilayer printed wiring board can be thinned as a whole and the conductor patterns 28 and 29 can be made finer. Therefore, it can be said that the structure of the type shown in FIG. 8 is suitable for relatively high density and small size.
【０００７】しかしながら、図８に示される多層プリン
ト配線板２０には、以下に述べるような問題がある。前
述したように、多層プリント配線板２０の各層の導体パ
ターン２２、２８、２９は、インナーバイアホール２
５、２６およびバイアホール２７によって電気的に接続
されているが、前記インナーバイアホール２５、２６の
内部には、絶縁材が入り込んでいることから、その上部
（すなわち軸線上となる位置）に直接別のインナーバイ
アホールやバイアホールを形成することが困難であっ
た。そこで、従来においては、インナーバイアホールの
上部を避けて形成された接続用パッドの上に別のインナ
ーバイアホールやバイアホールが形成されている。However, the multilayer printed wiring board 20 shown in FIG. 8 has the following problems. As described above, the conductor patterns 22, 28, 29 of the respective layers of the multilayer printed wiring board 20 have the inner via holes 2
5, 26 and the via holes 27 are electrically connected, but since the insulating material enters inside the inner via holes 25, 26, they are directly connected to the upper portion (that is, the position on the axis). It was difficult to form another inner via hole or via hole. Therefore, conventionally, another inner via hole or another via hole is formed on the connection pad formed avoiding the upper portion of the inner via hole.
【０００８】すなわち、図９に例示したようにインナー
バイアホール２５のランド２５ｂに隣接して円形状をし
たパッド２５ａが形成されている。その接続用パッド２
５ａ上には、内層側の層間絶縁層２３に属するインナー
バイアホール２６が接続されている。前記インナーバイ
アホール５６は、内層側の層間絶縁層２３上に形成され
た接続用パッド２６ａに接続されている。そして、その
接続用パッド２６ａ上には、外層側の層間絶縁層２４に
属するバイアホール２７が接続されている。つまり、従
来においては、インナーバイアホール２５や２６の上部
（すなわち、軸線上となる位置）を避けて接続用パッド
２５ａ、２６ａを配置することが要求される。That is, as shown in FIG. 9, a circular pad 25a is formed adjacent to the land 25b of the inner via hole 25. The connection pad 2
An inner via hole 26 belonging to the interlayer insulating layer 23 on the inner layer side is connected to the upper portion 5a. The inner via hole 56 is connected to a connection pad 26a formed on the inner insulating layer 23 on the inner layer side. Then, via holes 27 belonging to the interlayer insulating layer 24 on the outer layer side are connected to the connection pads 26a. That is, conventionally, it is required to dispose the connection pads 25a and 26a while avoiding the upper portions of the inner via holes 25 and 26 (that is, the positions on the axis).
【０００９】しかし、上記のような配置にすると、導体
パターン２２、２８の配線に利用できる領域が相対的に
減少することになるため、配線自由度の低下が避けられ
ない。よって、多層プリント配線板２０の小型化や高密
度化を充分に達成することができない。However, with the above arrangement, the area of the conductor patterns 22 and 28 that can be used for wiring is relatively reduced, so that the degree of freedom in wiring is unavoidable. Therefore, miniaturization and high density of the multilayer printed wiring board 20 cannot be sufficiently achieved.
【００１０】また、図８の多層プリント配線板の場合、
インナーバイアホール２５に空洞部２５ｃがあったり、
内層側の層間絶縁層２３に属するインナーバイアホール
２６に凹部２６ｂがあるため、最外層の導体パターン２
９に凹凸ができ易いという問題がある。このように導体
の形成精度が悪い場合、仮にその導体パターン２９がワ
イヤーボンディング用のボンディングパッドであるとす
ると、凹凸の存在によってボンディング精度が悪化す
る。その結果、多層プリント配線板２０に対するＬＳＩ
チップやパッケージ等の実装が困難になる。In the case of the multilayer printed wiring board shown in FIG.
There is a cavity 25c in the inner via hole 25,
Since the inner via hole 26 belonging to the interlayer insulating layer 23 on the inner layer side has the recess 26b, the conductor pattern 2 on the outermost layer is formed.
There is a problem that unevenness is likely to occur in 9. When the conductor formation accuracy is poor as described above, assuming that the conductor pattern 29 is a bonding pad for wire bonding, the presence of irregularities deteriorates the bonding accuracy. As a result, the LSI for the multilayer printed wiring board 20
Mounting of chips and packages becomes difficult.
【００１１】[0011]
【発明が解決しようとする課題】本発明の目的は、上記
の如き従来技術の欠点を解消することができ、配線自由
度が高く、しかも導体パターンの形成精度に優れたビル
ドアップ多層プリント配線板を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to overcome the above-mentioned drawbacks of the prior art, to provide a high degree of freedom in wiring, and a build-up multilayer printed wiring board excellent in the accuracy of forming conductor patterns. To provide.
【００１２】[0012]
【課題を解決するための手段】上記の課題は、バイアホ
ールが形成された絶縁層と導体回路層が積層されたビル
ドアップ多層プリント配線板において、前記バイアホー
ルのうち少なくとも一つのインナーバイアホールの表面
が導電性物質により平坦化されており、その上に積層さ
れた絶縁層のバイアホールが該インナーバイアホールの
ほぼ軸線上に配置され、めっきにより電気的に接続され
てなることを特徴とするビルドアップ多層プリント配線
板によって解決することができる。Means for Solving the Problems The above-mentioned problems are, in a build-up multilayer printed wiring board in which an insulating layer in which a via hole is formed and a conductor circuit layer are laminated, at least one inner via hole of the via holes. The surface is flattened by a conductive material, and the via hole of the insulating layer laminated on the surface is arranged substantially on the axis of the inner via hole and electrically connected by plating. It can be solved by a build-up multilayer printed wiring board.
【００１３】[0013]
【作用】この発明の構成によると、インナーバイアホー
ルの表面が導電性物質により平坦化されていることによ
って、その表面を接続用パッドとして使用することがで
きる。つまり、インナーバイアホールのほぼ軸線上に別
のバイアホールの底面を直接接続することが可能とな
る。従って、従来のビルドアップ多層プリント配線板と
異なり、インナーバイアホールの上部を避けて接続用パ
ッドを配置する必要がなくなる。According to the structure of the present invention, since the surface of the inner via hole is flattened by the conductive material, the surface can be used as a connecting pad. That is, it becomes possible to directly connect the bottom surface of another via hole substantially on the axis of the inner via hole. Therefore, unlike the conventional build-up multilayer printed wiring board, it is not necessary to dispose the connection pad while avoiding the upper part of the inner via hole.
【００１４】また、インナーバイアホールの表面を平坦
化することによって、インナーバイアホールの空洞部や
凹部に起因する層間絶縁層の落ち込みを防止することが
できる。従って、インナーバイアホールの上部にあたる
部分に形成された導体パターンに凹凸が生じることもな
く、高い信頼性で電子部品を搭載することができると同
時に、搭載される電子部品との半田付けやワイヤーボン
ディングに対しても良好な特性を有する。Further, by flattening the surface of the inner via hole, it is possible to prevent the interlayer insulating layer from falling due to the cavity or the recess of the inner via hole. Therefore, the conductor pattern formed in the upper part of the inner via hole does not have irregularities, and the electronic component can be mounted with high reliability, and at the same time, the soldering or wire bonding with the mounted electronic component can be performed. Also has good properties.
【００１５】前記インナーバイアホールの表面を平坦化
する手段としては、インナーバイアホールの空洞部や凹
部に、導電性物質を充填することにより平坦化すること
が好ましい。また、前記インナーバイアホールの空洞部
や凹部に充填材を埋め込んで平坦化した後、表面にめっ
き被膜を形成することもできる。As means for flattening the surface of the inner via hole, it is preferable to fill the cavity or recess of the inner via hole with a conductive substance to flatten it. Further, it is also possible to bury a filling material in the hollow portion or the concave portion of the inner via hole to flatten it and then form a plating film on the surface.
【００１６】さらにまた、本発明にかかるビルドアップ
多層プリント配線板の最外層に配設されるインナーバイ
アホールは、その表面を搭載される電子部品との半田付
けやワイヤーボンディング処理に対して、十分に平坦化
することが可能であるから、ビルドアップ多層プリント
配線板の最外層には所謂信号パターンを一切設けず、搭
載する電子部品と電気接続するための導体パターンのみ
とすることもできる。これによって、従来必要であった
ソルダーレジスト工程そのものを省略できることで、低
コスト化となるばかりか、実装電子部品に対する光学的
実装検査の際には、画像データ取り込範囲内に電子部品
実装パッド以外の導体パターンからの反射光（ノイズ）
がない状態で画像認識するこができ、検査精度を格段に
向上できる。Furthermore, the inner via hole arranged in the outermost layer of the build-up multilayer printed wiring board according to the present invention is sufficient for soldering or wire bonding processing of the surface of the inner via hole to an electronic component to be mounted. Since it can be flattened, the so-called signal pattern is not provided at all on the outermost layer of the build-up multilayer printed wiring board, and only the conductor pattern for electrically connecting the mounted electronic component can be used. As a result, the solder resist process itself, which was required in the past, can be omitted, which not only reduces costs, but also allows optical mounting inspection of mounted electronic components to be performed within the range of image data capture except for electronic component mounting pads. Light (noise) from the conductor pattern of
The image can be recognized in the absence of the light, and the inspection accuracy can be significantly improved.
【００１７】[0017]
【実施例】以下、本発明をビルドアップ多層プリント配
線板に具体化した一実施例を図１〜図７に基づいて詳細
に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment in which the present invention is embodied in a build-up multilayer printed wiring board will be described in detail below with reference to FIGS.
【００１８】図１には、ビルドアップ多層プリント配線
板１が示されている。この多層プリント配線板１は、ベ
ース基板２の両面に薄膜配線層３を備える６層板であ
る。ベース基板２の両面には導体パターン４が形成され
ている。これらの導体パターン４は、ベース基板２を貫
通するように設けられたインナーバイアホール５によっ
て接続されている。なお、本実施例のインナーバイアホ
ール５は、その両端部に円形状のランド５ｃを有してい
る。FIG. 1 shows a build-up multilayer printed wiring board 1. The multilayer printed wiring board 1 is a 6-layer board having thin film wiring layers 3 on both sides of a base substrate 2. Conductor patterns 4 are formed on both surfaces of the base substrate 2. These conductor patterns 4 are connected by inner via holes 5 provided so as to penetrate the base substrate 2. The inner via hole 5 of this embodiment has circular lands 5c at both ends.
【００１９】インナーバイアホール５の内壁には銅めっ
き層５ｂが形成されており、その銅めっき層５ｂによっ
て囲まれている空洞部５ａには導電性物質としての銅ペ
ースト７が充填されている。インナーバイアホール５の
両端面は、銅ペースト７が充填されることによって平坦
化されている。A copper plating layer 5b is formed on the inner wall of the inner via hole 5, and a cavity 5a surrounded by the copper plating layer 5b is filled with a copper paste 7 as a conductive substance. Both end surfaces of the inner via hole 5 are flattened by being filled with the copper paste 7.
【００２０】本実施例の多層プリント配線板１には、内
層側の層間絶縁層９及び外層側の層間絶縁層１０の二層
構造からなる薄層配線層３が形成されている。内層側の
層間絶縁層９の表面には永久レジスト１１が形成されて
いる。内層側の層間絶縁層９の表面のうち永久レジスト
１１が形成されていない部分には、導体パターン１２が
形成されている。同様に、外層側の層間絶縁層１０の表
面には、永久レジスト１３が形成されている。外層側の
層間絶縁層１０の表面のうち永久レジスト１３が形成さ
れていない部分には、導体パターン１４が形成されてい
る。前記導体パターン１４の一部は、ＬＳＩチップ等を
表面実装するための接続用パッドとなっている。また、
外層側の層間絶縁層１０の表面は、一部を除いてソルダ
ーレジスト６によって被覆されている。なお、説明の便
宜上、前記導体パターン１４のことをこれ以降「最外層
の導体パターン１４」と呼ぶことにする。同様に導体パ
ターン１２のことを「外層の導体パターン１２」と、導
体パターン４のことを「内層の導体パターン４」とそれ
ぞれ呼ぶことにする。In the multilayer printed wiring board 1 of this embodiment, a thin wiring layer 3 having a two-layer structure of an interlayer insulating layer 9 on the inner layer side and an interlayer insulating layer 10 on the outer layer side is formed. A permanent resist 11 is formed on the surface of the interlayer insulating layer 9 on the inner layer side. A conductor pattern 12 is formed on a portion of the surface of the interlayer insulating layer 9 on the inner layer side where the permanent resist 11 is not formed. Similarly, a permanent resist 13 is formed on the surface of the interlayer insulating layer 10 on the outer layer side. A conductor pattern 14 is formed on a portion of the surface of the interlayer insulating layer 10 on the outer layer side where the permanent resist 13 is not formed. A part of the conductor pattern 14 serves as a connection pad for surface mounting an LSI chip or the like. Also,
The surface of the interlayer insulating layer 10 on the outer layer side is covered with the solder resist 6 except for a part thereof. For convenience of explanation, the conductor pattern 14 will be hereinafter referred to as "outermost layer conductor pattern 14". Similarly, the conductor pattern 12 will be referred to as "outer layer conductor pattern 12", and the conductor pattern 4 will be referred to as "inner layer conductor pattern 4".
【００２１】内層側の層間絶縁層９には、層間接続用の
インナーバイアホール１５が形成されている。外層側の
層間絶縁層１０にも、同様に層間接続用のバイアホール
１６が形成されている。インナーバイアホール１５とバ
イアホール１６を構成している銅めっき層１５ｂ，１６
ｂは、その中央部に凹部１５ａ，１６ａを有している。
そして、内層側の層間絶縁層９に属するインナーバイア
ホール１５の凹部１５ａには、導電性物質である銅ペー
スト７が充填されている。An inner via hole 15 for interlayer connection is formed in the interlayer insulating layer 9 on the inner layer side. Via holes 16 for interlayer connection are also formed in the interlayer insulating layer 10 on the outer layer side. Copper plating layers 15b and 16 forming the inner via hole 15 and the via hole 16
The b has recesses 15a and 16a in its central portion.
Then, the concave portion 15a of the inner via hole 15 belonging to the interlayer insulating layer 9 on the inner layer side is filled with the copper paste 7 which is a conductive substance.
【００２２】この多層プリント配線板１の場合、インナ
ーバイアホール５の開口部から露呈している銅ペースト
７の一部に、内層側の層間絶縁層９に属するインナーバ
イアホール１５の底面が電気的に接続されている。ま
た、インナーバイアホール１５の凹部１５ａに充填され
た銅ペースト７上には、外層側の層間絶縁層１０に属す
るバイアホール１６の底面が電気的に接続されている。
従って、インナーバイアホール５とインナーバイアホー
ル１５とバイアホール１６とが、ほぼ一直線上に配置さ
れた状態となっている。即ち、この多層プリント配線板
１において、銅ペースト７は、いわばインナーバイアホ
ール１５とバイアホール１６のための接続用パッドの役
割を果たしている。In the case of this multilayer printed wiring board 1, the bottom surface of the inner via hole 15 belonging to the interlayer insulating layer 9 on the inner layer side is electrically exposed to a part of the copper paste 7 exposed from the opening of the inner via hole 5. It is connected to the. Further, the bottom surface of the via hole 16 belonging to the outer interlayer insulating layer 10 is electrically connected to the copper paste 7 filled in the concave portion 15a of the inner via hole 15.
Therefore, the inner via hole 5, the inner via hole 15, and the via hole 16 are arranged in a substantially straight line. That is, in the multilayer printed wiring board 1, the copper paste 7 plays a role of a connection pad for the inner via hole 15 and the via hole 16 so to speak.
【００２３】次に、この多層プリント配線板１を製造す
る手順を図２〜図７に基づいて簡単に説明する。まず、
ガラス布基材エポキシ樹脂を素材とした銅張積層板１７
を用意し、その銅張積層板１７に対してドリルにてバイ
アホール形成用孔１８を設ける。次に、従来公知の手法
に従ってパネルめっき及びバイアホール内めっきを行
い、バイアホール形成用孔１８内に銅めっき層５ｂを析
出させる。その結果、図２に示されるように銅張積層板
１７にバイアホール５が形成される。Next, a procedure for manufacturing the multilayer printed wiring board 1 will be briefly described with reference to FIGS. First,
Copper-clad laminate 17 made of glass cloth base epoxy resin
A hole 18 for forming a via hole is provided in the copper clad laminate 17 by drilling. Then, panel plating and via hole plating are performed according to a conventionally known method to deposit the copper plating layer 5b in the via hole forming holes 18. As a result, the via hole 5 is formed in the copper clad laminate 17 as shown in FIG.
【００２４】次に、図３に示されるように、バイアホー
ル５の空洞部５ａに従来公知の銅ペースト７を充填す
る。次に、充填された銅ペースト７の乾燥を行った後、
パターンエッチングを行う。すると、図４に示されるよ
うに、所定形状をした内層の導体パターン４が形成され
る。Next, as shown in FIG. 3, the cavity 5a of the via hole 5 is filled with a conventionally known copper paste 7. Next, after the filled copper paste 7 is dried,
Pattern etching is performed. Then, as shown in FIG. 4, an inner layer conductor pattern 4 having a predetermined shape is formed.
【００２５】次に、内層の導体パターン４が形成された
銅張積層板１７の両面に、樹脂マトリックス中に樹脂フ
ィラーが分散されたアディティブ用接着剤を塗布する。
ここで露光・現像を行うことによって、図５に示される
ようなバイアホール形成用孔１９を有する内層側の層間
絶縁層９を形成する。このとき、バイアホール形成用孔
１９は、銅ペースト７が充填されているインナーバイア
ホール５の位置に対応して設けられる。次に、粗化及び
触媒核付与を行った後、図６に示されるように、内層側
の層間絶縁層９上に永久レジスト１１を形成する。次
に、無電解銅パターンめっきを行った後、前記銅ペース
ト７の充填を行う。上記の工程を経ると、図７に示され
るように、内層側の層間絶縁層９にインナーバイアホー
ル１５と外層の導体パターン１２が形成される。なお、
前記インナーバイアホール１５のうちインナーバイアホ
ール５の軸線上に配置されたものについては、その底面
が同インナーバイアホール５の端面に接続された状態と
なる。Next, an additive adhesive in which a resin filler is dispersed in a resin matrix is applied to both surfaces of the copper clad laminate 17 on which the conductor pattern 4 of the inner layer is formed.
By performing exposure and development here, the interlayer insulating layer 9 on the inner layer side having the via hole forming holes 19 as shown in FIG. 5 is formed. At this time, the via hole forming hole 19 is provided corresponding to the position of the inner via hole 5 filled with the copper paste 7. Next, after roughening and providing catalyst nuclei, as shown in FIG. 6, a permanent resist 11 is formed on the interlayer insulating layer 9 on the inner layer side. Next, after electroless copper pattern plating is performed, the copper paste 7 is filled. After the above steps, as shown in FIG. 7, the inner via hole 15 and the outer conductor pattern 12 are formed in the interlayer insulating layer 9 on the inner layer side. In addition,
Of the inner via holes 15, those arranged on the axis of the inner via hole 5 have a bottom surface connected to the end surface of the inner via hole 5.
【００２６】この後、上述した内層側の層間絶縁層９の
形成手順とほぼ同様の手順を経て、外層側の層間絶縁層
１０及び最外層の導体パターン１４等が形成される。前
記最外層の導体パターン１４は、ソルダーレジスト６に
よって被覆される。一方、外層側の層間絶縁層１０に属
するバイアホール１６は、ソルダーレジスト６から露呈
した状態になる。即ち、この多層プリント配線板１にお
いて前記バイアホール１６は、例えばＬＳＩチップ等の
リードなどを実装するための外部接続端子として使用さ
れることになる。Thereafter, the interlayer insulating layer 10 on the outer layer side, the conductor pattern 14 on the outermost layer and the like are formed through substantially the same procedure as the procedure for forming the interlayer insulating layer 9 on the inner layer side. The outermost conductor pattern 14 is covered with a solder resist 6. On the other hand, the via holes 16 belonging to the interlayer insulating layer 10 on the outer layer side are exposed from the solder resist 6. That is, in the multilayer printed wiring board 1, the via hole 16 is used as an external connection terminal for mounting, for example, a lead of an LSI chip or the like.
【００２７】さて、以上のように構成された本実施例の
多層プリント配線板１によると、インナーバイアホール
５の空洞部５ａに銅ペースト７を充填することによっ
て、同インナーバイアホール５の開口部が封止されるこ
とになる。このとき、開口部から銅ペースト７の一部が
露呈することによって、インナーバイアホール５の両端
面が平坦な状態になる。よって、内層側の層間絶縁層９
に属するインナーバイアホール１５の接続のための接続
用パッドとして、その露呈面を使用することができる。
つまり、インナーバイアホール５のほぼ軸線上に、イン
ナーバイアホール１５の底面を接続することが可能とな
る。しかも、インナーバイアホール５側とインナーバイ
アホール１５側とは、導電性物質である銅ペースト７を
介して電気的に接続されることになる。従って、従来の
ときとは異なり、インナーバイアホール５の上部を避け
るようにして接続用パッドを配置する必要がなくなる。According to the multilayer printed wiring board 1 of the present embodiment having the above-described structure, the cavity 5a of the inner via hole 5 is filled with the copper paste 7 to open the inner via hole 5. Will be sealed. At this time, a part of the copper paste 7 is exposed from the opening, so that both end surfaces of the inner via hole 5 become flat. Therefore, the interlayer insulating layer 9 on the inner layer side
The exposed surface can be used as a connection pad for connecting the inner via hole 15 belonging to the above.
That is, it is possible to connect the bottom surface of the inner via hole 15 almost on the axis of the inner via hole 5. Moreover, the inner via hole 5 side and the inner via hole 15 side are electrically connected through the copper paste 7 which is a conductive substance. Therefore, unlike the conventional case, it is not necessary to dispose the connection pad so as to avoid the upper part of the inner via hole 5.
【００２８】更に、内層側の層間絶縁層９に属するイン
ナーバイアホール１５の凹部１５ａに銅ペースト７が充
填されることによって、同インナーバイアホール１５の
開口部側の端面も平坦な状態になる。このため、凹部１
５ａに充填された銅ペースト７を、外層側の層間絶縁層
１０に属するバイアホール１６の接続のための接続用パ
ッドとして使用することが可能となる。よって、同イン
ナーバイアホール１５のほぼ軸線上に、外層側となる層
間絶縁層１０に属するバイアホール１６の底面を接続す
ることができる。換言すると、インナーバイアホール１
５とバイアホール１６を直列に配置できるということに
なる。しかも、インナーバイアホール１５とバイアホー
ル１６は、導電性物質である銅ペースト７を介して電気
的に接続されることになる。よって、従来のときとは異
なり、インナーバイアホール１５の上部を避けるように
して接続用パッドを配置する必要がない。Furthermore, by filling the concave portion 15a of the inner via hole 15 belonging to the interlayer insulating layer 9 on the inner layer side with the copper paste 7, the end surface of the inner via hole 15 on the opening side is also flat. Therefore, the recess 1
The copper paste 7 filled in 5a can be used as a connection pad for connecting the via hole 16 belonging to the interlayer insulating layer 10 on the outer layer side. Therefore, the bottom surface of the via hole 16 belonging to the interlayer insulating layer 10, which is the outer layer side, can be connected substantially on the axis of the inner via hole 15. In other words, inner via hole 1
5 and the via hole 16 can be arranged in series. Moreover, the inner via hole 15 and the via hole 16 are electrically connected via the copper paste 7 which is a conductive material. Therefore, unlike the conventional case, it is not necessary to dispose the connection pad so as to avoid the upper portion of the inner via hole 15.
【００２９】以上のことから明らかなように、本実施例
の多層プリント配線板１の場合、インナーバイアホール
５とインナーバイアホール１５とバイアホール１６とが
ほぼ一直線上に配列された状態となっている。それゆ
え、この多層プリント配線板１にあっては、従来の多層
プリント配線板と比較して、導体パターン４，１２，１
４の配線に利用できるエリアが相対的に大きくなってい
る。また、配線エリアの増加に伴って配線自由度も格段
に向上することになり、もって多層プリント配線板１の
小型化や高密度化を充分に達成することが可能となる。
加えて、設計自由度が向上する結果、配線の完全自動化
を行ううえで極めて好都合になる。そして、このような
配線の完全自動化が実現されることによって、設計期間
の短縮化やコストダウン等が達成されることになる。As is clear from the above, in the case of the multilayer printed wiring board 1 of this embodiment, the inner via holes 5, the inner via holes 15, and the via holes 16 are arranged in a substantially straight line. There is. Therefore, in this multilayer printed wiring board 1, compared with the conventional multilayer printed wiring board, the conductor patterns 4, 12, 1
The area available for wiring 4 is relatively large. In addition, as the wiring area increases, the degree of freedom in wiring is significantly improved, and thus it is possible to sufficiently achieve miniaturization and high density of the multilayer printed wiring board 1.
In addition, as a result of the increased degree of freedom in design, it is extremely convenient for completely automating the wiring. Then, by realizing the complete automation of the wiring, the design period can be shortened and the cost can be reduced.
【００３０】また、本実施例の多層プリント配線板１で
は、インナーバイアホール５の空洞部５ａが銅ペースト
７によって完全に封止された構成を採っている。このた
め、インナーバイアホール５の両端面が平坦化され、同
インナーバイアホール５の空洞部５ａに起因する層間絶
縁層９，１０の落ち込みが防止される。Further, the multilayer printed wiring board 1 of this embodiment has a structure in which the cavity 5a of the inner via hole 5 is completely sealed by the copper paste 7. Therefore, both end surfaces of the inner via hole 5 are flattened, and the interlayer insulating layers 9 and 10 due to the hollow portion 5a of the inner via hole 5 are prevented from falling.
【００３１】同様に、本実施例では内層側となる層間絶
縁層９に属するインナーバイアホール１５の凹部１５ａ
が銅ペースト７で完全に封止されることによって、イン
ナーバイアホール１５の開口部側の端面が平坦化されて
いる。よって、同インナーバイアホール１５の凹部１５
ａに起因する外層側の層間絶縁層１０の落ち込みを防止
することができる。Similarly, in this embodiment, the recess 15a of the inner via hole 15 belonging to the interlayer insulating layer 9 on the inner layer side is formed.
Is completely sealed with the copper paste 7, so that the end surface of the inner via hole 15 on the opening side is flattened. Therefore, the concave portion 15 of the inner via hole 15
It is possible to prevent the interlayer insulating layer 10 on the outer layer side from dropping due to a.
【００３２】以上のことから明らかなように、インナー
バイアホール５やインナーバイアホール１５のほぼ軸線
上に形成された外層の導体パターン１２や最外層の導体
パターン１４に凹凸が生じることがない。従って、本実
施例の多層プリント配線板１は、極めて寸法精度に優れ
た導体パターン１２，１４を有するものとなる。このた
め、仮に最外層の導体パターン１４の一部をボンディン
グパッドとしたときでも、精度良くワイヤーボンディン
グを行うことができる。As is clear from the above, the outer conductor pattern 12 and the outermost conductor pattern 14 formed almost on the axis of the inner via hole 5 and the inner via hole 15 do not have irregularities. Therefore, the multilayer printed wiring board 1 of this embodiment has the conductor patterns 12 and 14 having extremely excellent dimensional accuracy. Therefore, even if a part of the outermost conductor pattern 14 is used as a bonding pad, wire bonding can be performed with high accuracy.
【００３３】しかも、上記のような構成であると、外層
側の層間絶縁層１０の平坦性も改善されるため、多層プ
リント配線板１へＩＣチップやＬＳＩチップ等を表面実
装するにあたって極めて好都合になる。Moreover, with the above-mentioned structure, the flatness of the interlayer insulating layer 10 on the outer layer side is also improved, which is extremely convenient for surface mounting an IC chip or an LSI chip on the multilayer printed wiring board 1. Become.
【００３４】また、本実施例の構成によると、ベース基
板２となる銅張積層板１７のみにインナーバイアホール
形成用孔１８を透設するだけで足りる。よって、従来の
多層プリント配線板とは異なり、加工コストが安くな
る。Further, according to the structure of this embodiment, it is sufficient to form the inner via hole forming hole 18 only in the copper clad laminate 17 which becomes the base substrate 2. Therefore, unlike the conventional multilayer printed wiring board, the processing cost is reduced.
【００３５】なお、本発明は上記実施例のみに限定され
ることはなく、次のような構成に変更することが可能で
ある。例えば、 （ａ）空洞部５ａや凹部１５ａ，１６ａを充填するため
の導電性物質は、銅ペースト７に限定されることはな
く、その他の金属などを含むペーストであっても良い。
また、前記導電性物質は、銅めっき等であっても構わな
い。The present invention is not limited to the above embodiment, but can be modified as follows. For example, (a) the conductive material for filling the cavity 5a and the recesses 15a, 16a is not limited to the copper paste 7, and may be a paste containing other metal or the like.
Further, the conductive substance may be copper plating or the like.
【００３６】（ｂ）ベース基板２は両面板に限定される
ことはなく、例えばマスラミネーション方式によって作
製された多層板であっても良い。また、ベース基板２は
樹脂を主材とした基板に限定されるわけではない。その
代わりとして、例えば銅、アルミニウム、アルマイト、
鉄等の金属を主材としたものを使用しても良い。この種
の金属製ベース基板を選択すると、放熱性に優れた多層
プリント配線板を実現することができる。このため、発
熱量の大きなチップを多数個実装する場合などに好都合
である。(B) The base substrate 2 is not limited to the double-sided plate, but may be a multi-layered plate manufactured by a mass lamination method, for example. Further, the base substrate 2 is not limited to a substrate whose main material is resin. Instead, for example, copper, aluminum, alumite,
You may use the thing which made metal such as iron a main material. When a metal base substrate of this type is selected, a multilayer printed wiring board having excellent heat dissipation can be realized. Therefore, it is convenient when mounting a large number of chips that generate a large amount of heat.
【００３７】（ｃ）勿論、薄膜配線層３はベース基板２
の片面のみであっても良い。また、必要に応じて薄膜配
線層３を更に多層化した構成とすることも可能である。(C) Of course, the thin film wiring layer 3 is the base substrate 2
It may be only one side. Further, the thin-film wiring layer 3 may be further multi-layered if necessary.
【００３８】[0038]
【発明の効果】以上詳述したように、本発明のビルドア
ップ多層プリント配線板によれば、配線自由度が高く、
しかも導体パターンの形成精度に優れたものとすること
ができるという優れた効果を奏する。As described in detail above, according to the build-up multilayer printed wiring board of the present invention, the wiring flexibility is high,
Moreover, there is an excellent effect that the formation accuracy of the conductor pattern can be made excellent.
【図１】本発明を具体化した一実施例のビルドアップ多
層プリント配線板を示す一部破断概略断面図である。FIG. 1 is a partially cutaway schematic sectional view showing a build-up multilayer printed wiring board according to an embodiment of the present invention.
【図２】同じくその製造工程において、銅張積層板にパ
ネルめっきを行った状態を示す一部破断概略断面図であ
る。FIG. 2 is a partially cutaway schematic cross-sectional view showing a state in which a copper-clad laminate is panel-plated in the same manufacturing process.
【図３】同じくその製造工程において、内壁にめっきが
施されたバイアホールの空洞部に銅ペーストが充填され
た状態を示す一部破断概略断面図である。FIG. 3 is a partially cutaway schematic cross-sectional view showing a state in which copper paste is filled in the cavity of a via hole whose inner wall is plated in the same manufacturing process.
【図４】同じくその製造工程において、銅張積層板の銅
箔がパターンエッチングされた状態を示す一部破断概略
断面図である。FIG. 4 is a partially cutaway schematic cross-sectional view showing a state in which the copper foil of the copper-clad laminate is pattern-etched in the same manufacturing process.
【図５】同じくその製造工程において、バイアホール形
成用孔を有する内層側の層間絶縁層が形成された状態を
示す一部破断概略断面図である。FIG. 5 is a partially cutaway schematic cross-sectional view showing a state in which an interlayer insulating layer on the inner layer side having via hole forming holes is formed in the same manufacturing process.
【図６】同じくその製造工程において、永久レジストを
配置した状態を示す一部破断概略断面図である。FIG. 6 is a partially cutaway schematic sectional view showing a state in which a permanent resist is arranged in the same manufacturing process.
【図７】同じくその製造工程において、バイアホールの
凹部に導電性物質が充填された状態を示す一部破断概略
断面図である。FIG. 7 is a partially cutaway schematic cross-sectional view showing a state where the conductive material is filled in the concave portion of the via hole in the same manufacturing process.
【図８】従来の多層プリント配線板を示す一部破断概略
断面図である。FIG. 8 is a partially cutaway schematic sectional view showing a conventional multilayer printed wiring board.
【図９】従来の問題点を説明するための多層プリント配
線板の部分破断拡大概略平面図である。FIG. 9 is a partially cutaway enlarged schematic plan view of a multilayer printed wiring board for explaining a conventional problem.
１…（ビルドアップ）多層プリント配線板、２…ベース
基板、３…導体パターン、４…（内層の）導体パター
ン、５…インナーバイアホール、５ａ…空洞部、７…導
電性物質としての銅ペースト、９…（内層側の）層間絶
縁層、１０…（外層側の）層間絶縁層、１２…（外層
の）導体パターン、１４…（最外層の）導体パターン、
１５…インナーバイアホール、１５ａ…凹部、１６…バ
イアホール、１６ａ…凹部。DESCRIPTION OF SYMBOLS 1 ... (Build-up) multilayer printed wiring board, 2 ... Base substrate, 3 ... Conductor pattern, 4 ... (Inner layer) conductor pattern, 5 ... Inner via hole, 5a ... Cavity part, 7 ... Copper paste as a conductive substance , 9 ... (inner layer side) interlayer insulating layer, 10 ... (outer layer side) interlayer insulating layer, 12 ... (outer layer) conductor pattern, 14 ... (outermost layer) conductor pattern,
15 ... Inner via hole, 15a ... Recessed portion, 16 ... Via hole, 16a ... Recessed portion.
Claims (2)
路層が積層されたビルドアップ多層プリント配線板にお
いて、 前記バイアホールのうち少なくとも一つのインナーバイ
アホールの表面が導電性物質により平坦化されており、
その上に積層された絶縁層のバイアホールが該インナー
バイアホールのほぼ軸線上に配置されめっきにより電気
的に接続されてなることを特徴とするビルドアップ多層
プリント配線板。1. A build-up multilayer printed wiring board in which an insulating layer having a via hole and a conductor circuit layer are laminated, wherein the surface of at least one inner via hole is planarized with a conductive material. And
A build-up multilayer printed wiring board, characterized in that a via hole of an insulating layer laminated thereon is arranged substantially on the axis of the inner via hole and electrically connected by plating.
物質が充填されてなる請求項１に記載のビルドアップ多
層プリント配線板。2. The build-up multilayer printed wiring board according to claim 1, wherein the inner via hole is filled with a conductive material.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7620494A JPH07283539A (en) | 1994-04-14 | 1994-04-14 | Build-up multilayered printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7620494A JPH07283539A (en) | 1994-04-14 | 1994-04-14 | Build-up multilayered printed wiring board |
Related Child Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002175855A Division JP2003023254A (en) | 2002-06-17 | 2002-06-17 | Buildup multilayered printed wiring board |
| JP2002175856A Division JP2003023255A (en) | 2002-06-17 | 2002-06-17 | Buildup multilayered printed wiring board |
| JP2002175854A Division JP2003008218A (en) | 2002-06-17 | 2002-06-17 | Build-up multilayer printed wiring board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07283539A true JPH07283539A (en) | 1995-10-27 |
Family
ID=13598638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7620494A Pending JPH07283539A (en) | 1994-04-14 | 1994-04-14 | Build-up multilayered printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07283539A (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01203121A (en) * | 1988-02-10 | 1989-08-15 | Nisshoku Corp | Method of putting out bubble which delivered under pressure sand or the like |
| JPH01236656A (en) * | 1988-03-16 | 1989-09-21 | Rohm Co Ltd | Semiconductor device |
| JPH08242077A (en) * | 1995-02-17 | 1996-09-17 | Internatl Business Mach Corp <Ibm> | Multilayer printed board,and its manufacture |
| JPH08264956A (en) * | 1995-03-23 | 1996-10-11 | Internatl Business Mach Corp <Ibm> | Electrical connecting structure |
| WO1999034654A1 (en) * | 1997-12-29 | 1999-07-08 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| JP2002271025A (en) * | 2001-03-13 | 2002-09-20 | Ibiden Co Ltd | Printed wiring board and manufacturing method therefor |
| US6710261B2 (en) | 2001-06-19 | 2004-03-23 | Sony Corporation | Conductive bond, multilayer printed circuit board, and method for making the multilayer printed circuit board |
| US6861757B2 (en) | 2001-09-03 | 2005-03-01 | Nec Corporation | Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device |
| US7390974B2 (en) | 1998-02-26 | 2008-06-24 | Ibiden Co., Ltd. | Multilayer printed wiring board with filled viahole structure |
| US7691189B2 (en) | 1998-09-14 | 2010-04-06 | Ibiden Co., Ltd. | Printed wiring board and its manufacturing method |
| US7795542B2 (en) | 1999-10-26 | 2010-09-14 | Ibiden Co., Ltd. | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
| JP2011135106A (en) * | 2011-04-04 | 2011-07-07 | Ibiden Co Ltd | Method of manufacturing multilayer printed wiring board with filled via structure |
-
1994
- 1994-04-14 JP JP7620494A patent/JPH07283539A/en active Pending
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01203121A (en) * | 1988-02-10 | 1989-08-15 | Nisshoku Corp | Method of putting out bubble which delivered under pressure sand or the like |
| JPH01236656A (en) * | 1988-03-16 | 1989-09-21 | Rohm Co Ltd | Semiconductor device |
| JPH08242077A (en) * | 1995-02-17 | 1996-09-17 | Internatl Business Mach Corp <Ibm> | Multilayer printed board,and its manufacture |
| JPH08264956A (en) * | 1995-03-23 | 1996-10-11 | Internatl Business Mach Corp <Ibm> | Electrical connecting structure |
| WO1999034654A1 (en) * | 1997-12-29 | 1999-07-08 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| US7390974B2 (en) | 1998-02-26 | 2008-06-24 | Ibiden Co., Ltd. | Multilayer printed wiring board with filled viahole structure |
| US8987603B2 (en) | 1998-02-26 | 2015-03-24 | Ibiden Co,. Ltd. | Multilayer printed wiring board with filled viahole structure |
| US7622183B2 (en) | 1998-02-26 | 2009-11-24 | Ibiden Co., Ltd. | Multilayer printed wiring board with filled viahole structure |
| US7737366B2 (en) | 1998-02-26 | 2010-06-15 | Ibiden Co., Ltd. | Multilayer printed wiring board with filled viahole structure |
| US8115111B2 (en) | 1998-02-26 | 2012-02-14 | Ibiden Co., Ltd. | Multilayer printed wiring board with filled viahole structure |
| US8065794B2 (en) | 1998-09-14 | 2011-11-29 | Ibiden Co., Ltd. | Printed wiring board and its manufacturing method |
| US7691189B2 (en) | 1998-09-14 | 2010-04-06 | Ibiden Co., Ltd. | Printed wiring board and its manufacturing method |
| US7827680B2 (en) | 1998-09-14 | 2010-11-09 | Ibiden Co., Ltd. | Electroplating process of electroplating an elecrically conductive sustrate |
| US8822839B2 (en) | 1999-10-26 | 2014-09-02 | Ibiden Co., Ltd. | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
| US7795542B2 (en) | 1999-10-26 | 2010-09-14 | Ibiden Co., Ltd. | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
| US8106310B2 (en) | 1999-10-26 | 2012-01-31 | Ibiden Co., Ltd. | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
| US7999194B2 (en) | 1999-10-26 | 2011-08-16 | Ibiden Co., Ltd. | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
| JP2002271025A (en) * | 2001-03-13 | 2002-09-20 | Ibiden Co Ltd | Printed wiring board and manufacturing method therefor |
| JP4697828B2 (en) * | 2001-03-13 | 2011-06-08 | イビデン株式会社 | Printed wiring board and printed wiring board manufacturing method |
| US6710261B2 (en) | 2001-06-19 | 2004-03-23 | Sony Corporation | Conductive bond, multilayer printed circuit board, and method for making the multilayer printed circuit board |
| US6861757B2 (en) | 2001-09-03 | 2005-03-01 | Nec Corporation | Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device |
| JP2011135106A (en) * | 2011-04-04 | 2011-07-07 | Ibiden Co Ltd | Method of manufacturing multilayer printed wiring board with filled via structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7506437B2 (en) | Printed circuit board having chip package mounted thereon and method of fabricating same | |
| US7591067B2 (en) | Thermally enhanced coreless thin substrate with embedded chip and method for manufacturing the same | |
| KR100653249B1 (en) | Metal core, package board and fabricating method therefore | |
| US7087845B2 (en) | Metal core multilayer printed wiring board | |
| JP2003174265A (en) | Multilayer wiring circuit substrate | |
| JPH06291216A (en) | Substrate and ceramic package | |
| JPH07283538A (en) | Manufacture of multilayered printed wiring board | |
| JP3577421B2 (en) | Package for semiconductor device | |
| JPH07283539A (en) | Build-up multilayered printed wiring board | |
| JP2005236067A (en) | Wiring substrate, its manufacturing method and semiconductor package | |
| JPH10284632A (en) | Circuit substrate and manufacture therefor | |
| KR100536315B1 (en) | Semiconductor packaging substrate and manufacturing method thereof | |
| JPH05343856A (en) | Multilayer printed wiring board and manufacture thereof | |
| JPH01175297A (en) | Multilayer printed circuit board device | |
| JP2001189539A (en) | Printed substrate and method of mounting electric component thereon | |
| JP2005236220A (en) | Wiring substrate and its manufacturing method, and semiconductor package | |
| JP2001308484A (en) | Circuit board and manufacturing method therefor | |
| JPH11274734A (en) | Electronic circuit device and its manufacture | |
| KR100601476B1 (en) | Packaging substrate using metal core and manufacturing method thereof | |
| JP2003023254A (en) | Buildup multilayered printed wiring board | |
| JP2003008218A (en) | Build-up multilayer printed wiring board | |
| JP2003023255A (en) | Buildup multilayered printed wiring board | |
| JPH01145891A (en) | Manufacture of circuit substrate with solder bump | |
| JPH01175296A (en) | Multilayer printed circuit board device | |
| JPH06152137A (en) | Multilayer printed circuit board structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Effective date: 20040316 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040517 |
|
| A521 | Written amendment |
Effective date: 20040510 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040609 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040723 |
|
| A521 | Written amendment |
Effective date: 20070402 Free format text: JAPANESE INTERMEDIATE CODE: A523 |