JPH07283308A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07283308A JPH07283308A JP8911094A JP8911094A JPH07283308A JP H07283308 A JPH07283308 A JP H07283308A JP 8911094 A JP8911094 A JP 8911094A JP 8911094 A JP8911094 A JP 8911094A JP H07283308 A JPH07283308 A JP H07283308A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- wiring
- semiconductor device
- manufacturing
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 信頼性の高い高密度多層配線を簡便な方法で
実現する。 【構成】 Ｓｉ半導体基板１上にＳｉＯ2 フィールド酸
化膜２を形成し、この酸化膜上にＡｌＳｉＣｕ膜３を形
成し、この膜上にＳｉＯ2 絶縁膜４を形成し、この絶縁
膜に接続孔５を形成し、この接続孔内およびその上にＷ
のプラグメタル６を成膜し、接続孔内のプラグメタルの
みを残して、他のプラグメタルをエッチングにより除去
することにより接続柱７を形成し、接続柱７および絶縁
膜４上にレジスト８を塗布して所望の配線パターンを形
成する。その後絶縁膜４、ついでＡｌＳｉＣｕ膜３を配
線パターンと同一形状にエッチングする。さらにレジス
ト８を除去し、全体をＳｉＯ2 絶縁膜４で被覆し、最後
にＷ接続柱７が露出するまで絶縁膜４のエッチバックを
施す。
実現する。 【構成】 Ｓｉ半導体基板１上にＳｉＯ2 フィールド酸
化膜２を形成し、この酸化膜上にＡｌＳｉＣｕ膜３を形
成し、この膜上にＳｉＯ2 絶縁膜４を形成し、この絶縁
膜に接続孔５を形成し、この接続孔内およびその上にＷ
のプラグメタル６を成膜し、接続孔内のプラグメタルの
みを残して、他のプラグメタルをエッチングにより除去
することにより接続柱７を形成し、接続柱７および絶縁
膜４上にレジスト８を塗布して所望の配線パターンを形
成する。その後絶縁膜４、ついでＡｌＳｉＣｕ膜３を配
線パターンと同一形状にエッチングする。さらにレジス
ト８を除去し、全体をＳｉＯ2 絶縁膜４で被覆し、最後
にＷ接続柱７が露出するまで絶縁膜４のエッチバックを
施す。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係わり、特に多層配線形成プロセスに関する。
に係わり、特に多層配線形成プロセスに関する。
【０００２】
【従来の技術】半導体装置の高密度化を目的として、フ
リンジレス（ドッグボーンレス）多層配線プロセスが提
案されており、従来Ａｌ（アルミニウム）配線上にＷ
（タングステン）等の高融点金属のピラーを形成し接続
柱に用いる方法が、特開昭６１−２５８４５３号公報等
に提案されている。
リンジレス（ドッグボーンレス）多層配線プロセスが提
案されており、従来Ａｌ（アルミニウム）配線上にＷ
（タングステン）等の高融点金属のピラーを形成し接続
柱に用いる方法が、特開昭６１−２５８４５３号公報等
に提案されている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来のプロセスにおいては、Ｗ等の高融点金属のエッチン
グ時に配線金属がエッチングガスやエッチングプラズマ
にさらされるために、損傷を受けるという問題がある。
上記配線金属の損傷は、半導体装置の高密度化が進み、
配線の幅が小さくなる程重大な影響を及ぼし、半導体装
置の信頼性を落としてしまう。
来のプロセスにおいては、Ｗ等の高融点金属のエッチン
グ時に配線金属がエッチングガスやエッチングプラズマ
にさらされるために、損傷を受けるという問題がある。
上記配線金属の損傷は、半導体装置の高密度化が進み、
配線の幅が小さくなる程重大な影響を及ぼし、半導体装
置の信頼性を落としてしまう。
【０００４】本発明は、上記問題を解決し、信頼性の高
い高密度多層配線を簡便な方法により実現する半導体装
置の製造方法を提供することを目的とする。
い高密度多層配線を簡便な方法により実現する半導体装
置の製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に係わる発明は、半導体装置の製造方法に
おいて、半導体基板上に第ｎ層の配線金属膜を堆積する
工程と、続いて配線層間絶縁膜を堆積する工程と、第ｎ
層の配線金属と第ｎ＋１層の配線金属を接続するための
接続孔を形成する工程と、接続孔に高融点金属等を埋め
込む工程と、第ｎ層の配線のパターンを絶縁層上に形成
する工程と、絶縁層に形成されたパターンを用いて第ｎ
層の金属をパターンニングする工程と、このようにして
形成されたパターンを絶縁膜により被覆する工程と、接
続孔に埋め込まれた高融点金属等の上部が露出するまで
絶縁膜を除去する工程とを有し、これらを順次行うこと
を特徴とする。
に、請求項１に係わる発明は、半導体装置の製造方法に
おいて、半導体基板上に第ｎ層の配線金属膜を堆積する
工程と、続いて配線層間絶縁膜を堆積する工程と、第ｎ
層の配線金属と第ｎ＋１層の配線金属を接続するための
接続孔を形成する工程と、接続孔に高融点金属等を埋め
込む工程と、第ｎ層の配線のパターンを絶縁層上に形成
する工程と、絶縁層に形成されたパターンを用いて第ｎ
層の金属をパターンニングする工程と、このようにして
形成されたパターンを絶縁膜により被覆する工程と、接
続孔に埋め込まれた高融点金属等の上部が露出するまで
絶縁膜を除去する工程とを有し、これらを順次行うこと
を特徴とする。
【０００６】また、請求項２に係わる発明は、請求項１
記載の半導体装置の製造方法において、接続孔を高融点
金属等で埋め込む工程は、ＣＶＤによる金属膜堆積工程
と、エッチングにより接続孔にのみ金属を残し、他の部
分は全面除去される金属除去工程とからなることを特徴
とする。
記載の半導体装置の製造方法において、接続孔を高融点
金属等で埋め込む工程は、ＣＶＤによる金属膜堆積工程
と、エッチングにより接続孔にのみ金属を残し、他の部
分は全面除去される金属除去工程とからなることを特徴
とする。
【０００７】また、請求項３に係わる発明は、請求項２
記載の半導体装置の製造方法において、金属除去工程を
研磨（ＣＭＰ）により行うことを特徴とする。
記載の半導体装置の製造方法において、金属除去工程を
研磨（ＣＭＰ）により行うことを特徴とする。
【０００８】また、請求項４に係わる発明は、請求項１
記載の半導体装置の製造方法において、に絶縁膜を除去
する工程は、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）等
の液状材料を塗布後、エッチングする工程からなること
を特徴とする。
記載の半導体装置の製造方法において、に絶縁膜を除去
する工程は、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）等
の液状材料を塗布後、エッチングする工程からなること
を特徴とする。
【０００９】また、請求項５に係わる発明は、請求項１
記載の半導体装置の製造方法において、絶縁膜を除去す
る工程を研磨により行うことを特徴とする。
記載の半導体装置の製造方法において、絶縁膜を除去す
る工程を研磨により行うことを特徴とする。
【００１０】また、請求項６に係わる発明は半導体装置
の製造方法において、請求項１記載の全工程を繰り返し
行うことによって多層配線を形成することを特徴とす
る。
の製造方法において、請求項１記載の全工程を繰り返し
行うことによって多層配線を形成することを特徴とす
る。
【００１１】また、請求項７に係わる発明は、請求項４
記載の半導体装置の製造方法において、接続孔の埋め込
みに用いた金属元素を検出する計測装置を設け、該金属
元素がエッチングされ始めたことが前記計測装置により
検出された時点でエッチング工程を終了することを特徴
とする。
記載の半導体装置の製造方法において、接続孔の埋め込
みに用いた金属元素を検出する計測装置を設け、該金属
元素がエッチングされ始めたことが前記計測装置により
検出された時点でエッチング工程を終了することを特徴
とする。
【００１２】
【作用】本発明によれば、配線金属のエッチング工程に
おいて、該配線金属がエッチングガスおよびエッチング
プラズマにさらされる部分がエッチング箇所に限定さ
れ、従って信頼性の高い高密度多層配線が可能となる。
おいて、該配線金属がエッチングガスおよびエッチング
プラズマにさらされる部分がエッチング箇所に限定さ
れ、従って信頼性の高い高密度多層配線が可能となる。
【００１３】
【実施例】以下、本発明の実施例を図１〜図４を用いて
詳細に説明する。図１（ａ）〜（ｌ）はいずれも断面図
であり、図２は図１（ｇ）の平面図、図３は図１（ｈ）
の平面図、図４は図１（ｉ）の平面図である。はじめに
Ｓｉ半導体基板１上に、素子を島状に形成するためのＳ
ｉＯ2 フィールド酸化膜２を形成する（図１（ａ））。
次に、上記酸化膜２上に第１層目の配線金属としてＡｌ
ＳｉＣｕ膜３を約０．６μｍ堆積する（図１（ｂ））。
配線金属は他にＡｌ−ＣｕやＣｕ等の金属が用いられ、
さらにＴｉ等の高融点金属やこれらの窒化物を上下に配
した多層メタル配線を用いてもよい。
詳細に説明する。図１（ａ）〜（ｌ）はいずれも断面図
であり、図２は図１（ｇ）の平面図、図３は図１（ｈ）
の平面図、図４は図１（ｉ）の平面図である。はじめに
Ｓｉ半導体基板１上に、素子を島状に形成するためのＳ
ｉＯ2 フィールド酸化膜２を形成する（図１（ａ））。
次に、上記酸化膜２上に第１層目の配線金属としてＡｌ
ＳｉＣｕ膜３を約０．６μｍ堆積する（図１（ｂ））。
配線金属は他にＡｌ−ＣｕやＣｕ等の金属が用いられ、
さらにＴｉ等の高融点金属やこれらの窒化物を上下に配
した多層メタル配線を用いてもよい。
【００１４】続いて絶縁膜４としてＳｉＯ2 を約０．５
μｍ堆積する（図１（ｃ））。堆積方法としては、プラ
ズマＴＥＯＳ（テトラエチルオルソシリケート）ＣＶＤ
法を用いる。ＳｉＯ2 絶縁膜４の形成方法としては他に
スパッタ法や常圧Ｏ3 −ＴＥＯＳ ＣＶＤ法、常圧Ｓｉ
Ｈ4 ＣＶＤ法、減圧ＳｉＨ4 ＣＶＤ法等種々の方法
が使用可能である。本発明においてはステップカバレッ
ジを問題としないので、上記製膜方法を採用することに
より膜質の良いＳｉＯ2 膜を用いることができる。続い
て２層目の配線との間の接続孔５を形成する（図１
（ｄ））。上述のごとく、本発明においては膜質の良い
絶縁膜４が使えるので接続孔５の信頼性が向上する。接
続孔５はレジストを塗布し、パターニング後ＣＨＦ3 や
ＣＦ4 ガスを用いてエッチングする。
μｍ堆積する（図１（ｃ））。堆積方法としては、プラ
ズマＴＥＯＳ（テトラエチルオルソシリケート）ＣＶＤ
法を用いる。ＳｉＯ2 絶縁膜４の形成方法としては他に
スパッタ法や常圧Ｏ3 −ＴＥＯＳ ＣＶＤ法、常圧Ｓｉ
Ｈ4 ＣＶＤ法、減圧ＳｉＨ4 ＣＶＤ法等種々の方法
が使用可能である。本発明においてはステップカバレッ
ジを問題としないので、上記製膜方法を採用することに
より膜質の良いＳｉＯ2 膜を用いることができる。続い
て２層目の配線との間の接続孔５を形成する（図１
（ｄ））。上述のごとく、本発明においては膜質の良い
絶縁膜４が使えるので接続孔５の信頼性が向上する。接
続孔５はレジストを塗布し、パターニング後ＣＨＦ3 や
ＣＦ4 ガスを用いてエッチングする。
【００１５】続いて接続柱を形成するプラグメタル６を
成膜する（図１（ｅ））。本実施例においてはＷ−ＣＶ
Ｄ法によりＷを成膜する。膜厚は所望の接続孔サイズよ
りわずかに厚い程度とする。なお、Ｗの成膜前に密着層
としてＴｉやＴｉＮをごく薄く成膜しておいてもよい。
次にエッチングにより、接続孔５にのみＷを残して接続
柱７を形成し、他の部分はすべて除去する（図１
（ｆ））。エッチングガスは、ＣＨＦ3 やＣＦ4 を用い
る。
成膜する（図１（ｅ））。本実施例においてはＷ−ＣＶ
Ｄ法によりＷを成膜する。膜厚は所望の接続孔サイズよ
りわずかに厚い程度とする。なお、Ｗの成膜前に密着層
としてＴｉやＴｉＮをごく薄く成膜しておいてもよい。
次にエッチングにより、接続孔５にのみＷを残して接続
柱７を形成し、他の部分はすべて除去する（図１
（ｆ））。エッチングガスは、ＣＨＦ3 やＣＦ4 を用い
る。
【００１６】続いてレジスト８を塗布し、所望の配線パ
ターンを形成する（図１（ｇ）、図２）。この後、Ｓｉ
Ｏ2 用のエッチングガスとしてＣＨＦ3 やＣＦ4 ガスを
用い、配線パターンと同じ形状にＳｉＯ2 絶縁膜４をエ
ッチングする（図１（ｈ）、図３）。このときＷとＳｉ
Ｏ2 のエッチング選択比は１０以上とれるので、例えば
Ｗと配線パターンがずれていてもＷはその形状のまま残
る。
ターンを形成する（図１（ｇ）、図２）。この後、Ｓｉ
Ｏ2 用のエッチングガスとしてＣＨＦ3 やＣＦ4 ガスを
用い、配線パターンと同じ形状にＳｉＯ2 絶縁膜４をエ
ッチングする（図１（ｈ）、図３）。このときＷとＳｉ
Ｏ2 のエッチング選択比は１０以上とれるので、例えば
Ｗと配線パターンがずれていてもＷはその形状のまま残
る。
【００１７】続いてエッチングガスを切り換え、ＡｌＳ
ｉＣｕ配線をエッチングする（図１（ｉ）、図４）。エ
ッチングガスとしてはＢＣｌ3 を使用する。ＡｌＳｉＣ
ｕはＳｉＯ2 とのエッチング選択比が１０以上、またＷ
とは２０以上であり、従って配線は配線パターン＋Ｗパ
ターンの形状で形成され、配線間は設計通りの面積で接
続される。この時ＡｌＳｉＣｕ配線はエッチングガスに
側面しかさらされない。さらに側面は側壁保護膜により
被覆されるので、エッチングガスによる損傷は少ない。
すなわち、本実施例によれば配線金属のエッチング工程
において、配線金属がエッチングガスにさらされる部分
がエッチング箇所に限定され、従って信頼性の高い高密
度多層配線が可能となる。
ｉＣｕ配線をエッチングする（図１（ｉ）、図４）。エ
ッチングガスとしてはＢＣｌ3 を使用する。ＡｌＳｉＣ
ｕはＳｉＯ2 とのエッチング選択比が１０以上、またＷ
とは２０以上であり、従って配線は配線パターン＋Ｗパ
ターンの形状で形成され、配線間は設計通りの面積で接
続される。この時ＡｌＳｉＣｕ配線はエッチングガスに
側面しかさらされない。さらに側面は側壁保護膜により
被覆されるので、エッチングガスによる損傷は少ない。
すなわち、本実施例によれば配線金属のエッチング工程
において、配線金属がエッチングガスにさらされる部分
がエッチング箇所に限定され、従って信頼性の高い高密
度多層配線が可能となる。
【００１８】次にレジスト８を除去し（図１（ｊ））、
全体をＳｉＯ2 絶縁膜４によって被覆する（図１
（ｋ））。絶縁膜４の成膜方法としては、ｐ−ＴＥＯＳ
ＣＶＤ膜を３０００Å堆積後ＳＯＧを塗布し、エッチ
バック後再度ｐ−ＴＥＯＳ膜を５０００Å堆積する方法
を用いる。続いて、Ｗ接続柱７が露出するまでエッチバ
ックを施す（図１（ｌ））。
全体をＳｉＯ2 絶縁膜４によって被覆する（図１
（ｋ））。絶縁膜４の成膜方法としては、ｐ−ＴＥＯＳ
ＣＶＤ膜を３０００Å堆積後ＳＯＧを塗布し、エッチ
バック後再度ｐ−ＴＥＯＳ膜を５０００Å堆積する方法
を用いる。続いて、Ｗ接続柱７が露出するまでエッチバ
ックを施す（図１（ｌ））。
【００１９】以上、図１（ａ）〜（ｌ）の製造工程によ
り第１層目の配線工程が終了する。第２層目以降は、上
記工程の後にＡｌＳｉＣｕ膜を成膜し、続いて第１層目
と同様な製造工程を繰り返すことによって行われ、多層
配線の半導体装置が製造される。
り第１層目の配線工程が終了する。第２層目以降は、上
記工程の後にＡｌＳｉＣｕ膜を成膜し、続いて第１層目
と同様な製造工程を繰り返すことによって行われ、多層
配線の半導体装置が製造される。
【００２０】なお、上記実施例と同様の製造方法では、
Ｗエッチバック工程（図１（ｆ）参照）においてＣＭＰ
手法を用い、ＳｉＯ2 が露出するまでＷを研磨する工程
を採用することによって、接続柱７をより確実に形成で
きる（請求項３）。
Ｗエッチバック工程（図１（ｆ）参照）においてＣＭＰ
手法を用い、ＳｉＯ2 が露出するまでＷを研磨する工程
を採用することによって、接続柱７をより確実に形成で
きる（請求項３）。
【００２１】また、上記実施例では、第１層目配線工程
の最後のＳｉＯ2 エッチバック工程（図１（ｌ）参照）
において、Ｗガス発生による吸光作用を利用して該Ｗ元
素を検出する計測装置を設けることにより、Ｗが露出し
た段階でエッチングを終了する方法もある。これにより
確実に接続柱７を形成できるとともに過剰なエッチング
を防止でき、多層配線における各層の平坦性が向上する
（請求項７）。
の最後のＳｉＯ2 エッチバック工程（図１（ｌ）参照）
において、Ｗガス発生による吸光作用を利用して該Ｗ元
素を検出する計測装置を設けることにより、Ｗが露出し
た段階でエッチングを終了する方法もある。これにより
確実に接続柱７を形成できるとともに過剰なエッチング
を防止でき、多層配線における各層の平坦性が向上する
（請求項７）。
【００２２】さらには、上記実施例において、ＳｉＯ2
エッチバック工程（図１（ｌ）参照）に代えてＣＭＰ法
によりＳｉＯ2 を研磨し、Ｗ接続柱を露出させてもよ
い。これにより各層は完全に平坦となり、従って信頼性
が飛躍的に向上するとともに多層配線製造方法としても
より一層有利となる（請求項５）。
エッチバック工程（図１（ｌ）参照）に代えてＣＭＰ法
によりＳｉＯ2 を研磨し、Ｗ接続柱を露出させてもよ
い。これにより各層は完全に平坦となり、従って信頼性
が飛躍的に向上するとともに多層配線製造方法としても
より一層有利となる（請求項５）。
【００２３】
【発明の効果】以上の説明で明らかなように、請求項１
記載の半導体装置の製造方法によれば、簡便なプロセス
によりフリンジレス（ドッグボーンレス）配線が形成で
き、さらにはＡｌ配線エッチング時にエッチングガスま
たはエッチングプラズマにさらされる面積を低減でき、
配線の信頼性が向上する。請求項２記載の半導体装置の
製造方法によれば、ＣＶＤ法を用いて簡便に接続孔をフ
ィリングすることができる。請求項３記載の半導体装置
の製造方法によれば、接続孔形状を確実に形成すること
ができる。請求項４記載の半導体装置の製造方法によれ
ば、従来と同様なプロセスで、絶縁膜をフィリングした
形状を得ることができる。請求項５記載の半導体装置の
製造方法によれば、完全な平坦化が可能になり、多層配
線工程を的確に進めることができ、多層配線の信頼性が
高まる。請求項６記載の半導体装置の製造方法によれ
ば、デバイスの面積縮小が可能になり、その高密度化が
図れる。請求項７記載の半導体装置の製造方法によれ
ば、エッチバック工程が信頼性の高いものとなる。
記載の半導体装置の製造方法によれば、簡便なプロセス
によりフリンジレス（ドッグボーンレス）配線が形成で
き、さらにはＡｌ配線エッチング時にエッチングガスま
たはエッチングプラズマにさらされる面積を低減でき、
配線の信頼性が向上する。請求項２記載の半導体装置の
製造方法によれば、ＣＶＤ法を用いて簡便に接続孔をフ
ィリングすることができる。請求項３記載の半導体装置
の製造方法によれば、接続孔形状を確実に形成すること
ができる。請求項４記載の半導体装置の製造方法によれ
ば、従来と同様なプロセスで、絶縁膜をフィリングした
形状を得ることができる。請求項５記載の半導体装置の
製造方法によれば、完全な平坦化が可能になり、多層配
線工程を的確に進めることができ、多層配線の信頼性が
高まる。請求項６記載の半導体装置の製造方法によれ
ば、デバイスの面積縮小が可能になり、その高密度化が
図れる。請求項７記載の半導体装置の製造方法によれ
ば、エッチバック工程が信頼性の高いものとなる。
【図１】本発明の実施例に係わる、半導体装置の多層配
線形成プロセス示した断面図であって（ａ）は下地形
成、（ｂ）はＡｌ成膜、（ｃ）はＳｉＯ2 成膜、（ｄ）
はＴＨ形成、（ｅ）はブランケットＷデポ、（ｆ）はＷ
エッチバック、（ｇ）はＡｌパターン形成、（ｈ）はＳ
ｉＯ2 エッチング、（ｉ）はＡｌエッチング、（ｊ）は
レジスト除去、（ｋ）はＳｉＯ2 デポ、（ｌ）はＳｉＯ
2 プラナリゼーションの工程を示すものである。
線形成プロセス示した断面図であって（ａ）は下地形
成、（ｂ）はＡｌ成膜、（ｃ）はＳｉＯ2 成膜、（ｄ）
はＴＨ形成、（ｅ）はブランケットＷデポ、（ｆ）はＷ
エッチバック、（ｇ）はＡｌパターン形成、（ｈ）はＳ
ｉＯ2 エッチング、（ｉ）はＡｌエッチング、（ｊ）は
レジスト除去、（ｋ）はＳｉＯ2 デポ、（ｌ）はＳｉＯ
2 プラナリゼーションの工程を示すものである。
【図２】図１（ｇ）の平面図である。
【図３】図１（ｈ）の平面図である。
【図４】図１（ｉ）の平面図である。
１ 半導体基板 ２ フィールド酸化膜 ３ ＡｌＳｉＣｕ膜 ４ 絶縁膜 ５ 接続孔 ６ プラグメタル ７ 接続柱 ８ レジスト
Claims (7)
- 【請求項１】 半導体装置の製造方法において、半導体
基板上に第ｎ層の配線金属膜を堆積する工程と、続いて
配線層間絶縁膜を堆積する工程と、第ｎ層の配線金属と
第ｎ＋１層の配線金属を接続するための接続孔を形成す
る工程と、接続孔に高融点金属等を埋め込む工程と、第
ｎ層の配線のパターンを絶縁層上に形成する工程と、絶
縁層に形成されたパターンを用いて第ｎ層の金属をパタ
ーンニングする工程と、このようにして形成されたパタ
ーンを絶縁膜により被覆する工程と、接続孔に埋め込ま
れた高融点金属等の上部が露出するまで絶縁膜を除去す
る工程とを有し、これらを順次行うことを特徴とする半
導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、接続孔を高融点金属等で埋め込む工程は、ＣＶ
Ｄによる金属膜堆積工程と、エッチングにより接続孔に
のみ金属を残し、他の部分は全面除去される金属除去工
程とからなることを特徴とする半導体装置の製造方法。 - 【請求項３】 請求項２記載の半導体装置の製造方法に
おいて、金属除去工程を研磨（ＣＭＰ）により行うこと
を特徴とする半導体装置の製造方法。 - 【請求項４】 請求項１記載の半導体装置の製造方法に
おいて、絶縁膜を除去する工程は、ＳＯＧ（Ｓｐｉｎ
Ｏｎ Ｇｌａｓｓ）等の液状材料を塗布後、エッチング
する工程からなることを特徴とする半導体装置の製造方
法。 - 【請求項５】 請求項１記載の半導体装置の製造方法に
おいて、絶縁膜を除去する工程を研磨により行うことを
特徴とする半導体装置の製造方法。 - 【請求項６】 請求項１記載の全工程を繰り返し行うこ
とによって多層配線を形成することを特徴とする半導体
装置の製造方法。 - 【請求項７】 請求項４記載の半導体装置の製造方法に
おいて、接続孔の埋め込みに用いた金属元素を検出する
計測装置を設け、該金属元素がエッチングされ始めたこ
とが前記計測装置により検出された時点でエッチング工
程を終了することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8911094A JPH07283308A (ja) | 1994-04-04 | 1994-04-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8911094A JPH07283308A (ja) | 1994-04-04 | 1994-04-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07283308A true JPH07283308A (ja) | 1995-10-27 |
Family
ID=13961759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8911094A Pending JPH07283308A (ja) | 1994-04-04 | 1994-04-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07283308A (ja) |
-
1994
- 1994-04-04 JP JP8911094A patent/JPH07283308A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6063711A (en) | High selectivity etching stop layer for damascene process | |
| JPH0897283A (ja) | 半導体装置の製造方法 | |
| US5427982A (en) | Method for fabricating a semiconductor device | |
| US20040036098A1 (en) | Semiconductor device including a capacitor | |
| JPH07283308A (ja) | 半導体装置の製造方法 | |
| JPH1187351A (ja) | 半導体素子の絶縁膜の形成方法 | |
| US5854130A (en) | Method of forming multilevel interconnects in semiconductor devices | |
| KR100189967B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| KR100355863B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| JP2768294B2 (ja) | 半導体装置の製造方法 | |
| KR100435262B1 (ko) | 다층 배선 구조를 갖는 반도체 소자 및 그 제조방법 | |
| JPH0653189A (ja) | 成膜層の平坦化方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JPH098138A (ja) | 半導体装置及びその製造方法 | |
| JPH06140518A (ja) | 半導体装置の製造方法 | |
| KR100198636B1 (ko) | 금속 배선 형성 방법 | |
| KR20030080311A (ko) | 반도체 소자의 스크래치 결함 방지 방법 | |
| JPH05308073A (ja) | 半導体装置の製造方法 | |
| JPH05304219A (ja) | 半導体装置における絶縁層の形成方法 | |
| JPH0415926A (ja) | 半導体装置の製造方法 | |
| JPH0590527A (ja) | 半導体装置及びその製造方法 | |
| KR100269662B1 (ko) | 반도체 장치의 도전체 플러그 형성 방법 | |
| KR100511091B1 (ko) | 반도체장치의 평탄화 방법 | |
| JPH09172075A (ja) | 半導体装置の多層配線における層間接続孔の製造方法 | |
| KR20020036293A (ko) | 반도체소자의 다층배선 형성방법 |